JPH0969630A - Single electron tunnel device and method of manufacturing the same - Google Patents
Single electron tunnel device and method of manufacturing the sameInfo
- Publication number
- JPH0969630A JPH0969630A JP8158695A JP15869596A JPH0969630A JP H0969630 A JPH0969630 A JP H0969630A JP 8158695 A JP8158695 A JP 8158695A JP 15869596 A JP15869596 A JP 15869596A JP H0969630 A JPH0969630 A JP H0969630A
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- electrically insulating
- tunnel
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Volatile Memory (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は多重トンネル接合を
利用し、電子1個単位で動作が可能な単一電子トンネル
素子とその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a single-electron tunnel device that utilizes multiple tunnel junctions and can operate in units of one electron, and a method for manufacturing the same.
【0002】[0002]
【従来の技術】情報化社会を支えるLSIは、トランジ
スタ等の半導体素子の微細化により高集積化を行ってき
た。素子を微細化することにより、キャリアの走行距離
や容量が縮小され、高速化等、LSIの高性能化が可能
となる。現在量産が進んでいる16MDRAMでは、ゲ
ート長が0.5μm、また、サンプル出荷が行われ始め
た64MDRAMでは、ゲート長が0.35μm程度と
なっており、研究段階では0.1μm以下のゲート長で
も動作確認が行われている。2. Description of the Related Art LSIs that support the information society have been highly integrated by miniaturizing semiconductor elements such as transistors. By miniaturizing the element, the traveling distance and capacity of the carrier can be reduced, and high performance of the LSI such as high speed can be achieved. The 16M DRAM currently in mass production has a gate length of 0.5 μm, and the 64 MDRAM that has begun to be sampled has a gate length of about 0.35 μm, which is 0.1 μm or less at the research stage. But the operation has been confirmed.
【0003】しかし、このような素子の微細化をさらに
進めた場合、ゲート電極と半導体基板間にトンネル漏れ
電流が発生するなど物理的な問題や、さらには、1動作
当りの電子数が減ってくるために、統計的な電子数のゆ
らぎが増大し、誤動作を起こし易くなるといった根本的
な問題が発生する。このために、現在のLSIのよう
に、電子の統計的な性質に動作の基礎をおくのではな
く、個々の電子を制御することにより動作する単一電子
トンネル素子が提案されている。この素子の特徴は、微
細化が進む程、動作が完全になり究極の特性を引き出せ
る点にあり、例えばこれをメモリに応用することによ
り、人間の脳より6桁速く、現在の半導体メモリより6
桁も容量の大きなメモリが得られる。However, when such elements are further miniaturized, physical problems such as generation of tunnel leakage current between the gate electrode and the semiconductor substrate, and further, the number of electrons per operation are reduced. Therefore, there is a fundamental problem that the statistical fluctuation of the number of electrons is increased and a malfunction easily occurs. For this reason, there has been proposed a single-electron tunnel element that operates by controlling individual electrons, rather than using the statistical properties of electrons as the basis of operation, as in the current LSI. The feature of this device is that as the device becomes finer, the operation becomes complete and the ultimate characteristics can be obtained. For example, by applying this to a memory, it is 6 orders of magnitude faster than the human brain and 6 times faster than the current semiconductor memory.
It is possible to obtain a memory with a large number of digits.
【0004】[0004]
【発明が解決しようとする課題】単一電子トンネル素子
は、クーロンブロッケード効果にその動作原理を置いて
いる。この効果を引き出すには、トンネル接合が数個以
上直列に接続された多重トンネル接合が有用となり、か
つ、トンネル接合で挟まれた島の静電容量を小さくする
必要がある。特に室温動作を考えると、島の静電容量を
1aF以下にする必要があり、このような構造を作製す
るためには、ナノメータ(nm)オーダのサイズを持つ
微細な構造を形成する技術が必要である。The single electron tunneling device is based on the Coulomb blockade effect. In order to bring out this effect, a multiple tunnel junction in which several tunnel junctions are connected in series becomes useful, and it is necessary to reduce the electrostatic capacitance of the island sandwiched by the tunnel junctions. Considering room temperature operation in particular, it is necessary to set the island capacitance to 1 aF or less, and in order to manufacture such a structure, a technology for forming a fine structure having a size of nanometer (nm) is necessary. Is.
【0005】現在、このような微細構造を形成する技術
は実用化されておらず、自然構造を利用した素子がいく
つか提案されている。例えば、"Appl. Phys. Lett., Vo
l.61, 1992, p3145"に記載されているような原子層ドー
ピングGaAs細線の横にサイドゲートを設けた多重ト
ンネル接合や、"Proc. IEDM, 1993, p541"に記載されて
いるような極薄ポリシリコンをチャンネルとして用いた
単一電子メモリが作製されている。At present, a technique for forming such a fine structure has not been put into practical use, and some devices utilizing a natural structure have been proposed. For example, "Appl. Phys. Lett., Vo
l.61, 1992, p3145 ", multiple tunnel junctions with side gates beside the atomic layer-doped GaAs wires, and poles as described in" Proc. IEDM, 1993, p541 ". Single electron memories have been fabricated using thin polysilicon as the channel.
【0006】しかし、前者はGaAs細線中に存在す荷
電不純物のランダム配置を利用してトンネル接合を形成
し、また後者はポリシリコン中のグレインを島として利
用し、電子が流れ易い部分をチャンネルとしているた
め、どちらもその構造を制御性良く作製することが難し
く、作製される素子にもその特性にばらつきが現れてい
た。However, the former uses a random arrangement of charged impurities existing in a GaAs thin wire to form a tunnel junction, and the latter uses grains in polysilicon as islands, and a portion where electrons easily flow is used as a channel. Therefore, it is difficult to manufacture the structure with good controllability, and the characteristics of the manufactured devices also vary.
【0007】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、構造および
特性を制御した単一電子トンネル素子およびその製造方
法を提供することにある。The present invention has been made to solve the above problems, and an object of the present invention is to provide a single electron tunnel device having a controlled structure and characteristics and a method for manufacturing the same.
【0008】[0008]
【課題を解決するための手段】本発明の単一電子トンネ
ル素子は、多重トンネル接合を含む多重トンネル接合層
と、該多重トンネル接合層に電圧を印加するための第1
及び第2の電極と、を備え、該多重トンネル接合層は、
電気絶縁性薄膜と、該電気絶縁性薄膜内に分散された金
属微粒子及び/又は半導体微粒子とを含み、それによっ
て上記目的が達成される。A single-electron tunneling device of the present invention comprises a multiple tunnel junction layer including multiple tunnel junctions, and a first tunnel layer for applying a voltage to the multiple tunnel junction layers.
And a second electrode, the multiple tunnel junction layer comprising:
The electrically insulating thin film and the metal fine particles and / or the semiconductor fine particles dispersed in the electrically insulating thin film are contained, whereby the above object is achieved.
【0009】ある実施形態では、前記多重トンネル接合
層に接する電気絶縁性層と、該電気絶縁層を介して該多
重トンネル層に電界を与えるための第3の電極とを備え
ている。In one embodiment, an electrically insulating layer in contact with the multiple tunnel junction layer and a third electrode for applying an electric field to the multiple tunnel layer via the electrically insulating layer are provided.
【0010】好ましくは、前記微粒子の直径か50nm
以下である。Preferably, the diameter of the fine particles is 50 nm or less.
It is the following.
【0011】好ましくは、前記微粒子間の平均間隔が5
nm以下である。Preferably, the average distance between the fine particles is 5
nm or less.
【0012】ある実施形態では、前記多重トンネル層に
は、前記微粒子が層状に分散されている。In one embodiment, the fine particles are dispersed in layers in the multiple tunnel layer.
【0013】好ましくは、前記電気絶縁性薄膜が酸化物
から形成され、前記微粒子が金(Au)、銀(Ag)、
銅(Cu)、白金(Pt)、またはパラジウム(Pd)
からなる群から選択された少なくとも1種の金属から形
成されている。Preferably, the electrically insulating thin film is formed of an oxide, and the fine particles are gold (Au), silver (Ag),
Copper (Cu), platinum (Pt), or palladium (Pd)
It is formed of at least one metal selected from the group consisting of:
【0014】好ましくは、前記電気絶縁性薄膜が珪素
(Si)、アルミニウム(Al)、チタン(Ti)、ハ
フニウム(Hf)の酸化物、珪素(Si)、またはアル
ミニウム(Al)の窒化物からなる群から選択された少
なくとも1種を主成分とする。Preferably, the electrically insulating thin film is made of silicon (Si), aluminum (Al), titanium (Ti), hafnium (Hf) oxide, silicon (Si), or aluminum (Al) nitride. The main component is at least one selected from the group.
【0015】本発明の単一電子トンネル素子は、抵抗体
層と、該抵抗体層に電圧を印加するための第1及び第2
の電極と、該第1及び第2の電極によって形成される電
界を調整するための第3の電極とを有する単一電子トン
ネル素子であって、該抵抗体層は、島状に電位ポテンシ
ャルの低い領域が形成された電気絶縁性物質から形成さ
れ、それによって上記目的が達成される。The single-electron tunneling device of the present invention comprises a resistor layer and first and second resistor layers for applying a voltage to the resistor layer.
And a third electrode for adjusting an electric field formed by the first and second electrodes, wherein the resistor layer has an island-shaped potential potential. The lower regions are formed from the formed electrically insulating material, thereby achieving the above objectives.
【0016】ある実施形態では、前記第1の電極は、前
記抵抗体層の第1の主面上に形成され、前記第2の電極
とは、前記抵抗体層の該第1の主面とは異なる第2の主
面上に形成されている。In one embodiment, the first electrode is formed on a first main surface of the resistor layer, and the second electrode is formed on the first main surface of the resistor layer. Are formed on different second main surfaces.
【0017】ある実施形態では、前記第1及び第2の電
極は、前記抵抗体層の同一面上に形成されている。In one embodiment, the first and second electrodes are formed on the same surface of the resistor layer.
【0018】好ましくは、前記第1の電極と前記第2の
電極との間の最も近接した部分の間隔が1μm以下であ
り、該第1の電極及び該第2の電極の少なくとも一方の
幅が100nm以下である。Preferably, the distance between the closest portions between the first electrode and the second electrode is 1 μm or less, and the width of at least one of the first electrode and the second electrode is It is 100 nm or less.
【0019】ある実施形態では、前記第1の電極及び前
記第2の電極の少なくとも一方が先鋭部を有し、該先鋭
部は隣接する他の電極に対向する。In one embodiment, at least one of the first electrode and the second electrode has a sharpened portion, and the sharpened portion faces another adjacent electrode.
【0020】ある実施形態では、前記第1の電極の先端
部分は前記第2の電極の先端部分にオーバラップし、該
先端部分のオーバラップしている部分の面積が1平方μ
m以下である。In one embodiment, the tip portion of the first electrode overlaps the tip portion of the second electrode, and the area of the overlapping portion of the tip portion is 1 square μ.
m or less.
【0021】ある実施形態では、前記抵抗体層は、電気
絶縁性薄膜と、該電気絶縁性薄膜内に分散された金属微
粒子及び/又は半導体微粒子とを含む。In one embodiment, the resistor layer includes an electrically insulating thin film and metal fine particles and / or semiconductor fine particles dispersed in the electrically insulating thin film.
【0022】ある実施形態では、前記抵抗体層中には、
金属微粒子及び/又は半導体微粒子が3次元的に分散さ
れている。In one embodiment, in the resistor layer,
Metal fine particles and / or semiconductor fine particles are three-dimensionally dispersed.
【0023】好ましくは、前記微粒子の直径が50nm
以下である。Preferably, the fine particles have a diameter of 50 nm.
It is the following.
【0024】好ましくは、前記微粒子間の平均間隔が5
nm以下である。Preferably, the average distance between the fine particles is 5
nm or less.
【0025】ある実施形態では、前記微粒子が電気絶縁
性物質中に層状に分散されている。In one embodiment, the fine particles are dispersed in layers in an electrically insulating material.
【0026】ある実施形態では、前記電気絶縁性物質が
酸化物または窒化物から形成されている。[0026] In one embodiment, the electrically insulating material is formed of an oxide or a nitride.
【0027】好ましくは、前記電気絶縁性薄膜が酸化物
から形成され、前記微粒子が金(Au)、銀(Ag)、
銅(Cu)、白金(Pt)、またはパラジウム(Pd)
からなる群から選択された少なくとも1種の金属から形
成されている。Preferably, the electrically insulating thin film is formed of an oxide, and the fine particles are gold (Au), silver (Ag),
Copper (Cu), platinum (Pt), or palladium (Pd)
It is formed of at least one metal selected from the group consisting of:
【0028】好ましくは、前記電気絶縁性薄膜が珪素
(Si)、アルミニウム(Al)、チタン(Ti)、ハ
フニウム(Hf)の酸化物、珪素(Si)、またはアル
ミニウム(Al)の窒化物からなる群から選択された少
なくとも1種を主成分とする。Preferably, the electrically insulating thin film is made of silicon (Si), aluminum (Al), titanium (Ti), hafnium (Hf) oxide, silicon (Si), or aluminum (Al) nitride. The main component is at least one selected from the group.
【0029】本発明の単一電子トンネル素子の製造方法
は、多重トンネル接合を含む多重トンネル接合層と、該
多重トンネル接合層に電圧を印加するための第1及び第
2の電極とを備え、該多重トンネル接合層は、電気絶縁
性薄膜と、該電気絶縁性薄膜内に分散された金属微粒子
及び/又は半導体微粒子とを含む単一電子トンネル素子
の製造方法であって、該多重トンネル接合層を形成する
工程を包含し、該工程は、電気絶縁性物質を堆積するサ
ブ工程と、金属及び/又は半導体微粒子を形成するサブ
工程とを交互に繰り返し、そのことにより上記目的が達
成される。A method of manufacturing a single electron tunnel device according to the present invention comprises a multiple tunnel junction layer including multiple tunnel junctions, and first and second electrodes for applying a voltage to the multiple tunnel junction layer. The multiple tunnel junction layer is a method for manufacturing a single electron tunnel device including an electrically insulating thin film and metal fine particles and / or semiconductor fine particles dispersed in the electrically insulating thin film. And a sub-step of depositing an electrically insulating substance and a sub-step of forming metal and / or semiconductor fine particles are alternately repeated, whereby the above object is achieved.
【0030】ある実施形態では、前記多重トンネル接合
層を形成する工程は、交互スパッタリング法によって該
多重トンネル接合層を形成する。In one embodiment, the step of forming the multiple tunnel junction layer forms the multiple tunnel junction layer by an alternating sputtering method.
【0031】ある実施形態では、前記多重トンネル接合
層を熱処理し、それによって前記微粒子の大きさまたは
密度を変化させる工程を包含する。[0031] In one embodiment, the step of heat-treating the multiple tunnel junction layer, thereby changing the size or density of the fine particles is included.
【0032】本発明の単一電子トンネル素子の製造方法
は、多重トンネル接合を含む多重トンネル接合層と、該
多重トンネル接合層に電圧を印加するための第1及び第
2の電極とを備え、該多重トンネル接合層は、電気絶縁
性薄膜と、該電気絶縁性薄膜内に分散された金属微粒子
及び/又は半導体微粒子とを含む単一電子トンネル素子
の製造方法であって、該多重トンネル接合層を形成する
工程を包含し、該工程は、電気絶縁性物質の堆積と、金
属及び/又は半導体微粒子の堆積とを同時に行い、その
ことにより上記目的が達成される。A method of manufacturing a single electron tunnel device according to the present invention comprises a multiple tunnel junction layer including multiple tunnel junctions, and first and second electrodes for applying a voltage to the multiple tunnel junction layer, The multiple tunnel junction layer is a method for manufacturing a single electron tunnel device including an electrically insulating thin film and metal fine particles and / or semiconductor fine particles dispersed in the electrically insulating thin film. The step of forming an electric insulating material and the deposition of the metal and / or semiconductor fine particles are carried out at the same time, whereby the above object is achieved.
【0033】ある実施形態では、前記多重トンネル接合
層を形成する工程は、同時スパッタリング法によって該
多重トンネル接合層を形成する。In one embodiment, the step of forming the multiple tunnel junction layer forms the multiple tunnel junction layer by a co-sputtering method.
【0034】ある実施形態では、前記多重トンネル接合
層を熱処理し、それによって前記微粒子の大きさまたは
密度を変化させる工程を包含する。In one embodiment, the step of heat-treating the multi-tunnel junction layer, thereby changing the size or density of the fine particles, is included.
【0035】本発明の構成によれば、電気絶縁性薄膜中
に金属あるいは半導体の微粒子が高密度に分散されてい
るため、金属微粒子間に電圧を印加したとき電子は金属
あるいは半導体の微粒子間をトンネルし、いわゆるトン
ネル電流が流れる。したがって、電気絶縁性薄膜中に金
属あるいは半導体の微粒子が分散された構成の薄膜に電
極を設け、この電極間に電圧を印加することで、多数の
直列につながったトンネル接合部を通って電極間を電子
が流れる多重トンネル接合が形成され、クーロンブロッ
ケード効果を利用した単一電子トンネル素子が実現でき
る。さらに、金属あるいは半導体の微粒子は、電気絶縁
性薄膜中に比較的均一に分散させることが可能であるた
め、構造を制御した多重トンネル接合が容易に得られ
る。According to the structure of the present invention, the fine particles of metal or semiconductor are dispersed in the electrically insulating thin film at a high density. Therefore, when a voltage is applied between the fine particles of metal, the electrons flow between the fine particles of metal or semiconductor. It tunnels and a so-called tunnel current flows. Therefore, by providing electrodes on a thin film in which fine particles of metal or semiconductor are dispersed in an electrically insulating thin film, and applying a voltage between the electrodes, a plurality of tunnel junctions connected in series are used to connect the electrodes. Multiple tunnel junctions in which electrons flow are formed, and a single-electron tunneling device using the Coulomb blockade effect can be realized. Furthermore, since the metal or semiconductor fine particles can be dispersed relatively uniformly in the electrically insulating thin film, a multiple tunnel junction with a controlled structure can be easily obtained.
【0036】本発明の構成によれば、抵抗体薄膜層の上
面あるいは下面のいずれかに対向する一対の薄膜電極が
設けられているため、抵抗体薄膜層に形成されるチャン
ネル部分は、最も電界の高くなる電極間に形成され、チ
ャンネル部で電子は抵抗体薄膜層内部の金属あるいは半
導体微粒子間をトンネル効果により移動する。したがっ
て、対向電極の先端部を先鋭にするなどの加工を施せ
ば、チャンネル部の幅が細くなり、電子ビームリソグラ
フィー技術などを用いなくともクーロンブロッケード効
果を利用した単一電子トンネル素子が実現できる。According to the structure of the present invention, since the pair of thin film electrodes facing each other is provided on either the upper surface or the lower surface of the resistor thin film layer, the channel portion formed in the resistor thin film layer has the most electric field. Electrons formed between the electrodes, which become higher, move in the channel portion between the metal or semiconductor fine particles inside the resistor thin film layer by the tunnel effect. Therefore, by performing processing such as sharpening the tip of the counter electrode, the width of the channel becomes narrower, and a single electron tunnel element utilizing the Coulomb blockade effect can be realized without using electron beam lithography technology.
【0037】また、抵抗体薄膜層の上面および下面に一
部が抵抗体薄膜を挟むように薄膜電極を設けた構成によ
れば、抵抗体薄膜層に形成されるチャンネル部分は、最
も電界の高くなる挟まれた部分に形成され、チャンネル
部で電子は抵抗体薄膜層内部の金属あるいは半導体微粒
子間をトンネル効果により移動する。したがって、薄膜
電極の先端部を先鋭にするなどの加工を施せば、挟まれ
た部分の面積が小さくなり、電子ビームリソグラフィー
技術などを用いなくともクーロンブロッケード効果を利
用した単一電子トンネル素子が実現できる。Further, according to the structure in which the thin film electrodes are provided on the upper surface and the lower surface of the resistor thin film layer so that the resistor thin film is partially sandwiched, the channel portion formed in the resistor thin film layer has the highest electric field. Electrons are formed in the sandwiched portion and move in the channel portion between the metal or semiconductor fine particles inside the resistor thin film layer by the tunnel effect. Therefore, by performing processing such as sharpening the tip of the thin film electrode, the area of the sandwiched part becomes smaller, and a single electron tunnel element using the Coulomb blockade effect is realized without using electron beam lithography technology. it can.
【0038】[0038]
【発明の実施の形態】以下に、本発明の実施の形態を説
明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.
【0039】(実施例1)図1を参照しながら、本発明
による単一電子トンネル素子の第1の実施例の断面を説
明する。(Embodiment 1) A cross section of a first embodiment of a single electron tunnel device according to the present invention will be described with reference to FIG.
【0040】本実施例の単一電子トンネル素子は、多重
トンネル接合を含む多重トンネル接合層6と、多重トン
ネル接合層6に電圧を印加するためのソース電極2及び
ドレイン電極3と、絶縁膜7を介して多重トンネル接合
層6に電界を形成するためのゲート電極1とを備えてい
る。The single-electron tunnel device of this embodiment comprises a multiple tunnel junction layer 6 including multiple tunnel junctions, a source electrode 2 and a drain electrode 3 for applying a voltage to the multiple tunnel junction layer 6, and an insulating film 7. And a gate electrode 1 for forming an electric field in the multiple tunnel junction layer 6 via the.
【0041】多重トンネル接合層6は、多数の微粒子5
が分散された電気絶縁性薄膜4から形成されている。ゲ
ート電極1、ソース電極2、およびドレイン電極3は、
金属、半導体などの導電性材料から形成される。微粒子
5は、金属あるいは半導体材料から形成されている。好
ましくは、熱的、化学的に安定な材料、とりわけ貴金属
などから形成される。電気絶縁性薄膜4および絶縁膜7
の材料は、酸化物、窒化物、有機材料など、トンネル電
流の変化を検出できる程度に導電性が低い材料であれば
よい。The multiple tunnel junction layer 6 has a large number of fine particles 5.
Are formed from the electrically insulating thin film 4 in which is dispersed. The gate electrode 1, the source electrode 2, and the drain electrode 3 are
It is formed of a conductive material such as metal or semiconductor. The fine particles 5 are formed of a metal or a semiconductor material. It is preferably formed of a thermally and chemically stable material, especially a noble metal. Electrically insulating thin film 4 and insulating film 7
The material may be an oxide, a nitride, an organic material, or the like, as long as the conductivity is low enough to detect a change in tunnel current.
【0042】微粒子間距離は、電気絶縁性薄膜4内をト
ンネル電流が流れるように調整されることが重要であ
る。It is important that the distance between the fine particles is adjusted so that a tunnel current flows in the electrically insulating thin film 4.
【0043】クーロンブロケット効果を観測するために
は、1個の微粒子5に1個の電子が充電されるときの充
電エネルギが電子の熱エネルギよりも大きくなる必要が
ある。図10は、微粒子の大きさと、微粒子に1個の電
子が注入されたときの充電エネルギに等価な温度との関
係を示している。室温(300°k)で動作するメモリ
素子を得るには、微粒子の大きさは50nm以下にする
必要があることがわかる。In order to observe the Coulomb-Brocket effect, the charging energy when one particle is charged with one electron needs to be larger than the thermal energy of the electron. FIG. 10 shows the relationship between the size of the particles and the temperature equivalent to the charging energy when one electron is injected into the particles. It can be seen that the size of the particles needs to be 50 nm or less in order to obtain a memory element which operates at room temperature (300 ° k).
【0044】微粒子5の大きさは約1〜50nmの範囲
内にすることが好ましい。電気絶縁性薄膜4に対する微
粒子5の体積比を5〜70%とした場合に、比較的高温
で動作する単一電子トンネル素子が得られた。The size of the fine particles 5 is preferably within the range of about 1 to 50 nm. When the volume ratio of the fine particles 5 to the electrically insulating thin film 4 was set to 5 to 70%, a single electron tunnel device operating at a relatively high temperature was obtained.
【0045】以下、図2に示すスパッタリング装置を用
いて本実施例の多重トンネル接合層6を形成する方法を
説明する。A method for forming the multiple tunnel junction layer 6 of this embodiment using the sputtering apparatus shown in FIG. 2 will be described below.
【0046】図2のスパッタリング装置のチャンバ内に
は、少なくとも2種類のスパッタターゲットがセットさ
れている。この例では、スパッタターゲットとして、石
英(SiO2)ガラスターゲット8と金(Au)ターゲ
ット9とが用いられる。At least two kinds of sputtering targets are set in the chamber of the sputtering apparatus shown in FIG. In this example, a quartz (SiO 2 ) glass target 8 and a gold (Au) target 9 are used as sputter targets.
【0047】図1に示されるようにゲート電極1及び絶
縁膜7が形成された基板10が、ヒーター11を備えた
基板ホルダ12に固定される。基板ホルダ12に直結し
た回転軸によって基板10を、SiO2ガラスターゲッ
ト8またはAuターゲット9のいずれかのターゲットの
近くに移動させることができる。基板10の位置と各タ
ーゲット上方での滞在時間とはコンピュータで制御され
ている。スパッタリング中の汚染を防ぐため、各ターゲ
ット周囲、およびその延長上を覆う形のシールド板13
が設けられている。As shown in FIG. 1, the substrate 10 having the gate electrode 1 and the insulating film 7 formed thereon is fixed to a substrate holder 12 having a heater 11. The substrate 10 can be moved to the vicinity of either the SiO 2 glass target 8 or the Au target 9 by the rotation shaft directly connected to the substrate holder 12. The position of the substrate 10 and the staying time above each target are controlled by a computer. In order to prevent contamination during sputtering, the shield plate 13 is shaped so as to cover each target and its extension.
Is provided.
【0048】スパッタリングガスとしてアルゴンが好適
に用いられる、スパッタリングガスは、ガス導入口14
から流入させられ、ガス排出口15は真空排気系に接続
される。ガス圧は例えば1.0Pa、基板温度は200
℃に維持される。SiO2ターゲット8への印加電力は
例えば250W、Auターゲット9への印加電力は例え
ば10Wとする。Argon is preferably used as the sputtering gas. The sputtering gas is the gas inlet port 14.
Gas exhaust port 15 is connected to a vacuum exhaust system. The gas pressure is, for example, 1.0 Pa, and the substrate temperature is 200.
C. is maintained. The power applied to the SiO 2 target 8 is 250 W, for example, and the power applied to the Au target 9 is 10 W, for example.
【0049】次に、多重トンネル接合層6の形成工程を
説明する。Next, the process of forming the multiple tunnel junction layer 6 will be described.
【0050】まず、基板10をAuターゲット9の上で
20秒間滞在させてAu微粒子を基板10の絶縁膜7上
に堆積させた。次に、基板10をSiO2ターゲット8
の上方に移動させ、SiO2ターゲット8の上で5分間
滞在させた。こうして、今度は、Au微粒子を覆うよう
に厚さ0.1μmのSiO2膜を堆積させた。Au微粒
子が分散されたSiO2膜を透過型電子顕微鏡(TE
M)で断面観察したところ、Au微粒子の平均粒径は5
nmであることがわかった。First, the substrate 10 was allowed to stay on the Au target 9 for 20 seconds to deposit Au particles on the insulating film 7 of the substrate 10. Next, the substrate 10 is set to the SiO 2 target
Of the SiO 2 target 8 and allowed to stay for 5 minutes. Thus, this time, a SiO 2 film having a thickness of 0.1 μm was deposited so as to cover the Au fine particles. Transmission electron microscope SiO 2 film Au fine particles are dispersed (TE
When the cross section was observed with M), the average particle size of the Au fine particles was 5
It was found to be nm.
【0051】このようにして形成した多重トンネル接合
層6をアイランド状にパターニングした後、多重トンネ
ル接合層6を覆うように導電性薄膜(例えば厚さの50
nmのクロム膜と厚さ0.1μmのAu膜と)を堆積す
る。堆積方法としては、例えば、真空蒸着法を用いる。
この後、通常のフォトリソグラフィ及びエッチング技術
により、ソース電極2およびドレイン電極3を形成すれ
ば、図1に示されるような単一電子トンネル素子が得ら
れる。ソース電極2およびドレイン電極3との間隔は1
μmとした。After the multiple tunnel junction layer 6 thus formed is patterned into an island shape, a conductive thin film (for example, with a thickness of 50) is formed so as to cover the multiple tunnel junction layer 6.
nm chromium film and 0.1 μm thick Au film). As the deposition method, for example, a vacuum vapor deposition method is used.
After that, if the source electrode 2 and the drain electrode 3 are formed by ordinary photolithography and etching techniques, a single electron tunnel element as shown in FIG. 1 is obtained. The distance between the source electrode 2 and the drain electrode 3 is 1
μm.
【0052】なお、本実施例では、ゲート電極1にはア
ルミニウム(Al)、絶縁膜7にはその酸化膜を用い
た。In this embodiment, aluminum (Al) is used for the gate electrode 1 and its oxide film is used for the insulating film 7.
【0053】図3は、本実施例の単一電子トンネル素子
に関して、ソース電極2とドレイン電極3との間に電圧
(ドレイン電圧)を印加した場合の電圧−電流特性を示
す。ソース電極2とドレイン電極3との間を流れる電流
(ドレイン電流)は、ドレイン電圧(ソース電極2の電
位に対するドレイン電極3の電位)の増加に伴って、階
段状に増加することが観測された。これは、クーロンブ
ロッケードの結果、すなわち電子が1個づつトンネル接
合を移動した結果であると考えられる。FIG. 3 shows the voltage-current characteristics when a voltage (drain voltage) is applied between the source electrode 2 and the drain electrode 3 in the single electron tunnel element of this embodiment. It was observed that the current (drain current) flowing between the source electrode 2 and the drain electrode 3 increases stepwise as the drain voltage (the potential of the drain electrode 3 relative to the potential of the source electrode 2) increases. . It is considered that this is a result of Coulomb blockade, that is, a result of electrons moving one by one through the tunnel junction.
【0054】図4は、ドレイン電流がゲート電極1に印
加する電圧に依存してどのように変化するかを示してい
る。ドレイン電流は、ゲート電圧によって周期的に変化
し、ゲート電極を用いてドレイン電流を制御することが
可能であった。FIG. 4 shows how the drain current changes depending on the voltage applied to the gate electrode 1. The drain current changed periodically with the gate voltage, and it was possible to control the drain current using the gate electrode.
【0055】本実施例では、Auターゲットと絶縁物タ
ーゲットをそれぞれ1回づつスパッタすることによって
多重トンネル接合層6を形成したが、例えば、基板10
をAuターゲット上で5秒間、絶縁物ターゲット上で2
秒間滞在させる操作を300回程度繰り返すことによ
り、粒径の揃ったAu微粒子を電気絶縁性薄膜4中に3
次元的(層状に)に分散した多重トンネル接合6を形成
しても良い。In this embodiment, the multiple tunnel junction layer 6 is formed by sputtering the Au target and the insulator target once, respectively.
For 5 seconds on the Au target and 2 on the insulator target.
By repeating the operation of staying for 2 seconds about 300 times, the Au fine particles having a uniform particle size are dispersed in the electrically insulating thin film 4 by 3 times.
You may form the multiple tunnel junction 6 distributed dimensionally (in layer form).
【0056】また、基板10を2つのターゲット8、9
の間の上方に設置し、Auと絶縁物を同時にスパッタす
ることによっても、Au微粒子を電気絶縁性薄膜4中に
3次元的に分散した多重トンネル接合層6を形成するこ
とができる。Further, the substrate 10 is provided with two targets 8, 9
The multi-tunnel junction layer 6 in which Au particles are three-dimensionally dispersed in the electrically insulating thin film 4 can also be formed by disposing the Au fine particles in the electrically insulating thin film 4 by spattering Au and an insulator at the same time.
【0057】なお、Auターゲットを、アルミニウム
(Al)、珪素(Si)、リン(P)、硫黄(S)、ク
ロム(Cr)、マンガン(Mn)、鉄(Fe)、コバル
ト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Z
n)、ガリウム(Ga)、ゲルマニウム(Ge)、ヒ素
(As)、セレン(Se)、パラジウム(Pd)、銀
(Ag)、カドミウム(Cd)、インジウム(In)、
錫(Sn)、アンチモン(Sb)、テルル(Te)、白
金(Pt)、金(Au)、または鉛(Pb)から選ばれ
た少なくとも1種の金属あるいは半導体のターゲットに
代えて作製しても、粒径1〜50nmの金属あるいは半
導体の微粒子が均一に分散した多重トンネル接合が得ら
れた。The Au target is aluminum (Al), silicon (Si), phosphorus (P), sulfur (S), chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel. (Ni), copper (Cu), zinc (Z
n), gallium (Ga), germanium (Ge), arsenic (As), selenium (Se), palladium (Pd), silver (Ag), cadmium (Cd), indium (In),
Even if the target is made of at least one kind of metal or semiconductor selected from tin (Sn), antimony (Sb), tellurium (Te), platinum (Pt), gold (Au), or lead (Pb). A multiple tunnel junction in which fine particles of metal or semiconductor having a particle size of 1 to 50 nm were uniformly dispersed was obtained.
【0058】また、本実施例においては電気絶縁性薄膜
の材料としてSiO2を用いた場合を示したが、窒化珪
素(Si3N4)、酸化アルミニウム(Al2O3)、窒化
アルミニウム(AlN)、酸化チタン(TiO2)、酸
化ハフニウム(HfO2)を用いても、耐食性に優れた
多重トンネル接合層を形成できた。この中で、特に酸化
アルミニウム(Al2O3)は、緻密であるため、経時変
化の少ない安定した特性を発揮するという効果を示し
た。In this embodiment, SiO 2 is used as the material of the electrically insulating thin film, but silicon nitride (Si 3 N 4 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN ), Titanium oxide (TiO 2 ), and hafnium oxide (HfO 2 ), a multiple tunnel junction layer excellent in corrosion resistance could be formed. Among them, aluminum oxide (Al 2 O 3 ) is particularly dense, and thus has the effect of exhibiting stable characteristics with little change over time.
【0059】これらの電気絶縁性薄膜は、酸化物や窒化
物をスパッタリングして作製できるが、珪素やアルミニ
ウムなどの半導体材料や金属材料を酸素や窒素を含む雰
囲気中でスパッタリングすることによっても作製するこ
とができた。These electrically insulating thin films can be produced by sputtering oxides or nitrides, but can also be produced by sputtering a semiconductor material such as silicon or aluminum or a metal material in an atmosphere containing oxygen or nitrogen. I was able to.
【0060】電気絶縁性薄膜として酸化物を用いた場合
は、金属微粒子として金(Au)、銀(Ag)、銅(C
u)、白金(Pt)、あるいはパラジウム(Pd)から
選ばれた少なくとも1種の金属を用いることにより、き
わめて安定性に優れた素子を製造できた。この原因は、
これらの金属と酸化物との界面が急峻でかつ安定である
ためと考えられる。When an oxide is used for the electrically insulating thin film, gold (Au), silver (Ag), copper (C
By using at least one metal selected from u), platinum (Pt), and palladium (Pd), a device having extremely excellent stability could be manufactured. This is because
It is considered that the interface between these metals and the oxide is steep and stable.
【0061】これらの多重トンネル接合層6は、熱処理
やスパッタリング中の基板温度を高くすることにより、
素子の特性を向上することができた。熱処理により粒径
が増大するとともに、粒径も揃い、微粒子の角がとれな
めらかになった。なめらかな微粒子のほうが角張った微
粒子よりも初期特性が優れていた。トンネル電流が微粒
子表面の状態に影響を受けやすい。表面が滑らかな微粒
子は安定した表面を持つため、安定したトンネル電流を
流すからである。さらに、熱処理によって、微粒子結晶
中の歪や欠陥が除去されるため、特性が向上したものと
考えられる。These multiple tunnel junction layers 6 are formed by increasing the substrate temperature during heat treatment or sputtering.
The characteristics of the device could be improved. The particle size was increased by the heat treatment, and the particle size was also uniform, and the corners of the particles were smooth and smooth. Smooth particles had better initial properties than angular particles. The tunnel current is easily affected by the state of the fine particle surface. This is because fine particles having a smooth surface have a stable surface, and thus a stable tunnel current flows. Further, it is considered that the characteristics are improved because the strain and defects in the crystal of the fine particles are removed by the heat treatment.
【0062】ただし、熱処理温度を高くしすぎると、微
粒の粒径が増大しすぎる。図11は、金微粒子の直径が
熱処理の温度に応じてどのように変化するかを示してい
る。700℃を越えて熱処理温度を高くすると、粒径が
急激な増大するので好ましくない、このため、熱処理温
度は、700℃以下にすることが好ましい。However, if the heat treatment temperature is set too high, the particle size of the fine particles will increase too much. FIG. 11 shows how the diameter of the fine gold particles changes depending on the temperature of the heat treatment. If the heat treatment temperature is raised above 700 ° C., the grain size increases sharply, which is not preferable. Therefore, the heat treatment temperature is preferably 700 ° C. or lower.
【0063】電気絶縁性薄膜として窒化物材料を用いた
場合は熱処理による粒径の増大は僅かであったが、特性
の安定化をはかることができた。この場合粒径はスパッ
タリング中の基板温度により制御できた。When a nitride material was used as the electrically insulating thin film, the grain size was slightly increased by the heat treatment, but the characteristics could be stabilized. In this case, the grain size could be controlled by the substrate temperature during sputtering.
【0064】スパッタリング中の基板温度を高くしたり
(例えば200〜400℃にする)、熱処理を行なうこ
とにより、微粒子の角がとれ、なめらかになった。なめ
らかな微粒子の方が角ばった微粒子よりも初期特性が優
れていた。これはトンネル電流は微粒子表面の状態に影
響を受け易いため、表面がなめらかな微粒子の方が、安
定したトンネル電流を流しやすいためと考えられる。By raising the substrate temperature during sputtering (to 200 to 400 ° C., for example) or performing heat treatment, the corners of the fine particles were removed and the particles became smooth. Smooth particles had better initial properties than angular particles. It is considered that this is because the tunnel current is easily affected by the state of the surface of the fine particles, and thus the fine particles having a smooth surface allow a stable tunnel current to flow easily.
【0065】(実施例2)図5(a)及び(b)を参照
しながら、本発明による単一電子トンネル素子の第2の
実施例を説明する。(Second Embodiment) A second embodiment of the single-electron tunneling device according to the present invention will be described with reference to FIGS. 5 (a) and 5 (b).
【0066】まず、上記第1の実施例について説明した
方法と同様の方法によって、CdSe微粒子17が1層
だけSiO2膜18中に分散された多重トンネル接合層
19を絶縁性基板16上に形成する。その後、電子線リ
ソグラフィー及びエッチング技術を用いて多重トンネル
接合層19をパターニングし、線幅が0.1μmで長さ
が約1.5μmの細線(ストリップ)状に加工する。First, the multiple tunnel junction layer 19 in which only one layer of the CdSe fine particles 17 is dispersed in the SiO 2 film 18 is formed on the insulating substrate 16 by a method similar to that described in the first embodiment. To do. After that, the multiple tunnel junction layer 19 is patterned by using electron beam lithography and etching technology, and processed into a thin wire (strip) having a line width of 0.1 μm and a length of about 1.5 μm.
【0067】この後、公知のメタライゼーション技術に
よって、ゲート電極20、ソース電極21、およびドレ
イン電極22を形成する。ゲート電極20と多重トンネ
ル接合層19との間隔は0.1μmとした。また、ソー
ス電極21とドレイン電極22との間隔は1μmとし
た。After that, the gate electrode 20, the source electrode 21, and the drain electrode 22 are formed by a known metallization technique. The distance between the gate electrode 20 and the multiple tunnel junction layer 19 was 0.1 μm. The distance between the source electrode 21 and the drain electrode 22 was 1 μm.
【0068】図6は、多重トンネル接合層19内に分散
されたCdSe微粒子17の面内分布を模式的に示して
いる。電子がソース電極21からドレイン電極22に流
れ得る経路は、多数存在する。ゲート電極20に電圧を
印加すると、電子が流れ易い多重トンネル接合が形成さ
れる。ソース電極21とドレイン電極22との間に電圧
を印加することで、もっとも電子の流れやすい部分にチ
ャンネル23が形成される。チャネル23の周辺には、
この電流に直接寄与しない孤立した微粒子(ポテンシャ
ルの島)24が存在する。FIG. 6 schematically shows the in-plane distribution of the CdSe fine particles 17 dispersed in the multiple tunnel junction layer 19. There are many paths through which electrons can flow from the source electrode 21 to the drain electrode 22. When a voltage is applied to the gate electrode 20, a multiple tunnel junction where electrons easily flow is formed. By applying a voltage between the source electrode 21 and the drain electrode 22, the channel 23 is formed at the portion where electrons easily flow. Around channel 23,
There are isolated particles (potential islands) 24 that do not directly contribute to this current.
【0069】この素子において、ゲート電極に与える電
圧を徐々に増加していくと、チャンネル23から孤立し
たポテンシャルの島24へ、電子が1個づつトンネルす
ることが観測された。すなわち、孤立した島24に電子
が1個が存在するかどうかで、情報を記録することが可
能であった。In this device, when the voltage applied to the gate electrode was gradually increased, it was observed that the electrons tunneled from the channel 23 to the isolated potential island 24 one by one. That is, it was possible to record information depending on whether or not there is one electron in the isolated island 24.
【0070】孤立した島24中に電子が存在する場合
と、存在しない場合のゲート電圧−ドレイン電流特性を
図12に示す。図12中で実線は、島24に電子が存在
しない場合を示し、破線は島24に電子が存在する場合
を示している。FIG. 12 shows the gate voltage-drain current characteristics when electrons are present in the isolated island 24 and when electrons are not present. In FIG. 12, the solid line shows the case where no electrons exist on the island 24, and the broken line shows the case where there are electrons on the island 24.
【0071】このようにドレイン電流が変化するのは、
図6に示すチャネル23を流れる電子が島24に存在す
る電子のクーロン力により影響を受けるためである。島
24に電子が存在するか否かで、ドレイン電流がピーク
を示すゲート電圧は数十ミリボルト〜数百ミリボルト変
化する。例えば、島24に電子が存在しない状態におい
て、ゲート電圧が0.1ボルトのときドレイン電流がピ
ーク値を示すとする。電子のトンネリングによって島2
4に電子が存在する状態に変化した後は、ゲート電圧が
0.1ボルトでもドレイン電流はほとんど流れない。従
って、ドレイン電流を測定することにより、島24に電
子が存在するか否かを検出することができる。こうし
て、本発明によれば、電子1個単位で記憶動作を行うこ
とができる。The change of the drain current is as follows.
This is because the electrons flowing in the channel 23 shown in FIG. 6 are affected by the Coulomb force of the electrons existing in the island 24. The gate voltage at which the drain current peaks varies from tens of millivolts to hundreds of millivolts depending on whether or not electrons are present in the island 24. For example, it is assumed that the drain current has a peak value when the gate voltage is 0.1 V in a state where no electrons are present on the island 24. Island 2 by electron tunneling
After changing to the state in which electrons exist in 4, the drain current hardly flows even if the gate voltage is 0.1 volt. Therefore, by measuring the drain current, it is possible to detect whether or not electrons are present in the island 24. Thus, according to the present invention, the storage operation can be performed for each electron.
【0072】特性の安定した単一電子トンネル素子を得
るためには、多重トンネル接合層19内においてチャネ
ル23の形成される位置が大きく変化しないようにする
ことが好ましい。このためには、図5(a)に示すよう
に、多重トンネル接合層19の線幅を約0.1μm程度
に細くすることが有効である。また、ソース電極21と
ドレイン電極22との間隔を狭くすると、多重トンネル
接合層19の抵抗が小さくなり、ドレイン電流が増加す
るので好ましい。In order to obtain a single-electron tunnel element having stable characteristics, it is preferable that the position where the channel 23 is formed in the multi-tunnel junction layer 19 is not largely changed. For this purpose, as shown in FIG. 5A, it is effective to make the line width of the multiple tunnel junction layer 19 as thin as about 0.1 μm. Further, it is preferable to narrow the distance between the source electrode 21 and the drain electrode 22 because the resistance of the multiple tunnel junction layer 19 decreases and the drain current increases.
【0073】次に、図7を参照しながら、単一電子トン
ネル素子の改良例を説明する。この例では、図5(a)
及び(b)の素子と同様に、絶縁性基板25上に、金属
あるいは半導体の微粒子を3次元的に絶縁性薄膜中に分
散した細線状の多重トンネル接合層26を作製後、ソー
ス電極27およびドレイン電極28を作製し、その表面
に絶縁膜29を介してゲート電極30を作製した。Next, an improved example of the single electron tunnel device will be described with reference to FIG. In this example, FIG.
Similarly to the elements of (b) and (b), after forming the fine line-shaped multiple tunnel junction layer 26 in which fine particles of metal or semiconductor are three-dimensionally dispersed in the insulating thin film on the insulating substrate 25, the source electrode 27 and The drain electrode 28 was formed, and the gate electrode 30 was formed on the surface of the drain electrode 28 with the insulating film 29 interposed therebetween.
【0074】作製した素子では、上記素子と同様に、ゲ
ート電極に電圧を印加することで、チャンネルと孤立し
た島が構成でき、メモリ機能を有する単一電子トンネル
素子が作製できた。In the fabricated device, a channel and an isolated island can be formed by applying a voltage to the gate electrode similarly to the above device, and a single electron tunnel device having a memory function could be manufactured.
【0075】(実施例3)図8(a)から(c)を参照
しながら、本発明による単一電子トンネル素子の第3の
実施例を説明する。図8(a)は平面図、図8(b)及
び(c)は、断面図である。(Embodiment 3) A third embodiment of the single electron tunnel device according to the present invention will be described with reference to FIGS. 8A is a plan view, and FIGS. 8B and 8C are cross-sectional views.
【0076】本実施例の単一電子トンネル素子は、図8
(b)及び(c)に示されるように、表面が熱酸化膜3
1で覆われたSi基板32の上に設けられている。熱酸
化膜31上には、図8(a)に示されるように、シャー
プな先鋭部を一端に有するソース電極33及びドレイン
電極34が、それらの先鋭部を対向させるように配置さ
れている。電極33及び34の先鋭部の先端の間隔は、
好ましくは約100nm〜1μmに設定される。この間
隔が1μmを越えて大きくなると、抵抗値が大きくなり
トンネル電流が流れにくくなる。本実施例のソース電極
33及びドレイン電極34は、Au/Cr薄膜から形成
されている。The single-electron tunneling device of this embodiment is shown in FIG.
As shown in (b) and (c), the surface is a thermal oxide film 3
It is provided on the Si substrate 32 covered with 1. On the thermal oxide film 31, as shown in FIG. 8A, a source electrode 33 and a drain electrode 34 having a sharp pointed portion at one end are arranged so that the pointed portions face each other. The distance between the tips of the sharp edges of the electrodes 33 and 34 is
It is preferably set to about 100 nm to 1 μm. If this interval exceeds 1 μm and becomes large, the resistance value becomes large and it becomes difficult for the tunnel current to flow. The source electrode 33 and the drain electrode 34 of this embodiment are formed of Au / Cr thin films.
【0077】SiO2膜にAu微粒子が分散された抵抗
体薄膜層(多重トンネル接合層)35が、上記電極33
及び34を覆うように形成されている。図5(a)の実
施例とは異なり、抵抗体薄膜層35は、ストリップ状に
パターニングされていない。抵抗体薄膜層35は、電気
絶縁性薄膜であるSiO2薄膜36によって覆われ、S
iO2薄膜36上にはゲート電極37が形成されてい
る。ゲート電極37は、Au/Cr薄膜から形成され、
ソース電極33及びドレイン電極34の少なくとも先鋭
部の一部を覆うようにパターニングされている。The resistor thin film layer (multi-tunnel junction layer) 35 in which Au particles are dispersed in the SiO 2 film is used as the electrode 33.
And 34 are formed so as to cover them. Unlike the embodiment of FIG. 5A, the resistor thin film layer 35 is not patterned in a strip shape. The resistor thin film layer 35 is covered with a SiO 2 thin film 36 which is an electrically insulating thin film, and S
A gate electrode 37 is formed on the iO 2 thin film 36. The gate electrode 37 is formed of an Au / Cr thin film,
The source electrode 33 and the drain electrode 34 are patterned so as to cover at least part of the sharpened portions.
【0078】このように本実施例によれば、一対の電極
33及び34の先鋭部が対向するように配置されること
により、抵抗体薄膜層35内に形成する電界を局所的に
強くすることができる。より具体的には、電極33及び
34の尖った先端を結ぶ直線上に最も強い電界が形成さ
れる。このため、トンネル電流の流れるチャネル部は、
電極33及び34の尖った先端を結ぶ直線に近い位置に
常に形成されることになる。従って、図5(a)の実施
例のように抵抗体薄膜層35をストリップ状にパターニ
ングする必要はない。このため、電子線リソグラフィ工
程が必要なくなる。As described above, according to the present embodiment, the sharp portions of the pair of electrodes 33 and 34 are arranged so as to face each other, thereby locally strengthening the electric field formed in the resistor thin film layer 35. You can More specifically, the strongest electric field is formed on the straight line connecting the sharp tips of the electrodes 33 and 34. Therefore, the channel part where the tunnel current flows is
The electrodes 33 and 34 are always formed at positions close to the straight line connecting the sharp tips. Therefore, it is not necessary to pattern the resistor thin film layer 35 into a strip shape as in the embodiment of FIG. Therefore, the electron beam lithography process is unnecessary.
【0079】ソース電極33およびドレイン電極34
は、真空蒸着法によって、厚さ10nmのCr薄膜と厚
さ0.1μmのAu薄膜とをSi熱酸化膜31上に堆積
した後、これらの導電性薄膜をフォトリソグラフィー及
びエッチング技術でパターニングすることによって形成
され得る。Source electrode 33 and drain electrode 34
Is to deposit a Cr thin film having a thickness of 10 nm and an Au thin film having a thickness of 0.1 μm on the Si thermal oxide film 31 by a vacuum deposition method, and then patterning these conductive thin films by photolithography and etching techniques. Can be formed by.
【0080】また、抵抗体薄膜層35は、図2に示すス
パッタリング装置を用いて、前述の方法と同様の方法で
形成した。このようにして形成した抵抗体薄膜層35の
表面に0.1μmのSiO2薄膜36を形成し、さらに
厚さ0.1μmのゲート電極37をCrとAuの真空蒸
着とフォトリソグラフィーにより形成することにより単
一電子トンネル素子を完成した。Further, the resistor thin film layer 35 was formed by the same method as described above using the sputtering apparatus shown in FIG. A 0.1 μm SiO 2 thin film 36 is formed on the surface of the resistor thin film layer 35 thus formed, and a gate electrode 37 having a thickness of 0.1 μm is further formed by vacuum vapor deposition of Cr and Au and photolithography. A single electron tunnel device was completed by.
【0081】この単一電子トンネル素子のソース電極3
3とドレイン電極34間に電圧(ドレイン電圧)を印加
すると、ドレイン電流は、ドレイン電圧の増加に伴っ
て、階段状に増加することが観測された。これは、クー
ロンブロッケードの結果すなわち電子が1個づつトンネ
ル接合を移動した結果であると考えられる。さらに、ゲ
ート電極に電圧を印加した時のドレイン電流を測定した
結果を図4に示す。ドレイン電流は、ゲート電圧によっ
て周期的に変化し、ゲート電極を用いてドレイン電流を
制御することが可能であった。Source electrode 3 of this single electron tunnel device
It was observed that when a voltage (drain voltage) was applied between the drain electrode 3 and the drain electrode 34, the drain current increased stepwise as the drain voltage increased. This is considered to be a result of Coulomb blockade, that is, a result of electrons moving through the tunnel junction one by one. Further, FIG. 4 shows the result of measuring the drain current when a voltage is applied to the gate electrode. The drain current changed periodically with the gate voltage, and it was possible to control the drain current using the gate electrode.
【0082】さらに、作製された単一電子トンネル素子
では、抵抗体薄膜層中にAu微粒子がその面内で2次元
的に分散されているために、電子がソース電極3からド
レイン電極34に流れるチャンネル周辺には孤立した島
が残る構造となる(つまり、金属微粒子のうちのチャネ
ル部でなく、かつチャネル部の近傍に存在する金属微粒
子が孤立した島となる)。この素子において、ゲート電
極電圧を徐々に増加していくと、上記のチャンネルから
孤立した島へ、電子が1個づつトンネルすることが観測
された。すなわち、孤立した島中に電子1個が存在する
かどうかで、情報を記録することが可能となり、メモリ
への応用が可能である。Further, in the produced single-electron tunnel element, since the Au fine particles are two-dimensionally dispersed in the plane of the resistor thin film layer, electrons flow from the source electrode 3 to the drain electrode 34. The structure is such that isolated islands remain around the channel (that is, the metal particles existing in the vicinity of the channel part, not in the channel part of the metal particles, become isolated islands). In this device, when the gate electrode voltage was gradually increased, it was observed that electrons were tunneled from the above channel to the isolated islands one by one. That is, it becomes possible to record information depending on whether or not there is one electron in an isolated island, and application to a memory is possible.
【0083】本実施例では、ソース電極33、ドレイン
電極34、およびゲート電極37は、Au/Cr薄膜を
用いたが、金属、半導体など用途に応じて各種導電性材
料を用いることができる。但し上記のようにCrを用い
た場合、Auとの密着性に優れ有効である。例えば、本
実施例で用いたSi基板32として、低抵抗Siを用
い、これをゲート電極として利用すれば、シンプルな素
子構成となり、作製も容易であった。In this embodiment, the source electrode 33, the drain electrode 34, and the gate electrode 37 are made of Au / Cr thin films, but various conductive materials such as metal and semiconductor can be used depending on the application. However, when Cr is used as described above, the adhesion to Au is excellent and it is effective. For example, if Si having a low resistance is used as the Si substrate 32 used in the present embodiment and this is used as a gate electrode, a simple element structure is obtained and the fabrication is easy.
【0084】さらに先鋭部38をフォトリソグラフイ技
術で形成する場合、Au薄膜を王水等の等方性エッチン
グ液を用いて、オーバエッチングを施すことにより、形
成したレジスト薄膜よりも先端の曲率を小さくすること
ができる。Further, when the sharpened portion 38 is formed by the photolithography technique, the Au thin film is over-etched by using an isotropic etching solution such as aqua regia so that the curvature of the tip is made smaller than that of the formed resist thin film. Can be made smaller.
【0085】さらに、本実施例では、ソース電極33と
ドレイン電極34の上面に抵抗体薄膜層35を形成した
が、図8(c)に示すような抵抗体薄膜層をSi熱酸化
膜31上に形成後、その上面にソース電極33とドレイ
ン電極34を作製しても同様の効果が得られた。但し、
図8(b)に記載の構造の方が、Au微粒子を分散した
SiO2薄膜(抵抗体薄膜層35)上に連続的にSiO2
薄膜を形成するため、スパッタのターゲットを連続して
用いることができるため、効率的である。Further, in this embodiment, the resistor thin film layer 35 is formed on the upper surfaces of the source electrode 33 and the drain electrode 34. However, a resistor thin film layer as shown in FIG. 8C is formed on the Si thermal oxide film 31. The same effect was obtained by forming the source electrode 33 and the drain electrode 34 on the upper surface after the formation. However,
In the structure shown in FIG. 8B, SiO 2 is continuously formed on the SiO 2 thin film (resistor thin film layer 35) in which Au particles are dispersed.
It is efficient because a sputtering target can be continuously used to form a thin film.
【0086】また、抵抗体薄膜層は、Auターゲットと
絶縁物ターゲットをそれぞれ1回づつスパッタすること
により製造したが、基板32をAuターゲット上と、絶
縁物ターゲット上に交互に滞在させる操作を繰り返すこ
とにより、粒径の揃ったAu微粒子を電気絶縁性物質中
に分散させることができた。また、基板32を2つのタ
ーゲット9、10の間の上方に設置し、Auと絶縁物を
同時にスパッタすることによってもAu微粒子を電気絶
縁性物質中に分散した抵抗体薄膜層を作製することがで
きた。Although the resistor thin film layer was manufactured by sputtering the Au target and the insulator target once each, the operation of alternately placing the substrate 32 on the Au target and the insulator target is repeated. As a result, the Au fine particles having a uniform particle size could be dispersed in the electrically insulating material. In addition, the resistor thin film layer in which Au fine particles are dispersed in the electrically insulating substance can be prepared by placing the substrate 32 above the two targets 9 and 10 and simultaneously sputtering Au and the insulator. did it.
【0087】さらに、抵抗体薄膜層は、電気絶縁性物質
中に金属あるいは半導体の微粒子が分散された構成の材
料であれば良い。とりわけ、微粒子としては熱的、化学
的に安定な材料である貴金属などを用いることが望まし
い。というのは、熱的や化学的に安定な元素を用いた場
合に素子の経時劣化を少なくすることができるからであ
る。また微粒子の大きさは50nm以下とするのが、作
製上および微粒子間距離をnmのレベルで比較的均一に
する上で望ましいが、基本的には微粒子間距離をトンネ
ル電流が流れる大きさにすることが重要である。実際に
トンネル電流が流れる抵抗体薄膜層35中の電気絶縁性
物質に対する微粒子の割合は、体積比で5〜70%の領
域で比較的高温で動作する単一電子トンネル素子が得ら
れた。もし、体積比が5%以下になるとトンネル電流が
流れず、一方体積比が70%を超えると、隣接する金属
微粒子がひっつき、島が大きくなり室温ではトンネル素
子として用いることができなくなる。従って金属微粒子
間の間隔は5nm以下であることが望ましい。Further, the resistor thin film layer may be a material having a structure in which metal or semiconductor fine particles are dispersed in an electrically insulating substance. In particular, it is desirable to use a noble metal, which is a thermally and chemically stable material, as the fine particles. This is because when a thermally or chemically stable element is used, deterioration of the element over time can be reduced. Further, it is desirable that the size of the fine particles is 50 nm or less in terms of production and in order to make the distance between the fine particles relatively uniform at the level of nm, but basically, the distance between the fine particles is set to a size at which a tunnel current flows. This is very important. A single electron tunnel device operating at a relatively high temperature was obtained in the region where the volume ratio of the fine particles to the electrically insulating substance in the resistor thin film layer 35 in which the tunnel current actually flows was 5 to 70%. If the volume ratio is 5% or less, the tunnel current does not flow. On the other hand, if the volume ratio exceeds 70%, adjacent metal fine particles stick to each other and the islands become large, so that the tunnel element cannot be used at room temperature. Therefore, it is desirable that the distance between the metal fine particles is 5 nm or less.
【0088】また、電気絶縁性物質および電気絶縁性薄
膜36の材料は酸化物、窒化物、有機材料など、トンネ
ル電流の変化を検出できる程度に導電性が低い材料であ
ればよい。The materials of the electrically insulating substance and the electrically insulating thin film 36 may be oxides, nitrides, organic materials, etc., as long as they have low conductivity to the extent that changes in tunnel current can be detected.
【0089】なお、Auターゲットを、アルミニウム
(Al)、珪素(Si)、リン(P)、硫黄(S)、ク
ロム(Cr)、マンガン(Mn)、鉄(Fe)、コバル
ト(Co)、ニッケル(Ni)、銅(Cu)、亜鉛(Z
n)、ガリウム(Ga)、ゲルマニウム(Ge)、ヒ素
(As)、セレン(Se)、パラジウム(Pd)、銀
(Ag)、カドミウム(Cd)、インジウム(In)、
錫(Sn)、アンチモン(Sb)、テルル(Te)、白
金(Pt)、金(Au)、または鉛(Pb)から選ばれ
た少なくとも1種の金属あるいは半導体のターゲットに
代えて作製しても、粒径1〜50nmの金属あるいは半
導体の微粒子が均一に分散した多重トンネル接合が得ら
れた。The Au target is aluminum (Al), silicon (Si), phosphorus (P), sulfur (S), chromium (Cr), manganese (Mn), iron (Fe), cobalt (Co), nickel. (Ni), copper (Cu), zinc (Z
n), gallium (Ga), germanium (Ge), arsenic (As), selenium (Se), palladium (Pd), silver (Ag), cadmium (Cd), indium (In),
Even if the target is made of at least one kind of metal or semiconductor selected from tin (Sn), antimony (Sb), tellurium (Te), platinum (Pt), gold (Au), or lead (Pb). A multiple tunnel junction in which fine particles of metal or semiconductor having a particle size of 1 to 50 nm were uniformly dispersed was obtained.
【0090】また、本実施例においては電気絶縁性物質
としてSiO2を用いた場合を示したが、窒化珪素(S
i3N4)、酸化アルミニウム(Al2O3)、窒化アルミ
ニウム(AlN)、酸化チタン(TiO2)、酸化ハフ
ニウム(HfO2)を用いても耐食性に優れた抵抗体薄
膜層35を製造できた。これらの電気絶縁性物質は、酸
化物や窒化物をスパッタリングして作製できるが、珪素
やアルミニウムなどの半導体材料や金属材料を酸素や窒
素を含む雰囲気中でスパッタリングすることによっても
作製することができた。Further, in the present embodiment, the case where SiO 2 is used as the electrically insulating substance is shown, but silicon nitride (S
i 3 N 4 ), aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), titanium oxide (TiO 2 ), and hafnium oxide (HfO 2 ) can be used to manufacture the resistor thin film layer 35 having excellent corrosion resistance. It was These electrically insulating substances can be produced by sputtering an oxide or a nitride, but can also be produced by sputtering a semiconductor material such as silicon or aluminum or a metal material in an atmosphere containing oxygen or nitrogen. It was
【0091】さらに、単一電子トンネル素子は、熱処理
を行なうことにより特性を向上することができた。この
熱処理は用いた金属あるいは半導体材料の融点の5分の
1から5分の3の間の温度で行なうのが適切であった。
熱処理により粒径が増大するとともに、粒径も揃い、微
粒子結晶中の歪や欠陥が除去されるため、特性が向上し
たものと考えられる。電気絶縁性物質として窒化物材料
を用いた場合は熱処理による粒径の増大は僅かであった
が、特性の安定化をはかることができた。この場合粒径
はスパッタリング中の基板温度により制御できた。Further, the characteristics of the single electron tunnel element could be improved by performing heat treatment. This heat treatment was suitably performed at a temperature between 1/5 and 3/5 of the melting point of the metal or semiconductor material used.
It is considered that the characteristics are improved because the grain size is increased and the grain size is made uniform by the heat treatment, and the strains and defects in the fine grain crystals are removed. When the nitride material was used as the electrically insulating substance, the grain size was slightly increased by the heat treatment, but the characteristics could be stabilized. In this case, the grain size could be controlled by the substrate temperature during sputtering.
【0092】スパッタリング中の基板温度を高くした
り、熱処理を行なう(ゲート電極37を形成する前に行
う)ことにより微粒子の角がとれ、なめらかになった
が、なめらかな微粒子の方が角ばった微粒子よりも初期
特性が優れていた。これはトンネル電流は微粒子表面の
状態に影響を受け易いため、表面がなめらかな微粒子の
方が安定した表面となり、安定したトンネル電流が流れ
たためと考えられる。By increasing the substrate temperature during sputtering or by performing heat treatment (performing before forming the gate electrode 37), the corners of the fine particles became smooth and smooth, but the smooth fine particles were finer. Initial characteristics were better than. It is considered that this is because the tunnel current is easily affected by the state of the surface of the fine particles, and therefore the fine particles having a smooth surface provide a more stable surface and a stable tunnel current flows.
【0093】(実施例4)上記の第3の実施例における
単一電子トンネル素子と同じ動作原理を持った本発明の
第4の実施例における単一電子トンネル素子の構成図を
図9に示す。図9(b)は、図9(a)におけるA−A
断面図であり、図9(c)は、図9(a)におけるB−
B断面図である。(Embodiment 4) FIG. 9 shows a block diagram of a single electron tunnel element in the fourth embodiment of the present invention having the same operation principle as that of the single electron tunnel element in the above third embodiment. . FIG. 9B shows AA in FIG. 9A.
9C is a cross-sectional view, and FIG. 9C is B- in FIG. 9A.
It is B sectional drawing.
【0094】本実施例の単一電子トンネル素子は、表面
を熱酸化膜39で覆ったSi基板40上に、先鋭部を有
するAu/Cr薄膜電極(ソース電極41)および表面
をSiO2薄膜42で覆ったAu/Cr薄膜電極(ゲー
ト電極43)を形成し、その表面にSiO2中にAu微
粒子が分散された抵抗体薄膜層44が形成され、さらに
その表面に先鋭部を有するAu/Cr薄膜電極(ドレイ
ン電極45)が形成された構成であり、抵抗体薄膜層4
4は、ソース電極41とドレイン電極45の先鋭部で挟
まれた構成となっている。In the single-electron tunneling device of this embodiment, an Au / Cr thin film electrode (source electrode 41) having a sharp point and a SiO 2 thin film 42 on the surface are formed on a Si substrate 40 whose surface is covered with a thermal oxide film 39. An Au / Cr thin film electrode (gate electrode 43) covered with is formed, and a resistor thin film layer 44 in which Au fine particles are dispersed in SiO 2 is formed on the surface of the Au / Cr thin film electrode. The resistor thin film layer 4 has a structure in which a thin film electrode (drain electrode 45) is formed.
4 has a configuration sandwiched by the sharpened portions of the source electrode 41 and the drain electrode 45.
【0095】ソース電極41およびゲート電極43は、
Si熱酸化膜39上に、厚さ10nmのCr薄膜を真空
蒸着後、厚さ0.1μmのAu薄膜を真空蒸着し、フォ
トリソグラフィーにより作製し、ゲート電極43の表面
は厚さ0.1μmのSiO2薄膜42で覆った。The source electrode 41 and the gate electrode 43 are
A Cr thin film having a thickness of 10 nm is vacuum-deposited on the Si thermal oxide film 39, and then an Au thin film having a thickness of 0.1 μm is vacuum-deposited and produced by photolithography. The surface of the gate electrode 43 has a thickness of 0.1 μm. It was covered with a SiO 2 thin film 42.
【0096】抵抗体薄膜層44は、上記の第1の実施例
と同じ装置を用いて、AuとSiO2を交互に10回程
度繰り返すことにより、粒径の揃ったAu微粒子をSi
O2中に3次元的に分散させて作製し、厚さ50nmと
した。The resistor thin film layer 44 is formed by repeating Au and SiO 2 alternately for about 10 times by using the same apparatus as in the first embodiment, so that Au fine particles having a uniform particle size are made into Si.
It was three-dimensionally dispersed in O 2 to be manufactured, and had a thickness of 50 nm.
【0097】作製した抵抗体薄膜層44の表面に厚さ
0.1μmのドレイン電極45をCrとAuの真空蒸着
とフォトリソグラフィーにより形成することにより単一
電子トンネル素子を完成した。抵抗体薄膜層44がソー
ス電極41とドレイン電極45で挟まれた部分の面積
は、約0.01平方μmであった。但し、この面積は1
平方μm以下であることが望ましく、これ以上大きくな
ると、チャネル部が広くなりすぎてしまい、制御性が悪
くなる。A single electron tunnel element was completed by forming a 0.1 μm thick drain electrode 45 on the surface of the produced resistor thin film layer 44 by vacuum vapor deposition of Cr and Au and photolithography. The area of the portion where the resistor thin film layer 44 was sandwiched between the source electrode 41 and the drain electrode 45 was about 0.01 square μm. However, this area is 1
It is desirable to be less than square μm, and if it is more than this, the channel portion becomes too wide and controllability deteriorates.
【0098】作製した素子では、上記素子と同様に、ゲ
ート電極に電圧を印加することで、図9(d)に示され
るように、チャンネル23と孤立した島24が構成で
き、メモリ機能を有する単一電子トンネル素子が作製で
きた。この図からわかるように、抵抗体薄膜44を厚く
すると、抵抗が増加し、ドレイン電流が低下する。抵抗
体薄膜44の厚さは、約10nm〜1μmの範囲内に設
定することが好ましい。In the manufactured element, as in the above-described element, by applying a voltage to the gate electrode, a channel 23 and an isolated island 24 can be formed as shown in FIG. 9D, which has a memory function. A single-electron tunneling device could be produced. As can be seen from this figure, when the resistor thin film 44 is thickened, the resistance increases and the drain current decreases. The thickness of the resistor thin film 44 is preferably set within the range of approximately 10 nm to 1 μm.
【0099】[0099]
【発明の効果】以上説明したように、本発明に係る構成
の単一電子トンネル素子によれば、金属あるいは半導体
の微粒子を均一に1nm程度のギャップで電気絶縁性薄
膜中に分散した多重トンネル接合が得られ、その特性を
制御できる単一電子トンネル素子が得られる。また耐食
性に優れた電気絶縁性薄膜を用いることができるため、
信頼性、長期安定性に優れた単一電子トンネル素子を提
供することができる。この単一電子トンネル素子は、電
極構成を変えることで、トランジスタやメモリとして機
能し、アナログ回路あるいはデジタル回路に応用するこ
とができる。As described above, according to the single-electron tunneling device having the structure according to the present invention, multiple tunnel junctions in which fine particles of metal or semiconductor are uniformly dispersed in an electrically insulating thin film with a gap of about 1 nm are provided. And a single-electron tunneling device whose characteristics can be controlled is obtained. Moreover, since an electrically insulating thin film having excellent corrosion resistance can be used,
It is possible to provide a single electron tunnel device having excellent reliability and long-term stability. This single electron tunnel element functions as a transistor or a memory by changing the electrode configuration, and can be applied to an analog circuit or a digital circuit.
【0100】また、本発明の単一電子トンネル素子の製
造方法によれば、金属あるいは半導体の種類、微粒子の
大きさ、密度、微粒子間距離などを制御し易く、特性の
優れた単一電子トンネル素子を再現性良く製造すること
ができる。Further, according to the method of manufacturing a single electron tunnel device of the present invention, the type of metal or semiconductor, the size of fine particles, the density, the distance between fine particles, etc. can be easily controlled, and the single electron tunnel having excellent characteristics can be easily controlled. The device can be manufactured with good reproducibility.
【0101】また、本発明の単一電子トンネル素子によ
れば、特殊な微細加工技術を用いなくとも、金属あるい
は半導体の微粒子を均一に1nm程度のギャップで電気
絶縁性物質中に分散した多重トンネル接合が得られ、そ
の特性を制御できる単一電子トンネル素子が得られる。
また耐食性に優れた電気絶縁性薄膜を用いることができ
るため、信頼性、長期安定性に優れた単一電子トンネル
素子を提供することができる。Further, according to the single-electron tunnel element of the present invention, a multi-tunnel in which fine particles of metal or semiconductor are uniformly dispersed in an electrically insulating material with a gap of about 1 nm without using a special fine processing technique. A single-electron tunneling device is obtained in which a junction is obtained and whose characteristics can be controlled.
Further, since an electrically insulating thin film having excellent corrosion resistance can be used, it is possible to provide a single electron tunnel element having excellent reliability and long-term stability.
【0102】これらの単一電子トンネル素子は、電極構
成を変えることで、トランジスタやメモリとして機能
し、アナログ回路あるいはデジタル回路に応用すること
ができる。また、金属あるいは半導体の種類、微粒子の
大きさ、密度、微粒子間距離などを制御し易く、特性の
優れた単一電子トンネル素子を再現性良く製造すること
ができる。These single-electron tunnel elements function as transistors and memories by changing the electrode structure, and can be applied to analog circuits or digital circuits. In addition, it is possible to easily control the type of metal or semiconductor, the size and density of fine particles, the distance between fine particles, and the like, and it is possible to reproducibly manufacture a single electron tunnel device having excellent characteristics.
【図1】本発明の単一電子トンネル素子の実施例の断面
図FIG. 1 is a sectional view of an embodiment of a single electron tunnel device of the present invention.
【図2】本発明の単一電子トンネル素子を製造するため
のスパッタ装置の断面概略図FIG. 2 is a schematic cross-sectional view of a sputtering apparatus for manufacturing a single electron tunnel device of the present invention.
【図3】本発明の単一電子トンネル素子の実施例におけ
るドレイン電圧−ドレイン電流特性を示す図FIG. 3 is a diagram showing drain voltage-drain current characteristics in an example of a single electron tunnel device of the present invention.
【図4】本発明の単一電子トンネル素子の実施例におけ
るゲート電圧−ドレイン電流特性を示す図FIG. 4 is a diagram showing gate voltage-drain current characteristics in an example of a single electron tunnel device of the present invention.
【図5】(a)は、本発明の単一電子トンネル素子の他
の実施例の平面図、(b)は、その断面概略図5A is a plan view of another embodiment of the single electron tunneling device of the present invention, and FIG. 5B is a schematic cross-sectional view thereof.
【図6】本発明の単一電子トンネル素子の細線状の多重
トンネル接合を示す断面図FIG. 6 is a cross-sectional view showing a thin-line multiple tunnel junction of a single-electron tunnel device of the present invention.
【図7】本発明の単一電子トンネル素子の改良例を示す
断面図FIG. 7 is a cross-sectional view showing an improved example of the single electron tunnel device of the present invention.
【図8】(a)は、本発明の単一電子トンネル素子の更
に他の実施例の平面図、(b)は、ソース電極33およ
びドレイン電極34に沿った断面図、(c)は、他の例
の断面図8A is a plan view of still another embodiment of the single-electron tunneling device of the present invention, FIG. 8B is a sectional view taken along a source electrode 33 and a drain electrode 34, and FIG. Sectional view of another example
【図9】(a)は、本発明の単一電子トンネル素子の更
に他の実施例の平面図、(b)は、そのA−A線に沿っ
た断面図、(c)は、そのB−B線に沿った断面図、
(d)は、縦方向に形成されたチャネルを示す断面図9A is a plan view of still another embodiment of the single-electron tunneling device of the present invention, FIG. 9B is a sectional view taken along the line AA, and FIG. -A sectional view taken along line B,
FIG. 3D is a cross-sectional view showing channels formed in the vertical direction.
【図10】微粒子の直径と等価温度との関係を示すグラ
フFIG. 10 is a graph showing the relationship between the diameter of fine particles and the equivalent temperature.
【図11】熱処理温度と微粒子の直径との関係を示すグ
ラフFIG. 11 is a graph showing the relationship between heat treatment temperature and particle diameter.
【図12】孤立した微粒子の島に電子が存在するか否か
によってゲート電圧−ドレイン電流特性が変化すること
を示す図FIG. 12 is a diagram showing that the gate voltage-drain current characteristics change depending on whether or not electrons are present in islands of isolated particles.
1 ゲート電極 2 ソース電極 3 ドレイン電極 4 電気絶縁性薄膜 5 微粒子 6 多重トンネル接合 7 絶縁膜 8 石英ガラスターゲット 9 金ターゲット 10 基板 11 ヒーター 12 基板ホルダ 13 シールド板 14 ガス導入口 15 ガス排出口 16 絶縁性基板 17 CdSe微粒子 18 SiO2 19 多重トンネル接合 20 ゲート電極 21 ソース電極 22 ドレイン電極 23 チャンネル 24 孤立した島 25 絶縁性基板 26 多重トンネル接合 27 ソース電極 28 ドレイン電極 29 絶縁膜 30 ゲート電極1 Gate Electrode 2 Source Electrode 3 Drain Electrode 4 Electrically Insulating Thin Film 5 Fine Particles 6 Multiple Tunnel Junction 7 Insulating Film 8 Quartz Glass Target 9 Gold Target 10 Substrate 11 Heater 12 Substrate Holder 13 Shield Plate 14 Gas Inlet 15 Gas Outlet 16 Insulation Substrate 17 CdSe fine particles 18 SiO 2 19 multiple tunnel junction 20 gate electrode 21 source electrode 22 drain electrode 23 channel 24 isolated island 25 insulating substrate 26 multiple tunnel junction 27 source electrode 28 drain electrode 29 insulating film 30 gate electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/792 29/80 (72)発明者 真鍋 由雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical indication location H01L 29/792 29/80 (72) Inventor Yoshio Manabe 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Industrial Within the corporation
Claims (27)
合層と、 該多重トンネル接合層に電圧を印加するための第1及び
第2の電極と、を備え、 該多重トンネル接合層は、電気絶縁性薄膜と、該電気絶
縁性薄膜内に分散された金属微粒子及び/又は半導体微
粒子とを含む単一電子トンネル素子。1. A multi-tunnel junction layer including a multi-tunnel junction, and first and second electrodes for applying a voltage to the multi-tunnel junction layer, wherein the multi-tunnel junction layer is electrically insulating. A single electron tunnel device comprising a thin film and metal fine particles and / or semiconductor fine particles dispersed in the electrically insulating thin film.
縁性層と、 該電気絶縁層を介して、該多重トンネル層に電界を与え
るための第3の電極と、備えた請求項1に記載の単一電
子トンネル素子。2. The electrically insulating layer in contact with the multiple tunnel junction layer, and a third electrode for applying an electric field to the multiple tunnel layer via the electrically insulating layer. Single electron tunnel device.
請求項1に記載の単一電子トンネル素子。3. The single electron tunnel device according to claim 1, wherein the fine particles have a diameter of 50 nm or less.
ある請求項1に記載の単一電子トンネル素子。4. The single electron tunnel device according to claim 1, wherein the average distance between the fine particles is 5 nm or less.
層状に分散されている請求項1に記載の単一電子トンネ
ル素子。5. The single electron tunnel device according to claim 1, wherein the fine particles are dispersed in layers in the multiple tunnel layer.
れ、 前記微粒子が金(Au)、銀(Ag)、銅(Cu)、白
金(Pt)、またはパラジウム(Pd)からなる群から
選択された少なくとも1種の金属から形成されている請
求項1に記載の単一電子トンネル素子。6. The electrically insulating thin film is formed of an oxide, and the fine particles are selected from the group consisting of gold (Au), silver (Ag), copper (Cu), platinum (Pt), or palladium (Pd). A single-electron tunneling device according to claim 1, wherein the single-electron tunneling device is formed of at least one metal.
ルミニウム(Al)、チタン(Ti)、ハフニウム(H
f)の酸化物、珪素(Si)、またはアルミニウム(A
l)の窒化物からなる群から選択された少なくとも1種
を主成分とする請求項1に記載の単一電子トンネル素
子。7. The electrically insulating thin film comprises silicon (Si), aluminum (Al), titanium (Ti), and hafnium (H).
f) oxide, silicon (Si), or aluminum (A
The single-electron tunneling device according to claim 1, which contains at least one selected from the group consisting of the nitrides of 1) as a main component.
と、 該第1及び第2の電極によって形成される電界を調整す
るための第3の電極とを有する単一電子トンネル素子で
あって、 該抵抗体層は、島状に電位ポテンシャルの低い領域が形
成された電気絶縁性物質から形成されている単一電子ト
ンネル素子。8. A resistor layer, first and second electrodes for applying a voltage to the resistor layer, and a third for adjusting an electric field formed by the first and second electrodes. A single-electron tunnel element having an electrode of, wherein the resistor layer is formed of an electrically insulating material in which island-shaped regions having a low potential potential are formed.
の主面上に形成され、前記第2の電極とは、前記抵抗体
層の該第1の主面とは異なる第2の主面上に形成されて
いる請求項8に記載の単一電子トンネル素子。9. The first electrode is a first electrode of the resistor layer.
9. The single electron according to claim 8, wherein the single electron is formed on a main surface of the resistor layer, and the second electrode is formed on a second main surface different from the first main surface of the resistor layer. Tunnel element.
体層の同一面上に形成されている請求項8に記載の単一
電子トンネル素子。10. The single electron tunnel element according to claim 8, wherein the first and second electrodes are formed on the same surface of the resistor layer.
間の最も近接した部分の間隔が1μm以下であり、 該第1の電極及び該第2の電極の少なくとも一方の幅が
100nm以下である請求項8に記載の単一電子トンネ
ル素子。11. The distance between the closest portions between the first electrode and the second electrode is 1 μm or less, and the width of at least one of the first electrode and the second electrode is 100 nm. The single-electron tunneling device according to claim 8, wherein:
少なくとも一方が先鋭部を有し、該先鋭部は隣接する他
の電極に対向する請求項8に記載の単一電子トンネル素
子。12. The single electron tunnel device according to claim 8, wherein at least one of the first electrode and the second electrode has a sharpened portion, and the sharpened portion faces another adjacent electrode.
の電極の先端部分にオーバラップし、該先端部分のオー
バラップしている部分の面積が1平方μm以下である請
求項9に記載の単一電子トンネル素子。13. The tip portion of the first electrode is the second electrode.
10. The single-electron tunneling device according to claim 9, wherein the area of the overlapping portion of the electrode is 1 square μm or less.
該電気絶縁性薄膜内に分散された金属微粒子及び/又は
半導体微粒子とを含む請求項8に記載の単一電子トンネ
ル素子。14. The resistor layer includes an electrically insulating thin film,
The single electron tunnel device according to claim 8, comprising metal fine particles and / or semiconductor fine particles dispersed in the electrically insulating thin film.
/又は半導体微粒子が3次元的に分散されている請求項
8に記載の単一電子トンネル素子。15. The single electron tunnel device according to claim 8, wherein metal fine particles and / or semiconductor fine particles are three-dimensionally dispersed in the resistor layer.
る請求項14に記載の単一電子トンネル素子。16. The single electron tunnel device according to claim 14, wherein the fine particles have a diameter of 50 nm or less.
である請求項14に記載の単一電子トンネル素子。17. The single electron tunnel device according to claim 14, wherein the average distance between the fine particles is 5 nm or less.
に分散されている請求項14に記載の単一電子トンネル
素子。18. The single electron tunnel device according to claim 14, wherein the fine particles are dispersed in a layered form in an electrically insulating material.
化物から形成されている請求項14に記載の単一電子ト
ンネル素子。19. The single electron tunnel device according to claim 14, wherein the electrically insulating material is formed of an oxide or a nitride.
され、 前記微粒子が金(Au)、銀(Ag)、銅(Cu)、白
金(Pt)、またはパラジウム(Pd)からなる群から
選択された少なくとも1種の金属から形成されている請
求項14に記載の単一電子トンネル素子。20. The electrically insulating thin film is formed of an oxide, and the fine particles are selected from the group consisting of gold (Au), silver (Ag), copper (Cu), platinum (Pt), or palladium (Pd). 15. The single electron tunnel device according to claim 14, wherein the single electron tunnel device is formed of at least one kind of metal.
アルミニウム(Al)、チタン(Ti)、ハフニウム
(Hf)の酸化物、珪素(Si)、またはアルミニウム
(Al)の窒化物からなる群から選択された少なくとも
1種を主成分とする請求項14に記載の単一電子トンネ
ル素子。21. The electrically insulating thin film is silicon (Si),
The method according to claim 14, wherein the main component is at least one selected from the group consisting of aluminum (Al), titanium (Ti), hafnium (Hf) oxide, silicon (Si), and aluminum (Al) nitride. Single electron tunneling device as described.
接合層と、該多重トンネル接合層に電圧を印加するため
の第1及び第2の電極とを備え、該多重トンネル接合層
は、電気絶縁性薄膜と、該電気絶縁性薄膜内に分散され
た金属微粒子及び/又は半導体微粒子とを含む単一電子
トンネル素子の製造方法であって、 該多重トンネル接合層を形成する工程を包含し、該工程
は、電気絶縁性物質を堆積するサブ工程と、金属及び/
又は半導体微粒子を形成するサブ工程とを交互に繰り返
す、単一電子トンネル素子の製造方法。22. A multi-tunnel junction layer including a multi-tunnel junction and first and second electrodes for applying a voltage to the multi-tunnel junction layer, wherein the multi-tunnel junction layer is an electrically insulating thin film. And a metal fine particle and / or semiconductor fine particle dispersed in the electrically insulating thin film, the method including the step of forming the multiple tunnel junction layer, the step comprising: , A sub-step of depositing an electrically insulating material, metal and / or
Alternatively, a method of manufacturing a single-electron tunneling device, in which the sub-step of forming semiconductor particles is alternately repeated.
程は、交互スパッタリング法によって該多重トンネル接
合層を形成する請求項22に記載の単一電子トンネル素
子の製造方法。23. The method of manufacturing a single electron tunnel device according to claim 22, wherein in the step of forming the multiple tunnel junction layer, the multiple tunnel junction layer is formed by an alternating sputtering method.
それによって前記微粒子の大きさまたは密度を変化させ
る工程を包含する請求項22に記載の単一電子トンネル
素子の製造方法。24. Heat treating the multiple tunnel junction layer,
23. The method of manufacturing a single electron tunnel device according to claim 22, further comprising the step of changing the size or density of the fine particles.
接合層と、該多重トンネル接合層に電圧を印加するため
の第1及び第2の電極とを備え、該多重トンネル接合層
は、電気絶縁性薄膜と、該電気絶縁性薄膜内に分散され
た金属微粒子及び/又は半導体微粒子とを含む単一電子
トンネル素子の製造方法であって、 該多重トンネル接合層を形成する工程を包含し、該工程
は、電気絶縁性物質の堆積と、金属及び/又は半導体微
粒子の堆積とを同時に行う、単一電子トンネル素子の製
造方法。25. A multi-tunnel junction layer including a multi-tunnel junction and first and second electrodes for applying a voltage to the multi-tunnel junction layer, wherein the multi-tunnel junction layer is an electrically insulating thin film. And a metal fine particle and / or semiconductor fine particle dispersed in the electrically insulating thin film, the method including the step of forming the multiple tunnel junction layer, the step comprising: A method for manufacturing a single-electron tunneling device, which comprises simultaneously depositing an electrically insulating substance and depositing metal and / or semiconductor fine particles.
程は、同時スパッタリング法によって該多重トンネル接
合層を形成する請求項25に記載の単一電子トンネル素
子の製造方法。26. The method of manufacturing a single electron tunnel device according to claim 25, wherein in the step of forming the multiple tunnel junction layer, the multiple tunnel junction layer is formed by a co-sputtering method.
それによって前記微粒子の大きさまたは密度を変化させ
る工程を包含する請求項25に記載の単一電子トンネル
素子の製造方法。27. Heat treating the multiple tunnel junction layer,
26. The method for manufacturing a single electron tunnel device according to claim 25, including the step of changing the size or density of the fine particles thereby.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8158695A JPH0969630A (en) | 1995-06-23 | 1996-06-19 | Single electron tunnel device and method of manufacturing the same |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-157522 | 1995-06-23 | ||
| JP7-157521 | 1995-06-23 | ||
| JP15752295 | 1995-06-23 | ||
| JP15752195 | 1995-06-23 | ||
| JP8158695A JPH0969630A (en) | 1995-06-23 | 1996-06-19 | Single electron tunnel device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0969630A true JPH0969630A (en) | 1997-03-11 |
Family
ID=27321182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8158695A Withdrawn JPH0969630A (en) | 1995-06-23 | 1996-06-19 | Single electron tunnel device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0969630A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274420A (en) * | 1998-01-26 | 1999-10-08 | Sony Corp | Memory element and manufacturing method thereof, and integrated circuit and semiconductor device manufacturing method |
| JP2005079186A (en) * | 2003-08-28 | 2005-03-24 | Sharp Corp | Fine particle-containing body and method for producing the same, memory functional body, memory element, and electronic device |
| KR100446598B1 (en) * | 1997-09-04 | 2005-05-16 | 삼성전자주식회사 | A single electron tunneling device and a fabricating method thereof |
| JP2005277041A (en) * | 2004-03-24 | 2005-10-06 | Sharp Corp | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof |
| JPWO2004027877A1 (en) * | 2002-09-19 | 2006-01-19 | シャープ株式会社 | Resistance change functional body and manufacturing method thereof |
| US7244499B2 (en) | 2003-01-10 | 2007-07-17 | Sanyo Electric Co., Ltd. | Bonded structure including a carbon nanotube |
| JP2008004791A (en) * | 2006-06-23 | 2008-01-10 | Sony Corp | Negative resistance element and manufacturing method thereof, single electron tunneling element and manufacturing method thereof, optical sensor and manufacturing method thereof, functional element and manufacturing method thereof |
| US8067316B2 (en) | 2008-06-20 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing memory element |
| JP2016100452A (en) * | 2014-11-21 | 2016-05-30 | 日本電信電話株式会社 | In-plane double-gate transistor |
-
1996
- 1996-06-19 JP JP8158695A patent/JPH0969630A/en not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446598B1 (en) * | 1997-09-04 | 2005-05-16 | 삼성전자주식회사 | A single electron tunneling device and a fabricating method thereof |
| JPH11274420A (en) * | 1998-01-26 | 1999-10-08 | Sony Corp | Memory element and manufacturing method thereof, and integrated circuit and semiconductor device manufacturing method |
| JPWO2004027877A1 (en) * | 2002-09-19 | 2006-01-19 | シャープ株式会社 | Resistance change functional body and manufacturing method thereof |
| JP4808966B2 (en) * | 2002-09-19 | 2011-11-02 | シャープ株式会社 | Resistance change function body and memory and electronic device including the same |
| US7244499B2 (en) | 2003-01-10 | 2007-07-17 | Sanyo Electric Co., Ltd. | Bonded structure including a carbon nanotube |
| JP2005079186A (en) * | 2003-08-28 | 2005-03-24 | Sharp Corp | Fine particle-containing body and method for producing the same, memory functional body, memory element, and electronic device |
| JP2005277041A (en) * | 2004-03-24 | 2005-10-06 | Sharp Corp | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof |
| JP2008004791A (en) * | 2006-06-23 | 2008-01-10 | Sony Corp | Negative resistance element and manufacturing method thereof, single electron tunneling element and manufacturing method thereof, optical sensor and manufacturing method thereof, functional element and manufacturing method thereof |
| US8067316B2 (en) | 2008-06-20 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing memory element |
| US8361909B2 (en) | 2008-06-20 | 2013-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing memory element |
| JP2016100452A (en) * | 2014-11-21 | 2016-05-30 | 日本電信電話株式会社 | In-plane double-gate transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731598A (en) | Single electron tunnel device and method for fabricating the same | |
| US11158796B2 (en) | Resistance variable memory device with nanoparticle electrode and method of fabrication | |
| US10164186B2 (en) | Methods of operating memory devices and electronic systems | |
| US10090463B2 (en) | Non-volatile solid state resistive switching devices | |
| JP4056817B2 (en) | Method for manufacturing nonvolatile semiconductor memory element | |
| US6465782B1 (en) | Strongly textured atomic ridges and tip arrays | |
| US7220982B2 (en) | Amorphous carbon-based non-volatile memory | |
| US8101936B2 (en) | SnSe-based limited reprogrammable cell | |
| EP1939941B1 (en) | Method of operating a switching element | |
| JP2004055969A5 (en) | ||
| JP2001524266A (en) | Device and manufacturing method based on quantum islands | |
| JPH0969630A (en) | Single electron tunnel device and method of manufacturing the same | |
| JP2004241535A (en) | Resistance change element and manufacturing method | |
| JPH0936317A (en) | Memory device and manufacturing method thereof | |
| JP4438275B2 (en) | Operation method of resistance change function body | |
| JP2004281913A (en) | Resistance change function body and method of manufacturing the same | |
| JP2713152B2 (en) | Single electron tunneling effect element and method of manufacturing the same | |
| JP4981307B2 (en) | Electronic device, electronic circuit, and electronic equipment | |
| JPH02156673A (en) | Transistor using fine powder for channel and manufacture thereof | |
| JP2007142180A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |