JPH0970019A - 走査変換装置および走査変換方法 - Google Patents

Abstract

(57)【要約】 【目的】 入力画像信号を異なるフレーム周期に変換し
て出力する時に発生する画像メモリへの書込みと読み出
しのアドレス間の追い越し走査を防止することを目的と
する。 【構成】 入力画像信号を記憶する画像メモリ１１と、
入出力画像信号の奇数または偶数フィールドの判別を行
いフィールド判別信号を発生するフィールド判別回路１
２、１３と、奇数フィールドの始まりに同期し２フィー
ルド毎に反転を繰り返すフレーム判別回路１４、１５
と、画像メモリ１１への書込みおよび読出しの制御を行
うメモリ制御回路１６、１７と、入出力の画像信号のフ
レーム周期の大小を比較する周期比較回路１８と、判定
回路１９を備えた構成とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力画像信号を異なった
フレーム周期に変換して出力する場合に画像メモリ上に
おいて書き込みと読み出しのアドレスが交錯しいわゆる
追い越し走査が発生するとき、この追い越し走査が起き
る前に読み出しまたは書き込みのアドレスをジャンプさ
せることによって追い越し走査を防止しようとする時に
有効な走査変換装置および走査変換方法に関するもので
ある。

【０００２】

【従来の技術】フレーム周期の違いによる追い越し走査
の発生防止に関しては特開昭６４−４６３７５号広報に
記載されたものがある。この追い越し走査の発生防止に
ついて図９を用いて説明する。図９は従来例の走査変換
装置のブロック図である。

【０００３】図９において、９１は４個のフィールドメ
モリからなる画像メモリ、９２および９３は画像メモリ
９１の書き込みおよび読み出しの制御を行う書き込みメ
モリ制御回路および読み出しメモリ制御回路、９４は追
い越し検出回路である。

【０００４】以上のように構成された走査変換装置にお
いて、隣合うフィールドメモリに書き込みと読み出しが
同時に始まると、検出回路９４は間もなく追い越し走査
が起こることを検出し書き込みメモリ制御回路９２また
は読み出しメモリ制御回路９３に検出信号を送り、書き
込みアドレスまたは読み出しアドレスにおいてフレーム
ジャンプを行わせ追い越し走査を防止するようにしたも
のである。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の方法には、詳細な追い越し検出方法に関し
ての言及されておらず、確実に追い越し走査の防止を行
おうとするために、実際に追い越し走査が起こる間隔よ
りもかなり早い段階で追い越し走査防止のためのフレー
ムジャンプを行うことになり、不連続発生率が高く画質
の低下を招くという問題があった。

【０００６】本発明は上記のような問題点を解決し、追
い越し走査検出のための回路を提案し、出力映像信号の
不連続発生頻度が少なく、つまり、追い越し走査防止の
ためのフレームジャンプが少なく優れた画質を実現でき
る走査変換装置および走査変換方法を提供することを目
的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明の走査変換装置は、入力画像信号を記憶する４
個のフィールドメモリからなる画像メモリと、入力画像
信号が奇数もしくは偶数フィールドのどちらであるかの
判別を行うフィールド判別信号を発生する第１のフィー
ルド判別回路と、入力画像信号の奇数フィールドの始ま
りに同期し２フィールド毎に反転を繰り返すフレーム判
別信号を発生する第１のフレーム判別回路と、出力画像
信号のフィールド判別信号を発生する第２のフィールド
判別回路と、出力画像信号のフレーム判別信号を発生す
る第２のフレーム判別回路と、フィールドメモリへの書
き込みを制御を行い２フィールド毎に書き込み終了パル
スを発生する書き込みメモリ制御回路と、フィールドメ
モリへの読み出しを制御を行い２フィールド毎に読み出
し終了パルスを発生する読み出しメモリ制御回路と、入
出力の画像信号のフレーム周期の大小を比較した結果を
書き込みおよび読み出しのメモリ制御回路および判定回
路に出力する周期比較回路と、入力画像信号と出力画像
信号のフレーム周期の差と書き込み終了パルスと読み出
しの終了パルスとの時間差とを比較しフレームジャンプ
の実行を判定する判定回路とを備えた構成を有してお
り、本発明の走査変換方法は、入力画像信号を４個のフ
ィールドメモリからなる画像メモリに順次フィールドデ
ータとして記憶し異なるフレーム周期に変換して出力す
るとき、入力のフレーム周期と出力のフレーム周期を比
較し、入力のフレーム周期が出力のフレーム周期より大
きい場合、偶数フィールドの書き込みが終了した時に書
き込み終了パルスを発生し、奇数フィールドの読み出し
が終了した時に読み出し終了パルスを発生し、書き込み
終了パルスから読み出し終了パルスまでの時間差を計測
し、入力と出力のフレーム周期の差と比較し、フレーム
周期の差の方が大きい場合、読み出すべきフィールドメ
モリから２個戻って読み出しを続行し、入力のフレーム
周期が出力のフレーム周期より小さい場合、奇数フィー
ルドの書き込みが終了した時に書き込み終了パルスを発
生し、偶数フィールドの読み出しが終了した時に読み出
し終了パルスを発生し、読み出し終了パルスから書き込
み終了パルスまでの時間差を計測し、入力と出力のフレ
ーム周期の差と比較し、フレーム周期の差の方が大きい
場合、書き込むべきフィールドメモリから２個飛ばして
書き込みを続行するように構成したものである。

【０００８】

【作用】この構成によって本発明の走査変換装置および
走査変換方法は、入力画像信号を異なったフレーム周期
に変換して出力する場合に画像メモリ上において書き込
みと読み出しのアドレスが交錯し追い越し走査が発生す
るのを防止し、さらに、この追い越し走査防止のための
フレームジャンプの発生頻度を低く押さえることを可能
とし、フレーム単位でのジャンプを行うことで偶数フィ
ールドに奇数フィールドのデータが書き込まれるなどの
フィールド反転が生じない。

【０００９】

【実施例】

（実施例１）以下、本発明の実施例１について図面を参
照しながら説明する。図１は実施例１の走査変換装置を
示すブロック図、図２は書き込み時のフィールドメモリ
の選択の様子の一例を示したタイミングチャート、図３
は実施例１における判定回路の第１の構成例を示すブロ
ック図、図４は実施例１における判定回路の第１の構成
例における動作を示したタイミングチャートである。

【００１０】図１において、１１は４個のフィールドメ
モリからなる画像メモリ、１２および１３は入力同期信
号および出力同期信号から奇数または偶数フィールドの
どちらであるかの判別を行うフィールド判別信号を発生
する書き込みおよび読み出しのフィールド判別回路、１
４および１５は奇数フィールドの始まりに同期し２フィ
ールド毎に反転を繰り返しフレームの判別を行う書き込
みおよび読み出しのフレーム判別回路、１６および１７
は画像メモリ１１への書き込みおよび読み出しの制御を
行い各々２フィールド毎に書き込みおよび読み出しの終
了パルスを発生する書き込みメモリ制御回路および読み
出しメモリ制御回路、１８は入出力の画像信号のフレー
ム周期の大小を比較し、その結果を出力する周期比較回
路、１９は入出力の画像信号のフレーム周期の差と画像
メモリ１１への書き込みおよび読み出しの終了の時間差
とを比較してフレームジャンプの実行を判定する判定回
路を表している。

【００１１】図３において、３１はカウント動作の制御
を行うカウント制御回路、３２は入出力の周期の差をク
ロック数に換算する周期差カウント回路、３３は書き込
みおよび読み出し終了パルスの時間差をクロック数に換
算する時間差カウント回路、３４は周期差カウント回路
３２および時間差カウント回路３３からそれぞれ出力さ
れるクロック数の差を取る減算回路を表している。

【００１２】以上のように構成された走査変換装置につ
いてその動作を以下に説明する。入力画像信号と共に入
力された水平および垂直同期信号から書き込み側のフィ
ールド判別回路１２およびフレーム判別回路１４が、そ
れぞれフィールド判別信号およびフレーム判別信号を生
成する。これらの信号は書き込みメモリ制御回路１６に
入力され、画像メモリ１１内のフィールドメモリ１〜４
に入力画像信号をストアする際の選択に使用される。こ
の様子の一例を示したものが図２である。

【００１３】図２に示すように、フィールド判別信号
（Ｏ／Ｅ）とフレーム判別信号（Ｆ１／Ｆ２）の状態に
よってフィールドメモリ１〜４への書き込み許可信号
（ローイネーブル）を順次アサートするようにする。こ
れに対して読み出し側のフィールド判別回路１３および
フレーム判別回路１５は、出力の水平および垂直同期信
号から読み出し用のフィールド判別信号およびフレーム
判別信号を生成する。これらの信号は読み出しメモリ制
御回路１７に入力され、画像メモリ１１内のフィールド
メモリ１〜４の読み出しの選択に使用される。

【００１４】書き込みメモリ制御回路１６および読み出
しメモリ制御回路１７は画像メモリ１１の書き込みおよ
び読み出しの制御を行い、入出力の画像信号のフレーム
周期の大小を各々の垂直同期信号を比較することで判定
する周期比較回路１８の比較結果に基づいて、入力のフ
レーム周期が出力のフレーム周期より大きい場合、書き
込みメモリ制御回路１６は偶数フィールドへの書き込み
が終了したら書き込み終了パルスを、読み出しメモリ制
御回路１７は奇数フィールドのデータの読み出しが終了
したら読み出し終了パルスを発生し、逆に入力フレーム
周期の方が小さい場合、書き込みメモリ制御回路１６は
奇数フィールドへの書き込みが終了したら書き込み終了
パルスを、読み出しメモリ制御回路１７は偶数フィール
ドのデータの読み出しが終了したら読み出し終了パルス
を発生し、判定回路１９に入力する。

【００１５】判定回路１９は例えば図３のような構成を
取り、入力のフレーム周期が出力のフレーム周期より大
きい場合は図４のようなタイミングで動作を行う。カウ
ント制御回路３１は、書き込み終了パルスの立ち上がり
に同期して可逆カウンタを内蔵する周期差カウント回路
３２とアップカウンタを内蔵する時間差カウント回路３
３のカウントアップを開始し、読み出し終了パルスの立
ち上がりに同期して両者のカウントアップを停止する。

【００１６】つづく書き込み終了パルスおよび読み出し
終了パルスの立ち上がりに同期して時間差カウント回路
３３は同じ動作を繰り返すが、周期差カウント回路３２
は先にカウントした数から書き込み終了パルスの立ち上
がりに同期してカウントダウンを開始し、読み出し終了
パルスの立ち上がりに同期してカウントダウンを停止す
る。減算回路３４は、時間差カウント回路３３より出力
されるカウント数から周期差カウント回路３２より出力
されるカウント数の減算を行い、その正負を判定し、負
の時は間もなく追い越し走査が発生すると判断しフレー
ムジャンプの許可信号を読み出しメモリ制御手段１７に
出力する。

【００１７】図４において、タイミングチャートを用い
て説明すると、書き込み終了パルスに同期してアップカ
ウント動作を開始し、読み出し終了パルスに同期してア
ップカウント動作を終了する時間差カウント回路３３に
よって、両パルスの時間差がクロック数ｍ、ｎ、…で表
される。また、図４を見ると明らかなように、書き込み
のフレーム周期をＴ１、読み出しのフレーム周期をＴ２
とし、各々クロック数でｔ１クロック、ｔ２クロックと
すると、 ｔ１＋ｎ＝ｔ２＋ｍ と表される。この式からフレーム周期の差（Ｔ１−Ｔ
２）はクロック数で、 ｔ１−ｔ２＝ｍ−ｎ と表すことができる。つまりカウントされた連続する２
つの時間差の差を取ることによって入力と出力のフレー
ム周期の差を得ることができる。前述したように、周期
差カウント回路３２は可逆カウンタを１個内蔵し、書き
込み終了パルスに同期してアップカウント動作を開始
し、読み出し終了パルスに同期してアップカウント動作
を終了する。次の書き込み終了パルスに同期して先にカ
ウントした数からダウンカウント動作を開始し、次の読
み出し終了パルスに同期してダウンカウント動作を終了
することで（ｍ−ｎ）クロックのカウントを行うことが
できる。

【００１８】以上のように判定回路１９を構成すること
によって周期Ｔ１およびＴ２の大きさを計ることなくフ
レーム周期の差を求めることができ回路の簡略化が可能
になる。なお、カウント用のクロックはフレーム周波数
より十分速いものを使用する。また、フレーム周期の差
のカウントは何度も行う必要はなく１度カウントしたも
のをレジスタに保持しておき減算に必要な都度ロードす
るようにしても良い。また、周期差カウント回路３２は
減算器を内蔵し、時間差カウント回路３３の出力する連
続する２つのカウント数の差を取ることで（ｍ−ｎ）ク
ロックのカウントを行うものであっても良い。

【００１９】以上のように、本発明の実施例１における
走査変換装置は４個のフィールドメモリから画像メモリ
を構成し、入力画像信号を異なったフレーム周期に変換
して出力するとき追い越し走査の発生を防ぐために、同
一のフィールドメモリ上で書き込みと読み出しが同時に
行われないように制御するようにする。これは、メモリ
への書き込みとメモリからの読み出しの終了の時間差を
常に監視しておき、この時間差が入出力のフレーム周期
の差より小さくなったとき、それに続く読み出しまたは
書き込みの終了パルスが発せられる前にフレームジャン
プを行わせるようにすることで実現できる。

【００２０】（実施例２）本発明の実施例２は実施例１
とほぼ同じであり、異なるのは判定回路の内部にカウン
タを用いる代わりに積分回路を設けたことである。

【００２１】図５は実施例２の走査変換装置の判定回路
の構成例を示すブロック図であり、全体の構成は実施例
１と同じく図１の構成を取り、図６は実施例１における
判定回路の第２の構成例における動作を示したタイミン
グチャートである。

【００２２】図５において５１は書き込み終了パルスと
読み出し終了パルスの立ち上がりの時間差を電圧値に変
換する時間差計測回路、５２は入力と出力の画像信号の
フレーム周期の差を電圧値に変換する周期差計測回路、
５３は時間差計測回路５１および周期差計測回路５２よ
り出力される２つの電圧値の大きさを比較する比較回路
である。

【００２３】以上のように構成された走査変換装置の判
定回路についてその動作を以下に説明する。書き込みお
よび読み出しのフィールド判別回路１２および１３、フ
レーム判別回路１４および１５、メモリ制御回路１６お
よび１７、周期比較回路１８の動作は実施例１と同じで
ある。判定回路１９は例えば図５のような構成を取り、
入力のフレーム周期が出力のフレーム周期より大きいと
きは図６のようなタイミングで動作を行う。

【００２４】時間差計測回路５１は書き込み終了パルス
の立ち上がりから読み出し終了パルスの立ち上がりまで
の正パルスを作成し、このパルスを積分して電圧値に換
算する。周期差計測回路５２は時間差計測回路５１が発
生する連続する２つの電圧値の差を取る。比較回路５３
は時間差計測回路５１および周期差計測回路５２から発
せられる２つの電圧値の大きさを比較し、周期差計測回
路５２の発する電圧値の方が大きいとき、間もなく追い
越し走査が発生するおそれがあると判定し、フレームジ
ャンプの実行許可信号を読み出しメモリ制御回路１７に
対して発生する。

【００２５】これを図６を用いて説明すると、時間差計
測回路５１は書き込み終了パルスの立ち上がりから読み
出し終了パルスの立ち上がりまで時間差パルスなる正パ
ルスを発生し、これを積分して電圧値をＶ１、Ｖ２、…
とすると、書き込みおよび読み出し終了パルスの時間差
は電圧値の大きさで表すことができる。書き込みおよび
読み出しのフレーム周期をそれぞれＴ１およびＴ２とす
ると、フレーム周期の差（Ｔ１−Ｔ２）は、時間差計測
回路５１が発生する連続する２つの電圧値の差、例えば
（Ｖ１−Ｖ２）で与えられる。時間差計測回路５１が発
生する電圧値Ｖ１、Ｖ２、…と、周期差計測回路５２が
発生する電圧値（Ｖ１−Ｖ２）が比較回路５３に入力さ
れ、比較回路５３は、周期差計測回路５２が発生する電
圧値（Ｖ１−Ｖ２）の方が大きいとき、フレームジャン
プの実行許可信号を読み出しメモリ制御回路に対して発
生する。

【００２６】以上のように判定回路１９を構成すること
によって積分器は時間差計測回路５１に内蔵するだけで
良く、積分器を構成する素子によるばらつきなどの影響
を受けず、正確な比較が可能になる。なお、フレーム周
期の差は何度も計測する必要はなく１度計測したものを
ホールドしておいて判定の都度ロードするようにしても
良い。

【００２７】以上のように、本発明の実施例２における
走査変換装置は４個のフィールドメモリから画像メモリ
を構成し、入力画像信号を異なったフレーム周期に変換
して出力するとき追い越し走査の発生を防ぐために、同
一のフィールドメモリ上で書き込みと読み出しが同時に
行われないように制御するようにする。これは、メモリ
への書き込みとメモリからの読み出しの終了の時間差を
常に監視しておき、この時間差が入出力のフレーム周期
の差より小さくなったとき、それに続く読み出しまたは
書き込みの終了パルスが発せられる前にフレームジャン
プを行わせるようにすることで実現できる。

【００２８】（実施例３）本発明の実施例３は実施例１
または２とほぼ同じであり、異なるのは周期比較回路を
持たず判定回路の内部で入出力のフレーム周期の差を比
較するようにしたものである。図７は本発明の実施例３
の走査変換装置を示すブロック図、図８は本発明の実施
例３の走査変換装置における判定回路の一構成例を示す
ブロック図である。

【００２９】図７において、７８は入出力のフレーム周
期の大小を比較しその結果を出力する、および、入出力
の画像信号のフレーム周期の差と画像メモリ１１への書
き込みおよび読み出しの終了の時間差とを比較してフレ
ームジャンプの実行を判定する判定回路、その他の各回
路は図１で同じ番号を付してある回路と同じ回路を表し
ている。

【００３０】図８において、８５は周期差カウント回路
３２の発生するクロック数の正負を判定することにより
入出力の画像信号のフレーム周期の大小を比較可能な周
期比較判定回路、その他の各回路は図３で同じ番号を付
してある回路と同じ回路を表している。

【００３１】以上のように構成された走査変換装置につ
いてその動作を以下に説明する。書き込みおよび読み出
しのフィールド判別回路１２および１３、フレーム判別
回路１４および１５、メモリ制御回路１６および１７の
動作は実施例１と同じである。判定回路７８は例えば図
８のような構成を取り、初期状態の設定で入力のフレー
ム周期が出力のフレーム周期より大きいとすると以下の
ように動作する。

【００３２】カウント制御回路３１は、書き込み終了パ
ルスの立ち上がりに同期して可逆カウンタを内蔵する周
期差カウント回路３２とアップカウンタを内蔵する時間
差カウント回路３３のカウントアップを開始し、読み出
し終了パルスの立ち上がりに同期して両回路のカウント
アップを停止する。後続の書き込み終了パルスおよび読
み出し終了パルスの立ち上がりに同期して時間差カウン
ト回路３３は同じ動作を繰り返すが、周期差カウント回
路３２は先にカウントした数から書き込み終了パルスの
立ち上がりに同期してカウントダウンを開始し、読み出
し終了パルスの立ち上がりに同期してカウントダウンを
停止する。

【００３３】周期比較判定回路８５は周期差カウント回
路３２から出力されるクロック数の正負を監視し、正の
ときはフレーム周期の大小が初期状態の設定と同じであ
り、負のときは初期状態での設定と逆である由の（この
場合入力より出力のフレーム周期の方が大きい）信号を
書き込みメモリ制御回路１６および読み出しメモリ制御
回路１７、カウント制御回路３１に対して出力し、書き
込みおよび読み出しの終了パルスの発生タイミングおよ
びカウンタのトリガ信号の変更を行う。

【００３４】この例の場合は、奇数フィールドの書き込
みの終了時に書き込み終了パルスを、偶数フィールドの
読み出しの終了時に読み出し終了パルスを発生するよう
に書き込みメモリ制御回路１６および読み出しメモリ制
御回路１７の動作を変更し、時間差カウント回路３３お
よび周期差カウント回路３２のカウント動作のスタート
トリガ信号を読み出し終了パルスに、ストップトリガ信
号を書き込み終了パルスになるように変更する。減算回
路３４は、時間差カウント回路３３より出力されるカウ
ント数から周期差カウント回路３２より出力されるカウ
ント数の減算を行い読み出し制御回路１７に渡す。

【００３５】この実施例３の走査変換装置は、入出力の
画像信号のフレーム周期の大小の比較を判定回路の内部
で処理することができ回路の簡略化を図ることができ
る。

【００３６】なお、判定回路が実施例２における図５の
構成の時も同様な処理方法で入出力の画像信号のフレー
ム周期の大小の比較を判定回路の内部で行うことが可能
である。

【００３７】

【発明の効果】以上説明したように本発明は、４個のフ
ィールドメモリから画像メモリを構成し、入力画像信号
を異なったフレーム周期に変換して出力する場合に画像
メモリへの書き込みと画像メモリからの読み出しの終了
の時間差を常に監視しておき、この時間差が入出力のフ
レーム周期の差より小さくなったとき、それに続く読み
出しの終了パルスが発せられる前にフレームジャンプを
行わせるようにすることで追い越し走査の発生を未然に
防ぐことができ、かつ、追い越し走査防止動作による不
連続の発生を低く押さえることができる。

【００３８】また、フレーム単位のジャンプを行わせる
ことで偶数フィールドに奇数フィールドのデータが書き
込まれるなどのフィールド反転が生じない。

【図面の簡単な説明】

【図１】実施例１における走査変換装置のブロック図

【図２】実施例１における書き込み時のフィールドメモ
リ選択動作のタイミングチャート

【図３】実施例１における判定回路の構成例のブロック
図

【図４】実施例１における判定回路における動作のタイ
ミングチャート

【図５】実施例２における判定回路の構成例のブロック
図

【図６】実施例２における判定回路における動作のタイ
ミングチャート

【図７】実施例３における走査変換装置のブロック図

【図８】実施例３における判定回路のブロック図

【図９】従来例の走査変換装置のブロック図

【符号の説明】

１１ 画像メモリ １２ 書き込みフィールド判別回路 １３ 読み出しフィールド判別回路 １４ 書き込みフレーム判別回路 １５ 読み出しフレーム判別回路 １６ 書き込みメモリ制御回路 １７ 読み出しメモリ制御回路 １８ 周期比較回路 １９ 判定回路 ３１ カウント制御回路 ３２ 周期差カウント回路 ３３ 時間差カウント回路 ３４ 減算回路 ５１ 時間差計測回路 ５２ 周期差計測回路 ５３ 比較回路 ７８ 判定回路 ８５ 周期比較判定回路 ９１ 画像メモリ ９２ 書き込みメモリ制御回路 ９３ 読み出しメモリ制御回路 ９４ 検出回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】入力画像信号を記憶する４個のフィールド
   メモリと、前記入力画像信号が奇数フィールドもしくは
   偶数フィールドのどちらであるかの判別を行うフィール
   ド判別信号を発生する第１のフィールド判別回路と、前
   記入力画像信号の奇数フィールドの始まりに同期して２
   フィールド毎に反転を繰り返すフレーム判別信号を発生
   する第１のフレーム判別回路と、出力画像信号のフィー
   ルド判別信号を発生する第２のフィールド判別回路と、
   前記出力画像信号のフレーム判別信号を発生する第２の
   フレーム判別回路と、前記フィールドメモリへの書き込
   みを制御し２フィールド毎に書き込み終了パルスを発生
   する書き込みメモリ制御回路と、前記フィールドメモリ
   への読み出しを制御し２フィールド毎に読み出し終了パ
   ルスを発生する読み出しメモリ制御回路と、前記入力画
   像信号と前記出力画像信号のフレーム周期の大小を比較
   した結果を出力する周期比較回路と、前記入力画像信号
   と前記出力画像信号のフレーム周期の差と前記書き込み
   終了パルスと前記読み出し終了パルスとの時間差とを比
   較してフレームジャンプの実行を判定する判定回路とを
   具備し、前記入力画像信号を４個の前記フィールドメモ
   リに順次書き込み、書き込みと異なるタイミングで順次
   読み出すとき、前記判定回路において、前記フレーム周
   期の差が前記書き込みおよび読み出しの終了パルスの時
   間差より大きい場合には書き込みと読み出しのアドレス
   が交錯すると判定し、前記周期比較回路の出力に応じて
   次のフレームの読み出しまたは書き込みが始まるときに
   フレームジャンプを行い、読み出しまたは書き込み順か
   ら２個の前記フィールドメモリを飛ばして読み出すまた
   は書き込むように前記読み出しメモリ制御回路または前
   記書き込みメモリ制御回路を動作させフレームジャンプ
   を行わせることを特徴とする走査変換装置。
2. 【請求項２】判定回路は、カウント制御回路と時間差カ
   ウント回路と周期差カウント回路と減算回路とを具備
   し、カウント制御回路は前記時間差カウント回路および
   前記周期差カウント回路の動作を制御し、前記時間差カ
   ウント回路は第１の信号の１パルスに同期してカウンタ
   のカウントアップを開始し、第２の信号の１パルスに同
   期してカウントアップを停止することにより２つのパル
   スの時間差をクロック数に換算し、前記周期差カウント
   回路は第１の信号の１パルスに同期して可逆カウンタの
   カウントアップを開始し、第２の信号の１パルスに同期
   してカウントアップを停止することによりパルス入力の
   時間差をクロックパルス数で計測し、前記第１の信号の
   後続の１パルスと同期してカウントダウンを開始し、前
   記第２の信号の後続の１パルスと同期してカウントダウ
   ンを停止することにより２つの信号の周期の差をクロッ
   ク数に換算し、前記減算回路は前記時間差カウント回路
   が順次出力するクロック数と前記周期差カウント回路が
   出力するクロック数との差を取り、前記減算回路の出力
   が負の場合フレームジャンプが必要と判定することを特
   徴とする請求項１記載の走査変換装置。
3. 【請求項３】判定回路は、時間差計測回路と周期差計測
   回路と比較回路とを具備し、前記時間差計測回路は第１
   の信号の１パルスの立ち上がりから第２の信号の１パル
   スの立ち上がりまでの時間に比例した電圧値を出力し、
   前記周期差計測回路は前記時間差計測回路が出力する連
   続する２つの電圧値の差を出力し、前記比較回路は前記
   時間差計測回路が順次出力する電圧値と周期差計測回路
   が出力する電圧値との大きさを比較し、前記周期差計測
   回路の出力する電圧値の方が大きいときフレームジャン
   プが必要と判定することを特徴とする請求項１記載の走
   査変換装置。
4. 【請求項４】判定回路は、カウント制御回路と時間差カ
   ウント回路と周期差カウント回路と減算回路と周期比較
   判定回路とを具備し、カウント制御回路は前記時間差カ
   ウント回路および前記周期差カウント回路の動作を制御
   し、前記時間差カウント回路は第１の信号の１パルスに
   同期してカウンタのカウントアップを開始し、第２の信
   号の１パルスに同期してカウントアップを停止すること
   により２つのパルスの時間差をクロック数に換算し、前
   記周期差カウント回路は第１の信号の１パルスに同期し
   て可逆カウンタのカウントアップを開始し、第２の信号
   の１パルスに同期してカウントアップを停止し、パルス
   入力の時間差をクロックパルス数で計測し、前記第１の
   信号の後続の１パルスと同期してカウントダウンを開始
   し、前記第２の信号の後続の１パルスと同期してカウン
   トダウンを停止することにより２つの信号の周期の差を
   クロック数に換算し、前記周期比較判定回路は、前記周
   期差判定回路の発生するクロック数の正負によって入力
   画像信号と出力画像信号のフレーム周期の大小関係を判
   定し、前記減算回路は前記時間差カウント回路が順次出
   力するクロック数と前記周期差比較回路が出力するクロ
   ック数との差を取り、前記減算回路の出力が負の場合フ
   レームジャンプが必要と判定することを特徴とすること
   により、周期比較回路を削除することを特徴とする請求
   項１記載の走査変換装置。
5. 【請求項５】書き込みメモリ制御回路は、入力画像信号
   のフレーム周期が出力画像信号のフレーム周期より大き
   い場合、偶数フィールドの書き込みが終了した時に書き
   込み終了パルスを発生し、小さい場合、奇数フィールド
   の書き込みが終了した時に書き込み終了パルスを発生
   し、読み出しメモリ制御回路は、前記入力画像信号のフ
   レーム周期が前記出力画像信号のフレーム周期より大き
   い場合、奇数フィールドの読み出しが終了した時に読み
   出し終了パルスを発生し、小さい場合、偶数フィールド
   の読み出しが終了した時に読み出し終了パルスを発生す
   ることを特徴とする請求項１または４記載の走査変換装
   置。
6. 【請求項６】入力画像信号を４個のフィールドメモリか
   らなる画像メモリにフィールドデータとして順次記憶し
   異なるフレーム周期に変換して順次出力するとき、入力
   のフレーム周期が出力のフレーム周期と比較して大きい
   場合、偶数フィールドの書き込みが終了した時に書き込
   み終了パルスを発生し、奇数フィールドの読み出しが終
   了した時に読み出し終了パルスを発生し、前記書き込み
   終了パルスから前記読み出し終了パルスまでの時間差を
   計測し、入力および出力の画像信号のフレーム周期の差
   と比較し、前記入力および出力の画像信号のフレーム周
   期の差の方が大きいときはフレームジャンプを行い、読
   み出すべきフィールドメモリから２個戻って読み出しを
   続行し、入力のフレーム周期が出力のフレーム周期より
   小さい場合、奇数フィールドの書き込みが終了した時に
   書き込み終了パルスを発生し、偶数フィールドの読み出
   しが終了した時に読み出し終了パルスを発生し、前記読
   み出し終了パルスから前記書き込み終了パルスまでの時
   間差を計測し、入力および出力の画像信号のフレーム周
   期の差と比較し、前記入力および出力の画像信号のフレ
   ーム周期の差の方が大きいときはフレームジャンプを行
   い、書き込むべきフィールドメモリから２個飛ばして書
   き込みを続行することを特徴とする走査変換方法。
7. 【請求項７】入力画像信号を４個のフィールドメモリか
   らなる画像メモリにフィールドデータとして順次記憶し
   異なるフレーム周期に変換して順次出力するとき、入力
   のフレーム周期が出力のフレーム周期と比較して大きい
   場合、書き込み終了パルスの１パルスに同期してカウン
   タのカウントアップを開始し、読み出し終了パルスの１
   パルスに同期してカウントアップを停止し、前記書き込
   み終了パルスから前記読み出し終了パルスまでの時間差
   をクロック数に換算し、前記書き込み終了パルスの１パ
   ルスに同期して可逆カウンタのカウントアップを開始
   し、前記読み出し終了パルスの１パルスに同期してカウ
   ントアップを停止し、前記書き込み終了パルスの後続の
   １パルスに同期してカウントダウンを開始し、前記読み
   出し終了パルスの後続の１パルスに同期してカウントダ
   ウンを停止し、前記書き込み終了パルスと前記読み出し
   終了パルスの周期の差をクロック数に換算し、前記書き
   込み終了パルスから前記読み出し終了パルスまでの時間
   差のクロック数から前記書き込み終了パルスと前記読み
   出し終了パルスの周期の差のクロック数を減算して負の
   ときはフレームジャンプを行い、読み出すべきフィール
   ドメモリから２個戻って読み出しを続行し、前記入力の
   フレーム周期が前記出力のフレーム周期より小さい場
   合、前記読み出し終了パルスの１パルスに同期してカウ
   ンタのカウントアップを開始し、前記書き込み終了パル
   スの１パルスに同期してカウントアップを停止し、前記
   読み出し終了パルスから前記書き込み終了パルスまでの
   時間差をクロック数に換算し、前記読み出し終了パルス
   の１パルスに同期して可逆カウンタのカウントアップを
   開始し、前記書き込み終了パルスの１パルスに同期して
   カウントアップを停止し、前記読み出し終了パルスの後
   続の１パルスに同期してカウントダウンを開始し、前記
   書き込み終了パルスの後続の１パルスに同期してカウン
   トダウンを停止し、前記読み出し終了パルスと前記書き
   込み終了パルスの周期の差をクロック数に換算し、前記
   読み出し終了パルスから前記書き込み終了パルスまでの
   時間差のクロック数から前記読み出し終了パルスと前記
   書き込み終了パルスの周期の差のクロック数を減算して
   負のときはフレームジャンプを行い、書き込むべきフィ
   ールドメモリから２個飛ばして書き込みを続行すること
   を特徴とする走査変換方法。
8. 【請求項８】入力画像信号を４個のフィールドメモリか
   らなる画像メモリにフィールドデータとして順次記憶し
   異なるフレーム周期に変換して順次出力するとき、入力
   のフレーム周期が出力のフレーム周期と比較して大きい
   場合、書き込み終了パルスの１パルスの立ち上がりから
   読み出し終了パルスの１パルスの立ち上がりまで正パル
   スを発生し積分して第１の電圧値に変換し、同様にして
   後続して得られる第２の電圧値と前記第１の電圧値から
   前記第２の電圧値を引いたものとを比較し、前記第２の
   電圧値の方が小さいときはフレームジャンプを行い、読
   み出すべきフィールドメモリから２個戻って読み出しを
   続行し、前記入力のフレーム周期が前記出力のフレーム
   周期より小さい場合、読み出し終了パルスの１パルスの
   立ち上がりから書き込み終了パルスの１パルスの立ち上
   がりまで正パルスを発生し積分して第１の電圧値に変換
   し、同様にして後続して得られる第２の電圧値と前記第
   １の電圧値から前記第２の電圧値を引いたものとを比較
   し、前記第２の電圧値の方が小さいときはフレームジャ
   ンプを行い、書き込むべきフィールドメモリから２個飛
   ばして書き込みを続行することを特徴とする走査変換方
   法。