JPH0972805A

JPH0972805A - 半導体センサ

Info

Publication number: JPH0972805A
Application number: JP22878395A
Authority: JP
Inventors: Satoshi Shimada; 嶋田　　智; Seiichi Ukai; 征一鵜飼; Tomoyuki Hida; 朋之飛田; Akira Sase; 昭佐瀬
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-09-06
Filing date: 1995-09-06
Publication date: 1997-03-18

Abstract

(57)【要約】【目的】本発明の目的は、非直線性を改善し測定範囲を
拡大することである。【構成】一つの導電型を有する半導体基板と、上記半導
体基板上に形成され上記半導体基板とは異なる導電型で
あって圧力等の入力変化に応じて出力を変化させる検出
素子と、上記検出素子からの出力を増幅する信号処理手
段とからなる半導体センサにおいて、上記信号処理手段
によって増幅された出力を、上記検出素子上に帰還さ
せ、当該帰還後の上記検出素子の出力を上記信号処理手
段によって増幅し、センサ出力とする。【効果】本発明の原理構成を適用実施することによっ
て、センサの非直線誤差を小さくし、ひいては測定範囲
を拡大できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、抵抗を検出素子として
用いる小型センサの特性改善法に関し、特に検出素子上
の電位を所定の値に制御保持し、非直線性と温度影響を
改善し、かつ外部雰囲気の影響を無くし安定性を図る半
導体センサに関する。

【０００２】

【従来の技術】図１７は、従来の圧力センサの例であ
る。１は半導体基板、ダイアフラム部１２の一部には検
出素子であるゲージ抵抗２２が拡散形成されている。２
はガラスでできた固定板であり半導体基板１に静電接合
されている。３は固定板２に接着した金属の導圧穴つき
補強板である。入力圧力によってダイアフラム部１２が
変形し、検出素子であるゲージ抵抗２２の抵抗がピエゾ
抵抗効果によって変化する。この抵抗変化量から入力圧
力の値を検知測定する。

【０００３】

【発明が解決しようとする課題】半導体センサは種々の
被測定量に敏感で、大きい出力変化を得られるという特
徴があるが、入力量に対して出力変化が非線形であると
いう欠点があった。たとえばピエゾ抵抗型圧力センサの
場合、圧力によって大きい抵抗変化が得られるが、非直
線誤差が大きいため０.１％クラスの精度を実現するに
は、別に設けた回路でこれを補正する必要があった。

【０００４】また、周囲の温度変化によって出力が影響
される問題があった。

【０００５】また、周囲の環境雰囲気によって生じる表
面電位変動の影響を受け、センサの出力や感度が影響さ
れ易い問題があった。

【０００６】本発明はこのような半導体センサの特性を
改善し高精度化を達成するものである。

【０００７】即ち本発明の目的は、抵抗や容量を検出素
子として用いるセンサの特性改善を行うことであり、非
直線性を改善し測定範囲を拡大することである。

【０００８】また本発明の他の目的は、温度影響を改善
することであり、また、ブリッジのオフセット電圧を小
さくすることである。

【０００９】さらに本発明の他の目的は、外部雰囲気の
影響を無くし安定性の良いセンサを提供することであ
る。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の特徴は、一つの導電型を有する半導
体基板と、上記半導体基板上に形成され上記半導体基板
とは異なる導電型を有し、圧力等の入力変化に応じて出
力を変化させる検出素子と、上記検出素子からの出力を
所定の値に増幅する信号処理手段とからなる半導体セン
サにおいて、上記信号処理手段によって増幅された出力
を、上記検出素子上に帰還させ、当該帰還後の上記検出
素子の出力を上記信号処理手段により増幅し、センサ出
力とすることである。

【００１１】また、本発明の第２の特徴は、一つの導電
型を有する半導体基板と、上記半導体基板の一部を加工
した薄肉部に形成され上記半導体基板とは異なる導電型
を有する検出素子群と、上記薄肉部から厚肉部にかけて
延びる低抵抗の電流供給端子と、複数の抵抗体をブリッ
ジ回路に結線するための配線膜及び上記検出素子群上に
絶縁膜を介して形成したシールド薄膜からなる半導体セ
ンサであって、上記半導体基板を電源の高電位に接続
し、上記検出素子群上のシールド薄膜を上記半導体基板
の厚肉部上に延長形成し、接続部を介して信号処理回路
に接続して制御電位を与えることである。

【００１２】また更に、本発明の第３の特徴は、一つの
導電型を有する半導体基板と、上記半導体基板の一部を
加工した薄肉部に形成され上記半導体基板とは異なる導
電型を有する検出素子群と、上記薄肉部から厚肉部まで
延びる低抵抗の電流供給端子と、複数の抵抗体をブリッ
ジ回路に結線するための低抵抗層及び上記検出素子群上
に形成した上記検出素子群とは異なる導電型層からなる
半導体センサであって、上記半導体基板を電源の高電位
に接続し、上記検出素子群上に形成した上記検出素子群
とは異なる導電型層を延長形成して信号処理回路に接続
し、制御電位を与えることである。

【００１３】

【作用】本発明においては、一つの導電型を有する半導
体基板と、上記半導体基板上に形成され上記半導体基板
とは異なる導電型であって圧力等の入力変化に応じて出
力を変化させる検出素子と、上記検出素子からの出力を
増幅する信号処理手段とからなる半導体センサを構成
し、上記信号処理手段によって増幅された出力を、上記
検出素子上に帰還させ、当該帰還後の上記検出手段の出
力を上記信号処理手段によって増幅し、センサ出力とす
ることにより、入力量に対する出力変化の非線形誤差が
増加するのを改善することが可能である。

【００１４】また、検出素子の表面電位を所定の値に制
御保持することによって抵抗温度係数を制御し周囲の温
度変化によって、出力や感度が影響されるのを改善する
ことが可能である。

【００１５】さらに、検出素子の表面電位を所定の値に
制御保持することによってセンサの特性安定化を図るこ
とによりセンサの信頼性向上を図ることが可能である。

【００１６】

【実施例】以下、図面を用いて本発明を説明する。

【００１７】図１〜図５は結線図、図６，図７は動作原
理説明図、図８〜図１１はセンサ平面レイアウト図、図
１２はセンサ断面構成図を示す。また、図１５，図１６
は検出素子の部分拡大断面図である。

【００１８】図１，図７（ａ）及び図８は、本発明の基
本原理を示す単一構成図である。また、図１〜図５と図
８〜図１２の各図面はそれぞれ対応しているものであ
る。

【００１９】まず、図６を用いてＭＯＳ構造センサの動
作原理について説明する。

【００２０】図６（ｃ）に示す、半導体基板１に形成す
るゲージ抵抗体２２は、圧力，流量，温度，濃度等によ
って抵抗が変化する検出素子であり、その断面構造がＭ
ＯＳ構造となっている。このため半導体基板１の電源１
５を一定値としたとき、絶縁膜９（酸化膜）上に形成し
たシールド膜６の電位Ｅによって、抵抗値は図６(ｂ)の
ように変化する。これは誘電体としての絶縁膜９に帯電
する電荷によって空乏層２３，２４が形成され、キャリ
アの実効通路が変化させられるためである。また抵抗の
温度係数ＴＣＲも、シールド電位の影響を受け、同図
（ａ）の例に示すようにある電圧で零とすることができ
る。

【００２１】一方、従来のゲージ抵抗を用いた圧力セン
サの場合、入力−出力間の非直線誤差は図７（ｂ）の例
に示すように入力量に対して応答する抵抗変化が大きく
なるにつれて増加することが知られている。

【００２２】本発明は、上記原理を利用してこの点を改
善せんとするものであり、基本的には、図１の結線図ま
たは図７（ａ）の構造図に示す実施例のように構成され
る。次に本発明の詳細を説明する。例えば図１におい
て、ダミー抵抗である拡散抵抗２０をゲージ抵抗２２の
抵抗と同じに選定しているのでセンサの入力が無いとき
は、増幅器１０１の＋端子には励起電圧Ｅｘの約１／２
の中点電圧が加わる。−端子７３にもこれと同じコモン
電圧Ｅｂが与えられるので、ｅ＝０となり、出力電圧も
Ｅｏ＝０となる。センサに入力が加わると、ゲージ抵抗
２２の抵抗が変化し、増幅器１０１の＋入力端子に発生
する電圧ｅはＥｏに増幅される。この電圧を前記検出素
子自身上のシールド膜６２に与え、検出素子の抵抗変化
を打ち消すように作用させ、電圧ｅを零とするように
（実際には完全にｅ＝０とはならず、微小な値とな
る。）フィードバック制御する。したがって、入力量に
対する検出素子の抵抗変化の少ない範囲で作動させるこ
とができるため、センサの非線形誤差が増加するのを改
善することができる。

【００２３】また、温度特性に関しては、図２で示すよ
うに、シールド膜６０，６２の電位を、電源７２によっ
て抵抗温度係数ＴＣＲが零近傍である電圧Ｅｓとするこ
とにより、温度特性を改善することができる。ゲージ抵
抗２２と拡散抵抗２０を同じチップ上に形成して使用す
る場合、両方の抵抗温度係数ＴＣＲが一致するように、
互いのシールド膜のバイアス電圧Ｅｓを微少に制御し動
作点とする。

【００２４】また抵抗の安定化のためには、両者の電位
を一定の値に保持することが必要である。図６（ｃ）に
おいて、まず、半導体基板１の導電型がｎ型でゲージ抵
抗２２がｐ型の場合、ｐｎ接合を逆バイアスし、ゲージ
抵抗の絶縁を確保するため、半導体基板１の電位は電源
１５によって、電源電圧Ｅｘの電位より高くするように
しても良い。前記シールド膜の電圧Ｅｓを動作点とし、
センサの入力による抵抗変化を２０，２２の２個のゲー
ジ抵抗で構成されるハーフブリッジで電圧信号変化ｅに
変換後、増幅器１０１でこれを増幅してシールド膜６２
に与え抵抗変化を打ち消すように帰還し、出力信号電圧
Ｅｏがとりだされる。

【００２５】また、図３，図４に示す、センサ出力を大
きく得る方法として、ゲージ抵抗を２個または４個用い
てアクティブブリッジ構成する方法もあるが、この方法
の場合にも、動作点をＥｓとして作動させ、ブリッジの
オフセット電圧が温度によって変動しないように少なく
とも１個のシールド膜電位を調整する。

【００２６】また、図６（ｂ）の抵抗値の電圧依存性に
基づき、シールド膜６を所定電位に保持することによ
り、外来イオンやセンサ表面にトラップされる電荷の影
響を防止し、ゲージ抵抗値の安定化を図ってブリッジ出
力電圧ｅのドリフトをなくすることができる。

【００２７】ゲージ抵抗２２は、感度が高いので半導体
基板１と（ＳｉＯ₂)で形成された絶縁膜９及び（Ａｌ）
で形成された端子配線部４，１４との熱膨張係数の差に
よって発生する熱歪をも検出し、４箇のゲージの抵抗２
１，２２抵抗値に差が生じてブリッジのオフセット電圧
が変化する問題がある。この問題は、図６（ｂ）に示し
た抵抗のシールド膜電圧依存性を積極的に利用し、図５
に示すように、少なくともブリッジの１個の抵抗のシー
ルド膜電位Ｅｓ₁を制御して抵抗値を変化させブリッジ
のオフセット電圧を打ち消すことができる。

【００２８】更に、上記オフセット電圧が温度変化によ
って変動する場合は、図６（ａ）に示した抵抗温度係数
ＴＣＲのシールド膜電圧依存性を利用し、温度によって
変動しないようにシールド膜電位Ｅｓ₂を制御して抵抗
温度係数を調整しオフセット電圧が温度変化によって変
動するのを防止することができる。

【００２９】次に、センサの具体的配置構成について説
明する。

【００３０】図２を実際のセンサチップ上にレイアウト
した図９は、歪感度がない拡散抵抗２０を同一基板１上
の＜１００＞方向に形成し、図６（ａ）の原理に基づい
てシールド膜６０の電位Ｅｓを可変電源７２で調整する
ことによってその抵抗温度係数を調整し、増幅器１０１
の差動入力ｅが周囲温度の影響を受けないように工夫し
たものである。

【００３１】図３，図１０は、半導体基板１上のダイア
フラムとしての薄肉部１２上の＜１１０＞方向に平行し
た方向と直行した方向に形成した正，負の２種の歪感度
を持つゲージ抵抗２１，２２及び増幅器１０１，１０２
を用いた例であり、前記した例に比べて２倍の感度をも
つ例を示す。

【００３２】ここで、図１０で本発明の半導体センサの
動作の詳細を説明する。半導体基板１は（１００）の結
晶方位をもつシリコン単結晶基板、２１，２２は薄肉部
１２に形成した２種類のゲージ抵抗で、上面から圧力Ｐ
が加わるとピエゾ抵抗効果によりゲージ抵抗２１は抵抗
が増加し、ゲージ抵抗２２は抵抗が減少するように配列
配置されている。ゲージ抵抗の実効部は基板の厚肉部１
１まで延びた低抵抗部１３の一部で端子配線部４に接続
し、図３のように２個のゲージ抵抗２１，２２がブリッ
ジ回路に結線されている。６１，６２はゲージ抵抗をカ
バーするように絶縁膜９の上に設けたシールド薄膜で、
配線膜８によって増幅器１０１，１０２の出力に接続さ
れる。上面から圧力Ｐが加わるとゲージ抵抗２１は抵抗
が増加し、ゲージ抵抗２２は抵抗が減少するので、ブリ
ッジ回路の中点電位が圧力Ｐに応答して正負に変化する
ので、増幅器１０１，１０２の出力が±ΔＥ変化する。
この電圧は、シールド膜６１，６２に帰還され、先に説
明したようにブリッジの不平衡電圧を打ち消すように作
用し、ゲージ抵抗２１，２２の抵抗を再バランスさせ
る。故に、図７（ｂ）に示す圧力による抵抗変化は特性
が直線的な零近傍で作動するため、非線形特性を改善す
ることが可能である。

【００３３】また、シールド薄膜６１，６２は、図６
（ａ）に説明したように抵抗の温度係数ＴＣＲを零に合
わせる電位Ｅｓに接続されているので、周囲温度が変化
しても、ブリッジの出力変動を防止することができる。
そして、抵抗上のシールド膜電位Ｅｓを正確に保持する
ことによって外来イオンなどによる影響を排除するので
センサの出力ドリフトを防止することができる。

【００３４】図４，図１１は、半導体基板１上の薄肉部
１２上の＜１１０＞方向に平行した方向と直行した方向
に形成した２種の歪感度を持つゲージ抵抗２１，２２及
び増幅器１０１，１０２を２組用いた例であり、動作は
前に説明したものと同じであるが、単一構成例に比べて
４倍の感度をもつ特徴がある。

【００３５】図５，図１２は本発明の変形例で、２種類
のゲージ抵抗２１，２２とダミーの拡散抵抗２０で形成
したブリッジ回路の中点電位部分は、それぞれ増幅器１
０１，１０２の入力に接続され、さらに所定の標準出力
信号を得るための増幅器103に接続されており、このよ
うな構成にすることによりこの信号を外部に伝送する機
能を持たせることができる。

【００３６】図１３〜図１６に本発明を別構造の圧力セ
ンサに実施した例を示す。

【００３７】図１３（ａ）に平面図、図１３（ｂ）に断
面図を示す。（１００）結晶面で形成した半導体基板１
の一部は裏面からアルカリエッチング法等でダイアフラ
ム部としての薄肉部１２を形成し、この上面には、圧力
によってそれぞれ抵抗変化が反対の２組のゲージ抵抗２
１，２２を中心剛体１５の内側に半径方向，接線方向に
それぞれ拡散形成し、ブリッジに結線する。両方のゲー
ジの接続点は、近くに形成した増幅器１０１，１０２に
それぞれ接続する。そして、これら増幅器の出力は、更
に作動増幅器１０３に接続し、所定の出力電圧値Ｅｏに
増幅した後、半導体基板１の厚肉部１１に形成した出力
端子５１〜５３から取り出される。途中増幅器１０１，
１０２の出力電圧は絶縁膜８により検出素子であるゲー
ジ抵抗２１，２２の上に形成されたシールド薄膜６１，
６２に帰還され、圧力による抵抗変化をもとに戻すよう
に作用する。

【００３８】図１３（ａ）に示す中心剛体１５は、圧力
−変位の機械的要因による非線形性を改善するために設
けられた構造であるが、増幅器１０１，１０２，１０３
は、半導体基板１のかなりの面積を占める中心剛体１５
上に形成する。また、半導体基板１の厚肉部１１は、固
定板２に接着するために形成した肉厚部である。この実
施例によれば、機械的要因による非線形性が改善される
だけでなく、前述したように、帰還で圧力による抵抗変
化が線形な領域で作動させるため、広い測定範囲の圧力
センサをコンパクトな構造で実現できる。

【００３９】図１４は、温度を測定するゲージ抵抗２３
の信号を増幅し、増幅された信号（電圧）をゲージ抵抗
２１，２２上に形成したシールド膜６１に与え、温度に
よる２つの抵抗変化の不整を補正し温度影響を改善する
例である。検出素子であるゲージ抵抗２１，２２はゲー
ジ率の大きい＜１１０＞軸方向に、温度補償素子である
ゲージ抵抗２３および増幅器１０１，１０２（に用いら
れている抵抗）はゲージ率の小さい＜１００＞軸方向に
配列する。

【００４０】図１５にゲージ抵抗２１を検出素子とする
ＭＯＳ構造センサの部分拡大断面図を示す。ゲージ抵抗
２１上には絶縁膜９を介して薄いシールド薄膜６を形成
する。

【００４１】また、半導体基板上１上に形成した複数の
検出素子間を結線する配線膜８は、電気抵抗を小さくす
る必要があるため、例えば１μｍと比較的厚く形成す
る。それに対しシールド膜６は、熱ヒステリシスを低減
するため０.１μｍと薄くしている。また更に、電源の
最高電位が接続される基板電位との接点を持つコンタク
ト１４が設けられる。

【００４２】半導体基板１に形成するゲージ抵抗２２の
安定性を図るため、一般的にその表面に酸化膜（絶縁
膜）が形成されＭＯＳ構造となっている。このため基板
電位と酸化膜上に形成したシールド膜６の電位によって
抵抗値が変化する。これは誘電体としての酸化膜に帯電
する電荷によってキャリアの通路が変化させられるため
である。基板の導電型がｎ型で抵抗がｐ型の場合、ｐｎ
接合が逆バイアスされゲージ抵抗の絶縁を確保するため
基板電位は、電源電圧の最高電位にする。

【００４３】図１６は、シールド膜６の代わりにチップ
表面に不純物濃度１０¹⁹／cm³以上のｎ+ 層６５を形成
した例で、いわばＭＳＳ（Metal-Semicondurcotr-
Semicondurcotr）構造であり、ｎ+ 層６５に帰還し
て電圧を加えることにより入力圧力によって変化したゲ
ージ抵抗２１の抵抗変化を元の値に戻すように制御する
ものである。この実施例の特徴は、薄肉部１２の上には
絶縁膜９が無いので、半導体基板１とのバイメタル熱応
力に起因する変形を防止できることにある。このため薄
肉部１２を１０μｍと薄くして低い圧力を測定する場合
にも、薄肉部１２は熱応力によって変形しないので、直
線性や温度特性が良い。

【００４４】以上、本発明について種々の実施例を用い
て説明してきたが、このような実施例によれば、（１）非直線誤差を小さくし、ひいては測定範囲を拡大
する。

【００４５】（２）ゲージ抵抗の温度係数が零になるよ
う検出素子上の電位をバイアス電圧とし与え周囲温度変
化に影響を受けないセンサを提供する。

【００４６】（３）検出素子上の電位の値を制御し、ゲ
ージ抵抗のばらつきや熱歪，組立歪などの原因で製造時
に生じるブリッジのオフセット電圧を補償する。

【００４７】（４）検出素子上の電位の値を所定の値に
制御保持することによって、表面イオンや水分の影響を
防止し検出素子の特性安定化を図るものである。ドリフ
トの発生原因は酸化膜表面の電位が変動することにあ
る。しかるに、表面電位の安定化を図ればドリフトを低
減できる。

【００４８】という、上記の効果を挙げることができ
る。

【００４９】また更に、本発明の半導体センサを圧力伝
送器等に用いることにより、測定範囲が広く、周囲温度
変化の影響を受けない安定した特性を持つ伝送器を実現
できることは言うまでもない。

【００５０】

【発明の効果】上述した様に本発明では、半導体基板上
に形成したゲージ抵抗を検出素子として用い、被測定量
による抵抗値変化を所定の電圧に増幅した後、ゲージ抵
抗上に帰還させることにより、この抵抗値変化を抑える
ように動作させることで、ゲージ抵抗の直線性の良い領
域で作動させる。これにより非直線誤差を小さくし、測
定範囲を拡大することができる。

【図面の簡単な説明】

【図１】本発明の基本的な回路構成を示す結線図であ
る。

【図２】温度特性を改善した回路構成を示す結線図であ
る。

【図３】センサ出力を大きく得る回路構成を示す結線図
である。

【図４】センサ出力を大きく得る回路構成を示す他の結
線図である。

【図５】ブリッジのオフセット電圧を打ち消すための回
路構成を示す結線図である。

【図６】本発明の原理を説明するゲージ抵抗特性の電圧
依存性の説明図である。

【図７】本発明のセンサ断面構成図及びピエゾ抵抗ゲー
ジの動作説明図である。

【図８】本発明の図１のセンサレイアウト図である。

【図９】本発明の図２のセンサレイアウト図である。

【図１０】本発明の図３のセンサレイアウト図である。

【図１１】本発明の図４のセンサレイアウト図である。

【図１２】本発明の図５のセンサ断面構成図である。

【図１３】圧力センサに実施した他の例の構造，配線図
である。

【図１４】圧力センサに実施した温度影響を改善する他
の例の構造，配線図である。

【図１５】ＭＯＳ構造センサの部分拡大断面図である。

【図１６】ＭＳＳ構造センサの部分拡大断面図である。

【図１７】従来の圧力センサの例を示す断面図とブリッ
ジ回路接続図である。

【符号の説明】

１…半導体基板、２…固定板、３…補強板、４…端子配
線部、８…配線膜、９…絶縁膜、１１…厚肉部、１２…
薄肉部、１３…低抵抗部、２１，２２，２３…ゲージ抵
抗、５１〜５３…出力端子、６０〜６２…シールド膜、
６５…シールド層、７１，７２，７３…電源、１０１〜
１０３…増幅器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐瀬昭茨城県ひたちなか市大字市毛882番地株式会社日立製作所計測器事業部内

Claims

【特許請求の範囲】

【請求項１】一つの導電型を有する半導体基板と、上記
半導体基板上に形成され上記半導体基板とは異なる導電
型であって圧力等の入力変化に応じて出力を変化させる
検出素子と、上記検出素子からの出力を増幅する信号処
理手段とからなる半導体センサにおいて、上記信号処理手段によって増幅された出力を、上記検出
素子上に帰還させ、当該帰還後の上記検出素子の出力を
上記信号処理手段によって増幅し、センサ出力とするこ
とを特徴とする半導体センサ。
【請求項２】第１項記載の半導体センサにおいて、前記検出素子上に絶縁膜を形成し、前記絶縁膜上にシールド薄膜を形成し、前記シールド薄膜に前記信号処理手段によって増幅され
た出力を帰還させ、当該帰還後の上記検出素子の出力を
上記信号処理手段によって増幅し、センサ出力とするこ
とを特徴とする半導体センサ。
【請求項３】第１項記載の半導体センサにおいて、前記検出素子上に、前記検出素子とは異なる導電型層を
形成し、前記導電型層に前記信号処理手段の出力電圧を帰還さ
せ、当該帰還後の上記検出素子の出力を上記信号処理手
段によって増幅し、センサ出力とすることを特徴とする
半導体センサ。
【請求項４】第１項乃至第３項記載の半導体センサにお
いて、前記検出素子として抵抗体を形成し、前記抵抗体上に予
め所定のバイアス電圧を与え、該バイアス電圧は前記抵
抗体の温度係数が零となる近傍の電位に接続保持される
ことを特徴とする半導体センサ。
【請求項５】第１項乃至第３項記載の半導体センサにお
いて、少なくとも一つの検出素子上に形成したシールド薄膜ま
たは前記検出素子とは異なる導電型層に所定の電位を与
え、少なくとも一つの検出素子上に与えた電位を制御するこ
とによって、複数の検出素子から形成したブリッジのオ
フセット電圧を補正することを特徴とする半導体セン
サ。
【請求項６】第１項乃至第３項記載の半導体センサにお
いて、前記半導体基板上に、圧力検出素子，温度検出素子及び
それぞれの検出素子に対応した信号処理手段を形成し、前記温度検出素子の出力信号の変化を信号処理手段によ
って所定の電圧に変換し、該信号処理手段による変換された所定の電圧を、シール
ド薄膜または前記半導体基板とは異なる導電型層に与え
て、圧力検出素子の温度特性を補償することを特徴とす
る半導体センサ。
【請求項７】一つの導電型を有する半導体基板と、上記
半導体基板の一部を加工した薄肉部に形成され上記半導
体基板とは異なる導電型を有する検出素子群と、上記薄
肉部から厚肉部にかけて延びる低抵抗の電流供給端子
と、複数の抵抗体をブリッジ回路に結線するための配線
膜及び上記検出素子群上に絶縁膜を介して形成したシー
ルド薄膜からなる半導体センサであって、上記半導体基板を電源の高電位に接続し、上記検出素子群上のシールド薄膜を上記半導体基板の厚
肉部上に延長形成し、接続部を介して信号処理回路に接続して制御電位を与え
ることを特徴とする半導体センサ。
【請求項８】一つの導電型を有する半導体基板と、上記
半導体基板の一部を加工した薄肉部に形成され上記半導
体基板とは異なる導電型を有する検出素子群と、上記薄
肉部から厚肉部まで延びる低抵抗の電流供給端子と、複
数の抵抗体をブリッジ回路に結線するための低抵抗層及
び上記検出素子群上に形成した上記検出素子群とは異な
る導電型層からなる半導体センサであって、上記半導体基板を電源の高電位に接続し、上記検出素子群上に形成した上記検出素子群とは異なる
導電型層を延長形成して信号処理回路に接続し、制御電
位を与えることを特徴とする半導体センサ。
【請求項９】第１項記載の半導体センサにおいて、前記信号処理手段に使用する拡散抵抗体の方向をピエゾ
抵抗係数の最小となる結晶方向にしたことを特徴とする
半導体センサ。
【請求項１０】第１項記載の半導体センサにおいて、前記基板の結晶面を（１００）としたことを特徴とする
半導体センサ。