JPH0973709A - ディスク再生装置、データ再生方法および信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＤ−ＲＯＭなど動作スピードに高速化が要
求されるようなシステムにおいても消費電流やそれに付
随する発熱を必要最低限に抑えたディスク再生装置及び
信号処理回路を提供する。 【解決手段】 誤り訂正回路において誤りシンボルが検
出されなかった場合にはそれ以降の誤りシンボルの個数
・位置並びに誤り訂正用パターンなどを求める計算処理
を実行しないように、プログラムデコーダからＡＬＵや
判定回路などの関連回路に処理命令及びクロックを供給
しないようにする。また、誤り訂正回路において誤りデ
ータの検出結果である誤りシンボルの個数によって、そ
の個数の訂正処理に必要な処理以外は実行しないよう
に、プログラムデコーダ７７からＡＬＵ７５や判定回路
７４などの関連回路に処理命令及びクロックを供給しな
いゲート回路１１を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤプレーヤなど
のディスク再生装置に係り、とくにその誤り訂正処理に
関するものである。

【０００２】

【従来の技術】現在、音響機器の分野では、高密度で忠
実度の高い記録再生を行うために、オーディオ信号をＰ
ＣＭ（Pulse Code Modulation)技術によりデジタル化信
号に変換して、例えば、ディスクや磁気テープなどの記
録媒体に記録し、これを再生するデジタル記録再生シス
テムが知られている。特に直径１２ｃｍのディスクにデ
ジタル化データに対応したビット列を形成し、これを光
学式に読み取るＣＤが最も普及している。この様なディ
スク再生装置は、半導体レーザや光電変換素子などを内
蔵した光学式ピックアップ素子をディスクの内周側から
外周側に向けてリニアトラッキングに移動させるととも
に、ＣＤを線速度一定（ＣＬＶ：ConstantLinear Veloc
ity) に回転させることによってＣＤに記録されたデー
タの読み取りを行う。このＣＤには、アナログオーディ
オ信号を１６ビットでＰＣＭ化してなるデジタルデータ
（主情報データ）が記憶されている。デジタルデータ
は、８ビットを１シンボルとする２４シンボルを１フレ
ームとし、このフレームが繰り返される形でデータが記
憶される。このディスクでは、エラー訂正符号としてク
ロスインターリーブ・リードソロモン（ＣＩＲＣ）符号
を用いる。２４シンボルのデジタルデータは、スクラン
ブル部を介してＣ2 系列パリティ生成回路に供給されて
４シンボルのＣ2 系列エラー訂正用のパリティデータＱ
が生成される。

【０００３】このデジタルデータとパリティデータＱが
インターリーブ回路を経てＣ1 系列パリティ生成回路に
供給されて４シンボルのＣ1 系列エラー訂正用パリティ
データＰが生成される。２４シンボルのデジタルデータ
と４シンボルのパリティデータＰ、Ｑよりなる３２シン
ボルのデータは、１フレーム遅延回路を経てから８ビッ
ト（１シンボル）のサブコードデータが付加される。そ
して、サブコードデータ及び３２シンボルのデータはＥ
ＦＭ（Eight to Fourteen Modulation) 変調が施され
る。その変調された１４ビットの各シンボル間に３ビッ
トのマージンビットが付加され、さらに、先頭に２４ビ
ットのフレーム周期信号が付加される。このようにして
５８８ビットのデータが１フレームとしてディスクに記
録される。この場合、ビットクロックが４．３２１８Ｍ
Ｈｚであるので、１フレーム当たり１３６μｓｅｃ
（７．３５ＫＨｚ）でディスクに記録される。サブコー
ドデータは、９８フレームで１サブコードフレームが構
成されており、１サブコードフレーム当り７５Ｈｚ（１
３．３ｍｓｅｃ）でディスクに記録される。

【０００４】ディスク再生装置は、ディスクから読み取
ったデジタル化データをこのデータから同期信号を分離
した後ＥＦＭ復調し、パリティデータＰ、Ｑを含む３２
シンボルのワード成分とサブコードデータ成分とに分離
する。ついで、信号処理回路において、ＥＦＭ復調され
たデータをＰＬＬ回路による再生系フレームクロックに
よりメモリへ書き込み、システムの基準クロックにより
メモリから読み出すことによってディスクモータによる
時間軸変動を吸収する。そして、１フレームあたり３２
シンボルのデータ成分に対して、Ｐパリティシンボルに
基づいて、Ｃ１系列のエラー訂正処理を行う。更に、２
４シンボルのデータおよび４シンボルのＱパリティシン
ボルに対してデインターリーブ処理を施した後、Ｑパリ
ティシンボル基づきＣ２系列のエラー訂正処理を行うこ
とによりＣＩＲＣ符号の複号を行う。そしてエラー訂正
処理の結果に基づき訂正不能なデータについては平均値
補正などの処理を施しオーディオデータとして出力す
る。

【０００５】ディスク再生装置としてＣＤは良く知られ
ているが、ＣＤ−ＲＯＭもその代表例の１つである。こ
のＣＤ−ＲＯＭはディスクに混在するオーディオ信号
と、画像情報やキャラクタ・コードなどのＲＯＭデータ
とを再生する装置である。オーディオ信号を再生する際
には音として出力するために通常再生速度で再生し、こ
れを１倍速とする。これに反し、ＲＯＭデータは、出来
るだけ速くデータを読み取るために、例えば、４倍速の
ように、高速で再生が行われる。従来のディスク再生装
置における誤り訂正回路の誤り訂正処理について図１９
乃至図２３を参照して説明する。図１９は、従来の誤り
訂正回路のブロック図、図２０は、誤り訂正回路に基づ
く誤り訂正のアルゴリズムを示すフローチャート図、図
２１は、図１９の訂正回路に用いられるプログラムデコ
ーダのブロック図、図２２及び図２３は、図１９の誤り
訂正の処理アリゴリズムを示すタイミングチャート図で
ある。

【０００６】まず、図１９乃至図２１を参照して、誤り
訂正回路とその動作を説明する。各動作に付した数字
は、図２０に示すステップ（１）〜ステップ（９）を表
わしている。ＥＦＭ復調回路で復調された再生ＥＦＭ信
号（ＥＦＭ）は、デジタルデータ（シンボル）としてメ
モリ（ＲＡＭ）６２に書き込まれている。この書き込ま
れたデータ（シンボル）は誤りデータの有無を判断する
ためにシンドローム計算回路７２に読み出され（１）、
シンドロームの計算が行われる（２）。この結果はシン
ドロームレジスタ７３に格納されると共に判定回路７４
で誤りデータの有無が判定され（３）、誤り有りの場合
は誤り有り信号７８がセットされる。続いて誤りデータ
の個数や位置を求めるためにシンドロームレジスタ７３
の結果が演算論理ユニット（ＡＬＵ）７５に入力、誤り
方程式に基づいた計算が実行されてから（４）、その結
果についてワーキングレジスタ７６に格納されるととも
に誤りデータの個数及び位置が判定回路７４によって判
断される（５）。さらに、先程のシンドロームレジスタ
７３の結果とワーキングレジスタ７６にある誤り方程式
の結果並びに誤りデータの位置から誤りデータの訂正パ
ターンがＡＬＵ７５によって計算され（６）、誤りデー
タが訂正される（７）。

【０００７】これら一連の動作は、プログラムデコーダ
７７の処理命令７９によって制御されており、訂正され
たデータにおいても誤り有り信号７８がセットされてい
れば（８）、メモリ（ＲＡＭ）６２に書き込まれ
（９）、誤り有り信号７８がセットされていなければメ
モリ（ＲＡＭ）６２に書き込まないといった制御が行わ
れている。図２１は、プログラムデコーダ７７の詳細を
示したブロック図である。プログラムデコーダ７７は、
ＲＯＭメモリを具備し、処理クロックがアドレスに入力
され、誤り有り信号が入力される。そして、ＡＬＵへ入
力されるＣ１訂正処理及びＣ２訂正処理に関するＡＬＵ
処理命令Ｃ１−Ａ乃至Ｃ１−Ｄ及びＣ２−Ａ乃至Ｃ２−
Ｄが出力され、判定回路に入力されるＣ１訂正処理及び
Ｃ２訂正処理に関する判定回路処理命令Ｃ１−Ｅ乃至Ｃ
１−Ｇ及びＣ２−Ｅ乃至Ｃ２−Ｇが出力される。また、
訂正回路の各回路へ処理クロックが出力される。

【０００８】このプロクラムデコーダ７７の処理命令７
９は、図２２及び図２３のタイミングチャートに示すア
リゴリズムになっており、以下この動作について説明す
る。図２２は、Ｃ１訂正処理、Ｃ２訂正処理ともに誤り
シンボル有りの場合であり、図２３は、Ｃ１訂正処理、
Ｃ２訂正処理ともに誤りシンボルなしの場合である。周
知のようにＥＦＭ復調されたディジタルデータは、１フ
レーム中に３２シンボルのデータとしてメモリ（ＲＡ
Ｍ）６２に書き込まれてるが、訂正回路ではこの１フレ
ームを訂正処理の１サイクルとしており、１サイクルの
中でＣ１訂正及びＣ２訂正が行われる。ここでは説明の
煩雑化を避けるためにポインタなどの概念は省略するこ
と、誤り訂正の計算式などは周知のものとして行う。メ
モリ（ＲＡＭ）６２に書き込まれた３２シンボルのデー
タは、まず、Ｃ１訂正処理としてシンドローム計算回路
７２に読み込まれ、シンドローム計算処理（以下、処
理１という）が行われ、その後その結果から判定回路７
４で判定回路処理命令Ｃ１−（Ｅ）により誤りシンボル
の有無の判定処理（以下、処理２という）が行われ
る。つぎに誤りシンボルが何個発生したか、その数を求
めるための計算処理がＡＬＵ処理命令Ｃ１−Ａによっ
てＡＬＵ７５で実行される。

【０００９】そして、この結果に基づいて判定回路７４
で誤りがどのシンボルに発生したか（即ち、誤りシンボ
ルの位置）を求めるための計算方式の選定処理が判定
回路処理命令Ｃ１−Ｆによって行われる。続いて、ここ
で選定された計算式によってＡＬＵ処理命令Ｃ１−Ｂが
出力され、ＡＬＵ７５で誤りシンボルの位置を求める計
算処理が行われ、同じ様に判定回路７４で判定回路処
理命令Ｃ１−Ｇによって誤りシンボルの個数とその位置
の最終判断処理が行われる。誤りシンボルの数と位置
が判明すると誤りシンボルを訂正するための誤り訂正用
のパターンの計算処理（以下、処理７という）がＡＬ
Ｕ処理命令Ｃ１−ＣによってＡＬＵ７５で実行される。
ここで前記処理２の結果において誤りシンボルが“有
り”の場合は、ＡＬＵ処理命令Ｃ１−Ｄによって処理７
の結果である誤り訂正用パターンが誤りシンボルに加算
され、シンボルの訂正及びメモリ（ＲＡＭ）６２への書
き込み処理（以下、処理８という）が行われる。もし
処理２の結果が“無し”の場合は、図２３に示すよう
に、ＡＬＵ処理命令Ｃ１−Ｄは出力されず、処理８は実
行されない。

【００１０】これがＣ１訂正の全動作であるが、続くＣ
２訂正処理もＣ１誤り検出符号４シンボルを除いた２８
シンボルについて同様の処理が実行されて誤り訂正の１
サイクルが終了となる。Ｃ２訂正処理は、図の様に、処
理（Ｃ２訂正処理の処理１に対応）から処理（16）
（Ｃ１訂正処理の処理８に対応）を１サイクルとする。
この（16）は、図において丸数字で表示している（以
下、図面における１０〜２１までの丸数字は本明細書で
は（10）〜（21）で示す）。以上、従来技術における誤
り訂正回路の動きについて説明したが、上記説明で分か
るとおり、この例ではその回路構成を簡単にするために
例えば判定処理２の結果が誤りシンボル“無し”、つま
り構成回路でいうと「誤りシンボル有りのフラグがセッ
トされていない状態」であっても処理３〜７までの動作
は行われていることになる。今まではこの回路でも問題
になることはなかったが最近のようにＣＤプレーヤー応
用製品として台頭してきたＣＤ−ＲＯＭなど動作スピー
ドの高速化を要求されるシステムにおいては余分な処理
は即消費電流の増加と発熱につながる。

【００１１】

【発明が解決しようとする課題】この様に、従来のシス
テムでは、その回路構成を簡単にするために、例えば、
ステップ（３）において「エラーなし」と判定されても
ステップ（７）までは、動作しており、最後のステップ
（９）は、ステップ（８）のエラーの判定結果により、
実行する／しないが決められていた。以上のように従来
のＣＤプレーヤなどのディスク再生装置では、誤り訂正
回路においてその回路構成を簡単にするために、誤りシ
ンボルが検出されなかった場合でも誤りシンボルを求め
るための計算処理を実行する処理命令及びクロックがプ
ログラムデコーダからＡＬＵなどの関連回路に出力され
ており、ＣＤ−ＲＯＭなどの動作スピードの高速化が要
求されるシステムにおいては消費電流と発熱を増加させ
るといった問題を有している。本発明は、このような事
情によりなされたものであり、ＣＤ−ＲＯＭなど動作ス
ピードに高速化が要求されるようなシステムにおいても
消費電流やそれに付随する発熱を必要最低限に抑えたデ
ィスク再生装置、信号処理回路及びディスク再生装置を
提供する。

【００１２】

【課題を解決するための手段】本発明は、誤り訂正回路
において、誤りシンボルが検出されなかった場合にはそ
れ以降の誤りシンボルの個数・位置並びに誤り訂正用パ
ターンなどを求める計算処理を実行しないように、プロ
グラムデコーダからＡＬＵや判定回路などの関連回路に
処理命令及びクロックを供給しないゲート回路を設ける
ことに特徴がある。また、誤り訂正回路において、誤り
データの検出結果である誤りシンボルの個数によって、
その個数の訂正処理に必要な処理以外は実行しないよう
に、プログラムデコーダからＡＬＵや判定回路などの関
連回路に処理命令及びクロックを供給しないゲート回路
を設けることに特徴がある。誤り訂正回路において誤り
シンボルが検出されなかった場合にはそれ以降の誤りシ
ンボルの個数・位置並びに誤り訂正用パターンなどを求
める計算処理を実行しないように、プログラムデコーダ
からＡＬＵや判定回路などの関連回路に処理命令及びク
ロックを供給しないゲート回路を具備することによっ
て、このような計算処理を実行しないようにＡＬＵなど
の関連回路が停止しており、例えば、ＣＤ−ＲＯＭなど
高速動作を行うシステムにおいて消費電流の増加及び発
熱を必要最低限に抑えることができる。また、訂正回路
から誤りシンボルの個数に対応した誤り検出結果が出力
され、その信号に基づいて、それ以降の処理を行うか否
かの制御がなされる。これによれば誤りのシンボルの個
数によって必要とされる処理時以外はＡＬＵなどの関連
回路が停止しており、前記システムの消費電流の増加及
び発熱を必要最低限に押さえることが可能となる。

【００１３】すなわち、請求項１の発明は、ディスク再
生装置において、ディスクから情報データを読み取り、
再生データを生成する手段と、前記再生データを格納す
るメモリ手段と、前記再生データのエラー訂正処理を行
う訂正処理手段とを備え、前記訂正処理手段は、前記メ
モリ手段から読み出した前記再生データに誤ったデータ
が存在するかどうか判断するシンドローム計算手段と、
このシンドローム計算手段による計算結果を格納するシ
ンドロームレジスタと、前記計算結果から前記誤りデー
タの個数、位置及び訂正用パターンを計算して前記誤り
データを訂正し、この訂正結果を前記メモリ手段に書き
込む論理演算ユニットと、前記論理演算ユニットの前記
訂正結果を格納しておくワーキングレジスタ手段と、前
記シンドローム計算手段の前記計算結果並びに前記論理
演算ユニットの前記訂正結果から誤りデータの有無、個
数、位置を判断する判定手段と、これら手段に必要な処
理命令及びクロックを供給するプログラムデコーダ及び
前記誤りデータの有無により前記プログラムデコーダか
ら出力される前記処理命令及び前記クロックの出力をオ
ンオフ制御するゲート手段とを有していることを特徴と
する。請求項２の発明は、ディスク再生装置において、
ディスクから情報データを読み取り、再生データを生成
する手段と、前記再生データを格納するメモリ手段と、
前記再生データのエラー訂正処理を行う訂正処理手段と
を備え、前記訂正処理手段は、前記メモリ手段から読み
出した前記再生データに誤ったデータが存在するかどう
か判断するシンドローム計算手段と、このシンドローム
計算手段による計算結果を格納するシンドロームレジス
タと、前記計算結果から前記誤りデータの個数、位置及
び訂正用パターンを計算して前記誤りデータを訂正し、
この訂正結果を前記メモリ手段に書き込む論理演算ユニ
ットと、前記論理演算ユニットの前記訂正結果を格納し
ておくワーキングレジスタ手段と、前記シンドローム計
算手段の前記計算結果並びに前記論理演算ユニットの前
記訂正結果から誤りデータの有無、個数、位置を判断す
る判定手段と、これら手段に必要な処理命令及びクロッ
クを供給し、前記誤りデータの有無により前記プログラ
ムデコーダから出力される前記処理命令及び前記クロッ
クの出力をオンオフ制御するゲート手段を備えたプログ
ラムデコーダとを有していることを特徴とする。

【００１４】請求項３の発明は、ディスク再生装置にお
いて、ディスクから情報データを読み取り、再生データ
を生成する手段と、前記再生データを格納するメモリ手
段と、前記再生データのエラー訂正処理を行う訂正処理
手段とを備え、前記訂正処理手段は、前記メモリ手段か
ら読み出した前記再生データに誤ったデータが存在する
かどうか判断するシンドローム計算手段と、このシンド
ローム計算手段による計算結果を格納するシンドローム
レジスタと、前記計算結果から前記誤りデータの個数、
位置及び訂正用パターンを計算して前記誤りデータを訂
正し、この訂正結果を前記メモリ手段に書き込む論理演
算ユニットと、前記論理演算ユニットの前記訂正結果を
格納しておくワーキングレジスタ手段と、前記シンドロ
ーム計算手段の前記計算結果並びに前記論理演算ユニッ
トの前記訂正結果から誤りデータの有無、個数、位置を
判断する判定手段と、これらの回路に必要な処理命令お
よびクロックを供給し、誤りデータの検出結果である誤
りシンボルの個数によってこれら論理演算ユニットなど
の関連回路に出力される処理命令及びクロックの出力を
オンオフ制御するゲート回路を備えたプログラムデコー
ダとを有していることを特徴とする。請求項４の発明
は、ディスク再生装置において、ディスクから情報デー
タを読み取り、再生データを生成する手段と、前記再生
データを格納するメモリ手段と、前記再生データのエラ
ー訂正処理を行う訂正処理手段とを備え、前記訂正処理
手段は、前記メモリ手段から読み出した前記再生データ
に誤ったデータが存在するかどうか判断するシンドロー
ム計算手段と、このシンドローム計算手段による計算結
果を格納するシンドロームレジスタと、前記計算結果か
ら前記誤りデータの個数、位置及び訂正用パターンを計
算して前記誤りデータを訂正し、この訂正結果を前記メ
モリ手段に書き込む論理演算ユニットと、前記論理演算
ユニットの前記訂正結果を格納しておくワーキングレジ
スタ手段と、前記シンドローム計算手段の前記計算結果
並びに前記論理演算ユニットの前記訂正結果から誤りデ
ータの有無、個数、位置を判断する判定手段と、これら
の回路に必要な処理命令およびクロックを供給するプロ
グラムデコーダと、誤りデータの検出結果である誤りシ
ンボルの個数によってこれら論理演算ユニットなどの関
連回路に出力される処理命令及びクロックの出力をオン
オフ制御するゲート回路とを有していることを特徴とす
る。

【００１５】請求項５の発明は、請求項１乃至請求項４
のいづれかに記載のディスク再生装置に係る再生データ
の再生方法において、前記シンドローム計算手段の結
果、前記判定回路によって誤りデータが無いと判断され
た場合は、それ以後の訂正処理を止めることを特徴とす
る。請求項６の発明は、信号処理回路において、ディス
クから読み取られた情報データを２値化して得られるデ
ータ信号に同期した再生クロックを生成するクロック生
成回路と、前記データ信号を復調し、再生データを生成
するデータ信号復調回路と、前記再生データのエラー訂
正処理を行う訂正処理回路とを備え、前記訂正処理回路
は、メモリ手段から読み出した前記再生データに誤った
データが存在するかどうか判断するシンドローム計算回
路と、このシンドローム計算回路による計算結果を格納
するシンドロームレジスタと、前記計算結果から前記誤
りデータの個数、位置および訂正用パターンを計算して
前記誤りデータを訂正し、この訂正結果を前記メモリ手
段に書き込む論理演算ユニットと、前記論理演算ユニッ
トの前記訂正結果を格納しておくワーキングレジスタ
と、前記シンドローム計算回路の前記計算結果並びに前
記論理演算ユニットの前記訂正結果から誤りデータの有
無、個数、位置を判断する判定回路と、これら回路に必
要な処理命令およびクロックを供給するプログラムデコ
ーダおよび前記誤りデータの有無により前記プログラム
デコーダから出力される前記処理命令および前記クロッ
クの出力をオンオフ制御するゲート回路とを有している
ことを特徴とする。

【００１６】請求項７の発明は、信号処理回路におい
て、ディスクから読み取られた情報データを２値化して
得られるデータ信号に同期した再生クロックを生成する
クロック生成回路と、前記データ信号を復調し、再生デ
ータを生成するデータ信号復調回路と、前記再生データ
のエラー訂正処理を行う訂正処理回路とを備え、前記訂
正処理回路は、メモリ手段から読み出した前記再生デー
タに誤ったデータが存在するかどうか判断するシンドロ
ーム計算回路と、このシンドローム計算回路による計算
結果を格納するシンドロームレジスタと、前記計算結果
から前記誤りデータの個数、位置及び訂正用パターンを
計算して前記誤りデータを訂正しこの訂正結果を前記メ
モリ手段に書き込む論理演算ユニットと、前記論理演算
ユニットの前記訂正結果を格納しておくワーキングレジ
スタと、前記シンドローム計算回路の前記計算結果並び
に前記論理演算ユニットの前記訂正結果から誤りデータ
の有無、個数、位置を判断する判定回路と、これら回路
に必要な処理命令及びクロックを供給し、かつ、前記誤
りデータの有無により前記プログラムデコーダから出力
される前記処理命令及び前記クロックの出力をオンオフ
制御するゲート回路を備えたプログラムデコーダとを有
していることを特徴とする。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。まず、図１及び図２を参照
してディスク再生装置の全体システムについて説明す
る。図１は、ディスク再生装置の全体システム図、図２
は、図１の信号処理回路の詳細なシステム図である。情
報が記録されたＣＤなどのディスク１は、ディスクモー
タ２により駆動され線速度一定で回転する。この回転す
るディスク１から光学式ピックアップ素子（ＰＵ）３に
よって記録されたデータが読取られ、読取られたデータ
は、ＥＦＭ信号生成回路（以下、ＲＦ回路という）４に
供給される。ＲＦ回路４は、光学式ピックアップ素子の
出力からフォーカスエラー信号やトラッキングエラー信
号を抽出し、サーボ制御回路１０に供給するとともに再
生信号を２値化し、ＥＦＭ信号としてＰＬＬ回路５に供
給する。ＰＬＬ回路５は、ＥＦＭ信号を読取る為のＥＦ
Ｍ信号に同期したＰＬＬクロック（再生クロック）及び
信号処理系のフレームクロックを生成し、ＥＦＭ信号と
共に信号処理回路６に供給する。

【００１８】サーボ制御回路１０は、フォーカスエラー
信号が零になるように光学式ピックアップ素子３の光学
系のフォーカス制御を行うフォーカスサーボ回路、トラ
ッキングエラー信号が零になるように光学式ピックアッ
プ素子３の光学系のトラッキング制御を行うトラッキン
グサーボ回路、ディスク１を所定の回転速度で回転駆動
させるスピンドルモータのようなディスクモータ２を制
御するスピンドルサーボ回路、トラッキングサーボのア
クチュエータがその可動範囲の中心に位置するように制
御するか、あるいはシステムコントローラ１１により指
定されるディスク１の目的トラック位置に光学式ピック
アップ素子を移動させるスレッドサーボ制御回路等から
構成されている。信号処理回路６は、ＥＦＭ信号の読取
りクロック生成、ＥＦＭ復調、サブコード復調、誤り訂
正処理などを行い、その出力信号をＤＡＣ（デジタル／
アナログコンバ−タ）８へ供給する。ＤＡＣ８の出力
は、ＬＰＦ（ロ−パスフィルタ）９へ供給される。この
ＬＰＦ９の出力が再生オーディオ出力信号となる。シス
テムコントローラ１１は、速度切換信号などをクロック
回路へ供給する。又プレー、ストップ、曲間サーチなど
の制御や、ミューティングのＯＮ／ＯＦＦ制御など、シ
ステム全体を制御する制御信号を信号処理回路６やサー
ボ制御回路１０へ供給する。

【００１９】次に、図２を参照して信号処理回路６を説
明する。ＰＬＬ回路５によりＥＦＭ信号を読み取るため
のＥＦＭ信号に同期したＰＬＬクロック及び信号処理系
のフレームクロックが生成され、ＥＦＭ復調回路６１へ
供給される。またＥＦＭ信号は、ＥＦＭ復調回路６１に
より同期信号と分離された後ＥＦＭ復調され、１フレー
ムあたり、サブコードデータ１シンボル、パリティデー
タを含むデータ３２シンボル、計３３シンボルのデータ
としてメモリ（ＲＡＭ）（バッファメモリ）６２に書き
込まれる。メモリ（ＲＡＭ）６２は、ジッター吸収及び
エラー訂正処理におけるインターリーブのために使用さ
れる。時間軸上のジッターは、ＥＦＭ復調信号をバッフ
ァメモリ（ＲＡＭ）６２に書込み、読み出すことにより
吸収される。メモリ（ＲＡＭ）６２の出力は、データバ
スを介して、Ｃ１系及びＣ２系誤り訂正が行われる誤り
訂正回路７に供給される。エラー訂正されたデータは、
再度メモリ（ＲＡＭ）６２に書込まれる。続いて、エラ
ー訂正されたデータはメモリ（ＲＡＭ）６２から読み出
され、出力回路６３に供給される。出力回路６３は再生
データ（ＤＡＴＡ）を出力し、その後訂正不可能なデー
タが存在するならば平均値補完及びミュート処理を行
う。

【００２０】次に、図３乃至図７を参照して誤り訂正回
路の構成及びその動作を説明する。図３は、誤り訂正回
路の詳細なブロック図、図４は、この誤り訂正回路に基
づく誤り訂正のアルゴリズムを示すフローチャート図、
図５は、図３の訂正回路に用いられるプログラムデコー
ダのブロック図、図６及び図７は、図３の誤り訂正の処
理アリゴリズムを示すタイミングチャート図である。各
動作に付した数字は、図４に示すステップ（１）〜ステ
ップ（８）を表わしている。ＥＦＭ復調回路６１で復調
された再生ＥＦＭ信号は、デジタル再生データとしてメ
モリ（ＲＡＭ）６２に書き込まれている。この書き込ま
れたデータは、誤りシンボルの有無を判断するためにシ
ンドローム計算回路７２に読み出されてから（１）、シ
ンドロームの計算が行われる（２）。この結果は、シン
ドロームレジスタ７３に格納されるとともに、判定回路
７４で誤りシンボルの有無が判定される（３）。誤り有
りの場合は、誤り有り信号７８が“Ｈ”、誤り無しの場
合は、誤り有り信号７８が“Ｌ”となり、プログラムデ
コーダ７７からＡＬＵ７５及び判定回路７４、ワーキン
グレジスタ７６、シンドロームレジスタ７３へ出力され
る処理命令７９ならびに処理クロック７１のオン／オフ
を制御するゲート回路７０に接続される。

【００２１】図３のシステム構成に示す様に誤り有り信
号７８が“Ｈ”の場合は、プログラムデコーダ７７から
ＡＬＵ７５及び判定回路７４、ワーキングレジスタ７
６、シンドロームレジスタ７３に対して処理命令７９並
びに処理クロック７１が出力されるが、この処理命令７
９の内容は、まず誤りシンボルの個数や位置を求めるた
めにシンドロームレジスタ７３の結果をＡＬＵ７５に入
力し、誤り方程式に基づいた計算を実行させる（４）。
さらにその計算結果をワーキングレジスタ７６に格納す
るとともに、誤りシンボルの個数及び位置を判定回路７
４によって判断させる（５）。さらに、前記シンドロー
ムレジスタ７３の結果とワーキングレジスタ７６にある
誤り方程式の結果並びに誤りシンボルの位置をＡＬＵ７
５に読み出し、誤りシンボルの訂正パターンを計算させ
（６）、ワーキングレジスタ７６に格納する。続いて、
この誤りシンボルの訂正パターンをＡＬＵ７５に読み出
し、誤りシンボルに加算して誤りデータの訂正を行い
（７）、この訂正結果をメモリ（ＲＡＭ）６２に書き込
む（８）。

【００２２】誤り有り信号７８が“Ｌ”の場合はプログ
ラムデコーダ７７からＡＬＵ７５、判定回路７４、ワー
キングレジスタ７６、シンドロームレジスタ７３に対し
て出力されるべき処理命令７９および処理クロック７１
は、ゲート回路７０によって“Ｌ”に固定されておりＡ
ＬＵ７５、判定回路７４、ワーキングレジスタ７６、シ
ンドロームレジスタ７３が完全に停止する。したがって
前述の様な誤りシンボルの個数・位置・誤りシンボル訂
正用パターンの計算（４）、（５）、（６）並びに誤り
シンボルの訂正（７）とメモリ（ＲＡＭ）６２への書き
込み動作（８）は行われない。つまり、図４に示すステ
ップ（３）において、エラーなしの場合は、ステップ
（４）〜ステップ（８）の処理は省略される。図５は、
プログラムデコーダ７７及びこれに付随したゲート回路
７０の詳細を示したブロック図である。プログラムデコ
ーダ７７は、ＲＯＭメモリを具備し、処理クロックがア
ドレスに入力され、誤り有り信号が入力される。そし
て、ＡＬＵへ入力されるＣ１訂正処理及びＣ２訂正処理
に関するＡＬＵ処理命令Ｃ１−Ａ乃至Ｃ１−Ｄ及びＣ２
−Ａ乃至Ｃ２−Ｄがゲート回路７０を介して出力され、
判定回路に入力されるＣ１訂正処理及びＣ２訂正処理に
関する判定回路処理命令Ｃ１−Ｅ乃至Ｃ１−Ｇ及びＣ２
−Ｅ乃至Ｃ２−Ｇがゲート回路７０を介して出力され
る。また、誤り訂正回路内の各回路へ処理クロックがゲ
ート回路を介して出力される。

【００２３】次に、プログラムデコーダ７７から出力さ
れる処理命令７９の内容に沿ってＡＬＵ７５などの関連
回路がどのように動作するか、その動作をアルゴリズム
の面から説明していく。前述のように誤り訂正回路７で
は１フレームを訂正処理の１サイクルとしており、１サ
イクルの中でＣ１訂正及びＣ２訂正が行われている。動
作アルゴリズムとしては図６に示した通り、まず３２シ
ンボルのデータがＲＡＭからＣ１訂正処理としてシンド
ローム計算回路に読み込まれシンドローム計算処理
（以下、処理１という）が行われ、その結果から判定回
路処理命令Ｃ１−（Ｅ）により誤りシンボルの有無の判
定処理（以下、処理２という）が行われる。この処理
２の結果、誤りシンボル“有り”と判断されれば、次に
誤りシンボルが何個発生したか、その数を求めるための
計算処理（以下、処理３という）がＡＬＵ処理命令Ｃ
１−ＡによってＡＬＵ７５で実行される。この処理３の
結果に基づいて判定回路７４で誤りがどのシンボルに発
生したか（誤りシンボルの位置）を求めるための計算方
式の選定処理（以下、処理４という）が判定回路処理
命令Ｃ１−Ｆによって行われる。続いて処理４で選定さ
れた計算式によってＡＬＵ処理命令Ｃ１−Ｂが出力さ
れ、ＡＬＵ７５で誤りシンボルの位置を求める計算処理
（以下、処理５という）が行われる。

【００２４】同様に判定回路７４で判定回路処理命令Ｃ
１−Ｇによって誤りシンボルの個数とその位置の最終判
断処理（以下、処理６という）が行われる。次に、誤
りシンボルの数と位置が判明すると誤りシンボルを訂正
するための誤り訂正用のパターンの計算処理（以下、
処理７という）がＡＬＵ処理命令Ｃ１−ＣによってＡＬ
Ｕ７５で実行される。続いてＡＬＵ処理命令Ｃ１−Ｄに
よって処理７の結果である誤り訂正用パターンが誤りシ
ンボルに加算されシンボルの訂正及びメモリ（ＲＡＭ）
への書き込み処理（以下、処理８という）が行われて
Ｃ１訂正動作が終了する。前に遡って処理２の結果が
“無し”の場合は、図７に示す様に、この誤りシンボル
“無し”の判定結果からそれに続く処理３〜処理８は実
行されないでＣ１訂正動作の終了となる。この動きは、
ゲート回路７０によりＡＬＵ７５や判定回路７４などの
関連回路にプログラムデコーダ７７の処理命令及びクロ
ックが供給されないため回路が停止していることによる
ものである。具体的にはゲート回路７０によってＡＬＵ
処理命令Ｃ１−Ａ〜Ｃ１−Ｄ及び判定回路処理命令Ｃ１
−Ｆ〜Ｃ１−Ｇならびに処理クロックＡで示したシンド
ローム回路、シンドロームレジスタ、判定回路へのクロ
ック及び処理クロックＢで示したＡＬＵ、ワーキングレ
ジスタのクロックの出力を禁止することで実現してい
る。

【００２５】以上が、Ｃ１訂正処理の動作であるが、続
くＣ２訂正処理でもＣ１誤り検出符号４シンボルを除い
た２８シンボルについて同様の処理が実行されて誤り訂
正の１サイクルが終了する。Ｃ２訂正処理は、図に示す
ように、処理（Ｃ２訂正処理の処理１に対応）から処
理（16）（Ｃ１訂正処理の処理８に対応）を１サイクル
とする。図８は、以上の実施の形態で示したものとは構
造の異なるプログラムデコーダのブロック図である。図
５のプログラムデコーダ７７はゲート回路７０を外部に
別体に配置されているが、この図のプログラムデコーダ
８０は、その内部に複数のＡＮＤ回路から構成したゲー
ト回路を内蔵している。その機能は、図５のものと同じ
である。図１に示すように、ディスク再生装置を構成す
るシステムは、ＰＬＬ回路と信号処理回路を有する半導
体基板（チップ）を含み、他の構成要素とシステムを構
築している。このシステムは、例えば、前記チップと、
ＲＦ回路とサーボ制御回路とを有するチップと、ＤＡＣ
とＬＰＦとを有するチップと、マイコンなどのシステム
コントローラからなるチップとから構成されている。

【００２６】ところで、従来誤り訂正のアルゴリズムで
は、Ｃ１誤り訂正で誤りシンボル２個、Ｃ２誤り訂正で
誤りシンボル４個まで訂正できる。この誤りシンボルの
個数を限定したアルゴリズムについて図９及至図１１を
参照しながら説明する。前述のように、ＥＦＭ復調され
たデジタルデータは、１フレーム中に３２シンボルのデ
ータとしてメモリ（ＲＡＭ）に書き込まれている。訂正
回路では、この１フレームを訂正処理の１サイクルとし
ており、１サイクルの中でＣ１誤り訂正およびＣ２誤り
訂正が行われている。図９は、Ｃ１誤り訂正のアルゴリ
ズム（１フレーム中の動き）のフローチャート図、図１
０及び図１１は、Ｃ２誤り訂正のアルゴリズム（１フレ
ーム中の動き）のフローチャート図である。Ｃ１誤り訂
正（図９）ではまず、３２シンボルのデータがＲＡＭか
ら読み出され、誤りデータの有無を判断するためのシン
ドローム計算が行われる。ここで誤りシンボルがなけれ
ば“誤りシンボル無し”と判断されるが、誤りシンボル
が検出された場合は、発生した誤りシンボルが１個なの
か、２個なのか、あるいは３個以上なのかといった誤り
シンボルの個数が計算される。誤りシンボルが３個以上
の場合は、Ｃ１訂正では“訂正不可能”と判断され、こ
のフレームにはポインタとよばれる信号がセットされ
る。誤りシンボルが１個の場合は、その誤りがどこに発
生したのかを求める位置計算が行われ、その結果“１個
の根（解）”が求まれば、その位置のシンボルに対する
誤り訂正のための訂正パターンが計算される。このパタ
ーンは誤りシンボルに加算されたのち、再度ＲＡＭに書
き込まれ、訂正処理の終了となる。誤りシンボルの位置
計算のとき“１個の根（解）”が求まらなかった場合
は、“訂正不可能”と判断され、前記のポインタがセッ
トされる。誤りシンボルが２個の場合も同様に、２個の
誤りシンボルの位置計算、訂正パターンの計算、訂正、
書き込み処理が行われている。

【００２７】Ｃ２誤り訂正（図１０及び図１１）では、
Ｃ１誤り訂正で使用済みのパリティ４シンボルが不必要
となるため２８シンボルのデータがＲＡＭから読み出さ
れる。Ｃ１誤り訂正と同様に誤りデータの有無を判断す
るためのシンドローム計算が行われ、誤りシンボルが検
出された場合は、発生した誤りシンボルが１個なのか、
２個なのか、あるいは３個以上なのかといった誤りシン
ボルの個数が計算される。誤りシンボルが３個以上の場
合は、Ｃ１誤り訂正のアルゴリズムでセットされたポイ
ンタ（Ｃ１ポインタ）の数をチェックする。ここでポイ
ンタが４個ならばそのＣ１ポインタの位置を誤りシンボ
ル４個の位置とみなし、誤りシンボル４個の訂正パター
ンの計算が行われ、誤りシンボルに加算される。加算さ
れた訂正シンボルは再度ＲＡＭに書き込まれて、訂正処
理の終了となる。Ｃ１ポインタが４個以上の場合は、
“訂正不可能”と判断し、ポインタのあるシンボルのみ
を補完して終了する。Ｃ１ポインタが３個の場合は、そ
のポインタの位置を誤りシンボル３個の位置と見なし、
チェックの為“３個の根（解）”を計算式に代入して検
算を行う。検算の結果が“ＯＫ”ならば、誤りシンボル
３個の訂正パターンを計算し、誤りシンボルに加算して
訂正を行い、再度ＲＡＭに書き込む。検算の結果が“Ｎ
Ｇ”ならばこのフレームは“訂正不可能”と判断し、こ
のフレームの全てのシンボルを補完する。Ｃ１ポインタ
の数が２個以下のときも同様に“訂正不可能”と判断さ
れ、このフレームの全てのシンボルが補完される。さ
て、前に戻って誤りシンボルの数が１個の場合は、その
シンボルの位置を計算し、その結果“１個の根（解）”
が求まったら、Ｃ１訂正アルゴリズムでセットされたポ
インタの位置と一致するかどうかがチェックされる。

【００２８】ここでポインタの位置と誤りシンボルの位
置と誤りシンボルの位置が一致した場合にのみ、誤りシ
ンボル１個の訂正パターンが計算され、誤りシンボルに
加算されて、再度ＲＡＭに書き込まれて、訂正処理の終
了となる。ポインタと一致しない場合は、“訂正不可
能”と判断し、このポインタの位置にあるシンボルを補
完する。誤りシンボル位置計算の結果で“１個の根
（解）”が求まらなかった場合、“訂正不可能”と判断
し、このフレームの全てのシンボルを補完する。誤りシ
ンボルが２個の場合は、誤りシンボルの位置を計算し、
“２個の根（解）”が求まった場合はＣ１ポインタの位
置と求めた誤りシンボルの位置が一致するかどうかチェ
ックする。この結果、位置が一致した場合は、さらにそ
の数が４個以下かどうかチェックする。これは誤りシン
ボル２個の場合は、Ｃ１ポインタの数が５個以上存在す
ると、誤りシンボルの位置とポインタの一致チェック処
理を間違えている可能性が高いためである。ポインタの
数が４個以下ならば、誤りシンボル２個の訂正パターン
が計算され、誤りシンボルに加算されて、再度ＲＡＭに
書き込まれる。Ｃ１ポインタの位置が５個以上、あるい
は誤りシンボル２個の位置がＣ１ポインタと一致しない
場合は、“訂正不可能”と判断し、ポインタの位置にあ
るシンボルを補完して終了する。誤りシンボルの位置計
算で“２個の根（解）”が求まらなかった場合は、３個
以上誤っている可能性もあるため、前述の３個以上の誤
りシンボルのチェック処理を行う。

【００２９】以上のアルゴリズムによれば、Ｃ１誤り訂
正では誤りシンボル２個、Ｃ２誤り訂正では４個まで訂
正できることが可能であるが、このアルゴリズムを実現
するために従来は図１９のような誤り訂正回路が用意さ
れていた。以下、図１９及び図１２乃至図１４を参照し
ながら従来技術と、その問題点について述べる。図１２
及び図１３は、従来のプログラムデコーダの全体タイミ
ングチャート図、図１４は、従来のプログラムデコーダ
の構成を示すブロック図である。このプログラムデコー
ダでは、Ｃ１誤り訂正は、誤りシンボル２個まで、Ｃ２
誤り訂正は、誤りシンボル４個まで訂正が可能である。

【００３０】まず図１９を使って誤り訂正のアルゴリズ
ムを従来からどのように実現しているか簡単に説明す
る。前に述べたようにＥＦＭ復調回路で復調された再生
ＥＦＭ信号は、デジタルデータとしてＲＡＭ６２に書き
込まれている。この書き込まれたデータはシンドローム
計算回路７２に読み出され、シンドローム計算が行われ
る。この結果はシンドロームレジスタ７３に格納される
とともに判定回路７４で誤りシンボルの有無が判定さ
れ、誤りシンボルが有る場合は誤り検出信号の“誤りシ
ンボルあり信号”８７がセットされる。続いてシンドロ
ームレジスタ７３の結果が論理演算ユニット（ＡＬＵ）
７５に入力され、誤りシンボルの個数を求めるための計
算が実行され、その結果、誤りシンボルの個数に対応し
た、誤りシンボルの位置を求めるための計算式の選択が
判定回路７４で実行される。ここで選択された計算式
は、ＡＬＵ７５において実行され、その結果、“求める
根（解）”があったか、あったならポインタとの条件は
どうかといったチェックが判定回路７４で行われてい
る。これによって誤りシンボルの個数と位置が確実にな
れば、誤りシンボルの位置をワーキングレジスタ７６に
格納する。このとき誤りシンボルが４個ある場合は、誤
り検出信号の“誤りシンボル４個あり信号”８５がセッ
トされることになる。さらに先ほどのシンドロームレジ
スタ７３の結果とワーキングレジスタ７６にある誤りシ
ンボルの位置から誤りデータの訂正パターンがＡＬＵ７
５によって計算され、これに基づいて誤りデータが訂正
される。これら一連の動作はプログラムデコーダ７７の
処理命令７９及び処理クロック７１によって制御されて
おり、訂正されていたデータにおいて、前記“誤りシン
ボルあり信号”８７がセットされていればＲＡＭ６２に
書き込まれ、セットされていなければ書き込まないとい
う制御が行われている。

【００３１】このプログラムデコーダ７７の処理命令７
９は図１２及び図１３の全体タイミングチャート図に示
されており、以下、この動きについて説明する。ＥＦＭ
復調されたデジタルデータは、１フレーム中に３２シン
ボルのデータとしてＲＡＭに書き込まれているが、訂正
回路ではこの１フレームを訂正処理の１サイクルとして
おり、１サイクルの中でＣ１誤り訂正及びＣ２誤り訂正
が行なわれている。まず、ＲＡＭに書き込まれた３２シ
ンボルのデータは、Ｃ１誤り訂正処理としてシンドロー
ム計算回路に読み込まれ、シンドローム計算処理（以
下、処理１という）が行われた後、その結果から判定回
路で誤りシンボルの有無の判定処理（以下、処理２と
いう）が行われる。このとき、誤りシンボルが検出され
れば、“誤りシンボルあり信号”８７がセットされる。
つぎに誤りシンボルが何個発生したか、その数を求める
ための計算処理（以下、処理３という）がＡＬＵにお
いて実行され、その結果、誤りシンボル数に対応した、
誤りシンボルの位置を求めるための計算式を選択すると
いった判定処理（以下、処理４という）が行われる。
続いて、ここで選定された計算式によってＡＬＵで２個
までの誤りシンボルの位置を求める計算処理（以下、
処理５という）が行われ、同様に判定回路で前記処理５
の“根”の判定処理（以下、処理６という）が行われ
る。誤りシンボルの数と位置が判明すると、誤りシンボ
ルの個数にしたがって、シンボルを訂正するための誤り
訂正用のパターンの計算処理（以下、処理７という）
がＡＬＵで実行される。ここで前記処理２の結果におい
て“誤りシンボルあり”信号８７がセットされ、かつ、
２個までの誤りシンボルならば、処理７の結果である誤
り訂正用パターンが誤りシンボルに加算され、シンボル
の訂正及びＲＡＭへの書き込み処理（以下、処理８と
いう）が行われる。もし“誤りシンボルあり”信号８７
がセットされていなければ、処理８は実行されない。以
上が、Ｃ１誤り訂正の全動作であるが、Ｃ１誤り訂正で
は誤りシンボルは２個までの訂正が可能となっている。
Ｃ１誤り訂正では、誤りシンボルが２個以上あった場合
は、ポインタと呼ばれるＣ２訂正用の信号がセットされ
る。また、全動作が完了すると、“誤りシンボルあり”
信号８７はクリアされる。

【００３２】つづいてＣ２誤り訂正処理では、Ｃ１誤り
検出符号４シンボルを除いた２８シンボルについて、４
個までの訂正処理が行われる。ＲＡＭに書込まれた２８
シンボルのデータは、シンドローム計算回路に読み込ま
れ、シンドローム計算処理（以下、処理９という）が
行われた後、その結果から判定回路で誤りシンボルの有
無の判定処理（10）（以下、処理１０という）が行われ
る。このとき、誤りシンボルが検出されれば“誤りシン
ボルあり”信号８７がセットされる。つぎに誤りシンボ
ルが何個発生したのか、その数を求めるための計算処理
（11）（図では丸数字になっている、以下同じ）（以
下、処理１１という）がＡＬＵで実行される。その結
果、発生した誤りシンボルが３個以上ならポインタとの
条件チェックを行なうための、また、２個までの誤りシ
ンボルならそれに対応した誤りシンボルの位置を求める
ための計算式を選択する判断処理（12）（以下、処理１
２という）が行われる。続いてここで選定された計算式
によってＡＬＵにおいて２個までの誤りシンボルの位置
を求める計算処理（13）（以下、処理１３という）が行
われ、その後、判定回路で前記処理１３の“根”の判定
処理（14）（以下、処理１４という）が行われる。Ｃ２
誤り訂正処理では、このあとにＣ１誤り訂正でセットさ
れたポインタとの一致やポインタの数をチェックするた
めの判定処理（15）（以下、処理１５という）が行われ
ているが、このとき、誤りシンボルが４個の場合は誤り
シンボル４個あり信号８５がセットされる。誤りシンボ
ルの数と位置が判明すると、２個までの誤りシンボルを
訂正するための誤り訂正用のパターンの計算処理（16）
（以下、処理１６という）がＡＬＵで実行され、さら
に、誤りシンボルが３個の場合は、誤りシンボルの位置
の検算処理（17）（以下、処理１７という）が行われて
いる。続く判断処理（18）（以下、処理１８という）で
はこの検算結果がＯＫかどうかをチェックしており、Ｏ
Ｋならば３個の誤りシンボルを訂正するための訂正パタ
ーンの計算処理（19）（以下、処理１９という）がＡＬ
Ｕで行われるが、このとき誤りシンボルが２個までなら
ば処理１９の結果は無効となり、処理１６の結果が有効
となる。

【００３３】誤りシンボルが４個の場合は、前述の“誤
りシンボル４個あり”信号８５によって処理１７〜処理
１９は行われず、誤りシンボル４個の訂正用パターンの
計算処理（20）（以下、処理２０という）が行われる。
ここまでで、４個までの誤りシンボルの個数と位置、な
らびに訂正用パターンが判明しており、処理１０の結果
に戻って、“誤りシンボルあり”の場合は誤りシンボル
の個数にしたがって、処理１６、１９、２０の結果であ
る誤り訂正用パターンが誤りシンボルに加算され、シン
ボルの訂正及びＲＡＭへの書き込み処理（21）（以下、
処理２１という）が行われる。もし処理１０の結果が
“なし”の場合は、処理８は実行されない。以上がＣ２
誤り訂正の全動作であり、全動作が完了すると、“誤り
シンボルあり”信号８７及び“誤りシンボル４個あり”
信号８５はクリアされる。このプログラムデコーダの各
処理は、図１２及び図１３に示したＣ１−Ａ〜Ｇ、Ｃ２
−Ａ〜Ｌのタイミングで出力されるが、これを実現する
ための一例として図１４のような回路が準備されてい
る。ここに示したプログラムデコーダ７７は、クロック
がアドレスとして入力されるＲＯＭと、複数個のゲート
から構成されており、このプログラムデコーダ７７の出
力Ｃ１−Ａ〜Ｇ、Ｃ２−Ａ〜Ｌ、ならびに処理クロック
７１が各回路へ供給されている。図１４からもわかると
おり“誤りシンボルあり”信号８７がセットされていな
ければＡＬＵ処理命令Ｃ１−Ｄ、Ｃ２−Ｇは出力され
ず、訂正されたシンボルはＲＡＭへ書き込まれない。ま
た、“誤りシンボル４個あり”信号がセットされていれ
ばＡＬＵ処理命令Ｃ２−Ｆが出力されるし、セットされ
ていなければＣ２−Ｄ、Ｅ、Ｌが出力される。

【００３４】以上の様に従来技術の誤り訂正回路では、
その回路構成を簡単にするために、例えば、判定処理２
の結果が“誤りシンボルなし”、つまり、回路構成でい
うと“誤りシンボルあり”信号がセットされていない状
態であっても処理３〜７までの動作は行われていること
になる。従来このような訂正回路では問題にはならなか
ったが、最近のようにＣＤプレーヤ応用製品として台頭
してきたＣＤ−ＲＯＭなど動作スピードの高速化を要求
されるシステムにおいては余分な処理は即消費電流の増
加と発熱につながることになる。また、従来のＣＤプレ
ーヤ装置では、誤り訂正回路においてその回路構成を簡
単にするために、誤りシンボルが検出されなかった場合
でも誤りシンボルを求めるための計算処理を実行する処
理命令およびクロックがプログラムデコーダからＡＬＵ
などの関連回路に出力されておりＣＤ−ＲＯＭなど動作
スピードの高速化を要求されるシステムにおいては消費
電流と発熱を増加させるといった問題を有している。以
上のような問題を解決するためこの発明の実施の形態で
は、誤り訂正回路において、誤りデータの検出結果であ
る誤りシンボルの個数によって、その個数の訂正処理に
必要な処理以外は実行しないように、プログラムデコー
ダからＡＬＵや判定回路などの関連回路に処理命令およ
びクロックを供給しないようなゲート回路を備えている
ことを特徴としている。

【００３５】以下、図１５乃至図１８を参照して第２の
発明の実施の形態を説明する。全体システム及びＣ１誤
り訂正とＣ２誤り訂正のアルゴリズムについては図９及
至図１１に示す通りである。ＥＦＭ復調回路で復調され
た再生ＥＦＭ信号は、デジタルデータとしてＲＡＭ６２
に書き込まれている。この書き込まれたデータは、シン
ドローム計算回路７２に読み出されてシンドロームの計
算が行われる。この計算結果は、シンドロームレジスタ
７３に格納されるとともに、判定回路７４で誤りシンボ
ルの有無が判定される。誤りシンボルがない場合は、誤
り検出信号（８１〜８６）の“誤りシンボルなし信号”
８１がセットされる。続いてシンドロームレジスタ７３
に格納された前記計算結果がＡＬＵ７５に入力され、そ
して、誤りシンボルの個数を求める計算が実行される。
その結果、誤りシンボルの個数に対応した誤りシンボル
の位置を求めるための計算式の選択が判定回路７４で実
行される。ここで選択された計算式は、ＡＬＵ７５にお
いて実行され、その結果、“求める根（解）”があった
か、あったならポインタとの条件はどうかといったチェ
ックが判定回路７４で行われる。これによって誤りシン
ボルの個数と位置が確実になれば、誤りシンボルの位置
をワーキングレジスタ７６に格納する。このとき誤りシ
ンボルの個数に対応して、以下の誤り検出信号がセット
される。まず、誤りシンボルが１個ある場合は、“誤り
シンボル１個あり信号”８２がセットされ、２個ある場
合は、“誤りシンボル２個あり信号”８３がセットさ
れ、３個ある場合は、“誤りシンボル３個あり信号”８
４がセットされ、４個ある場合は、“誤りシンボル４個
あり信号”８５がセットされ、誤りシンボルが訂正不能
の場合は、“誤りシンボル訂正不能信号”８６がセット
されることになる。さらに、前述したシンドロームレジ
スタ７３の結果とワーキングレジスタ７６にある誤りシ
ンボルの位置から誤りデータの訂正パターンがＡＬＵ７
５によって計算されて、誤りデータが訂正される。

【００３６】これまで述べた一連の動作は、ゲート回路
１１によって制御されるプログラムデコーダ７７の処理
命令７９及び処理クロック７１の出力に基づいており、
前記誤り検出信号８１〜８６の状態によって必要最低限
の動作しかしないようになっている。前述の構成におい
て、ゲート回路１１によって制御されるプログラムデコ
ーダ７７の処理命令７９及び処理クロック７１の内容に
従い、ＡＬＵ５など関連回路がどの様に動作するか、そ
の動きを図１６及び図１７の全体タイミングチャート、
図１８に示したゲート回路１１を有するプログラムデコ
ーダ７７の構成を使って詳細に説明する。ＥＦＭ復調さ
れたデジタルデータは、１フレーム中に３２シンボルの
データとしてＲＡＭに書き込まれるが、訂正回路では、
この１フレームを訂正処理の１サイクルとしており、こ
の１サイクルの中でＣ１誤り訂正及びＣ２誤り訂正が行
われる。

【００３７】まず、ＲＡＭ６２に書き込まれた３２シン
ボルのデータは、Ｃ１誤り訂正処理としてシンドローム
計算回路７２に読み込まれ、シンドローム計算処理
（以下、処理１という）が行われたのち、その結果から
判定回路７４で誤りシンボルの有無の判定処理（以
下、処理２という）が行われる。このとき、誤りシンボ
ルが検出されなければ、“誤りシンボルなし信号”８１
がセットされ、これ以降の処理は行われない。誤りシン
ボルが検出されると、誤りシンボルが何個発生したか、
その数を求めるための計算処理（以下、処理３とい
う）がＡＬＵ７５において実行され、その結果、判定処
理（以下、処理４という）によって誤りシンボルが３
個以上と判断されると訂正不可能ということで、“誤り
シンボル訂正不能信号”８６とポインタがセットされ、
これ以降の処理は行われない。もし、処理４で２個まで
の誤りシンボルであると判断された場合は、それに対応
した誤りシンボルの位置を求めるための計算式が選択さ
れる。続いて、選択された計算式によってＡＬＵ７５で
２個までの誤りシンボルの位置を求める計算処理（以
下、処理５という）が行われ、同様に判定回路７４で処
理５の“根”の判定処理（以下、処理６）が行われ
る。ここで、“根”が見つかると、誤りシンボルの個数
に対応した“誤りシンボル１個あり”信号８２及び“誤
りシンボル２個あり”信号８３がセットされる。もし
“根”が見つからなければ、訂正不可能と見なして、前
記誤りシンボル訂正不能信号８６がセットされ、これ以
降の処理は行われない。さて、“根”が見つかって、誤
りシンボルの数と位置が判明すると、誤りシンボルの個
数に従って、シンボルを訂正するための誤り訂正用パタ
ーンの計算処理（以下、処理７という）がＡＬＵ７５
で実行された後、ＡＬＵ７５での処理（以下、処理８
という）により誤りシンボルへの加算と、その結果のＲ
ＡＭ６２への書き込み処理が行われる。以上がこの発明
の実施の形態のＣ１誤り訂正のすべてである。Ｃ１誤り
訂正の動作が完了すると、誤り検出結果の信号８１、８
２、８３、８６はクリアされる。

【００３８】続いてＣ２誤り訂正処理では、Ｃ１誤り検
出符号４シンボルを除いた２８シンボルについて４個ま
での訂正処理が行われる。ＲＡＭ６２に書き込まれた２
８シンボルのデータは、シンドローム計算回路７２に読
み込まれ、シンドローム計算処理（以下、処理９とい
う）が行われたのち、その結果から判定回路７４で誤り
シンボルの有無の判定処理（10）（以下、処理１０とい
う）が行われる。このとき、誤りシンボルが検出されな
ければ“誤りシンボルなし信号”８１がセットされ、こ
れ以降の処理は行われない。誤りシンボルが検出される
と、誤りシンボルが何個発生したか、その数を求めるた
めの計算処理（11）（以下、処理１１という）がＡＬＵ
７５において実行される。その結果、発生した誤りシン
ボルが３個以上ならば、ポインタとの条件チェックを行
なうための、また、２個までの誤りシンボルならば、そ
れに対応した誤りシンボルの位置を求めるための計算式
を選択するといった判断処理（12）（以下、処理１２）
が行われる。ここで誤りシンボルが２個までならば、選
定された計算式によってＡＬＵ７５で誤りシンボルの位
置を求める計算処理（13）（以下、処理１３）が行われ
る。その後、判定回路７４で処理１３の“根”の判定処
理（14）（以下、処理１４という）が行われる。このと
き、誤りシンボル１個で“１個の根（解）”見つからな
かった場合は、訂正不能と見なして誤りシンボル訂正不
能信号８６がセットされ、これ以降の処理は行われな
い。

【００３９】誤りシンボル２個の場合は、“２個の根
（解）”見つからないと、３個もしくは４個の誤りであ
る可能性があるため、後述する３個／４個のチェック処
理を行う。処理１４で、“根”が見つかると、Ｃ２誤り
訂正処理では、この後にＣ１誤り訂正でセットされたポ
インタとの一致やポインタの数をチェックするための判
定処理（15）（以下、処理１５）が行われるが、このと
きポインタの位置と一致しなかったり、ポインタの数が
合わなかったりすると、訂正不能とみなして誤りシンボ
ル訂正不能信号８６がセットされ、これ以降の処理は行
われない。さて、処理１２で誤りシンボルが３個以上、
あるいは処理１４で誤りシンボル３個又は４個の可能性
があると判断された場合は、処理１５ではポインタの数
がチェックされる。まず、ポインタの数が２個以内なら
ば“根”の数と一致しないため、訂正不能とみなし“誤
りシンボル訂正不能”信号８６がセットされ、これ以降
の処理は行われない。３個の場合は、そのポインタの位
置が誤りシンボル３個の位置である可能性が高いため、
ここで“誤りシンボル３個あり”信号８４をセットして
おく。ポインタの数が４個の場合は、そのポインタの位
置が誤りシンボル４個の位置と見なし、“誤りシンボル
４個あり”信号８５をセットする。もし、以上のどれに
もあてはまらなかった場合は、訂正不可能と判断し、
“誤りシンボル訂正不能”信号８６がセットされ、これ
以降の処理は行われない。この発明の実施の形態では、
これ以降の処理は“誤りシンボルｎ個あり”信号８２〜
８５によって制御される。もし誤りシンボルが２個以内
であれば、その個数に対応した誤りシンボルの、訂正パ
ターンが処理（16）（以下、処理１６という）によって
計算され、処理（17）〜処理（20）は実行されない。

【００４０】誤りシンボルが３個の場合は、処理１６お
よび処理２０は行われず、ポインタの位置が誤りシンボ
ル３個の位置である可能性が高いと考え、検算処理（1
7）（以下、処理１７という）が行われる。この検算結
果は判定処理（18）（以下、処理１８という）において
ＯＫかどうかチェックされ、ＯＫならば３個の誤りシン
ボルの訂正用パターンが処理（19）（以下、処理１９と
いう）において計算される。もし、検算結果がＮＧなら
ば、“誤りシンボル３個あり”信号がクリアされるとと
もに、シンボルの訂正は不可能であると判断され、“誤
りシンボル訂正不能”信号８６がセットされて、これ以
降の処理が中止される。誤りシンボルが４個の場合はポ
インタの位置を誤りシンボルの位置と見なして、訂正用
パターンの計算処理（20）（以下、処理２０という）が
実行される。このとき、処理１６〜１９は行われない。
ここまでにおいて全ての条件が満足されていれば、誤り
シンボルの個数に対応した、誤りシンボルへの訂正パタ
ーンの加算と、ＲＡＭへの書き込み処理（21）（以下、
処理２１という）が実行される。以上がこの発明の実施
の形態のＣ２誤り訂正の全動作であり、動作が完了する
と、誤りシンボル検出信号８１〜８６はクリアされる。

【００４１】以上のようなプログラムデーダの各処理
は、図１６及び図１７に示したＣ１−Ａ〜Ｇ、Ｃ２−Ａ
〜Ｌのタイミングで出力されているが、これを実現する
ための一例として図１８のような回路が準備されてい
る。ここに示した回路は、クロックがアドレスとして入
力されるＲＯＭと、複数個のゲートを持つプログラムデ
コーダ７７と、その出力を制御し、プログラムレコーダ
７７に含まれるゲート回路１１によって構成されてい
る。図１５に示すＡＬＵ７５や判定回路７４には、この
回路の出力Ｃ１−Ａ〜Ｇ、Ｃ２−Ａ〜Ｌならびに、それ
に対応した処理クロックが供給されており、前に述べた
ような誤り訂正処理を行わせている。図１８からもわか
るとおり、“誤りシンボルなし”信号８１と“誤りシン
ボルｎ個”あり信号８２〜８５ならびに“誤りシンボル
訂正不能”信号８６によって処理命令及び処理クロック
がＡＬＵ７５や判定回路７４に必要最低限にしか供給さ
れないことがわかる。

【００４２】以上、図１８のプログラムデコーダは、ゲ
ート回路１１を内蔵しているが、本発明では、プログラ
ムデコーダにゲート回路を内蔵させないでプログラムデ
コーダとゲート回路とをそれぞれ別体とする構成の訂正
回路を用いても良い。従来技術に、ＣＤ−ＲＯＭのエラ
ー訂正回路とオーディオの訂正回路を共通化し、シンド
ローム監視手段によりエラー無しと判断された場合は、
オーディオもしくはＣＤ−ＲＯＭのデータについて訂正
処理を行わず、また、オーディオデータの訂正要求とＣ
Ｄ−ＲＯＭのデータの訂正要求とが衝突したときにはオ
ーディオデータの訂正を優先させるというディスク再生
装置がある（特開平６−１２７９１号公報）。これは、
装置の小型化と訂正処理の高速化を実現させることを目
的にしているがどのようにして訂正処理を行わないのか
という具体的な回路構成については何ら記載されていな
い。

【００４３】本発明のディスク再生装置は、訂正回路に
処理命令及び処理クロックの出力をオンオフするゲート
回路を備えている、またエラーの個数によって訂正処理
を必要最低限に抑えているのに対して、前記公知例のデ
ィスク再生装置では従来と同様に一連の訂正演算を予め
行っており、訂正に必要な要素を全て準備した上で最後
に個数判断により訂正処理を行うという構成であるの
で、本発明とは構成が異なり、このために１個エラーが
多く発生するようなディスク再生装置を含めた伝送経路
では無駄な動作を多く行うことになる。

【００４４】

【発明の効果】以上、本発明のディスク再生装置は、誤
り訂正回路において誤りデータが検出されなかった場合
にはそれ以降の誤りデータの個数・位置並びに誤り訂正
用パターンなどを求める計算処理を実行しないようにＡ
ＬＵなどの関連回路が停止しており、また、誤り訂正回
路において誤りシンボルの個数に対応した誤り検出効果
が出力され、その信号に基づいてそれ以降の処理を行う
か否かという制御がなされるので誤りのシンボルの個数
によって必要とされる処理時以外はＡＬＵなどの関連回
路が停止しており、その結果ＣＤ−ＲＯＭなど高速動作
（例えば、４倍速など）を行うシステムにおいて消費電
流の増加及び発熱を必要最低限に抑えることが可能とな
る。

【図面の簡単な説明】

【図１】本発明のディスク再生装置のブロック図。

【図２】図１に用いる信号処理回路のブロック図。

【図３】第１の発明の実施の形態に用いる誤り訂正回路
のブロック図。

【図４】本発明の訂正アルゴリズムを説明するフローチ
ャート図。

【図５】図３に用いるプログラムデコーダ及びゲート回
路のブロック図。

【図６】第１の発明の実施の形態のプログラムデコーダ
の動作アルゴリズムタイミングチャート図。

【図７】第１の発明の実施の形態のプログラムデコーダ
の動作アルゴリズムタイミングチャート図。

【図８】図３に用いるプログラムデコーダのブロック
図。

【図９】Ｃ１誤り訂正のアルゴリズムを示すフローチャ
ート図。

【図１０】Ｃ２誤り訂正のアルゴリズムを示すフローチ
ャート図。

【図１１】Ｃ２誤り訂正のアルゴリズムを示すフローチ
ャート図。

【図１２】従来のプログラムデコーダの全体タイミング
チャート図。

【図１３】従来のプログラムデコーダの全体タイミング
チャート図。

【図１４】従来のプログラムデコーダのブロック図。

【図１５】第２の発明の実施の形態に用いる誤り訂正回
路のブロック図。

【図１６】第２の発明の実施の形態のプログラムデコー
ダの動作アルゴリズムタイミングチャート図。

【図１７】第２の発明の実施の形態のプログラムデコー
ダの動作アルゴリズムタイミングチャート図。

【図１８】図１５に用いるプログラムデコーダのブロッ
ク図。

【図１９】従来のディスク再生装置に用いる誤り訂正回
路のブロック図。

【図２０】従来のディスク再生装置の訂正アルゴリズム
を説明するフローチャート図。

【図２１】従来のディスク再生装置のプログラムデコー
ダ及びゲート回路のブロック図。

【図２２】従来のプログラムデコーダの動作アルゴリズ
ムタイミングチャート図。

【図２３】従来のプログラムデコーダの動作アルゴリズ
ムタイミングチャート図。

【符号の説明】

１・・・ディスク、 ２・・・ディスクモータ、３・
・・ピックアップ（ＰＵ）、 ４・・・ＲＦ回路、５
・・・ＰＬＬ回路、 ６・・・信号処理回路、７・・
・誤り訂正回路、 ８・・・ＤＡＣ、 ９・・・Ｌ
ＰＦ、１０・・・サーボ制御回路、 １１、７０・・
・ゲート回路、６１・・・ＥＦＭ復調回路、 ６２・
・・メモリ（ＲＡＭ）、６３・・・出力回路、 ７１
・・・処理クロック、７２・・・シンドローム計算回
路、 ７３・・・シンドロームレジスタ、７４・・・
判定回路、 ７５・・・論理演算ユニット（ＡＬ
Ｕ）、７６・・・ワーキングレジスタ、 ７７、８０
・・・プログラムデコーダ、７８、８７・・・誤りシン
ボル有り信号、 ７９・・・処理命令、８１・・・誤
りシンボルなし信号、８２・・・誤りシンボル１個あり
信号、８３・・・誤りシンボル２個あり信号、８４…誤
りシンボル３個あり信号、８５・・・誤りシンボル４個
あり信号、８６…誤りシンボル訂正不能信号。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ディスクから情報データを読み取り、再
   生データを生成する手段と、 前記再生データを格納するメモリ手段と、 前記再生データのエラー訂正処理を行う訂正処理手段と
   を備え、 前記訂正処理手段は、前記メモリ手段から読み出した前
   記再生データに誤ったデータが存在するかどうか判断す
   るシンドローム計算手段と、このシンドローム計算手段
   による計算結果を格納するシンドロームレジスタと、前
   記計算結果から前記誤りデータの個数、位置及び訂正用
   パターンを計算して前記誤りデータを訂正し、この訂正
   結果を前記メモリ手段に書き込む論理演算ユニットと、
   前記論理演算ユニットの前記訂正結果を格納しておくワ
   ーキングレジスタ手段と、前記シンドローム計算手段の
   前記計算結果並びに前記論理演算ユニットの前記訂正結
   果から誤りデータの有無、個数、位置を判断する判定手
   段と、これら手段に必要な処理命令及びクロックを供給
   するプログラムデコーダ及び前記誤りデータの有無によ
   り前記プログラムデコーダから出力される前記処理命令
   及び前記クロックの出力をオンオフ制御するゲート手段
   とを有していることを特徴とするディスク再生装置。
2. 【請求項２】 ディスクから情報データを読み取り、再
   生データを生成する手段と、 前記再生データを格納するメモリ手段と、 前記再生データのエラー訂正処理を行う訂正処理手段と
   を備え、 前記訂正処理手段は、前記メモリ手段から読み出した前
   記再生データに誤ったデータが存在するかどうか判断す
   るシンドローム計算手段と、このシンドローム計算手段
   による計算結果を格納するシンドロームレジスタと、前
   記計算結果から前記誤りデータの個数、位置及び訂正用
   パターンを計算して前記誤りデータを訂正し、この訂正
   結果を前記メモリ手段に書き込む論理演算ユニットと、
   前記論理演算ユニットの前記訂正結果を格納しておくワ
   ーキングレジスタ手段と、前記シンドローム計算手段の
   前記計算結果並びに前記論理演算ユニットの前記訂正結
   果から誤りデータの有無、個数、位置を判断する判定手
   段と、これら手段に必要な処理命令及びクロックを供給
   し、前記誤りデータの有無により前記プログラムデコー
   ダから出力される前記処理命令及び前記クロックの出力
   をオンオフ制御するゲート手段を備えたプログラムデコ
   ーダとを有していることを特徴とするディスク再生装
   置。
3. 【請求項３】 ディスクから情報データを読み取り、再
   生データを生成する手段と、 前記再生データを格納するメモリ手段と、 前記再生データのエラー訂正処理を行う訂正処理手段と
   を備え、 前記訂正処理手段は、前記メモリ手段から読み出した前
   記再生データに誤ったデータが存在するかどうか判断す
   るシンドローム計算手段と、このシンドローム計算手段
   による計算結果を格納するシンドロームレジスタと、前
   記計算結果から前記誤りデータの個数、位置及び訂正用
   パターンを計算して前記誤りデータを訂正し、この訂正
   結果を前記メモリ手段に書き込む論理演算ユニットと、
   前記論理演算ユニットの前記訂正結果を格納しておくワ
   ーキングレジスタ手段と、前記シンドローム計算手段の
   前記計算結果並びに前記論理演算ユニットの前記訂正結
   果から誤りデータの有無、個数、位置を判断する判定手
   段と、これらの回路に必要な処理命令およびクロックを
   供給し、誤りデータの検出結果である誤りシンボルの個
   数によってこれら論理演算ユニットなどの関連回路に出
   力される処理命令及びクロックの出力をオンオフ制御す
   るゲート回路を備えたプログラムデコーダとを有してい
   ることを特徴とするデイスク再生装置。
4. 【請求項４】 ディスクから情報データを読み取り、再
   生データを生成する手段と、 前記再生データを格納するメモリ手段と、 前記再生データのエラー訂正処理を行う訂正処理手段と
   を備え、 前記訂正処理手段は、前記メモリ手段から読み出した前
   記再生データに誤ったデータが存在するかどうか判断す
   るシンドローム計算手段と、このシンドローム計算手段
   による計算結果を格納するシンドロームレジスタと、前
   記計算結果から前記誤りデータの個数、位置及び訂正用
   パターンを計算して前記誤りデータを訂正し、この訂正
   結果を前記メモリ手段に書き込む論理演算ユニットと、
   前記論理演算ユニットの前記訂正結果を格納しておくワ
   ーキングレジスタ手段と、前記シンドローム計算手段の
   前記計算結果並びに前記論理演算ユニットの前記訂正結
   果から誤りデータの有無、個数、位置を判断する判定手
   段と、これらの回路に必要な処理命令およびクロックを
   供給するプログラムデコーダと、誤りデータの検出結果
   である誤りシンボルの個数によってこれら論理演算ユニ
   ットなどの関連回路に出力される処理命令及びクロック
   の出力をオンオフ制御するゲート回路とを有しているこ
   とを特徴とするデイスク再生装置。
5. 【請求項５】 請求項１乃至請求項４のいづれかに記載
   のディスク再生装置において、前記シンドローム計算手
   段の結果、前記判定回路によって誤りデータが無いと判
   断された場合は、それ以後の訂正処理を止めることを特
   徴とするデータ再生方法。
6. 【請求項６】 ディスクから読み取られた情報データを
   ２値化して得られるデータ信号に同期した再生クロック
   を生成するクロック生成回路と、 前記データ信号を復調し、再生データを生成するデータ
   信号復調回路と、 前記再生データのエラー訂正処理を行う訂正処理回路と
   を備え、 前記訂正処理回路は、メモリ手段から読み出した前記再
   生データに誤ったデータが存在するかどうか判断するシ
   ンドローム計算回路と、このシンドローム計算回路によ
   る計算結果を格納するシンドロームレジスタと、前記計
   算結果から前記誤りデータの個数、位置及び訂正用パタ
   ーンを計算して前記誤りデータを訂正しこの訂正結果を
   前記メモリ手段に書き込む論理演算ユニットと、前記論
   理演算ユニットの前記訂正結果を格納しておくワーキン
   グレジスタと、前記シンドローム計算回路の前記計算結
   果並びに前記論理演算ユニットの前記訂正結果から誤り
   データの有無、個数、位置を判断する判定回路と、これ
   ら回路に必要な処理命令及びクロックを供給するプログ
   ラムデコーダ及び前記誤りデータの有無により前記プロ
   グラムデコーダから出力される前記処理命令及び前記ク
   ロックの出力をオンオフ制御するゲート回路とを有して
   いることを特徴とする信号処理回路。
7. 【請求項７】 ディスクから読み取られた情報データを
   ２値化して得られるデータ信号に同期した再生クロック
   を生成するクロック生成回路と、 前記データ信号を復調し、再生データを生成するデータ
   信号復調回路と、 前記再生データのエラー訂正処理を行う訂正処理回路と
   を備え、 前記訂正処理回路は、メモリ手段から読み出した前記再
   生データに誤ったデータが存在するかどうか判断するシ
   ンドローム計算回路と、このシンドローム計算回路によ
   る計算結果を格納するシンドロームレジスタと、前記計
   算結果から前記誤りデータの個数、位置及び訂正用パタ
   ーンを計算して前記誤りデータを訂正しこの訂正結果を
   前記メモリ手段に書き込む論理演算ユニットと、前記論
   理演算ユニットの前記訂正結果を格納しておくワーキン
   グレジスタと、前記シンドローム計算回路の前記計算結
   果並びに前記論理演算ユニットの前記訂正結果から誤り
   データの有無、個数、位置を判断する判定回路と、これ
   ら回路に必要な処理命令及びクロックを供給し、かつ、
   前記誤りデータの有無により前記プログラムデコーダか
   ら出力される前記処理命令及び前記クロックの出力をオ
   ンオフ制御するゲート回路を備えたプログラムデコーダ
   とを有していることを特徴とする信号処理回路。