JPH0973934A - コネクタ - Google Patents
コネクタInfo
- Publication number
- JPH0973934A JPH0973934A JP7278468A JP27846895A JPH0973934A JP H0973934 A JPH0973934 A JP H0973934A JP 7278468 A JP7278468 A JP 7278468A JP 27846895 A JP27846895 A JP 27846895A JP H0973934 A JPH0973934 A JP H0973934A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- connector
- insulating film
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 19
- 238000000034 method Methods 0.000 description 20
- 239000010931 gold Substances 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000007747 plating Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩチップ等のデバイスと基板等との間を
効果的に接続するコネクタを提供すること。 【解決手段】 コネクタ１０は絶縁性フィルム１、金属
被覆膜３、金属端子４及び弾性部５を有する。金属被覆
膜３は絶縁性フィルム１に形成される貫通孔２の内面か
ら両面側にまわり込むよう配置される。金属端子４は柱
状に形成され、環状に形成された樹脂製の弾性部５がこ
れを包囲するよう配置される。弾性部５は接続時に応力
を緩和するよう機能する。
効果的に接続するコネクタを提供すること。 【解決手段】 コネクタ１０は絶縁性フィルム１、金属
被覆膜３、金属端子４及び弾性部５を有する。金属被覆
膜３は絶縁性フィルム１に形成される貫通孔２の内面か
ら両面側にまわり込むよう配置される。金属端子４は柱
状に形成され、環状に形成された樹脂製の弾性部５がこ
れを包囲するよう配置される。弾性部５は接続時に応力
を緩和するよう機能する。
Description
【０００１】
【発明の属する技術分野】本発明はＬＳＩチップをマル
チチップモジュール基板等の基板等に接続する場合など
に用いられるコネクタに関するものである。
チチップモジュール基板等の基板等に接続する場合など
に用いられるコネクタに関するものである。
【０００２】
【従来の技術】近年、半導体集積回路等の高集積化、高
速化に対応する実装技術として様々な表面実装技術が開
発されている。その中でマルチチップモジュール基板等
にＬＳＩチップを直接接続するフリップ・チップ接続技
術が注目を浴びている。この接続方法としてはＬＳＩチ
ップの電極パッド上に金属材料でバンプと呼ばれる突起
電極を形成し、このバンプを基板の電極パッドに接続す
る方法や異方導電性樹脂を介して接続する方法などが検
討されている。
速化に対応する実装技術として様々な表面実装技術が開
発されている。その中でマルチチップモジュール基板等
にＬＳＩチップを直接接続するフリップ・チップ接続技
術が注目を浴びている。この接続方法としてはＬＳＩチ
ップの電極パッド上に金属材料でバンプと呼ばれる突起
電極を形成し、このバンプを基板の電極パッドに接続す
る方法や異方導電性樹脂を介して接続する方法などが検
討されている。
【０００３】従来のこの種の電気的相互接続の例として
ＬＳＩチップの電極パッド上に形成されたバンプによる
接続或いは異方性導電膜による接続が挙げられる。前者
の例で金属バンプはＰｂ（鉛）Ｓｎ（スズ）合金等の半
田やＡｕ（金）等の金属で形成される。金属バンプが半
田の如き比較的低融点の金属で形成されるとき、半田の
融点以上に加熱することにより電極パッドとの接続がな
される。Ａｕの如き比較的高融点の金属で形成される場
合には熱圧着により接続がなされる。後者の例で異方性
導電膜はＡｇ（銀）の導電フィラーを含む熱硬化性ある
いは熱可塑性の絶縁性樹脂で形成され圧縮方向にのみ導
電性を有する。即ち例えばＬＳＩチップと基板との間に
異方性導電膜が挟持されるとき両者の対抗する電極パッ
ド間の電気的相互接続がなされる。
ＬＳＩチップの電極パッド上に形成されたバンプによる
接続或いは異方性導電膜による接続が挙げられる。前者
の例で金属バンプはＰｂ（鉛）Ｓｎ（スズ）合金等の半
田やＡｕ（金）等の金属で形成される。金属バンプが半
田の如き比較的低融点の金属で形成されるとき、半田の
融点以上に加熱することにより電極パッドとの接続がな
される。Ａｕの如き比較的高融点の金属で形成される場
合には熱圧着により接続がなされる。後者の例で異方性
導電膜はＡｇ（銀）の導電フィラーを含む熱硬化性ある
いは熱可塑性の絶縁性樹脂で形成され圧縮方向にのみ導
電性を有する。即ち例えばＬＳＩチップと基板との間に
異方性導電膜が挟持されるとき両者の対抗する電極パッ
ド間の電気的相互接続がなされる。
【０００４】
【発明が解決しようとしている課題】しかしながら、バ
ンプを用いた従来の接続技術では、ＬＳＩチップにバン
プをメッキあるいは蒸着で形成するため、バリアメタル
形成、レジストの露光・現像またはメタルマスク加工・
洗浄・位置合わせ、電解メッキまたは蒸着、レジスト剥
離またはメタルマスク除去、バンプ高さ・形状検査とい
ったようにウェーハ製造工程が長くなり、歩留まりの低
下を招く慮れもある。更に半田バンプの場合、接続時に
フラックスを用いるため信頼性の低下を招く。また、基
板の電極パッドとバンプが合金化してしまうためＬＳＩ
チップのリペアが難しい。Ａｕバンプの場合は、Ａｕは
半田に比べ固いため。ＬＳＩチップと基板からの応力を
十分に緩和できなかったり、熱圧着時にＬＳＩチップや
基板がダメージを受ける可能性がある。一方異方導電性
フィルムを使用する従来の接続技術では、金属バンプに
比べコンタクト抵抗が高いという問題がある。
ンプを用いた従来の接続技術では、ＬＳＩチップにバン
プをメッキあるいは蒸着で形成するため、バリアメタル
形成、レジストの露光・現像またはメタルマスク加工・
洗浄・位置合わせ、電解メッキまたは蒸着、レジスト剥
離またはメタルマスク除去、バンプ高さ・形状検査とい
ったようにウェーハ製造工程が長くなり、歩留まりの低
下を招く慮れもある。更に半田バンプの場合、接続時に
フラックスを用いるため信頼性の低下を招く。また、基
板の電極パッドとバンプが合金化してしまうためＬＳＩ
チップのリペアが難しい。Ａｕバンプの場合は、Ａｕは
半田に比べ固いため。ＬＳＩチップと基板からの応力を
十分に緩和できなかったり、熱圧着時にＬＳＩチップや
基板がダメージを受ける可能性がある。一方異方導電性
フィルムを使用する従来の接続技術では、金属バンプに
比べコンタクト抵抗が高いという問題がある。
【０００７】
【課題を解決するための手段及び作用】本発明は絶縁性
フィルムに設けられた複数の貫通孔に金属物質を充填し
て前記絶縁性フィルムの両表面から突出する金属端子を
形成し、該金属端子の周囲に前記金属端子より高く延び
る樹脂製の弾性部が形成されることを特徴とする。
フィルムに設けられた複数の貫通孔に金属物質を充填し
て前記絶縁性フィルムの両表面から突出する金属端子を
形成し、該金属端子の周囲に前記金属端子より高く延び
る樹脂製の弾性部が形成されることを特徴とする。
【０００８】本発明によるコネクタはスルーホールメッ
キにより金属被覆膜が形成された貫通孔を有する絶縁性
フィルムとその貫通孔を充填しフィルム両面より突出し
た金属端子、及び金属端子の周囲に形成された弾性を有
する樹脂（弾性部）で構成したものである。好ましくは
導電性樹脂が略円環状に形成され金属端子より高い位置
まで延びる。
キにより金属被覆膜が形成された貫通孔を有する絶縁性
フィルムとその貫通孔を充填しフィルム両面より突出し
た金属端子、及び金属端子の周囲に形成された弾性を有
する樹脂（弾性部）で構成したものである。好ましくは
導電性樹脂が略円環状に形成され金属端子より高い位置
まで延びる。
【０００９】コネクタはＬＳＩチップ等のデバイスとマ
ルチチップモジュール基板等の基板との間に置かれる。
その後デバイスを基板に向けて押圧することにより両者
間の電気的接続がなされる。このとき導電性樹脂は弾性
的に圧縮され、金属端子とデバイス及び基板のパッドと
が比較的スムーズに当接され、これによりパッド間が電
気的に相互接続される。
ルチチップモジュール基板等の基板との間に置かれる。
その後デバイスを基板に向けて押圧することにより両者
間の電気的接続がなされる。このとき導電性樹脂は弾性
的に圧縮され、金属端子とデバイス及び基板のパッドと
が比較的スムーズに当接され、これによりパッド間が電
気的に相互接続される。
【００１０】
【発明の実施の形態】以下に本発明の好適実施形態とな
るコネクタを図面を参照して詳細に説明する。図１に本
発明のコネクタを断面で示す。コネクタ１０は絶縁性フ
ィルム１、金属被覆膜３、金属端子４、及び樹脂製弾性
部５を有する。金属被覆膜３は絶縁性フィルム１に形成
される貫通孔２の内側から両面側にまわり込むよう配置
される。図２には図１のコネクタを平面図で示す。図１
及び図２の如く金属端子４は略円柱形状を有し、略円環
状の弾性部５がこれを包囲するよう配置される。
るコネクタを図面を参照して詳細に説明する。図１に本
発明のコネクタを断面で示す。コネクタ１０は絶縁性フ
ィルム１、金属被覆膜３、金属端子４、及び樹脂製弾性
部５を有する。金属被覆膜３は絶縁性フィルム１に形成
される貫通孔２の内側から両面側にまわり込むよう配置
される。図２には図１のコネクタを平面図で示す。図１
及び図２の如く金属端子４は略円柱形状を有し、略円環
状の弾性部５がこれを包囲するよう配置される。
【００１１】本発明のコネクタの製造方法の第１の工程
では用意された絶縁性フィルム１にパンチング或いはエ
ッチング等の方法により貫通孔２を形成する（図４
（ａ）参照）。 複数の貫通孔２は規則性を持った位置
に、若しくは不規則にして極めて小寸法且つ狭ピッチの
位置に形成されるか、又はデバイス或いは基板に形成さ
れる接続用パッドに対応した位置に適当な寸法に形成さ
れる。前者の場合、デバイス或いは基板の接続用パッド
１個に対して複数の位置で電気的接続がなされる。
では用意された絶縁性フィルム１にパンチング或いはエ
ッチング等の方法により貫通孔２を形成する（図４
（ａ）参照）。 複数の貫通孔２は規則性を持った位置
に、若しくは不規則にして極めて小寸法且つ狭ピッチの
位置に形成されるか、又はデバイス或いは基板に形成さ
れる接続用パッドに対応した位置に適当な寸法に形成さ
れる。前者の場合、デバイス或いは基板の接続用パッド
１個に対して複数の位置で電気的接続がなされる。
【００１２】次に第２の工程では貫通孔２の側壁及び貫
通孔開口部６の周囲にスルーホールめっき等の方法によ
りＣｕ（銅）等の金属被覆膜３が形成される（図４
（ｂ）参照）。続いて第３の工程で貫通孔２内にＡｕ
（金）等の金属をめっき等の方法により充填し、絶縁性
フィルム１より数μｍ乃至１００μｍ突出するバンプ上
の金属端子４を構成する( 図４（ｃ）参照）。
通孔開口部６の周囲にスルーホールめっき等の方法によ
りＣｕ（銅）等の金属被覆膜３が形成される（図４
（ｂ）参照）。続いて第３の工程で貫通孔２内にＡｕ
（金）等の金属をめっき等の方法により充填し、絶縁性
フィルム１より数μｍ乃至１００μｍ突出するバンプ上
の金属端子４を構成する( 図４（ｃ）参照）。
【００１３】更に製造の第４の工程では貫通孔開口部６
の周辺の金属被覆膜３上にゴム等により形成された弾性
部５が金属端子４より高く延びるよう形成される。（図
１参照）弾性部５は導電性、絶縁性とを問わないが、後
述の如く主要な導電路を構成する金属端子４に対して補
助的な導電性を具えることが好ましい。
の周辺の金属被覆膜３上にゴム等により形成された弾性
部５が金属端子４より高く延びるよう形成される。（図
１参照）弾性部５は導電性、絶縁性とを問わないが、後
述の如く主要な導電路を構成する金属端子４に対して補
助的な導電性を具えることが好ましい。
【００１４】図３にはコネクタのデバイス５０及び基板
６０との接続時の状態が示される。図示される如く、弾
性部５の端側が圧縮変形され、金属端子４の端面４ａ，
４ｂがデバイス５０及び基板６０のパッド５５、６５と
接触しこれによりパッド５５、６５間が電気的に相互接
続される。
６０との接続時の状態が示される。図示される如く、弾
性部５の端側が圧縮変形され、金属端子４の端面４ａ，
４ｂがデバイス５０及び基板６０のパッド５５、６５と
接触しこれによりパッド５５、６５間が電気的に相互接
続される。
【００１５】
【実施例１】絶縁性フィルム１はポリイミド等の樹脂製
のものを使用しこれにパンチングにより約１ｍｍピッチ
のマトリクス状配置にして直径約０．３ｍｍの貫通孔２
を形成する。続いて貫通孔２の内面及びフィルム両面側
にまわり込んだ位置（貫通孔開口部６）にスルーホール
メッキ法によりＣｕ（銅）の被覆膜３を形成し、その後
貫通孔２内にメッキ法によりＡｕ（金）をバンプ状にし
て金属端子４を形成する。Ａｕは絶縁フィルム１の表面
より約３０μｍ突出する。更に絶縁性フィルム１上にマ
スクを配置し、貫通孔開口部６の被覆膜３上に弾性を有
する絶縁性樹脂を略円環状に形成し、弾性部５を構成す
る。弾性部５は１０％乃至２０％程度圧縮されるので、
金属端子４よりその圧縮分だけ高く形成されるのが好ま
しい。
のものを使用しこれにパンチングにより約１ｍｍピッチ
のマトリクス状配置にして直径約０．３ｍｍの貫通孔２
を形成する。続いて貫通孔２の内面及びフィルム両面側
にまわり込んだ位置（貫通孔開口部６）にスルーホール
メッキ法によりＣｕ（銅）の被覆膜３を形成し、その後
貫通孔２内にメッキ法によりＡｕ（金）をバンプ状にし
て金属端子４を形成する。Ａｕは絶縁フィルム１の表面
より約３０μｍ突出する。更に絶縁性フィルム１上にマ
スクを配置し、貫通孔開口部６の被覆膜３上に弾性を有
する絶縁性樹脂を略円環状に形成し、弾性部５を構成す
る。弾性部５は１０％乃至２０％程度圧縮されるので、
金属端子４よりその圧縮分だけ高く形成されるのが好ま
しい。
【００１６】
【実施例２】ポリイミド等の樹脂製の絶縁性フィルム１
にアルカリエッチング法により約２００μｍピッチのマ
トリクス状配置される貫通孔２が形成される。続いて、
貫通孔２の内面及びフィルム両面側にまわり込んだ位置
（貫通孔開口部６）にスルーホールめっき法によりＣｕ
（銅）の被覆膜３を形成し、その後メッキ法により貫通
孔２内にＡｕ（金）をバンプ状にして金属端子４を形成
する。Ａｕは絶縁フィルム１の表面より約１０μｍ突出
する。更に絶縁性フィルム１上にマスクを配置し、貫通
孔開口部６の被覆膜３上に弾性を有する導電性樹脂を略
円環状に形成し、弾性部５を構成する。弾性部５は金属
端子４より略圧縮分だけ高く形成される。
にアルカリエッチング法により約２００μｍピッチのマ
トリクス状配置される貫通孔２が形成される。続いて、
貫通孔２の内面及びフィルム両面側にまわり込んだ位置
（貫通孔開口部６）にスルーホールめっき法によりＣｕ
（銅）の被覆膜３を形成し、その後メッキ法により貫通
孔２内にＡｕ（金）をバンプ状にして金属端子４を形成
する。Ａｕは絶縁フィルム１の表面より約１０μｍ突出
する。更に絶縁性フィルム１上にマスクを配置し、貫通
孔開口部６の被覆膜３上に弾性を有する導電性樹脂を略
円環状に形成し、弾性部５を構成する。弾性部５は金属
端子４より略圧縮分だけ高く形成される。
【００１７】以上の如く本発明の実施の形態並びに実施
例を示したが、これらはあくまでも例示的なものであ
り、当業者により様々な変形、変更がなされ得る。例え
ば上述の実施の形態では樹脂部５は略円環状に形成さ
れ、各貫通孔開口部６の対応位置に独立して形成される
が、弾性部５を絶縁性又は異方導電性の樹脂で形成する
場合は、隣接する弾性部５を連続して形成するか、或い
は弾性部５が金属端子４を除く略一面に形成されること
も可能である。
例を示したが、これらはあくまでも例示的なものであ
り、当業者により様々な変形、変更がなされ得る。例え
ば上述の実施の形態では樹脂部５は略円環状に形成さ
れ、各貫通孔開口部６の対応位置に独立して形成される
が、弾性部５を絶縁性又は異方導電性の樹脂で形成する
場合は、隣接する弾性部５を連続して形成するか、或い
は弾性部５が金属端子４を除く略一面に形成されること
も可能である。
【００１８】
【発明の効果】本発明のコネクタによれば弾性を有する
樹脂部が接続時に被接続体となるＬＳＩチップや基板か
らの応力を十分に緩和できＬＳＩチップや基板にダメー
ジを与えることなく接続できる。
樹脂部が接続時に被接続体となるＬＳＩチップや基板か
らの応力を十分に緩和できＬＳＩチップや基板にダメー
ジを与えることなく接続できる。
【００１９】更に本発明のコネクタによればＬＳＩチッ
プ等にバンプを形成する等の工程を省き、ウェーハプロ
セス工程を短縮でき、歩留まり及び信頼性の向上につな
がる。
プ等にバンプを形成する等の工程を省き、ウェーハプロ
セス工程を短縮でき、歩留まり及び信頼性の向上につな
がる。
【００２０】加えて本発明のコネクタによればリペアを
容易に行うことができる。
容易に行うことができる。
【図１】本発明のコネクタの一部を示す断面図。
【図２】図１のコネクタの一部を示す平面図
【図３】図１のコネクタの接続時の状態を示す断面図
【図４】本発明のコネクタの製造の工程を示す図一類似
の断面図で（ａ）は第１の工程を示す図、（ｂ）は第２
の工程を示す図、（ｃ）は第３の工程を示す図。
の断面図で（ａ）は第１の工程を示す図、（ｂ）は第２
の工程を示す図、（ｃ）は第３の工程を示す図。
１ 絶縁性フィルム ２ 貫通孔 ４ 金属端子 ５ 弾性部
Claims (1)
- 【請求項１】絶縁性フィルムに設けられた複数の貫通孔
に金属物質を充填して前記絶縁性フィルムの両表面から
突出する金属端子を形成し、該金属端子の周囲に前記金
属端子より高く延びる樹脂製の弾性部が形成されること
を特徴とするコネクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278468A JPH0973934A (ja) | 1995-09-01 | 1995-09-01 | コネクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278468A JPH0973934A (ja) | 1995-09-01 | 1995-09-01 | コネクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0973934A true JPH0973934A (ja) | 1997-03-18 |
Family
ID=17597756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7278468A Pending JPH0973934A (ja) | 1995-09-01 | 1995-09-01 | コネクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0973934A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506833A (ja) * | 1999-08-02 | 2003-02-18 | グリフィクス インコーポレーティッド | コンプライアンスを制御したファインピッチ配線 |
-
1995
- 1995-09-01 JP JP7278468A patent/JPH0973934A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506833A (ja) * | 1999-08-02 | 2003-02-18 | グリフィクス インコーポレーティッド | コンプライアンスを制御したファインピッチ配線 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559528B2 (en) | Semiconductor device and method for the fabrication thereof | |
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| JP6408986B2 (ja) | Ｂｖａインタポーザ | |
| US5925930A (en) | IC contacts with palladium layer and flexible conductive epoxy bumps | |
| JP3561934B2 (ja) | 相互接続用ポストの製造方法 | |
| US7759240B2 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
| US6596560B1 (en) | Method of making wafer level packaging and chip structure | |
| JPH1050883A (ja) | 半導体装置およびその製造方法 | |
| US6713880B2 (en) | Semiconductor device and method for producing the same, and method for mounting semiconductor device | |
| KR20050038500A (ko) | 3차원 범프 하부 금속층을 갖는 플립 칩 본딩용 반도체칩과 그 실장 구조 | |
| KR20010070094A (ko) | 반도체장치 및 그 제조방법 | |
| US20040089936A1 (en) | Semiconductor device | |
| CN113224013A (zh) | 半导体装置封装和其制造方法 | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| JP2002368155A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US6956293B2 (en) | Semiconductor device | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP2638557B2 (ja) | 半導体装置 | |
| CN1315168C (zh) | 晶圆级封装制作工艺及其晶片结构 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040611 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050124 |