JPH0974110A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0974110A JPH0974110A JP22927595A JP22927595A JPH0974110A JP H0974110 A JPH0974110 A JP H0974110A JP 22927595 A JP22927595 A JP 22927595A JP 22927595 A JP22927595 A JP 22927595A JP H0974110 A JPH0974110 A JP H0974110A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- resin member
- contact
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 大電力用半導体装置に要求される圧接力発生
機構を簡易な構造で実現し、小型化及び製造の容易化を
図ること。加えて、複数半導体素子の構成にも対応でき
る構造とし、接触電気抵抗、接触熱抵抗の均一性の向上
を目指す。 【解決手段】 半導体素子基体１を中央部に挟み、一対
の電極基体３、４を介して圧接する構造の半導体装置に
おいて、電極基体３、４の外側に形成した外部樹脂部材
１３の硬化収縮力又は熱収縮力を利用して、半導体素子
基体１を圧接することを特徴とする。この発明の半導体
装置は、半導体素子基体１及び電極基体３、４が、外部
樹脂部材１３の成形により圧接される構成としたので、
単一の半導体素子による装置に限らず複数並列接続構成
においても、接触電気抵抗及び接触熱抵抗が少なくかつ
均一な特性を容易に得ることができる。
機構を簡易な構造で実現し、小型化及び製造の容易化を
図ること。加えて、複数半導体素子の構成にも対応でき
る構造とし、接触電気抵抗、接触熱抵抗の均一性の向上
を目指す。 【解決手段】 半導体素子基体１を中央部に挟み、一対
の電極基体３、４を介して圧接する構造の半導体装置に
おいて、電極基体３、４の外側に形成した外部樹脂部材
１３の硬化収縮力又は熱収縮力を利用して、半導体素子
基体１を圧接することを特徴とする。この発明の半導体
装置は、半導体素子基体１及び電極基体３、４が、外部
樹脂部材１３の成形により圧接される構成としたので、
単一の半導体素子による装置に限らず複数並列接続構成
においても、接触電気抵抗及び接触熱抵抗が少なくかつ
均一な特性を容易に得ることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、電極基体を介し
て半導体素子基体を圧接する構成を備える半導体装置に
関する。
て半導体素子基体を圧接する構成を備える半導体装置に
関する。
【０００２】
【従来の技術】シリコン制御整流素子（ＳＣＲ）などい
わゆるサイリスタと称される半導体装置では、大電力の
変換装置として多方面に使用されている。特に大容量を
取扱う半導体装置は、ヒートサイクルに対して熱的歪み
を軽減し長寿命化を図るため、図５に示すような加圧接
触構造が採用されている。
わゆるサイリスタと称される半導体装置では、大電力の
変換装置として多方面に使用されている。特に大容量を
取扱う半導体装置は、ヒートサイクルに対して熱的歪み
を軽減し長寿命化を図るため、図５に示すような加圧接
触構造が採用されている。
【０００３】即ち、中心のシリコンウェハ等の半導体素
子基体１は、モリブデンあるいはタングステンからなる
緩衝板２を介して、Ｃｕによるカソード電極基体３及び
アノード電極基体４に挟持されるとともに、半導体素子
基体１にはゲート電極配線５が接続されて構成される。
なお、半導体素子基体１に接して左右にセラミック等に
よる放熱フィン６が設けられている。上記半導体素子基
体１、緩衝板２、カソード電極基体３及びアノード電極
基体４のこれら隣接する相互間の各接触電気抵抗、及び
接触熱抵抗が十分小さくなる程度の荷重で、図中上下両
方向から半導体素子基体１面に加圧され、パッケージに
組込まれて使用される。
子基体１は、モリブデンあるいはタングステンからなる
緩衝板２を介して、Ｃｕによるカソード電極基体３及び
アノード電極基体４に挟持されるとともに、半導体素子
基体１にはゲート電極配線５が接続されて構成される。
なお、半導体素子基体１に接して左右にセラミック等に
よる放熱フィン６が設けられている。上記半導体素子基
体１、緩衝板２、カソード電極基体３及びアノード電極
基体４のこれら隣接する相互間の各接触電気抵抗、及び
接触熱抵抗が十分小さくなる程度の荷重で、図中上下両
方向から半導体素子基体１面に加圧され、パッケージに
組込まれて使用される。
【０００４】上記従来の半導体装置では、半導体素子基
体１は大電力化に対応するために広面積化されており、
直径６０ｍｍ以上のものもあり、カソード電極基体３及
びアノード電極基体４間に外側から荷重をかけることに
よって半導体素子基体１の両面を圧接し、放熱特性の向
上を図っている。
体１は大電力化に対応するために広面積化されており、
直径６０ｍｍ以上のものもあり、カソード電極基体３及
びアノード電極基体４間に外側から荷重をかけることに
よって半導体素子基体１の両面を圧接し、放熱特性の向
上を図っている。
【０００５】しかしながら、上記のように構成された従
来の半導体装置では、半導体素子基体１を両面から圧接
するのに、図６に示すように、ばね７やボルト８締め等
荷重を加える機構を別途必要とする。
来の半導体装置では、半導体素子基体１を両面から圧接
するのに、図６に示すように、ばね７やボルト８締め等
荷重を加える機構を別途必要とする。
【０００６】とりわけ、大電流を制御する場合には、回
路構成上並列接続を採用せざるを得ないから、図６に示
すように、複数（図６では３個）の半導体装置（サイリ
スタ）Ａを積み重ね（スタッキング）、４本の支持シャ
フト９に上下に押え板１０及び絶縁体１１を通し、相互
間に冷却フィン１２を介在させて圧接する方法が用いら
れる。
路構成上並列接続を採用せざるを得ないから、図６に示
すように、複数（図６では３個）の半導体装置（サイリ
スタ）Ａを積み重ね（スタッキング）、４本の支持シャ
フト９に上下に押え板１０及び絶縁体１１を通し、相互
間に冷却フィン１２を介在させて圧接する方法が用いら
れる。
【０００７】これらの荷重を加える機構の付加は、小型
化に適していない上に、装置が大掛かりとなるから半導
体装置組立て時の作業も煩雑なものになるという難点が
あった。また、その場合複数並列配置の各半導体素子基
体１に負荷される圧接応力に偏りが生じた場合は、接触
電気抵抗及び接触熱抵抗が不均一となり回路特性に悪影
響を及ぼすため、複数の半導体素子基体１に均等な圧接
応力を発生させる必要があるが、簡単な構成で均等な圧
接応力を発生させることは容易でなかった。
化に適していない上に、装置が大掛かりとなるから半導
体装置組立て時の作業も煩雑なものになるという難点が
あった。また、その場合複数並列配置の各半導体素子基
体１に負荷される圧接応力に偏りが生じた場合は、接触
電気抵抗及び接触熱抵抗が不均一となり回路特性に悪影
響を及ぼすため、複数の半導体素子基体１に均等な圧接
応力を発生させる必要があるが、簡単な構成で均等な圧
接応力を発生させることは容易でなかった。
【０００８】
【発明が解決しようとする課題】上記のような大電力用
圧接型の半導体装置の問題点、即ち、小型化に不適で複
雑な構造であり、組立て時の作業が煩雑で製造工数が多
くなること、加えて、複数の半導体素子基体１の圧接時
に生じる圧接応力の不均一を生じやすい等の状況に鑑み
てこの発明はなされたものである。
圧接型の半導体装置の問題点、即ち、小型化に不適で複
雑な構造であり、組立て時の作業が煩雑で製造工数が多
くなること、加えて、複数の半導体素子基体１の圧接時
に生じる圧接応力の不均一を生じやすい等の状況に鑑み
てこの発明はなされたものである。
【０００９】従って、この発明の目的は、圧接力発生機
構をより簡易な構造で実現し、小型化を図り、かつ製造
の容易な大電力用圧接型の半導体装置を提供することに
ある。また、この発明は、複数の半導体素子基体１を同
時に圧接する場合にも容易に対応できる構造とし、接触
電気抵抗、接触熱抵抗の均一性を向上することにある。
構をより簡易な構造で実現し、小型化を図り、かつ製造
の容易な大電力用圧接型の半導体装置を提供することに
ある。また、この発明は、複数の半導体素子基体１を同
時に圧接する場合にも容易に対応できる構造とし、接触
電気抵抗、接触熱抵抗の均一性を向上することにある。
【００１０】
【課題を解決するための手段】この発明は、電極基体を
介して半導体素子基体を圧接する構造の半導体装置にお
いて、半導体素子基体及び電極基体を内部に収容して周
囲を囲むように形成された樹脂部材を備えたことを特徴
とする。
介して半導体素子基体を圧接する構造の半導体装置にお
いて、半導体素子基体及び電極基体を内部に収容して周
囲を囲むように形成された樹脂部材を備えたことを特徴
とする。
【００１１】この発明は、半導体素子基体及び電極基体
を囲み内部に収容するように形成された樹脂部材を構成
したので、樹脂部材の硬化収縮力又は熱収縮力により、
半導体素子基体は圧接される。従って、上記構成によれ
ば従来必要とした、ばねやボルト締め等の荷重発生機構
が不要となり、また荷重発生機構は樹脂のみで構成され
るために、製造が容易であり、加えて、半導体装置の製
造工程において、既に樹脂部の硬化収縮力及び熱収縮力
により圧接荷重が発生しているから、半導体装置の組立
て時に新たに荷重を加える作業も不要となる。更に、複
数の半導体基体を平面的に配置して圧接する場合でも、
半導体素子基体を覆う樹脂は、個々の半導体素子基体ご
とに独立した変形を可能とするので、圧縮応力の均一性
を良好に保つことができる。
を囲み内部に収容するように形成された樹脂部材を構成
したので、樹脂部材の硬化収縮力又は熱収縮力により、
半導体素子基体は圧接される。従って、上記構成によれ
ば従来必要とした、ばねやボルト締め等の荷重発生機構
が不要となり、また荷重発生機構は樹脂のみで構成され
るために、製造が容易であり、加えて、半導体装置の製
造工程において、既に樹脂部の硬化収縮力及び熱収縮力
により圧接荷重が発生しているから、半導体装置の組立
て時に新たに荷重を加える作業も不要となる。更に、複
数の半導体基体を平面的に配置して圧接する場合でも、
半導体素子基体を覆う樹脂は、個々の半導体素子基体ご
とに独立した変形を可能とするので、圧縮応力の均一性
を良好に保つことができる。
【００１２】
【発明の実施の形態】以下、この発明による半導体装置
の一実施の形態を図面を参照して詳細に説明する。
の一実施の形態を図面を参照して詳細に説明する。
【００１３】図１（ａ）はこの発明による半導体装置の
第一の実施の形態を示す断面図、図１（ｂ）は上面図で
ある。即ち、シリコンウェハ等の半導体素子基体１を、
モリブデンあるいはタングステンからなる緩衝板２を介
して、カソード電極基体３及びアノード電極基体４で挟
んだ後、カソード電極基体３及びアノード電極基体４の
一部を露出させた状態で全体を外部樹脂層を形成した樹
脂部材１３で取り囲み、高温中で樹脂部材１３を硬化さ
せる。樹脂部材１３としては、硬化収縮率が約０．２
％、線膨張率が少なくとも室温で約１６×１０-6／℃ま
たガラス転移温度以上の高温で約６０×１０-6／℃のエ
ポキシ系封止樹脂が使用される。このように、樹脂部材
７は硬化収縮率及び線膨脹率がいずれも高く、加えて、
常温での剛性が高い材料からなるので、製造時の樹脂硬
化工程を終えたのちは、半導体素子基体１に対し強い圧
接応力が働く。
第一の実施の形態を示す断面図、図１（ｂ）は上面図で
ある。即ち、シリコンウェハ等の半導体素子基体１を、
モリブデンあるいはタングステンからなる緩衝板２を介
して、カソード電極基体３及びアノード電極基体４で挟
んだ後、カソード電極基体３及びアノード電極基体４の
一部を露出させた状態で全体を外部樹脂層を形成した樹
脂部材１３で取り囲み、高温中で樹脂部材１３を硬化さ
せる。樹脂部材１３としては、硬化収縮率が約０．２
％、線膨張率が少なくとも室温で約１６×１０-6／℃ま
たガラス転移温度以上の高温で約６０×１０-6／℃のエ
ポキシ系封止樹脂が使用される。このように、樹脂部材
７は硬化収縮率及び線膨脹率がいずれも高く、加えて、
常温での剛性が高い材料からなるので、製造時の樹脂硬
化工程を終えたのちは、半導体素子基体１に対し強い圧
接応力が働く。
【００１４】なお、カソード電極基体３及びアソード電
極基体４の間には、樹脂成形時に樹脂が内部に流動する
のを防止するための障壁リング１４を設けている。障壁
リング１４は、剛性が低く導電性のない材料からなる。
また、半導体素子基体１の上面からカソード電極基体３
の内部を通り、ゲート電極配線５が引き出されている。
極基体４の間には、樹脂成形時に樹脂が内部に流動する
のを防止するための障壁リング１４を設けている。障壁
リング１４は、剛性が低く導電性のない材料からなる。
また、半導体素子基体１の上面からカソード電極基体３
の内部を通り、ゲート電極配線５が引き出されている。
【００１５】上記のように、この発明の半導体装置は、
半導体素子基体１を中央部に挟んだカソード電極基体３
及びアノード電極基体４の外側を取囲む樹脂部材１３自
体がそれ自身の硬化収縮力又は熱収縮力により、外側か
ら内側へ向かう圧接力を発揮するので、従来採用してい
たばねやボルト締め等の荷重発生機構は不要となる。
半導体素子基体１を中央部に挟んだカソード電極基体３
及びアノード電極基体４の外側を取囲む樹脂部材１３自
体がそれ自身の硬化収縮力又は熱収縮力により、外側か
ら内側へ向かう圧接力を発揮するので、従来採用してい
たばねやボルト締め等の荷重発生機構は不要となる。
【００１６】このようにこの発明の半導体装置は、格別
複雑な機構を用いることなく、単に半導体素子基体１を
樹脂部材１３で取囲むという簡単な構成で圧接機構を実
現したものである。加えて、この樹脂部材１３による封
止という半導体装置の製造工程の中で、既に圧接荷重が
発生しているために、半導体装置組み込み時に別途荷重
を加える作業も不要となる利点も生ずる。
複雑な機構を用いることなく、単に半導体素子基体１を
樹脂部材１３で取囲むという簡単な構成で圧接機構を実
現したものである。加えて、この樹脂部材１３による封
止という半導体装置の製造工程の中で、既に圧接荷重が
発生しているために、半導体装置組み込み時に別途荷重
を加える作業も不要となる利点も生ずる。
【００１７】図２（ａ）は、この発明による第二の実施
の形態を示す断面図で、図２（ｂ）はその上面図であ
る。即ち、半導体素子基体１、緩衝板２、カソード電極
基体３、アノード電極基体４、ゲート電極配線５、樹脂
部材１３及び障壁リング１４より構成され、各々の機能
は前記第一の実施の形態と同様である。ただし、この実
施の形態では、各電極基体３、４の形状が第一の実施の
形態とは異なり中央部を外して同一円周上に４個突出し
た構造としたので、半導体素子基体１の中央部の上下ま
でを樹脂部材１３によって覆ったことに特徴がある。そ
の結果、樹脂部材１３の収縮力は半導体素子基体１面に
一層均一に加わることとなり、圧接応力の均一化を向上
させることができる。
の形態を示す断面図で、図２（ｂ）はその上面図であ
る。即ち、半導体素子基体１、緩衝板２、カソード電極
基体３、アノード電極基体４、ゲート電極配線５、樹脂
部材１３及び障壁リング１４より構成され、各々の機能
は前記第一の実施の形態と同様である。ただし、この実
施の形態では、各電極基体３、４の形状が第一の実施の
形態とは異なり中央部を外して同一円周上に４個突出し
た構造としたので、半導体素子基体１の中央部の上下ま
でを樹脂部材１３によって覆ったことに特徴がある。そ
の結果、樹脂部材１３の収縮力は半導体素子基体１面に
一層均一に加わることとなり、圧接応力の均一化を向上
させることができる。
【００１８】図３は、図２に示した実施の形態の特徴を
特に強調した第三の実施の形態を示す断面図である。こ
の実施の形態においては、半導体素子基体１、緩衝板
２、カソード電極基体３、アノード電極基体４の中央部
にこれらに貫通する穴を設け、その空間にも、樹脂部材
１３を注入した構造をなす。この際、半導体素子基体１
と樹脂部材１３の間にも障壁リング１４を設け、樹脂が
内部に流動するのを防止する。半導体装置をこのように
構成した結果、樹脂部材１３の収縮の均一性は一段と向
上し、良好な加圧接触が得られ、熱的歪みを軽減し、接
触電気抵抗の均一化が図れる。
特に強調した第三の実施の形態を示す断面図である。こ
の実施の形態においては、半導体素子基体１、緩衝板
２、カソード電極基体３、アノード電極基体４の中央部
にこれらに貫通する穴を設け、その空間にも、樹脂部材
１３を注入した構造をなす。この際、半導体素子基体１
と樹脂部材１３の間にも障壁リング１４を設け、樹脂が
内部に流動するのを防止する。半導体装置をこのように
構成した結果、樹脂部材１３の収縮の均一性は一段と向
上し、良好な加圧接触が得られ、熱的歪みを軽減し、接
触電気抵抗の均一化が図れる。
【００１９】図４（ａ）はこの発明の第四の実施の形態
を示す断面図で、図４（ｂ）はその上面図である。複数
の半導体素子基体１ａ、１ｂが図示のように並列に配置
され、これに対応して緩衝板２ａ、２ｂ、カソード電極
基体３ａ、３ｂ、及び障壁リング１４が夫々配置される
とともに、アノード電極基体４及びゲート電極配線５、
樹脂部材１３は半導体素子基体１ａ、１ｂに共通となる
ように構成されている。各々の機能などは前記第一及び
第二の実施の形態と同様である。
を示す断面図で、図４（ｂ）はその上面図である。複数
の半導体素子基体１ａ、１ｂが図示のように並列に配置
され、これに対応して緩衝板２ａ、２ｂ、カソード電極
基体３ａ、３ｂ、及び障壁リング１４が夫々配置される
とともに、アノード電極基体４及びゲート電極配線５、
樹脂部材１３は半導体素子基体１ａ、１ｂに共通となる
ように構成されている。各々の機能などは前記第一及び
第二の実施の形態と同様である。
【００２０】つまり、樹脂部材１３は２個の半導体素子
基体１ａ、１ｂに対し、共通に圧接した構成としている
ことを特徴とする。外部樹脂層である樹脂部材１３は、
双方の半導体素子基体１ａ、１ｂの間において凹部を形
成するから、他の部位より薄い隙間をもって成形されて
いる。その結果、個々の半導体素子基体１ａ、１ｂごと
に独立した樹脂の変形が可能であり、圧縮応力の均一性
を良好に保つことができる。
基体１ａ、１ｂに対し、共通に圧接した構成としている
ことを特徴とする。外部樹脂層である樹脂部材１３は、
双方の半導体素子基体１ａ、１ｂの間において凹部を形
成するから、他の部位より薄い隙間をもって成形されて
いる。その結果、個々の半導体素子基体１ａ、１ｂごと
に独立した樹脂の変形が可能であり、圧縮応力の均一性
を良好に保つことができる。
【００２１】なお、上記各実施の形態において、放熱用
の冷却フィンの付加は、カソード及びアノードの各電極
基体３、４に接触するフィンを組込むことによって容易
に実現することができる。
の冷却フィンの付加は、カソード及びアノードの各電極
基体３、４に接触するフィンを組込むことによって容易
に実現することができる。
【００２２】以上説明のように、この発明によれば、複
数の半導体素子基体を圧接する場合でも、格別複雑な構
成を必要とせず、簡単な構成で実現できる。なお、この
発明は上記の各実施の形態のみならず、その要旨を逸脱
しない範囲において、適宜変更して実施し得るものであ
る。
数の半導体素子基体を圧接する場合でも、格別複雑な構
成を必要とせず、簡単な構成で実現できる。なお、この
発明は上記の各実施の形態のみならず、その要旨を逸脱
しない範囲において、適宜変更して実施し得るものであ
る。
【００２３】
【発明の効果】この発明の半導体装置は、大電力大容量
の圧接型の半導体装置の圧接力発生機能を簡易な構造で
実現し、小型化と製造の容易化が図られるとともに、複
数半導体素子の圧接機構にも柔軟に対応でき、接触電気
抵抗、接触熱抵抗の均一性が向上する効果が得られる。
の圧接型の半導体装置の圧接力発生機能を簡易な構造で
実現し、小型化と製造の容易化が図られるとともに、複
数半導体素子の圧接機構にも柔軟に対応でき、接触電気
抵抗、接触熱抵抗の均一性が向上する効果が得られる。
【図１】この発明の半導体装置の第一の実施の形態を示
す構成図である。
す構成図である。
【図２】この発明の半導体装置の第二の実施の形態を示
す構成図である。
す構成図である。
【図３】この発明の半導体装置の第三の実施の形態を示
す構成図である。
す構成図である。
【図４】この発明の半導体装置の第四の実施の形態を示
す構成図である。
す構成図である。
【図５】従来の半導体装置を示す構成図である。
【図６】図５に示す半導体装置を３個組込み荷重を加え
た状況を示す正面図である。
た状況を示す正面図である。
１、１ａ、１ｂ 半導体素子基体 ２、２ａ、２ｂ 緩衝板 ３、３ａ、３ｂ カソード電極基体 ４ アノード電極基体 ５ ゲート電極配線 １３ 樹脂部材 １４ 障壁リング
Claims (3)
- 【請求項１】 電極基体を介して半導体素子基体を圧接
する構造の半導体装置において、前記半導体素子基体及
び前記電極基体を内部に収容して周囲を囲むように形成
された樹脂部材を備えたことを特徴とする半導体装置。 - 【請求項２】 前記半導体着基体は複数個並列に配置さ
れ、その複数個並列された半導体基体間にも前記樹脂部
材を介在させたことを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 前記半導体基体と前記電極基体とは、前
記樹脂部材の硬化収縮力又は加熱収縮力によって互いに
圧接構成されたことを特徴とする請求項１又は請求項２
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22927595A JP3258212B2 (ja) | 1995-09-06 | 1995-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22927595A JP3258212B2 (ja) | 1995-09-06 | 1995-09-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0974110A true JPH0974110A (ja) | 1997-03-18 |
| JP3258212B2 JP3258212B2 (ja) | 2002-02-18 |
Family
ID=16889566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22927595A Expired - Fee Related JP3258212B2 (ja) | 1995-09-06 | 1995-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258212B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002238260A (ja) * | 2001-02-09 | 2002-08-23 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002368207A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | Ｇｃｔ半導体装置及びゲートドライブ装置 |
| JP2010284079A (ja) * | 2010-09-24 | 2010-12-16 | Fuji Electric Systems Co Ltd | 半導体装置 |
| JP2013236004A (ja) * | 2012-05-10 | 2013-11-21 | Toshiba Corp | 圧接型半導体装置、及び圧接型半導体装置の圧接方法 |
-
1995
- 1995-09-06 JP JP22927595A patent/JP3258212B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002238260A (ja) * | 2001-02-09 | 2002-08-23 | Fuji Electric Co Ltd | 半導体装置 |
| JP2002368207A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | Ｇｃｔ半導体装置及びゲートドライブ装置 |
| JP2010284079A (ja) * | 2010-09-24 | 2010-12-16 | Fuji Electric Systems Co Ltd | 半導体装置 |
| JP2013236004A (ja) * | 2012-05-10 | 2013-11-21 | Toshiba Corp | 圧接型半導体装置、及び圧接型半導体装置の圧接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3258212B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734551B2 (en) | Semiconductor device | |
| JP2930074B1 (ja) | 半導体装置 | |
| US5539220A (en) | Pressure contact semiconductor device in a flat package | |
| JPS6225263B2 (ja) | ||
| CN111952259B (zh) | 半导体装置 | |
| CN116266576A (zh) | 功率半导体模块 | |
| KR20200038615A (ko) | 파워모듈 | |
| JPH03136338A (ja) | 半導体装置およびその製造のためのロウ付け方法 | |
| US2907935A (en) | Junction-type semiconductor device | |
| US20250253198A1 (en) | Semiconductor package, electronic device, and method for manufacturing semiconductor package | |
| CN111354710A (zh) | 半导体装置及其制造方法 | |
| JP7427927B2 (ja) | 半導体装置 | |
| JP3258212B2 (ja) | 半導体装置 | |
| KR101776425B1 (ko) | 파워 모듈 | |
| US4209799A (en) | Semiconductor mounting producing efficient heat dissipation | |
| CN110676232A (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
| JPH0245334B2 (ja) | ||
| JP3277751B2 (ja) | 平型半導体装置およびその製造方法 | |
| CN103632989A (zh) | 用于制造电子模块的方法和电子模块 | |
| US11798868B2 (en) | Metal tab for chip assembly | |
| JP4281229B2 (ja) | 平型半導体装置 | |
| JP3264190B2 (ja) | 半導体装置 | |
| JP3506341B2 (ja) | 半導体装置 | |
| JP2007035913A (ja) | 半導体装置 | |
| JPH04303969A (ja) | 電力用半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |