JPH097911A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH097911A JPH097911A JP17420895A JP17420895A JPH097911A JP H097911 A JPH097911 A JP H097911A JP 17420895 A JP17420895 A JP 17420895A JP 17420895 A JP17420895 A JP 17420895A JP H097911 A JPH097911 A JP H097911A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- semiconductor
- unit
- film forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】 気密雰囲気下で基板の連続的な加工が可能な
半導体製造装置を提供する。 【構成】 半導体製造装置はレーザアニールユニット１
を備えており、加工対象となる基板４を気密雰囲気下に
保持するチャンバを有し、基板４に含まれる半導体にレ
ーザ光５を照射してその電気的な特性を改善する。レー
ザアニールユニット１の前後に半導体成膜ユニット２及
び絶縁物成膜ユニット３が配置しており、同じく基板４
を気密雰囲気下に保持するチャンバを有し、基板４に対
して必要な薄膜を形成する。各チャンバは気密雰囲気を
維持したままゲートバルブ６により接続されている。基
板４は所定の工程順に従って先のチャンバから後のチャ
ンバに気密雰囲気下で搬送される。
半導体製造装置を提供する。 【構成】 半導体製造装置はレーザアニールユニット１
を備えており、加工対象となる基板４を気密雰囲気下に
保持するチャンバを有し、基板４に含まれる半導体にレ
ーザ光５を照射してその電気的な特性を改善する。レー
ザアニールユニット１の前後に半導体成膜ユニット２及
び絶縁物成膜ユニット３が配置しており、同じく基板４
を気密雰囲気下に保持するチャンバを有し、基板４に対
して必要な薄膜を形成する。各チャンバは気密雰囲気を
維持したままゲートバルブ６により接続されている。基
板４は所定の工程順に従って先のチャンバから後のチャ
ンバに気密雰囲気下で搬送される。
Description
【０００１】
【産業上の利用分野】本発明は薄膜半導体デバイス等の
作成に用いる半導体製造装置に関する。より詳しくは、
半導体薄膜の成膜やそのレーザアニールを一貫して行な
う半導体製造装置に関する。
作成に用いる半導体製造装置に関する。より詳しくは、
半導体薄膜の成膜やそのレーザアニールを一貫して行な
う半導体製造装置に関する。
【０００２】
【従来の技術】半導体薄膜を活性層とする薄膜トランジ
スタを集積形成した薄膜半導体デバイスはアクティブマ
トリクス型表示装置の駆動基板等に用いられ、現在盛ん
に開発が進められている。従来、薄膜半導体デバイスは
通常のＬＳＩデバイスと同様に高温プロセスで製造され
ており、基板には耐熱性に優れた高融点の石英ガラス等
が用いられていた。しかしながら、表示装置の大型化等
に伴ない基板コストの低減が望まれており、低融点ガラ
ス等の採用が可能な低温プロセスが研究開発されてい
る。低温プロセスの一環としてレーザアニール技術が有
望視されている。この技術は絶縁基板上に成膜された半
導体薄膜をレーザ光で照射して加熱し、冷却過程で半導
体の結晶化を図りその特性を改善するものである。一般
に、レーザアニールは真空雰囲気下基板を加熱した状態
で行なわれ、この為専用のレーザアニール装置が実用化
されている。一方、絶縁基板上に半導体薄膜を成膜する
為、プラズマＣＶＤ装置等の成膜装置が実用化されてい
る。又、半導体薄膜の上にゲート絶縁膜等を形成する
為、ＬＰＣＶＤ装置等の成膜装置も実用化されている。
スタを集積形成した薄膜半導体デバイスはアクティブマ
トリクス型表示装置の駆動基板等に用いられ、現在盛ん
に開発が進められている。従来、薄膜半導体デバイスは
通常のＬＳＩデバイスと同様に高温プロセスで製造され
ており、基板には耐熱性に優れた高融点の石英ガラス等
が用いられていた。しかしながら、表示装置の大型化等
に伴ない基板コストの低減が望まれており、低融点ガラ
ス等の採用が可能な低温プロセスが研究開発されてい
る。低温プロセスの一環としてレーザアニール技術が有
望視されている。この技術は絶縁基板上に成膜された半
導体薄膜をレーザ光で照射して加熱し、冷却過程で半導
体の結晶化を図りその特性を改善するものである。一般
に、レーザアニールは真空雰囲気下基板を加熱した状態
で行なわれ、この為専用のレーザアニール装置が実用化
されている。一方、絶縁基板上に半導体薄膜を成膜する
為、プラズマＣＶＤ装置等の成膜装置が実用化されてい
る。又、半導体薄膜の上にゲート絶縁膜等を形成する
為、ＬＰＣＶＤ装置等の成膜装置も実用化されている。
【０００３】
【発明が解決しようとする課題】従来、薄膜半導体デバ
イスの製造に用いられるレーザアニール装置や各種の成
膜装置は個々に分離した独立のユニットとして製造ライ
ンに組み込まれていた。この為、各装置毎に真空引き処
理や加熱処理を繰り返す必要があった。例えば、レーザ
アニール装置でチャンバの真空引きや基板の加熱を行な
っている。この前後で半導体薄膜やゲート絶縁膜を成膜
するといった場合、真空引きや基板加熱等の工程を全く
別に繰り返さなければならず、薄膜半導体デバイスの製
造プロセスに多大の時間を有していた。
イスの製造に用いられるレーザアニール装置や各種の成
膜装置は個々に分離した独立のユニットとして製造ライ
ンに組み込まれていた。この為、各装置毎に真空引き処
理や加熱処理を繰り返す必要があった。例えば、レーザ
アニール装置でチャンバの真空引きや基板の加熱を行な
っている。この前後で半導体薄膜やゲート絶縁膜を成膜
するといった場合、真空引きや基板加熱等の工程を全く
別に繰り返さなければならず、薄膜半導体デバイスの製
造プロセスに多大の時間を有していた。
【０００４】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は薄膜半導体デバイスのスループット
を改善可能な半導体製造装置を提供する事を目的とす
る。この目的を達成する為に以下の手段を講じた。即
ち、本発明にかかる半導体製造装置はレーザアニールユ
ニットと少なくとも一つの成膜ユニットとの組み合わせ
からなる。レーザアニールユニットは加工対象となる基
板を気密雰囲気下に保持するチャンバを備え、該基板に
含まれる半導体にレーザ光を照射してその電気的な特性
を改善する。成膜ユニットは同じく基板を気密雰囲気下
に保持するチャンバを備え、該基板に対して必要な薄膜
を形成する。特徴事項として搬送手段を備えており、気
密雰囲気を維持したまま各チャンバを互いに接続すると
共に、所定の工程順に従って先のチャンバから後のチャ
ンバに該基板を気密雰囲気下で搬送する。好ましくは、
前記搬送手段は複数のチャンバを直列的に接続するイン
ライン型の搬送手段である。あるいは、前記搬送手段は
星形に配した複数のチャンバの中心に位置し個々のチャ
ンバを相互的に接続するものであっても良い。
題に鑑み、本発明は薄膜半導体デバイスのスループット
を改善可能な半導体製造装置を提供する事を目的とす
る。この目的を達成する為に以下の手段を講じた。即
ち、本発明にかかる半導体製造装置はレーザアニールユ
ニットと少なくとも一つの成膜ユニットとの組み合わせ
からなる。レーザアニールユニットは加工対象となる基
板を気密雰囲気下に保持するチャンバを備え、該基板に
含まれる半導体にレーザ光を照射してその電気的な特性
を改善する。成膜ユニットは同じく基板を気密雰囲気下
に保持するチャンバを備え、該基板に対して必要な薄膜
を形成する。特徴事項として搬送手段を備えており、気
密雰囲気を維持したまま各チャンバを互いに接続すると
共に、所定の工程順に従って先のチャンバから後のチャ
ンバに該基板を気密雰囲気下で搬送する。好ましくは、
前記搬送手段は複数のチャンバを直列的に接続するイン
ライン型の搬送手段である。あるいは、前記搬送手段は
星形に配した複数のチャンバの中心に位置し個々のチャ
ンバを相互的に接続するものであっても良い。
【０００５】具体的な構成では、本半導体製造装置はレ
ーザアニールユニットに加え、例えば半導体成膜ユニッ
トと絶縁物成膜ユニットとを含んでいる。半導体成膜ユ
ニットは第１のチャンバを備え絶縁性の基板の上に非単
結晶性の半導体からなる薄膜を形成する。レーザアニー
ルユニットは第１のチャンバに接続した第２のチャンバ
を備え該半導体にレーザ光を照射してその結晶化を図る
事により電気的な特性を改善する。絶縁物成膜ユニット
は第２のチャンバに接続した第３のチャンバを備え該半
導体の上に絶縁性の薄膜を重ねて形成する。又、互いに
隣り合うチャンバの間に介在する追加のチャンバを備え
た温度調整ユニットを設けても良い。この温度調整ユニ
ットは工程間に生じる基板温度の差を調整する為加熱／
冷却を行なう。さらに、工程順の先頭に位置し大気側か
ら基板を受け入れる追加のチャンバを備えたロードユニ
ットや、工程順の最後に位置し基板を大気側に排出する
追加のチャンバを備えたアンロードユニットを設けても
良い。
ーザアニールユニットに加え、例えば半導体成膜ユニッ
トと絶縁物成膜ユニットとを含んでいる。半導体成膜ユ
ニットは第１のチャンバを備え絶縁性の基板の上に非単
結晶性の半導体からなる薄膜を形成する。レーザアニー
ルユニットは第１のチャンバに接続した第２のチャンバ
を備え該半導体にレーザ光を照射してその結晶化を図る
事により電気的な特性を改善する。絶縁物成膜ユニット
は第２のチャンバに接続した第３のチャンバを備え該半
導体の上に絶縁性の薄膜を重ねて形成する。又、互いに
隣り合うチャンバの間に介在する追加のチャンバを備え
た温度調整ユニットを設けても良い。この温度調整ユニ
ットは工程間に生じる基板温度の差を調整する為加熱／
冷却を行なう。さらに、工程順の先頭に位置し大気側か
ら基板を受け入れる追加のチャンバを備えたロードユニ
ットや、工程順の最後に位置し基板を大気側に排出する
追加のチャンバを備えたアンロードユニットを設けても
良い。
【０００６】
【作用】本発明によれば、半導体製造装置は薄膜半導体
デバイスを構成する半導体薄膜にレーザ光を照射するレ
ーザアニールユニットを備えている。このレーザアニー
ルユニットに対し、工程順（プロセス順序）の前段、後
段もしくは両方に真空搬送できる様な形で成膜ユニット
を接続している。これにより、各ユニット毎に独立して
真空引きや基板加熱等を行なう必要がなくなり、薄膜半
導体デバイスのスループットを大幅に短縮できる。
デバイスを構成する半導体薄膜にレーザ光を照射するレ
ーザアニールユニットを備えている。このレーザアニー
ルユニットに対し、工程順（プロセス順序）の前段、後
段もしくは両方に真空搬送できる様な形で成膜ユニット
を接続している。これにより、各ユニット毎に独立して
真空引きや基板加熱等を行なう必要がなくなり、薄膜半
導体デバイスのスループットを大幅に短縮できる。
【０００７】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる半導体製造装置
の第１実施例を示す模式的なブロック図である。図示す
る様に、本半導体製造装置はレーザアニールユニット１
を有している。このレーザアニールユニット１は加工対
象となる基板４を気密雰囲気下に保持するチャンバを備
え、基板４に含まれる半導体にレーザ光５を照射してそ
の電気的な特性を改善する。図示の例では、レーザ光５
は石英等からなるウィンドウ７を介してチャンバ内の基
板４に照射される。本発明にかかる半導体製造装置はレ
ーザアニールユニット１に加え少なくとも一つの成膜ユ
ニットを含んでいる。この成膜ユニットは同じく基板４
を気密雰囲気下に保持するチャンバを備え、基板４に対
して必要な薄膜を形成する。本実施例では、レーザアニ
ールユニット１の前後に半導体成膜ユニット２と絶縁物
成膜ユニット３を備えている。特徴事項として、各チャ
ンバは気密雰囲気を維持したままゲートバルブ６により
互いに接続されている。このゲートバルブ６を通過可能
な様に搬送手段が組み込まれており、所定の工程順に従
って先のチャンバから後のチャンバに基板４を気密雰囲
気下で搬送する。
詳細に説明する。図１は本発明にかかる半導体製造装置
の第１実施例を示す模式的なブロック図である。図示す
る様に、本半導体製造装置はレーザアニールユニット１
を有している。このレーザアニールユニット１は加工対
象となる基板４を気密雰囲気下に保持するチャンバを備
え、基板４に含まれる半導体にレーザ光５を照射してそ
の電気的な特性を改善する。図示の例では、レーザ光５
は石英等からなるウィンドウ７を介してチャンバ内の基
板４に照射される。本発明にかかる半導体製造装置はレ
ーザアニールユニット１に加え少なくとも一つの成膜ユ
ニットを含んでいる。この成膜ユニットは同じく基板４
を気密雰囲気下に保持するチャンバを備え、基板４に対
して必要な薄膜を形成する。本実施例では、レーザアニ
ールユニット１の前後に半導体成膜ユニット２と絶縁物
成膜ユニット３を備えている。特徴事項として、各チャ
ンバは気密雰囲気を維持したままゲートバルブ６により
互いに接続されている。このゲートバルブ６を通過可能
な様に搬送手段が組み込まれており、所定の工程順に従
って先のチャンバから後のチャンバに基板４を気密雰囲
気下で搬送する。
【０００８】半導体成膜ユニット２は第１のチャンバを
備え絶縁性の基板４の上に非単結晶性の半導体からなる
薄膜を形成する。この半導体成膜ユニット２は例えばプ
ラズマＣＶＤ装置からなり、非晶質シリコン薄膜を形成
できる。レーザアニールユニット１は第１のチャンバに
接続した第２のチャンバを備え、半導体にレーザ光５を
照射してその結晶化を図る事により電気的な特性を改善
する。即ち、非晶質シリコンを多結晶シリコンに転換し
ている。絶縁物成膜ユニット３は第３のチャンバを備え
半導体の上に絶縁性の薄膜（例えばゲート絶縁膜）を重
ねて形成する。この絶縁物成膜ユニット３は例えばＬＰ
ＣＶＤ装置からなる。以上の様に、本半導体製造装置は
半導体成膜ユニット２のプラズマＣＶＤチャンバ、レー
ザアニールユニット１の真空チャンバ、絶縁物成膜ユニ
ット３のＬＰＣＶＤチャンバがゲートバルブ６で直列的
に接続され、基板４をインラインで真空搬送できる様に
なっている。
備え絶縁性の基板４の上に非単結晶性の半導体からなる
薄膜を形成する。この半導体成膜ユニット２は例えばプ
ラズマＣＶＤ装置からなり、非晶質シリコン薄膜を形成
できる。レーザアニールユニット１は第１のチャンバに
接続した第２のチャンバを備え、半導体にレーザ光５を
照射してその結晶化を図る事により電気的な特性を改善
する。即ち、非晶質シリコンを多結晶シリコンに転換し
ている。絶縁物成膜ユニット３は第３のチャンバを備え
半導体の上に絶縁性の薄膜（例えばゲート絶縁膜）を重
ねて形成する。この絶縁物成膜ユニット３は例えばＬＰ
ＣＶＤ装置からなる。以上の様に、本半導体製造装置は
半導体成膜ユニット２のプラズマＣＶＤチャンバ、レー
ザアニールユニット１の真空チャンバ、絶縁物成膜ユニ
ット３のＬＰＣＶＤチャンバがゲートバルブ６で直列的
に接続され、基板４をインラインで真空搬送できる様に
なっている。
【０００９】引き続き図１を参照して本半導体製造装置
の動作を詳細に説明する。先ず、薄膜トランジスタ等を
集積形成した薄膜半導体デバイスを製造する場合、半導
体成膜ユニット２においてプラズマＣＶＤ法等により絶
縁基板４の上に非晶質シリコンを成膜する。その後、真
空を保持したまま絶縁基板４をレーザアニールユニット
１に搬送する。この搬送過程で絶縁基板４はレーザアニ
ールユニット１のチャンバ内を移動する。この移動中に
絶縁基板４に対し石英ウィンドウ７を介してレーザ光５
を照射する。これにより、絶縁基板４に成膜された非晶
質シリコンが溶融し多結晶化する。さらに、真空状態を
保持したまま絶縁基板４は後段の絶縁物成膜ユニット３
に搬送される。ここで、ＬＰＣＶＤにより酸化シリコン
が成膜されゲート絶縁膜が得られる。これらの半導体成
膜、レーザアニール、絶縁物成膜といった工程が全て真
空中で行なわれる為、各工程毎に排気／吸気を行なう必
要がなくなる。又、各工程間で基板温度を略同程度に設
定しておけば、昇温／降温過程も必要なくなる。なお、
本実施例ではレーザアニールのプロセス前後に夫々成膜
ユニットが接続されているが、本発明はこれに限られる
ものではない。例えば、レーザアニールユニットの前段
もしくは後段のみに成膜ユニットを接続した構成であっ
ても良い。一般に、本発明にかかる半導体製造装置はレ
ーザアニールユニットの前段、後段、もしくは両方に成
膜ユニットが接続され、各チャンバ間で基板の真空搬送
ができれば良い。又、本実施例では成膜ユニットとして
プラズマＣＶＤ装置とＬＰＣＶＤ装置を組み合わせて用
いているが、これに限られるものではない。例えば、ス
パッタ装置等の他の成膜ユニットを組み込んでも良い。
又、工程順についても薄膜半導体デバイスのプロセスに
合わせて適宜組み替える事ができる。
の動作を詳細に説明する。先ず、薄膜トランジスタ等を
集積形成した薄膜半導体デバイスを製造する場合、半導
体成膜ユニット２においてプラズマＣＶＤ法等により絶
縁基板４の上に非晶質シリコンを成膜する。その後、真
空を保持したまま絶縁基板４をレーザアニールユニット
１に搬送する。この搬送過程で絶縁基板４はレーザアニ
ールユニット１のチャンバ内を移動する。この移動中に
絶縁基板４に対し石英ウィンドウ７を介してレーザ光５
を照射する。これにより、絶縁基板４に成膜された非晶
質シリコンが溶融し多結晶化する。さらに、真空状態を
保持したまま絶縁基板４は後段の絶縁物成膜ユニット３
に搬送される。ここで、ＬＰＣＶＤにより酸化シリコン
が成膜されゲート絶縁膜が得られる。これらの半導体成
膜、レーザアニール、絶縁物成膜といった工程が全て真
空中で行なわれる為、各工程毎に排気／吸気を行なう必
要がなくなる。又、各工程間で基板温度を略同程度に設
定しておけば、昇温／降温過程も必要なくなる。なお、
本実施例ではレーザアニールのプロセス前後に夫々成膜
ユニットが接続されているが、本発明はこれに限られる
ものではない。例えば、レーザアニールユニットの前段
もしくは後段のみに成膜ユニットを接続した構成であっ
ても良い。一般に、本発明にかかる半導体製造装置はレ
ーザアニールユニットの前段、後段、もしくは両方に成
膜ユニットが接続され、各チャンバ間で基板の真空搬送
ができれば良い。又、本実施例では成膜ユニットとして
プラズマＣＶＤ装置とＬＰＣＶＤ装置を組み合わせて用
いているが、これに限られるものではない。例えば、ス
パッタ装置等の他の成膜ユニットを組み込んでも良い。
又、工程順についても薄膜半導体デバイスのプロセスに
合わせて適宜組み替える事ができる。
【００１０】図２は、第１実施例に組み込まれたレーザ
アニールユニットの具体的な構成例を示すブロック図で
ある。本レーザアニールユニット１はチャンバ８を備
え、その内部には加熱用ヒータ９が組み込まれている。
チャンバ８にはターボ分子ポンプ１０及びドライポンプ
１１が直列接続され、チャンバ８内を真空排気できる様
にしてある。又、隣接する半導体成膜ユニットや絶縁物
成膜ユニットとの境界にはゲートバルブ６が介在し、各
ユニットのチャンバを区切っている。成膜プロセス中は
ゲートバルブ６を閉じチャンバ間の干渉を防ぐ。成膜プ
ロセスが終了した時ゲートバルブ６を開き、チャンバ間
の基板搬送を可能にする。なお、半導体成膜ユニット２
のプラズマＣＶＤチャンバ及び絶縁物成膜ユニット３の
ＬＰＣＶＤチャンバも基本的にはレーザアニールユニッ
トのチャンバ８と同一の構成を有している。異なる点
は、プラズマ発生用の平行平板電極やプロセスガスの導
入口等がチャンバに設けられている事である。
アニールユニットの具体的な構成例を示すブロック図で
ある。本レーザアニールユニット１はチャンバ８を備
え、その内部には加熱用ヒータ９が組み込まれている。
チャンバ８にはターボ分子ポンプ１０及びドライポンプ
１１が直列接続され、チャンバ８内を真空排気できる様
にしてある。又、隣接する半導体成膜ユニットや絶縁物
成膜ユニットとの境界にはゲートバルブ６が介在し、各
ユニットのチャンバを区切っている。成膜プロセス中は
ゲートバルブ６を閉じチャンバ間の干渉を防ぐ。成膜プ
ロセスが終了した時ゲートバルブ６を開き、チャンバ間
の基板搬送を可能にする。なお、半導体成膜ユニット２
のプラズマＣＶＤチャンバ及び絶縁物成膜ユニット３の
ＬＰＣＶＤチャンバも基本的にはレーザアニールユニッ
トのチャンバ８と同一の構成を有している。異なる点
は、プラズマ発生用の平行平板電極やプロセスガスの導
入口等がチャンバに設けられている事である。
【００１１】図３はレーザアニールユニットのチャンバ
８に組み込まれた基板搬送機構（搬送手段）の具体的な
構成例を表わしている。なお、この基板搬送機構は各チ
ャンバを通して連続している。基板４はトレイ１２上に
セットされ各チャンバ内及びチャンバ間を移動する。具
体的には、チャンバ８の外側から上下より挿入されたト
レイ搬送ギア１４とトレイ１２に刻んだギア１３をチャ
ンバ８内で互いに噛み合わせ、チャンバ８の外側からト
レイ搬送ギア１４を回転させる事により、基板４が搬送
移動される。この搬送移動中にレーザアニールが行なわ
れる。先ず、その前段階として半導体成膜ユニットに絶
縁基板４を投入し、プラズマＣＶＤチャンバを真空引き
すると共に基板を４５０℃に加熱する。この状態で絶縁
基板４上に非晶質シリコンを成膜する。成膜後基板搬送
トレイ１２をレーザアニールユニットに移動する。そし
て、チャンバ８内で基板４を４５０℃に保ったままレー
ザアニールを行なう。具体的には、基板搬送途中でレー
ザ光５を照射し、非晶質シリコンを多結晶シリコン１５
に転換する。この時、エキシマレーザ光源を２台用いて
おり、基板４の幅方向に沿って２チップ分の領域を１シ
ョットで照射している。これによりレーザアニールのタ
クト時間が減少する。この後、基板搬送トレイ１２を絶
縁物成膜ユニットのＬＰＣＶＤチャンバに移動し、シリ
コン酸化膜を成膜する。ここで基板温度を下げ、大気中
に基板を取り出す。
８に組み込まれた基板搬送機構（搬送手段）の具体的な
構成例を表わしている。なお、この基板搬送機構は各チ
ャンバを通して連続している。基板４はトレイ１２上に
セットされ各チャンバ内及びチャンバ間を移動する。具
体的には、チャンバ８の外側から上下より挿入されたト
レイ搬送ギア１４とトレイ１２に刻んだギア１３をチャ
ンバ８内で互いに噛み合わせ、チャンバ８の外側からト
レイ搬送ギア１４を回転させる事により、基板４が搬送
移動される。この搬送移動中にレーザアニールが行なわ
れる。先ず、その前段階として半導体成膜ユニットに絶
縁基板４を投入し、プラズマＣＶＤチャンバを真空引き
すると共に基板を４５０℃に加熱する。この状態で絶縁
基板４上に非晶質シリコンを成膜する。成膜後基板搬送
トレイ１２をレーザアニールユニットに移動する。そし
て、チャンバ８内で基板４を４５０℃に保ったままレー
ザアニールを行なう。具体的には、基板搬送途中でレー
ザ光５を照射し、非晶質シリコンを多結晶シリコン１５
に転換する。この時、エキシマレーザ光源を２台用いて
おり、基板４の幅方向に沿って２チップ分の領域を１シ
ョットで照射している。これによりレーザアニールのタ
クト時間が減少する。この後、基板搬送トレイ１２を絶
縁物成膜ユニットのＬＰＣＶＤチャンバに移動し、シリ
コン酸化膜を成膜する。ここで基板温度を下げ、大気中
に基板を取り出す。
【００１２】図４はレーザアニール方法の他の例を示す
模式的な平面図である。本例では１台のレーザ光源を使
用し、線状ビームのレーザ光５−２を絶縁基板４に照射
している。線状ビームの長手寸法は基板４の幅寸法と略
一致している。基板４の移動中線状ビームのレーザ光５
−２が連続的にもしくはパルス的に照射され、非晶質シ
リコンが順次多結晶シリコン１５に転換される。本例で
も基板４を単に一方向に沿って移動するだけで良く、装
置構造が簡便になり且つレーザ光源も１台で良い。
模式的な平面図である。本例では１台のレーザ光源を使
用し、線状ビームのレーザ光５−２を絶縁基板４に照射
している。線状ビームの長手寸法は基板４の幅寸法と略
一致している。基板４の移動中線状ビームのレーザ光５
−２が連続的にもしくはパルス的に照射され、非晶質シ
リコンが順次多結晶シリコン１５に転換される。本例で
も基板４を単に一方向に沿って移動するだけで良く、装
置構造が簡便になり且つレーザ光源も１台で良い。
【００１３】図５はレーザアニール方法の別の例を示す
模式的な平面図である。図４の例ではレーザ光源を含む
光学系を固定していたが、本例ではレーザ光５を照射す
る時基板４を固定する一方レーザ光５を二次元的に走査
しており、これによって非晶質シリコンを多結晶シリコ
ン１５に転換する。
模式的な平面図である。図４の例ではレーザ光源を含む
光学系を固定していたが、本例ではレーザ光５を照射す
る時基板４を固定する一方レーザ光５を二次元的に走査
しており、これによって非晶質シリコンを多結晶シリコ
ン１５に転換する。
【００１４】図６は本発明にかかる半導体製造装置の第
２実施例を示している。本半導体製造装置はインライン
型である。本装置は中央のレーザアニールユニット１の
両側に温度調整ユニット１８を備えている。この温度調
整ユニット１８は隣り合うチャンバの間に介在する追加
のチャンバからなり、工程間に生じる基板４の温度差を
調整する為加熱／冷却を行なう。又、工程順の先頭に位
置するロードユニット１６を設けており、大気側から基
板４を受け入れる追加のチャンバを備えている。さら
に、工程順の最後に位置するアンロードユニット１７を
含んでおり、追加のチャンバを用いて基板４を大気側に
排出する。なお、ロードユニット１６と前段温度調整ユ
ニット１８の間には半導体成膜ユニット２が接続され、
後段温度調整ユニット１８とアンロードユニット１７の
間には絶縁物成膜ユニット３が介在している。以上に説
明した各ユニットは全てゲートバルブ６により直列的に
接続されている。本実施例の特徴事項として、半導体成
膜ユニット２のプラズマＣＶＤチャンバの前段に、真空
引き及び基板加熱を行なうロードユニット１６を取り付
けている。又、絶縁物成膜ユニット３のＬＰＣＶＤチャ
ンバの後に、降温及び大気開放を行なうアンロードユニ
ット１７を設ける。こうする事により、プラズマＣＶＤ
チャンバ及びＬＰＣＶＤチャンバの負担が軽くなり、タ
クト時間がさらに減少する。又、プラズマＣＶＤプロセ
ス、ＬＰＣＶＤプロセス、レーザアニールプロセスの各
基板温度が異なる場合、予め基板の加熱／冷却を行なう
温度調整ユニット１８を設けることで、タクト時間をさ
らに短くする。
２実施例を示している。本半導体製造装置はインライン
型である。本装置は中央のレーザアニールユニット１の
両側に温度調整ユニット１８を備えている。この温度調
整ユニット１８は隣り合うチャンバの間に介在する追加
のチャンバからなり、工程間に生じる基板４の温度差を
調整する為加熱／冷却を行なう。又、工程順の先頭に位
置するロードユニット１６を設けており、大気側から基
板４を受け入れる追加のチャンバを備えている。さら
に、工程順の最後に位置するアンロードユニット１７を
含んでおり、追加のチャンバを用いて基板４を大気側に
排出する。なお、ロードユニット１６と前段温度調整ユ
ニット１８の間には半導体成膜ユニット２が接続され、
後段温度調整ユニット１８とアンロードユニット１７の
間には絶縁物成膜ユニット３が介在している。以上に説
明した各ユニットは全てゲートバルブ６により直列的に
接続されている。本実施例の特徴事項として、半導体成
膜ユニット２のプラズマＣＶＤチャンバの前段に、真空
引き及び基板加熱を行なうロードユニット１６を取り付
けている。又、絶縁物成膜ユニット３のＬＰＣＶＤチャ
ンバの後に、降温及び大気開放を行なうアンロードユニ
ット１７を設ける。こうする事により、プラズマＣＶＤ
チャンバ及びＬＰＣＶＤチャンバの負担が軽くなり、タ
クト時間がさらに減少する。又、プラズマＣＶＤプロセ
ス、ＬＰＣＶＤプロセス、レーザアニールプロセスの各
基板温度が異なる場合、予め基板の加熱／冷却を行なう
温度調整ユニット１８を設けることで、タクト時間をさ
らに短くする。
【００１５】図７は本発明にかかる半導体製造装置の第
３実施例を示すブロック図である。本例では、レーザア
ニールユニット１、半導体成膜ユニット２、絶縁物成膜
ユニット３、ロードロックユニット２１が星形に配置し
ている。これらのユニットの中央にはロボットユニット
１９が配置し、周辺の各ユニットに対しゲートバルブ６
を介して個々に接続している。ロボットユニット１９の
内部には搬送手段として搬送ロボット２０が組み込まれ
ており、所定の工程順に従って基板４を周辺の各ユニッ
トに搬送する。例えば、半導体成膜ユニット２で成膜処
理を施された基板４をロボット２０によりレーザアニー
ルユニット１に搬送する。ここでレーザアニール処理が
終了するとロボット２０が基板４を絶縁物成膜ユニット
３に搬送する。この後、基板４はロボット２０によりロ
ードロックユニット２１に搬送され、大気側に取り出さ
れる。
３実施例を示すブロック図である。本例では、レーザア
ニールユニット１、半導体成膜ユニット２、絶縁物成膜
ユニット３、ロードロックユニット２１が星形に配置し
ている。これらのユニットの中央にはロボットユニット
１９が配置し、周辺の各ユニットに対しゲートバルブ６
を介して個々に接続している。ロボットユニット１９の
内部には搬送手段として搬送ロボット２０が組み込まれ
ており、所定の工程順に従って基板４を周辺の各ユニッ
トに搬送する。例えば、半導体成膜ユニット２で成膜処
理を施された基板４をロボット２０によりレーザアニー
ルユニット１に搬送する。ここでレーザアニール処理が
終了するとロボット２０が基板４を絶縁物成膜ユニット
３に搬送する。この後、基板４はロボット２０によりロ
ードロックユニット２１に搬送され、大気側に取り出さ
れる。
【００１６】最後に図８及び図９を参照して、本発明に
かかる半導体製造装置を用いた薄膜半導体デバイスの製
造工程の一例を説明する。なお、この例では薄膜半導体
デバイスとしてアクティブマトリクス型表示装置に組み
込まれる駆動基板を作成している。先ず図８の工程
（ａ）で、絶縁基板１０１の上に非晶質シリコンからな
る半導体薄膜１０２を成膜する。次に工程（ｂ）で、半
導体薄膜１０２にレーザ光１０３を照射し、非晶質シリ
コンを多結晶シリコンに転換する。続いて工程（ｃ）に
移り、半導体薄膜１０２の上に酸化シリコンを成膜して
ゲート絶縁膜１０４を設ける。以上の工程（ａ），
（ｂ）及び（ｃ）は、本発明にかかる半導体製造装置を
用いて連続的に行なえる。
かかる半導体製造装置を用いた薄膜半導体デバイスの製
造工程の一例を説明する。なお、この例では薄膜半導体
デバイスとしてアクティブマトリクス型表示装置に組み
込まれる駆動基板を作成している。先ず図８の工程
（ａ）で、絶縁基板１０１の上に非晶質シリコンからな
る半導体薄膜１０２を成膜する。次に工程（ｂ）で、半
導体薄膜１０２にレーザ光１０３を照射し、非晶質シリ
コンを多結晶シリコンに転換する。続いて工程（ｃ）に
移り、半導体薄膜１０２の上に酸化シリコンを成膜して
ゲート絶縁膜１０４を設ける。以上の工程（ａ），
（ｂ）及び（ｃ）は、本発明にかかる半導体製造装置を
用いて連続的に行なえる。
【００１７】次に工程（ｄ）に進み、半導体薄膜１０２
及びゲート絶縁膜１０４をアイランド状にパタニングし
て、薄膜トランジスタの素子領域とする。図９の工程
（ｅ）に移り、ゲート絶縁膜１０４の上にゲート電極１
０５をパタニングする。工程（ｆ）に進み、ゲート電極
１０５をマスクとしてセルフアライメントにより不純物
１０６をイオン注入し、半導体薄膜１０２中にソース領
域１０７及びドレイン領域１０８を形成する。これによ
り、トップゲート型の薄膜トランジスタが完成する。次
に工程（ｇ）に進み、薄膜トランジスタをＰＳＧ等から
なる第１層間絶縁膜１０９で被覆する。最後に構成
（ｈ）に進み、第１層間絶縁膜１０９にコンタクトホー
ルを開口した後、金属膜を成膜し所定の形状にパタニン
グして配線電極１１０に加工する。この配線電極１１０
は薄膜トランジスタのソース領域１０７に接続してい
る。この上に同じくＰＳＧ等からなる第２層間絶縁膜１
１１を成膜する。再びコンタクトホールを開口した後、
ＩＴＯ等の透明導電膜を成膜し所定の形状にパタニング
して画素電極１１２に加工する。この画素電極１１２は
コンタクトホールを介して薄膜トランジスタのドレイン
領域１０８と電気接続している。
及びゲート絶縁膜１０４をアイランド状にパタニングし
て、薄膜トランジスタの素子領域とする。図９の工程
（ｅ）に移り、ゲート絶縁膜１０４の上にゲート電極１
０５をパタニングする。工程（ｆ）に進み、ゲート電極
１０５をマスクとしてセルフアライメントにより不純物
１０６をイオン注入し、半導体薄膜１０２中にソース領
域１０７及びドレイン領域１０８を形成する。これによ
り、トップゲート型の薄膜トランジスタが完成する。次
に工程（ｇ）に進み、薄膜トランジスタをＰＳＧ等から
なる第１層間絶縁膜１０９で被覆する。最後に構成
（ｈ）に進み、第１層間絶縁膜１０９にコンタクトホー
ルを開口した後、金属膜を成膜し所定の形状にパタニン
グして配線電極１１０に加工する。この配線電極１１０
は薄膜トランジスタのソース領域１０７に接続してい
る。この上に同じくＰＳＧ等からなる第２層間絶縁膜１
１１を成膜する。再びコンタクトホールを開口した後、
ＩＴＯ等の透明導電膜を成膜し所定の形状にパタニング
して画素電極１１２に加工する。この画素電極１１２は
コンタクトホールを介して薄膜トランジスタのドレイン
領域１０８と電気接続している。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、気
密雰囲気を維持したままレーザアニールユニット及び成
膜ユニットを構成する各チャンバを互いに接続すると共
に、所定の工程順に従って先のチャンバから後のチャン
バに基板を気密雰囲気下で搬送する。各チャンバ間を真
空接続する事で、排気／吸気の時間が短縮化される。
又、基板加熱についても、プロセス温度が同程度である
限り加熱／冷却の為の昇温／降温時間が短くて済む。加
えて、レーザアニールの後真空状態のままで成膜プロセ
スに移る為、基板表面の酸化や異物汚染が防げ、プロセ
スの安定化が図れる。
密雰囲気を維持したままレーザアニールユニット及び成
膜ユニットを構成する各チャンバを互いに接続すると共
に、所定の工程順に従って先のチャンバから後のチャン
バに基板を気密雰囲気下で搬送する。各チャンバ間を真
空接続する事で、排気／吸気の時間が短縮化される。
又、基板加熱についても、プロセス温度が同程度である
限り加熱／冷却の為の昇温／降温時間が短くて済む。加
えて、レーザアニールの後真空状態のままで成膜プロセ
スに移る為、基板表面の酸化や異物汚染が防げ、プロセ
スの安定化が図れる。
【図１】本発明にかかる半導体製造装置の第１実施例を
示すブロック図である。
示すブロック図である。
【図２】第１実施例に組み込まれるレーザアニールユニ
ットの具体的な構成例を示すブロック図である。
ットの具体的な構成例を示すブロック図である。
【図３】第１実施例に組み込まれる搬送手段の具体的な
構成例を示す平面図である。
構成例を示す平面図である。
【図４】レーザアニール方法の一例を示す模式的な平面
図である。
図である。
【図５】レーザアニール方法の他の例を示す模式的な平
面図である。
面図である。
【図６】本発明にかかる半導体製造装置の第２実施例を
示すブロック図である。
示すブロック図である。
【図７】本発明にかかる半導体製造装置の第３実施例を
示すブロック図である。
示すブロック図である。
【図８】本発明にかかる半導体製造装置を用いた薄膜半
導体デバイスの製造方法の一例を示す工程図である。
導体デバイスの製造方法の一例を示す工程図である。
【図９】同じく薄膜半導体デバイスの製造方法を示す工
程図である。
程図である。
１ レーザアニールユニット ２ 半導体成膜ユニット ３ 絶縁物成膜ユニット ４ 基板 ５ レーザ光 ６ ゲートバルブ ８ チャンバ １０ ターボ分子ポンプ １１ ドライポンプ １２ 搬送トレイ １３ ギア １４ 搬送ギア
Claims (6)
- 【請求項１】 加工対象となる基板を気密雰囲気下に保
持するチャンバを備え、該基板に含まれる半導体にレー
ザ光を照射してその電気的な特性を改善するレーザアニ
ールユニットと、 同じく基板を気密雰囲気下に保持するチャンバを備え、
該基板に対して必要な薄膜を形成する少なくとも一つの
成膜ユニットと、 気密雰囲気を維持したまま各チャンバを互いに接続する
と共に所定の工程順に従って先のチャンバから後のチャ
ンバに該基板を気密雰囲気下で搬送する搬送手段とを含
む半導体製造装置。 - 【請求項２】 第１のチャンバを備え絶縁性の基板の上
に非単結晶性の半導体からなる薄膜を形成する半導体成
膜ユニットと、該第１のチャンバに接続した第２のチャ
ンバを備え該半導体にレーザ光を照射してその結晶化を
図る事により電気的な特性を改善するレーザアニールユ
ニットと、該第２のチャンバに接続した第３のチャンバ
を備え該半導体の上に絶縁性の薄膜を重ねて形成する絶
縁物成膜ユニットとを含む請求項１記載の半導体製造装
置。 - 【請求項３】 前記搬送手段は、複数のチャンバを直列
的に接続するインライン型の搬送手段である請求項１記
載の半導体製造装置。 - 【請求項４】 前記搬送手段は、星形に配した複数のチ
ャンバの中心に位置し個々のチャンバを相互的に接続す
るものである請求項１記載の半導体製造装置。 - 【請求項５】 互いに隣り合うチャンバの間に介在する
追加のチャンバを備えた温度調整ユニットを含んでお
り、工程間に生じる基板温度の差を調整する為加熱／冷
却を行なう請求項１記載の半導体製造装置。 - 【請求項６】 工程順の先頭に位置し大気側から基板を
受け入れる追加のチャンバを備えたロードユニットと、
工程順の最後に位置し基板を大気側に排出する追加のチ
ャンバを備えたアンロードユニットとを含む請求項１記
載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17420895A JPH097911A (ja) | 1995-06-16 | 1995-06-16 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17420895A JPH097911A (ja) | 1995-06-16 | 1995-06-16 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH097911A true JPH097911A (ja) | 1997-01-10 |
Family
ID=15974622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17420895A Pending JPH097911A (ja) | 1995-06-16 | 1995-06-16 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH097911A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642091B1 (en) | 1999-07-15 | 2003-11-04 | Nec Corporation | Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device |
| US6861614B1 (en) | 1999-07-08 | 2005-03-01 | Nec Corporation | S system for the formation of a silicon thin film and a semiconductor-insulating film interface |
| US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
| US6989300B1 (en) | 1999-07-13 | 2006-01-24 | Nec Corporation | Method for forming semiconductor films at desired positions on a substrate |
-
1995
- 1995-06-16 JP JP17420895A patent/JPH097911A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861614B1 (en) | 1999-07-08 | 2005-03-01 | Nec Corporation | S system for the formation of a silicon thin film and a semiconductor-insulating film interface |
| US7312418B2 (en) | 1999-07-08 | 2007-12-25 | Nec Corporation | Semiconductor thin film forming system |
| US6989300B1 (en) | 1999-07-13 | 2006-01-24 | Nec Corporation | Method for forming semiconductor films at desired positions on a substrate |
| US6642091B1 (en) | 1999-07-15 | 2003-11-04 | Nec Corporation | Thin-film semiconductor device and apparatus for fabricating thin-film semiconductor device |
| US6863733B1 (en) | 1999-07-15 | 2005-03-08 | Nec Corporation | Apparatus for fabricating thin-film semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6174374B1 (en) | Method for annealing a semiconductor | |
| JP3165304B2 (ja) | 半導体装置の作製方法及び半導体処理装置 | |
| KR100386202B1 (ko) | 반도체 장치 제조 방법 | |
| US5923966A (en) | Laser processing method | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
| JP3165324B2 (ja) | 半導体装置の作製方法 | |
| JP3781787B2 (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JPH097911A (ja) | 半導体製造装置 | |
| JP3886554B2 (ja) | レーザーアニール方法 | |
| JPH07221035A (ja) | 基板処理装置およびその動作方法 | |
| JP3196132B2 (ja) | 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置 | |
| JPH07183235A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JP3621154B2 (ja) | アクティブマトリクス型表示装置の作製方法 | |
| JPH07183234A (ja) | 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法 | |
| JP3763908B2 (ja) | レーザー照射システム | |
| JPH05251342A (ja) | レーザーアニール装置 | |
| JP2004193418A (ja) | 半導体装置の製造方法 | |
| JP3605326B2 (ja) | マルチチャンバー装置 | |
| JP3612009B2 (ja) | 半導体装置の作製方法 | |
| JP3612018B2 (ja) | 半導体装置の作製方法 | |
| KR100221352B1 (ko) | 다결정 실리콘의 형성방법 및 형성장치 | |
| JP3605330B2 (ja) | 薄膜デバイス及び半導体膜の作製方法 | |
| JP4208196B2 (ja) | マルチチャンバー装置および薄膜デバイスの作製方法。 | |
| JP3797257B2 (ja) | 半導体装置の製造方法、および半導体製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040316 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040720 |