JPH0980472A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0980472A JPH0980472A JP23081395A JP23081395A JPH0980472A JP H0980472 A JPH0980472 A JP H0980472A JP 23081395 A JP23081395 A JP 23081395A JP 23081395 A JP23081395 A JP 23081395A JP H0980472 A JPH0980472 A JP H0980472A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- pixel
- signal line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 スミアの発生を抑制する。
【構成】 液晶層を介して互いに配置される透明基板の
液晶側の面の各画素領域に表示電極と基準電極とが設け
られ、これらの電極に印加する電圧によって該液晶層内
に透明基板と平行な電界を発生せしめ、これにより該液
晶層を透過する光を変調させるものであって、前記各表
示電極は、走査信号線からの走査信号の供給によってオ
ンされるスイッチング素子を介した映像信号線からの映
像信号が供給される液晶表示素子において、ｘ方向に並
設される各画素領域の互いに隣接される一対の画素領域
の間にそれぞれの画素領域における表示電極に映像信号
を供給する２本の映像信号線がｙ方向に並設され、これ
により、一対の前記画素領域のうちの一つの画素領域と
この画素領域に隣接する他の画素領域との間には映像信
号線が配置されていない構成となっている。
液晶側の面の各画素領域に表示電極と基準電極とが設け
られ、これらの電極に印加する電圧によって該液晶層内
に透明基板と平行な電界を発生せしめ、これにより該液
晶層を透過する光を変調させるものであって、前記各表
示電極は、走査信号線からの走査信号の供給によってオ
ンされるスイッチング素子を介した映像信号線からの映
像信号が供給される液晶表示素子において、ｘ方向に並
設される各画素領域の互いに隣接される一対の画素領域
の間にそれぞれの画素領域における表示電極に映像信号
を供給する２本の映像信号線がｙ方向に並設され、これ
により、一対の前記画素領域のうちの一つの画素領域と
この画素領域に隣接する他の画素領域との間には映像信
号線が配置されていない構成となっている。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示素子に係り、特
に、いわゆる横電界方式と称される液晶表示素子に関す
る。
に、いわゆる横電界方式と称される液晶表示素子に関す
る。
【０００２】
【従来の技術】いわゆる横電界方式と称されるカラー液
晶表示素子は、液晶層を介して互いに対向して配置され
る透明基板のうち、たとえばその一方の液晶層側の単位
画素に相当する領域面に表示用電極と基準電極とが備え
られ、この表示用電極と基準電極との間に透明基板面と
平行に発生させる電界によって前記液晶層を透過する光
を変調させるようにしたものである。
晶表示素子は、液晶層を介して互いに対向して配置され
る透明基板のうち、たとえばその一方の液晶層側の単位
画素に相当する領域面に表示用電極と基準電極とが備え
られ、この表示用電極と基準電極との間に透明基板面と
平行に発生させる電界によって前記液晶層を透過する光
を変調させるようにしたものである。
【０００３】このようなカラー液晶表示基板は、その表
示面に対して大きな角度視野から観察しても鮮明な映像
を認識でき、いわゆる広角度視野に優れたものとして知
られるに至った。
示面に対して大きな角度視野から観察しても鮮明な映像
を認識でき、いわゆる広角度視野に優れたものとして知
られるに至った。
【０００４】そして、いわゆるアクティブ・マトリック
ス方式と称される液晶表示素子は、マトリックス状に配
置された各画素領域にそれぞれスイッチング素子が備え
られ、走査信号線からの走査信号によってオンするスイ
ッチング素子を介して映像信号線からの映像信号が前記
表示用電極に供給されるように構成されている。
ス方式と称される液晶表示素子は、マトリックス状に配
置された各画素領域にそれぞれスイッチング素子が備え
られ、走査信号線からの走査信号によってオンするスイ
ッチング素子を介して映像信号線からの映像信号が前記
表示用電極に供給されるように構成されている。
【０００５】なお、このような構成からなる液晶表示素
子としては、たとえば特許出願公表平５−５０５２４７
号公報および特開昭６３−２１９０７号公報等に詳述さ
れている。
子としては、たとえば特許出願公表平５−５０５２４７
号公報および特開昭６３−２１９０７号公報等に詳述さ
れている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな構成からなる液晶表示素子は、表示電極から基準電
極へ発生する電界の他に、各画素領域の境界に配置され
る映像信号線から該基準電極に回り込む電界も発生して
しまう構成となっており、これによって後者の電界によ
るいわゆるスミア（縦スミア）が生じてしまうことが指
摘されていた。
うな構成からなる液晶表示素子は、表示電極から基準電
極へ発生する電界の他に、各画素領域の境界に配置され
る映像信号線から該基準電極に回り込む電界も発生して
しまう構成となっており、これによって後者の電界によ
るいわゆるスミア（縦スミア）が生じてしまうことが指
摘されていた。
【０００７】本発明は、このような事情に基づいてなさ
れたものであり、スミアの発生を抑制した液晶表示素子
を提供することにある。
れたものであり、スミアの発生を抑制した液晶表示素子
を提供することにある。
【０００８】
【課題を解決するための手段】本願において開示されて
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、以下のとおりである。
る発明のうち、代表的なものの概要を簡単に説明すれ
ば、以下のとおりである。
【０００９】すなわち、液晶層を介して互いに配置され
る透明基板の液晶側の面の各画素領域に表示電極と基準
電極とが設けられ、これらの電極に印加する電圧によっ
て該液晶層内に透明基板と平行な電界を発生せしめ、こ
れにより該液晶層を透過する光を変調させるものであっ
て、前記各表示電極は、走査信号線からの走査信号の供
給によってオンされるスイッチング素子を介した映像信
号線からの映像信号が供給される液晶表示素子におい
て、ｘ方向に並設される各画素領域の互いに隣接される
一対の画素領域の間にそれぞれの画素領域における表示
電極に映像信号を供給する２本の映像信号線がｙ方向に
並設され、これにより、一対の前記画素領域のうちの一
つの画素領域とこの画素領域に隣接する他の画素領域と
の間には映像信号線が配置されていない構成となってい
ることを特徴とするものである。
る透明基板の液晶側の面の各画素領域に表示電極と基準
電極とが設けられ、これらの電極に印加する電圧によっ
て該液晶層内に透明基板と平行な電界を発生せしめ、こ
れにより該液晶層を透過する光を変調させるものであっ
て、前記各表示電極は、走査信号線からの走査信号の供
給によってオンされるスイッチング素子を介した映像信
号線からの映像信号が供給される液晶表示素子におい
て、ｘ方向に並設される各画素領域の互いに隣接される
一対の画素領域の間にそれぞれの画素領域における表示
電極に映像信号を供給する２本の映像信号線がｙ方向に
並設され、これにより、一対の前記画素領域のうちの一
つの画素領域とこの画素領域に隣接する他の画素領域と
の間には映像信号線が配置されていない構成となってい
ることを特徴とするものである。
【００１０】
【作用】このように構成した液晶表示素子は、隣接する
２つの画素領域の両脇にそれぞれ映像信号線が配置され
る構成となる。このため、従来のように１つの画素領域
の両脇にそれぞれ映像信号線が配置されているものに比
べて、各画素領域内の基準電極の大部分は映像信号線か
ら大きな距離を隔てて配置されることになる。
２つの画素領域の両脇にそれぞれ映像信号線が配置され
る構成となる。このため、従来のように１つの画素領域
の両脇にそれぞれ映像信号線が配置されているものに比
べて、各画素領域内の基準電極の大部分は映像信号線か
ら大きな距離を隔てて配置されることになる。
【００１１】このことから、映像信号線から基準電極へ
の回り込み電界が少なくなり、スミアの発生を抑制でき
るようになる。
の回り込み電界が少なくなり、スミアの発生を抑制でき
るようになる。
【００１２】ここで、隣接する２つの画素領域の両脇に
配置される映像信号線は２本となるが、その一方の映像
信号線からの電界が他方の映像信号線への回り込むこと
から基準電極への回り込みを減少させることになり、こ
のような映像信号線の配置が基準電極への回り込み電界
を増大させることはないものとなる。
配置される映像信号線は２本となるが、その一方の映像
信号線からの電界が他方の映像信号線への回り込むこと
から基準電極への回り込みを減少させることになり、こ
のような映像信号線の配置が基準電極への回り込み電界
を増大させることはないものとなる。
【００１３】したがって、このようなことから、スミア
の発生を大幅に抑制できるようになる。
の発生を大幅に抑制できるようになる。
【００１４】
【実施例】実施例１． 図２は、本発明による液晶表示素子とその周
辺の回路とを示した概略構成図である。
辺の回路とを示した概略構成図である。
【００１５】同図において、液晶表示素子１はその外囲
器として透明基板１Ａと透明基板１Ｂとを備え、それら
の間に液晶層を介在させている。
器として透明基板１Ａと透明基板１Ｂとを備え、それら
の間に液晶層を介在させている。
【００１６】そして、いわゆる下側基板となる透明基板
１Ａの液晶層側の面には、図中ｘ方向に延在しかつｙ方
向に当間隔に並設された走査信号線２が形成され、これ
らの各走査信号線２に近接して基準信号線４がｙ方向に
延在されて形成されている。
１Ａの液晶層側の面には、図中ｘ方向に延在しかつｙ方
向に当間隔に並設された走査信号線２が形成され、これ
らの各走査信号線２に近接して基準信号線４がｙ方向に
延在されて形成されている。
【００１７】そして、これら走査信号線２および基準信
号線４と絶縁されてｙ方向に延在しかつｘ方向に並設さ
れた映像信号線３が形成されている。
号線４と絶縁されてｙ方向に延在しかつｘ方向に並設さ
れた映像信号線３が形成されている。
【００１８】ここで、この映像信号線３は、２本を近接
配置させたものをｘ方向に当間隔に並設させて形成され
たものとなっている。
配置させたものをｘ方向に当間隔に並設させて形成され
たものとなっている。
【００１９】このような各信号線の配置によって形成さ
れる比較的面積の大きな矩形状の領域には２つの画素領
域が形成されるようになっている。換言すれば、２本の
映像信号線３の両脇にそれらの映像信号線３がそれぞれ
担当する画素領域が形成されるようになっている。
れる比較的面積の大きな矩形状の領域には２つの画素領
域が形成されるようになっている。換言すれば、２本の
映像信号線３の両脇にそれらの映像信号線３がそれぞれ
担当する画素領域が形成されるようになっている。
【００２０】そして、これらの各画素領域がマトリック
ス状に配列されて表示部が構成されるようになってい
る。なお、各画素領域内にはそれぞれ表示電極が形成さ
れ、該画素領域の周辺の一部には薄膜トランジスタＴＦ
Ｔおよび蓄積容量Ｃｓｔｇが配置されている（これらは
いずれも図示されていない）。
ス状に配列されて表示部が構成されるようになってい
る。なお、各画素領域内にはそれぞれ表示電極が形成さ
れ、該画素領域の周辺の一部には薄膜トランジスタＴＦ
Ｔおよび蓄積容量Ｃｓｔｇが配置されている（これらは
いずれも図示されていない）。
【００２１】一方、透明基板１Ｂの液晶層側の面には各
画素領域毎にカラーフィルタが形成され、これらカラー
フィルタはＲ（赤）、Ｇ（緑）、Ｂ（青）からなるフィ
ルタでそれらを互いに近接配置させることにより３つの
画素領域を一画素とするカラー表示ができるようになっ
ている。
画素領域毎にカラーフィルタが形成され、これらカラー
フィルタはＲ（赤）、Ｇ（緑）、Ｂ（青）からなるフィ
ルタでそれらを互いに近接配置させることにより３つの
画素領域を一画素とするカラー表示ができるようになっ
ている。
【００２２】そして、液晶表示素子１には、その外部回
路として垂直走査回路５および映像信号駆動回路６が備
えられ、該垂直走査回路５によって前記走査信号線２の
それぞれに順次走査信号（電圧）が供給され、そのタイ
ミングに合わせて映像信号駆動回路６は映像信号線３に
映像信号（電圧）を供給するようになっている。
路として垂直走査回路５および映像信号駆動回路６が備
えられ、該垂直走査回路５によって前記走査信号線２の
それぞれに順次走査信号（電圧）が供給され、そのタイ
ミングに合わせて映像信号駆動回路６は映像信号線３に
映像信号（電圧）を供給するようになっている。
【００２３】なお、垂直走査回路５および映像信号駆動
回路６は、液晶駆動電源回路７から電源が供給されてい
るとともに、ＣＰＵ８からの画像情報がコントローラ９
によってそれぞれ表示データおよび制御信号に分けられ
て入力されるようになっている。
回路６は、液晶駆動電源回路７から電源が供給されてい
るとともに、ＣＰＵ８からの画像情報がコントローラ９
によってそれぞれ表示データおよび制御信号に分けられ
て入力されるようになっている。
【００２４】また、前記基準信号線４に印加される電圧
も液晶駆動電源回路７から供給されるようになってい
る。なお、この実施例では、基準信号線４に印加される
電圧は映像信号駆動回路６の耐圧を小さくする目的で交
流電圧を用いている。
も液晶駆動電源回路７から供給されるようになってい
る。なお、この実施例では、基準信号線４に印加される
電圧は映像信号駆動回路６の耐圧を小さくする目的で交
流電圧を用いている。
【００２５】図１は、上記画素領域の構成を示した平面
図であり、近接配置される一対の映像信号線３と同じく
近接配置される一対の他の映像信号線３との間に配置さ
れる２つの画素領域における構成を示している。そし
て、これら各画素領域は図中Ｐ−Ｐ線の部分を折り返す
ことによって互いに重なり合う対称的な構造となってお
り、その一方の画素領域を点線枠で示している。
図であり、近接配置される一対の映像信号線３と同じく
近接配置される一対の他の映像信号線３との間に配置さ
れる２つの画素領域における構成を示している。そし
て、これら各画素領域は図中Ｐ−Ｐ線の部分を折り返す
ことによって互いに重なり合う対称的な構造となってお
り、その一方の画素領域を点線枠で示している。
【００２６】なお、図中のIII−III線における断面図を
図３に、IV−IV線における断面図を図４、V−V線におけ
る断面図を図５にそれぞれ示している。
図３に、IV−IV線における断面図を図４、V−V線におけ
る断面図を図５にそれぞれ示している。
【００２７】図１において、まず、透明基板１Ａの液晶
側の面には、そのｘ方向に延在しかつｙ方向に並設され
る走査信号線２が形成されている。また、これらの各走
査信号線２に近接して該走査信号線２の図中下側には基
準信号線４がｙ方向に延在されて形成されている。
側の面には、そのｘ方向に延在しかつｙ方向に並設され
る走査信号線２が形成されている。また、これらの各走
査信号線２に近接して該走査信号線２の図中下側には基
準信号線４がｙ方向に延在されて形成されている。
【００２８】ここで、一方の走査信号線２に近接する基
準信号線４と他方の走査信号線２は、後に詳述する映像
信号線３とともに、比較的面積の大きな矩形状の領域を
形成し、この領域において２つの画素領域を形成するこ
とは上述したとおりである。
準信号線４と他方の走査信号線２は、後に詳述する映像
信号線３とともに、比較的面積の大きな矩形状の領域を
形成し、この領域において２つの画素領域を形成するこ
とは上述したとおりである。
【００２９】そして、基準信号線４にはそれと一体に形
成されて画素領域内を（−）ｙ方向に延在された基準電
極１４が備えられている。この基準電極１４は各画素領
域のｙ方向辺に近接して２本延在されたもので、前記基
準信号線４の一部とともにコ字形状をなしている。
成されて画素領域内を（−）ｙ方向に延在された基準電
極１４が備えられている。この基準電極１４は各画素領
域のｙ方向辺に近接して２本延在されたもので、前記基
準信号線４の一部とともにコ字形状をなしている。
【００３０】そして、この走査信号線２、基準信号線
４、および基準電極１４が形成された透明基板１Ａの表
面にはこれら走査信号線２等をも被ってたとえばシリコ
ン窒化膜からなる絶縁膜１５（図３、図４、図５参照）
が形成されている。この絶縁膜１５は、後述する映像信
号線３に対する走査信号線２および基準信号線４の層間
絶縁膜として、薄膜トランジスタＴＦＴの形成領域に対
してはゲート絶縁膜として、蓄積容量Ｃｓｔｇの形成領
域に対しては誘電体膜として機能するようになってい
る。
４、および基準電極１４が形成された透明基板１Ａの表
面にはこれら走査信号線２等をも被ってたとえばシリコ
ン窒化膜からなる絶縁膜１５（図３、図４、図５参照）
が形成されている。この絶縁膜１５は、後述する映像信
号線３に対する走査信号線２および基準信号線４の層間
絶縁膜として、薄膜トランジスタＴＦＴの形成領域に対
してはゲート絶縁膜として、蓄積容量Ｃｓｔｇの形成領
域に対しては誘電体膜として機能するようになってい
る。
【００３１】この絶縁膜１５の表面には、まず、その薄
膜トランジスタＴＦＴの形成領域において半導体層１６
が形成されている。この半導体層１６はたとえばアモル
ファスＳｉからなり、走査信号線２上において映像信号
線３に近接された部分に重畳して形成されている。これ
により、走査信号線２の一部が薄膜トランジスタＴＦＴ
のゲート電極を兼ねた構成となっている。
膜トランジスタＴＦＴの形成領域において半導体層１６
が形成されている。この半導体層１６はたとえばアモル
ファスＳｉからなり、走査信号線２上において映像信号
線３に近接された部分に重畳して形成されている。これ
により、走査信号線２の一部が薄膜トランジスタＴＦＴ
のゲート電極を兼ねた構成となっている。
【００３２】そして、絶縁膜１５の表面には、そのｙ方
向に延在する映像信号線３が形成されている。この映像
信号線３は、図中に示す２つの画素領域を間にして、２
本を近接配置させたものをｘ方向に並設させて形成され
たものとなっている。これにより、図中左側に位置づけ
られる画素領域に関してはその画素領域の即左側に位置
づけられる映像信号線が担当され、また、図中右側に位
置づけられる画素領域に関してはその画素領域の即右側
に位置づけられる映像信号線が担当されるようになって
いる。
向に延在する映像信号線３が形成されている。この映像
信号線３は、図中に示す２つの画素領域を間にして、２
本を近接配置させたものをｘ方向に並設させて形成され
たものとなっている。これにより、図中左側に位置づけ
られる画素領域に関してはその画素領域の即左側に位置
づけられる映像信号線が担当され、また、図中右側に位
置づけられる画素領域に関してはその画素領域の即右側
に位置づけられる映像信号線が担当されるようになって
いる。
【００３３】そして、映像信号線３は、この映像信号線
３の担当する画素領域における薄膜トランジスタＴＦＴ
の前記半導体層１６の表面の一部にまで延在されて形成
されたドレイン電極３Ａが一体となって備えられてい
る。
３の担当する画素領域における薄膜トランジスタＴＦＴ
の前記半導体層１６の表面の一部にまで延在されて形成
されたドレイン電極３Ａが一体となって備えられてい
る。
【００３４】さらに、画素領域における絶縁膜１５の表
面には表示電極１８が形成されている。この表示電極１
８は一つの画素領域を２分割するように前記１つの画素
領域の中央をｙ方向に延在されて形成されている。すな
わち、表示電極１８の一端は前記薄膜トランジスタＴＦ
Ｔのソース電極１８Ａを兼ね、そのまま（＋）ｙ方向に
延在され、その他端が基準信号線４に重畳されて形成さ
れている。
面には表示電極１８が形成されている。この表示電極１
８は一つの画素領域を２分割するように前記１つの画素
領域の中央をｙ方向に延在されて形成されている。すな
わち、表示電極１８の一端は前記薄膜トランジスタＴＦ
Ｔのソース電極１８Ａを兼ね、そのまま（＋）ｙ方向に
延在され、その他端が基準信号線４に重畳されて形成さ
れている。
【００３５】この場合、表示電極１８の基準信号線４に
重畳される前記他端は比較的大きな面積を有し、前記基
準信号線４との間に誘電体膜としての前記絶縁膜１５を
備える蓄積容量Ｃｓｔｇを構成している。この蓄積容量
Ｃｓｔｇによってたとえば薄膜トランジスタＴＦＴがオ
フした際に表示電極１８に映像情報を長く蓄積させる効
果を奏するようにしている。
重畳される前記他端は比較的大きな面積を有し、前記基
準信号線４との間に誘電体膜としての前記絶縁膜１５を
備える蓄積容量Ｃｓｔｇを構成している。この蓄積容量
Ｃｓｔｇによってたとえば薄膜トランジスタＴＦＴがオ
フした際に表示電極１８に映像情報を長く蓄積させる効
果を奏するようにしている。
【００３６】なお、前述した薄膜トランジスタＴＦＴの
ドレイン電極３Ａとソース電極１８Ａとの界面に相当す
る半導体層１６の表面にはリン（Ｐ）がドープされて高
濃度層となっており、これにより前記各電極におけるオ
ーミックコンタクトを図っている。この場合、半導体層
１６の表面の全域には前記高濃度層が形成されており、
前記各電極を形成した後に、該電極をマスクとして該電
極形成領域以外の高濃度層をエッチングするようにして
上記の構成とするすることができる。
ドレイン電極３Ａとソース電極１８Ａとの界面に相当す
る半導体層１６の表面にはリン（Ｐ）がドープされて高
濃度層となっており、これにより前記各電極におけるオ
ーミックコンタクトを図っている。この場合、半導体層
１６の表面の全域には前記高濃度層が形成されており、
前記各電極を形成した後に、該電極をマスクとして該電
極形成領域以外の高濃度層をエッチングするようにして
上記の構成とするすることができる。
【００３７】そして、このように薄膜トランジスタＴＦ
Ｔ、映像信号線３、表示電極１８、および蓄積容量Ｃｓ
ｔｇが形成された絶縁膜１５の上面にはたとえばシリコ
ン窒化膜からなる保護膜１９（図３、図４、図５参照）
が形成され、この保護膜１９の上面には配向膜２０が形
成されて、液晶表示素子のいわゆる下側基板を構成して
いる。なお、この下側基板の液晶層側と反対側の面には
偏光板２１が配置されている。
Ｔ、映像信号線３、表示電極１８、および蓄積容量Ｃｓ
ｔｇが形成された絶縁膜１５の上面にはたとえばシリコ
ン窒化膜からなる保護膜１９（図３、図４、図５参照）
が形成され、この保護膜１９の上面には配向膜２０が形
成されて、液晶表示素子のいわゆる下側基板を構成して
いる。なお、この下側基板の液晶層側と反対側の面には
偏光板２１が配置されている。
【００３８】そして、いわゆる上側基板となる透明基板
１Ｂの液晶側の部分には、図３に示すように、各画素領
域の境界部に相当する部分に遮光膜２２が形成されてい
る。この遮光膜２２は、前記薄膜トランジスタＴＦＴへ
直接光が照射されるのを防止するための機能と表示コン
トラストの向上を図る機能とを備えるものとなってい
る。
１Ｂの液晶側の部分には、図３に示すように、各画素領
域の境界部に相当する部分に遮光膜２２が形成されてい
る。この遮光膜２２は、前記薄膜トランジスタＴＦＴへ
直接光が照射されるのを防止するための機能と表示コン
トラストの向上を図る機能とを備えるものとなってい
る。
【００３９】さらに、遮光膜２２の画素領域に相当する
部分に形成された開口部を被ってカラーフィルタ２３が
形成され、このカラーフィルタ２３は隣接する画素領域
におけるそれとは異なった色を備えるとともに、それぞ
れ遮光膜２２上において境界部を有するようになってい
る。また、このようにカラーフィルタ２３が形成された
面には樹脂膜等からなる平坦膜２４が形成され、この平
坦膜２４の表面には配向膜２５が形成されている。な
お、この上側基板の液晶層側と反対側の面には偏光板２
６が配置されている。
部分に形成された開口部を被ってカラーフィルタ２３が
形成され、このカラーフィルタ２３は隣接する画素領域
におけるそれとは異なった色を備えるとともに、それぞ
れ遮光膜２２上において境界部を有するようになってい
る。また、このようにカラーフィルタ２３が形成された
面には樹脂膜等からなる平坦膜２４が形成され、この平
坦膜２４の表面には配向膜２５が形成されている。な
お、この上側基板の液晶層側と反対側の面には偏光板２
６が配置されている。
【００４０】ここで、透明基板１Ａ側に形成された配向
膜２０と偏光板２１、透明基板１Ｂ側に形成された配向
膜２５と偏光板２６との関係を図６を用いて説明する。
膜２０と偏光板２１、透明基板１Ｂ側に形成された配向
膜２５と偏光板２６との関係を図６を用いて説明する。
【００４１】表示電極１８と基準電極１４との間に印加
される電界の方向２０７に対して、配向膜２０および２
５のいずれのラビング方向２０８の角度はφＬＣとなっ
ている。また、一方の偏光板２１の偏光透過軸方向２０
９の角度はφＰとなっているとともに、他方の偏光板２
６の偏光透過軸方向は該偏光透過軸方向２０９と直交し
ている。本実施例では、φＬＣ＝８５°かつφＬＣ＝φ
Ｐとして液晶表示素子を構成した。また、液晶層ＬＣと
しては、誘電率異方性Δεが正でその値が７．３（１ｋ
Ｈｚ）、屈折率異方性Δｎが０．０７３（５８９ｎｍ、
２０℃）のネマチック液晶の組成物を用いている。
される電界の方向２０７に対して、配向膜２０および２
５のいずれのラビング方向２０８の角度はφＬＣとなっ
ている。また、一方の偏光板２１の偏光透過軸方向２０
９の角度はφＰとなっているとともに、他方の偏光板２
６の偏光透過軸方向は該偏光透過軸方向２０９と直交し
ている。本実施例では、φＬＣ＝８５°かつφＬＣ＝φ
Ｐとして液晶表示素子を構成した。また、液晶層ＬＣと
しては、誘電率異方性Δεが正でその値が７．３（１ｋ
Ｈｚ）、屈折率異方性Δｎが０．０７３（５８９ｎｍ、
２０℃）のネマチック液晶の組成物を用いている。
【００４２】このような構成とすることによって、液晶
層ＬＣ内に透明基板１Ａと平行な電界Ｅを発生せしめる
ことにより、該液晶層ＬＣを透過する光を変調させるこ
とができるようになる。
層ＬＣ内に透明基板１Ａと平行な電界Ｅを発生せしめる
ことにより、該液晶層ＬＣを透過する光を変調させるこ
とができるようになる。
【００４３】なお、いわゆる横電界方式によって液晶層
の透過光を変調できる構成を採用する限り、上述した配
向膜および偏光板の構成、液晶の材料等は限定されるこ
とがないことはもちろんである。
の透過光を変調できる構成を採用する限り、上述した配
向膜および偏光板の構成、液晶の材料等は限定されるこ
とがないことはもちろんである。
【００４４】このように構成された液晶表示素子は、隣
接する２つの画素領域の両脇にそれぞれ映像信号線が配
置される構成となる。このため、従来のように１つの画
素領域の両脇にそれぞれ映像信号線が配置されているも
のに比べて、各画素領域内の基準電極の大部分は映像信
号線から大きな距離を隔てて配置されることになる。
接する２つの画素領域の両脇にそれぞれ映像信号線が配
置される構成となる。このため、従来のように１つの画
素領域の両脇にそれぞれ映像信号線が配置されているも
のに比べて、各画素領域内の基準電極の大部分は映像信
号線から大きな距離を隔てて配置されることになる。
【００４５】このことから、映像信号線から基準電極へ
の回り込み電界が少なくなり、スミアの発生を抑制でき
るようになる。
の回り込み電界が少なくなり、スミアの発生を抑制でき
るようになる。
【００４６】ここで、隣接する２つの画素領域の両脇に
配置される映像信号線は２本となるが、その一方の映像
信号線からの電界が他方の映像信号線への回り込むこと
から基準電極への回り込みを減少させることになり、こ
のような映像信号線の配置が基準電極への回り込み電界
を増大させることはないものとなる。
配置される映像信号線は２本となるが、その一方の映像
信号線からの電界が他方の映像信号線への回り込むこと
から基準電極への回り込みを減少させることになり、こ
のような映像信号線の配置が基準電極への回り込み電界
を増大させることはないものとなる。
【００４７】したがって、このようなことから、スミア
の発生を大幅に抑制できるようになる。
の発生を大幅に抑制できるようになる。
【００４８】ここで、図７は、映像信号線３、基準電極
１４、表示電極１８との間に生じる電界を示した模式図
を示している。同図は図３の断面図に対応する説明図で
ある。
１４、表示電極１８との間に生じる電界を示した模式図
を示している。同図は図３の断面図に対応する説明図で
ある。
【００４９】隣接する２つの画素領域において、それら
の両脇にあるそれぞれの映像信号線３の距離が大きくな
るため、スミアの発生していない領域が１つの画素領域
の両脇にそれぞれ映像信号線が配置されている場合に比
べ大きくなり、全体の表示としてスミアを大幅に抑制で
きることが判明する。また、隣接する２つの画素領域に
対して、外側に位置づけられる映像信号線３からの電界
ｅは内側の映像信号線３に回り込むとともに、画素領域
との間に距離があることから比較的スミア発生の要因と
ならないことが判明する。
の両脇にあるそれぞれの映像信号線３の距離が大きくな
るため、スミアの発生していない領域が１つの画素領域
の両脇にそれぞれ映像信号線が配置されている場合に比
べ大きくなり、全体の表示としてスミアを大幅に抑制で
きることが判明する。また、隣接する２つの画素領域に
対して、外側に位置づけられる映像信号線３からの電界
ｅは内側の映像信号線３に回り込むとともに、画素領域
との間に距離があることから比較的スミア発生の要因と
ならないことが判明する。
【００５０】実施例２．図８は、図１に対応する図であ
る。また、同図のIX−IX線における断面図を図９に示
す。図１と異なる構成は、映像信号線３によって囲まれ
る２つの画素領域内における基準電極１４のうち、それ
ぞれの画素領域の境界部の近傍に配置される基準電極を
共通にして基準電極１４（Ａ）を構成していることにあ
る。
る。また、同図のIX−IX線における断面図を図９に示
す。図１と異なる構成は、映像信号線３によって囲まれ
る２つの画素領域内における基準電極１４のうち、それ
ぞれの画素領域の境界部の近傍に配置される基準電極を
共通にして基準電極１４（Ａ）を構成していることにあ
る。
【００５１】このように構成することによって、一つの
基準電極を形成すべき分のスペースを確保できるように
なることから、開口率（画素領域内で表示電極１８と基
準電極１４が形成されていない領域の比率）の向上を図
ることができるようになる。
基準電極を形成すべき分のスペースを確保できるように
なることから、開口率（画素領域内で表示電極１８と基
準電極１４が形成されていない領域の比率）の向上を図
ることができるようになる。
【００５２】なお、共通化された前記基準電極１４
（Ａ）の幅を約６μｍとすることによって、図１の場合
と比較して約７％の開口率の向上が図れることが確かめ
られた。
（Ａ）の幅を約６μｍとすることによって、図１の場合
と比較して約７％の開口率の向上が図れることが確かめ
られた。
【００５３】実施例３．図１０は、実施例２に示した構
成を前提としてさらに改良したものであり、図８のIX−
IX線における断面図を示したものである。
成を前提としてさらに改良したものであり、図８のIX−
IX線における断面図を示したものである。
【００５４】同図において、基準電極１４はたとえばＣ
ｒ等の不透明の導電層によって形成し、そのうち共通化
された基準電極１４（Ａ）を遮光膜として兼用させる構
成としたものである。このために、上側基板（透明基板
１Ｂ）側に形成される遮光膜２２のうち、前記基準電極
上に位置づけられる部分の遮光膜を特に形成することの
ない構成となっている。
ｒ等の不透明の導電層によって形成し、そのうち共通化
された基準電極１４（Ａ）を遮光膜として兼用させる構
成としたものである。このために、上側基板（透明基板
１Ｂ）側に形成される遮光膜２２のうち、前記基準電極
上に位置づけられる部分の遮光膜を特に形成することの
ない構成となっている。
【００５５】このように構成することによって、遮光膜
の形成の際の加工裕度が向上するという効果を奏するよ
うになる。
の形成の際の加工裕度が向上するという効果を奏するよ
うになる。
【００５６】また、カラーフィルタの境界部を２画素で
共有する基準電極の中央に設けることで、開口率は上下
基板の合わせずれが該基準電極の幅の２分の１まであれ
ば低下しないことになっている。したがって、上下基板
の合わせ裕度を向上させることができるという効果を奏
する。
共有する基準電極の中央に設けることで、開口率は上下
基板の合わせずれが該基準電極の幅の２分の１まであれ
ば低下しないことになっている。したがって、上下基板
の合わせ裕度を向上させることができるという効果を奏
する。
【００５７】実施例４．上述した実施例では、基準電極
１４に印加する電圧に交流を用いている結果、互いに近
接する２本の映像信号線のそれぞれに同極性の映像信号
を供給するようになっているものであるが、これに限定
されることはなく、基準電極に印加する電圧を一定電圧
とすることを条件として、互いに異なる極性の映像信号
を供給するようにしてもよいことはいうまでもない。
１４に印加する電圧に交流を用いている結果、互いに近
接する２本の映像信号線のそれぞれに同極性の映像信号
を供給するようになっているものであるが、これに限定
されることはなく、基準電極に印加する電圧を一定電圧
とすることを条件として、互いに異なる極性の映像信号
を供給するようにしてもよいことはいうまでもない。
【００５８】すなわち、図１１に示すように、一方の映
像信号線３に同図（ａ）に示す信号を供給するのに対し
て、他方の映像信号線３には同図（ｂ）に示す信号を供
給するようにする。
像信号線３に同図（ａ）に示す信号を供給するのに対し
て、他方の映像信号線３には同図（ｂ）に示す信号を供
給するようにする。
【００５９】このようにした場合、互いに近接する２本
の映像信号線から画素領域へ生じる回り込み電界は同図
（ｃ）に示すよように互いに相殺されるようになり、縦
スミアの発生を完全に抑制できる効果を奏するようにな
る。
の映像信号線から画素領域へ生じる回り込み電界は同図
（ｃ）に示すよように互いに相殺されるようになり、縦
スミアの発生を完全に抑制できる効果を奏するようにな
る。
【００６０】なお、このような駆動方式においては、基
準電極１４には一定電圧を印加する必要があることはい
うまでもない。
準電極１４には一定電圧を印加する必要があることはい
うまでもない。
【００６１】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示素子によれば、スミアの発生を抑
制することができるようになる。
本発明による液晶表示素子によれば、スミアの発生を抑
制することができるようになる。
【図１】本発明による液晶表示素子の一実施例を示す要
部平面図である。
部平面図である。
【図２】本発明による液晶表示素子とその周辺回路との
一実施例を示す説明図である。
一実施例を示す説明図である。
【図３】図１のIII−III線における断面図である。
【図４】図１のIV−IV線における断面図である。
【図５】図１のV−V線における断面図である。
【図６】本発明による液晶表示素子の液晶、配向膜、お
よび偏光膜の関係を示した説明図である。
よび偏光膜の関係を示した説明図である。
【図７】本発明による液晶表示素子の効果を示す説明図
である。
である。
【図８】本発明による液晶表示素子の他の実施例を示す
要部平面図である。
要部平面図である。
【図９】図８のIX−IX線における断面図である。
【図１０】本発明による液晶表示素子の他の実施例を示
す断面図である。
す断面図である。
【図１１】本発明による液晶表示素子の他の実施例を示
す説明図である。
す説明図である。
２……走査信号線、３……映像信号線、４……基準信号
線、１４……基準電極、１８……表示電極、ＴＦＴ……
薄膜トランジスタ、Ｃｓｔｇ……蓄積容量。
線、１４……基準電極、１８……表示電極、ＴＦＴ……
薄膜トランジスタ、Ｃｓｔｇ……蓄積容量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 芦沢 啓一郎 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内
Claims (4)
- 【請求項１】 液晶層を介して互いに配置される透明基
板の液晶側の面の各画素領域に表示電極と基準電極とが
設けられ、これらの電極に印加する電圧によって該液晶
層内に透明基板と平行な電界を発生せしめ、これにより
該液晶層を透過する光を変調させるものであって、 前記各表示電極は、走査信号線からの走査信号の供給に
よってオンされるスイッチング素子を介した映像信号線
からの映像信号が供給される液晶表示素子において、 ｘ方向に並設される各画素領域の互いに隣接される一対
の画素領域の間にそれぞれの画素領域における表示電極
に映像信号を供給する２本の映像信号線がｙ方向に並設
され、これにより、一対の前記画素領域のうちの一つの
画素領域とこの画素領域に隣接する他の画素領域との間
には映像信号線が配置されていない構成となっているこ
とを特徴とする液晶表示素子。 - 【請求項２】 互いに隣接する画素領域のうちその間に
映像信号線が配置されていない画素領域の境界にそれら
の画素領域に共通となる基準電極が形成されていること
を特徴とする請求項１記載の液晶表示素子。 - 【請求項３】 基準電極が形成されている透明基板に対
向配置される他の透明基板側に各画素領域毎のカラーフ
ィルタが形成されているものであって、互いに隣接する
画素領域のうちその間に映像信号線が配置されていない
画素領域の境界にそれらの画素領域に共通に形成した基
準電極にブラックマトリックスの機能をもたせるともと
に、この基準電極の形成領域に対応する前記他の透明基
板側に形成されるブラックマトリックスをなくした構成
としたことを特徴とする請求項２記載の液晶表示素子。 - 【請求項４】 互いに隣接される一対の画素領域の間に
配置される２本の映像信号線にはそれぞれ互いに極性の
異なる映像信号が供給されることを特徴とする請求項１
ないし３のうちのいずれか記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23081395A JPH0980472A (ja) | 1995-09-08 | 1995-09-08 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23081395A JPH0980472A (ja) | 1995-09-08 | 1995-09-08 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0980472A true JPH0980472A (ja) | 1997-03-28 |
Family
ID=16913682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23081395A Pending JPH0980472A (ja) | 1995-09-08 | 1995-09-08 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0980472A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287163A (ja) * | 2001-03-23 | 2002-10-03 | Nec Corp | 液晶表示装置及びその製造方法 |
| US7206050B2 (en) | 2003-06-26 | 2007-04-17 | Lg.Philips Lcd Co., Ltd | IPS type LCD and method for fabricating the same |
| US7561235B2 (en) | 2004-04-20 | 2009-07-14 | Hitachi Displays, Ltd. | LCD device having counter voltage signal line between and parallel with pairs of gate signal lines formed over counter electrode with conductive layer formed of an extending portion thereof at boundary portion of adjacent pixels |
| KR100919196B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100919198B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR101352113B1 (ko) * | 2007-05-17 | 2014-01-15 | 엘지디스플레이 주식회사 | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 |
| JP2014211463A (ja) * | 2013-04-17 | 2014-11-13 | 三菱電機株式会社 | 液晶表示装置及びその駆動方法 |
| KR101490774B1 (ko) * | 2008-06-05 | 2015-02-06 | 엘지디스플레이 주식회사 | 에프에프에스 모드 액정표시장치 |
-
1995
- 1995-09-08 JP JP23081395A patent/JPH0980472A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002287163A (ja) * | 2001-03-23 | 2002-10-03 | Nec Corp | 液晶表示装置及びその製造方法 |
| KR100919196B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR100919198B1 (ko) * | 2002-12-31 | 2009-09-28 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| US7206050B2 (en) | 2003-06-26 | 2007-04-17 | Lg.Philips Lcd Co., Ltd | IPS type LCD and method for fabricating the same |
| KR100741890B1 (ko) * | 2003-06-26 | 2007-07-23 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그의 제조방법 |
| US7561235B2 (en) | 2004-04-20 | 2009-07-14 | Hitachi Displays, Ltd. | LCD device having counter voltage signal line between and parallel with pairs of gate signal lines formed over counter electrode with conductive layer formed of an extending portion thereof at boundary portion of adjacent pixels |
| US7773184B2 (en) | 2004-04-20 | 2010-08-10 | Hitachi Displays, Ltd. | LCD device having a plurality of pixel regions with a conductive layer parallel to the drain lines and connected to a counter electrode and of which is perpendicular to and as an extending portion of a counter voltage signal line of the pixel region |
| KR101352113B1 (ko) * | 2007-05-17 | 2014-01-15 | 엘지디스플레이 주식회사 | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 |
| KR101490774B1 (ko) * | 2008-06-05 | 2015-02-06 | 엘지디스플레이 주식회사 | 에프에프에스 모드 액정표시장치 |
| JP2014211463A (ja) * | 2013-04-17 | 2014-11-13 | 三菱電機株式会社 | 液晶表示装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294748B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP3464570B2 (ja) | カラー液晶表示素子 | |
| US7139056B2 (en) | Liquid crystal display device having particular orientation control window | |
| TWI285780B (en) | Liquid crystal display device | |
| JP3378820B2 (ja) | 垂直配向型液晶表示装置 | |
| WO1995025291A1 (en) | Active matrix liquid crystal display device | |
| US6862068B2 (en) | Liquid crystal display device having particular pixel electrodes and particular counter electrodes | |
| JP2000292801A (ja) | 液晶表示装置 | |
| JP3659608B2 (ja) | 液晶表示装置 | |
| JP3935246B2 (ja) | 液晶表示装置 | |
| JPH0980472A (ja) | 液晶表示素子 | |
| JPH10319428A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3583755B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP4099324B2 (ja) | 液晶表示装置 | |
| JP2979458B2 (ja) | マトリックス型液晶表示装置 | |
| JPH0980473A (ja) | 液晶表示素子 | |
| JP3298613B2 (ja) | 液晶表示装置 | |
| JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
| JP3237484B2 (ja) | アクティブマトリックス型液晶表示装置及びその製造方法 | |
| JP5075427B2 (ja) | 液晶表示装置 | |
| JP4137811B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3360987B2 (ja) | 液晶表示素子およびその製造方法 | |
| JP3282542B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3747606B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2000298289A (ja) | 液晶表示装置 |