JPH0981261A - Electronic equipment and information processing equipment - Google Patents
Electronic equipment and information processing equipmentInfo
- Publication number
- JPH0981261A JPH0981261A JP7235620A JP23562095A JPH0981261A JP H0981261 A JPH0981261 A JP H0981261A JP 7235620 A JP7235620 A JP 7235620A JP 23562095 A JP23562095 A JP 23562095A JP H0981261 A JPH0981261 A JP H0981261A
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- pass band
- clock pulse
- analog circuit
- distributed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明は、アナログ回路とクロックパルスに
同期して動作するディジタル回路とを備えた電子機器
と、アナログ回路が搭載された電子機器の近傍で運用さ
れクロックパルスに同期して動作する情報処理機器とに
関し、稼働状況における通過帯域に適応しつつ性能や機
能が高く維持したり、運用環境にかかわる制約を確実に
緩和することを目的とする。
【解決手段】 アナログ回路11と、その通過帯域に高
調波成分が分布し得るクロックパルスに同期して動作す
るディジタル回路12とを備えた電子機器において、通
過帯域に分布する高調波成分が最小となるデューティ比
を予め格納する記憶手段13と、外部から与えられる通
過帯域に対応したデューティ比を記憶手段13から読み
出すデューティ比選択手段14と、デューティ比を読み
出した値に設定するデューティ比可変手段15とを備え
て構成される。
(57) Abstract: An electronic device provided with an analog circuit and a digital circuit that operates in synchronization with a clock pulse, and a clock pulse that is operated near the electronic device equipped with the analog circuit. It is an object of the present invention to maintain high performance and functions while adapting to a pass band in an operating condition and surely alleviate restrictions related to an operating environment with respect to an information processing device that operates in synchronization. In an electronic device including an analog circuit (11) and a digital circuit (12) operating in synchronization with a clock pulse in which a harmonic component can be distributed in a pass band, the harmonic component distributed in the pass band is minimized. The storage means 13 that stores the duty ratio in advance, the duty ratio selection means 14 that reads the duty ratio corresponding to the pass band given from the outside from the storage means 13, and the duty ratio changing means 15 that sets the duty ratio to the read value. And is configured.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、アナログ回路とク
ロックパルスに同期して動作するディジタル回路とを備
えた電子機器と、アナログ回路が搭載された電子機器の
近傍で運用されてクロックパルスに同期して動作する情
報処理機器とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device equipped with an analog circuit and a digital circuit that operates in synchronization with a clock pulse, and operates in the vicinity of an electronic device equipped with an analog circuit to synchronize with the clock pulse. The present invention relates to an information processing device that operates by performing.
【0002】[0002]
【従来の技術】ディジタル回路に時間や周波数の基準と
して与えられるクロックパルスは一般に矩形の波形を有
し、高次の高調波成分を多く含む。したがって、狭空間
内にアナログ回路およびクロックパルスに同期して動作
するディジタル回路が配置されて成る無線受信装置で
は、アナログ回路の通過帯域にクロックパルスの高調波
成分が分布して妨害波となって受信され、本来の受信波
に干渉を与えている。2. Description of the Related Art A clock pulse given to a digital circuit as a time or frequency reference generally has a rectangular waveform and contains many high-order harmonic components. Therefore, in a radio receiving device in which an analog circuit and a digital circuit that operates in synchronization with a clock pulse are arranged in a narrow space, harmonic components of the clock pulse are distributed in the pass band of the analog circuit and become an interfering wave. It is received and interferes with the original received wave.
【0003】従来、このような干渉を抑圧するために
は、例えば特願平1−20953号公報、特願平3−2
2739号公報、特願平1−59583号公報および特
願平3−27489号公報に掲載されるように、クロッ
クパルスに変調処理を施したり、そのクロックパルスの
周波数をシフトさせたりして通過帯域に落ち込む高調波
成分を抑圧する先行技術が適用されていた。Conventionally, in order to suppress such interference, for example, Japanese Patent Application Nos. 1-20953 and 3-2.
As disclosed in Japanese Patent Application No. 2739, Japanese Patent Application No. 1-59583 and Japanese Patent Application No. 3-27489, a pass band is obtained by subjecting a clock pulse to modulation processing or shifting the frequency of the clock pulse. The prior art was applied to suppress the harmonic components that fall into the.
【0004】[0004]
【発明が解決しようとする課題】しかし、上述した従来
技術の内、クロックパルスに変調処理を施すものでは、
周波数変調の変調度を著しく高い値に設定しなければ、
通過帯域に落ち込む高調波成分が十分に抑圧できなかっ
たり、通過帯域に落ち込む高調波成分が抑圧できても、
クロックパルスの周波数が本来の値から著しく離れた値
となる場合が多かった。また、クロックパルスの周波数
をシフトさせるものでは、ディジタル回路が時間や周波
数の基準とする周波数の範囲が保たれず、本来の機能を
損なう場合も多かった。However, among the above-mentioned prior arts, the one in which the clock pulse is subjected to the modulation processing is as follows.
Unless the modulation depth of frequency modulation is set to a significantly high value,
Even if the harmonic components that fall into the pass band cannot be suppressed sufficiently, or the harmonic components that fall into the pass band can be suppressed,
In many cases, the frequency of the clock pulse has a value that is significantly different from the original value. Further, in the case of shifting the frequency of the clock pulse, the digital circuit cannot keep the frequency range used as the reference of time or frequency, and the original function is often impaired.
【0005】本発明は、稼働状況における通過帯域に適
応しつつ性能や機能が高く維持される電子機器と、運用
環境にかかわる制約が確実に緩和される情報処理機器と
を提供することを目的とする。It is an object of the present invention to provide an electronic device whose performance and functions are maintained high while adapting to a pass band in an operating condition, and an information processing device which surely relaxes restrictions related to an operating environment. To do.
【0006】[0006]
【課題を解決するための手段】図1は、請求項1に記載
の発明の原理ブロック図である。FIG. 1 is a block diagram showing the principle of the first aspect of the present invention.
【0007】請求項1に記載の発明は、アナログ回路1
1と、アナログ回路11の通過帯域に高調波成分が分布
し得るクロックパルスに同期して動作するディジタル回
路12とを備えた電子機器において、通過帯域に対応し
て、その通過帯域に分布する高調波成分が最小となるデ
ューティ比を予め格納する記憶手段13と、外部から与
えられる通過帯域に基づいて記憶手段13を参照し、そ
の通過帯域に対応したデューティ比を読み出すデューテ
ィ比選択手段14と、デューティ比選択手段14により
読み出されたデューティ比にクロックパルスのデューテ
ィ比を設定するデューティ比可変手段15とを備えたこ
とを特徴とする。The invention described in claim 1 is an analog circuit 1
1 and a digital circuit 12 that operates in synchronization with a clock pulse in which a harmonic component may be distributed in the pass band of the analog circuit 11, the harmonics distributed in the pass band corresponding to the pass band. A storage unit 13 that stores in advance a duty ratio that minimizes the wave component; a duty ratio selection unit 14 that refers to the storage unit 13 based on an externally provided pass band and reads the duty ratio corresponding to the pass band; The duty ratio changing means 15 for setting the duty ratio of the clock pulse to the duty ratio read by the duty ratio selecting means 14 is provided.
【0008】図2は、請求項2に記載の発明の原理ブロ
ック図である。請求項2に記載の発明は、通過帯域の周
波数成分の分布を出力する出力手段21を有するアナロ
グ回路22と、アナログ回路22の通過帯域に高調波成
分が分布し得るクロックパルスに同期して動作するディ
ジタル回路23とを備えた電子機器において、通過帯域
に対応して、その通過帯域に分布する高調波成分が最小
となるデューティ比を予め格納する記憶手段24と、入
力される指令に基づいて記憶手段24に格納されたデュ
ーティ比の何れかを選択するマンマシンインタフェース
手段25と、マンマシンインタフェース手段25によっ
て選択されたデューティ比にクロックパルスのデューテ
ィ比を設定するデューティ比可変手段26とを備えたこ
とを特徴とする。FIG. 2 is a block diagram showing the principle of the invention described in claim 2. The invention according to claim 2 operates in synchronization with an analog circuit 22 having an output means 21 for outputting the distribution of frequency components in the pass band, and a clock pulse in which harmonic components can be distributed in the pass band of the analog circuit 22. In the electronic device including the digital circuit 23, the storage unit 24 corresponding to the pass band, in which the duty ratio that minimizes the harmonic component distributed in the pass band is stored in advance, and based on the input command, Man-machine interface means 25 for selecting one of the duty ratios stored in the storage means 24, and duty ratio changing means 26 for setting the duty ratio of the clock pulse to the duty ratio selected by the man-machine interface means 25 are provided. It is characterized by that.
【0009】図3は、請求項3に記載の発明の原理ブロ
ック図である。請求項3に記載の発明は、アナログ回路
11と、アナログ回路11の通過帯域に高調波成分が分
布し得るクロックパルスに同期して動作するディジタル
回路12とを備えた電子機器において、アナログ回路1
1の出力端に得られる電力と、その電力について通過帯
域の下で概知である目標値との差分を操作量として、ク
ロックパルスのデューティ比を自動制御する自動制御部
31と、自動制御部31によって自動制御されたデュー
ティ比にクロックパルスのデューティ比を設定するデュ
ーティ比可変手段32とを備えたことを特徴とする。FIG. 3 is a block diagram showing the principle of the invention described in claim 3. According to a third aspect of the invention, in the electronic device including the analog circuit 11 and the digital circuit 12 that operates in synchronization with a clock pulse in which a harmonic component can be distributed in the pass band of the analog circuit 11, the analog circuit 1 is provided.
The automatic control unit 31 that automatically controls the duty ratio of the clock pulse with the difference between the power obtained at the output end of No. 1 and the target value that is known about the power under the pass band as an operation amount; The duty ratio changing means 32 for setting the duty ratio of the clock pulse to the duty ratio automatically controlled by 31 is provided.
【0010】図4は、請求項4に記載の発明の原理ブロ
ック図である。請求項4に記載の発明は、通過帯域の周
波数成分の分布を出力する出力手段21を有するアナロ
グ回路22と、アナログ回路22の通過帯域に高調波成
分が分布し得るクロックパルスに同期して動作するディ
ジタル回路23とを備えた電子機器において、クロック
パルスのデューティ比の指定にかかわるマンマシンイン
タフェースをとるマンマシンインタフェース手段24
と、マンマシンインタフェース手段41を介して指定さ
れたデューティ比にクロックパルスのデューティ比を設
定するデューティ比可変手段42とを備えたことを特徴
とする。FIG. 4 is a block diagram of the principle of the invention described in claim 4. The invention according to claim 4 operates in synchronization with an analog circuit 22 having an output means 21 for outputting the distribution of frequency components in the pass band, and a clock pulse in which harmonic components can be distributed in the pass band of the analog circuit 22. In the electronic device including the digital circuit 23, the man-machine interface means 24 serving as a man-machine interface for designating the duty ratio of the clock pulse.
And a duty ratio changing means 42 for setting the duty ratio of the clock pulse to the duty ratio designated via the man-machine interface means 41.
【0011】図5は、請求項5に記載の発明の原理ブロ
ック図である。請求項5に記載の発明は、外部に配置さ
れたアナログ回路51の通過帯域に高調波成分が分布し
得るクロックパルスに同期して動作する情報処理機器に
おいて、アナログ回路の通過帯域を求める通過帯域監視
手段52と、通過帯域に対応して、その通過帯域に分布
する高調波成分が最小となるデューティ比を予め格納す
る記憶手段53と、外部から与えられる通過帯域に基づ
いて記憶手段53を参照し、その通過帯域に対応したデ
ューティ比を読み出すデューティ比選択手段54と、デ
ューティ比選択手段54によって読み出された値にクロ
ックパルスのデューティ比を設定するデューティ比可変
手段55とを備えたことを特徴とする。FIG. 5 is a block diagram showing the principle of the invention described in claim 5. According to a fifth aspect of the present invention, in an information processing device that operates in synchronization with a clock pulse in which a harmonic component can be distributed in a pass band of an analog circuit 51 arranged outside, a pass band for obtaining a pass band of the analog circuit. Refer to the monitoring means 52, the storage means 53 corresponding to the pass band, which stores in advance the duty ratio that minimizes the harmonic component distributed in the pass band, and the storage means 53 based on the pass band given from the outside. The duty ratio selecting means 54 for reading the duty ratio corresponding to the pass band and the duty ratio changing means 55 for setting the duty ratio of the clock pulse to the value read by the duty ratio selecting means 54 are provided. Characterize.
【0012】図6は、請求項6に記載の発明の原理ブロ
ック図である。請求項6に記載の発明は、通過帯域の周
波数成分の分布を出力する出力手段61を含むアナログ
回路62と共に運用され、その通過帯域に高調波成分が
分布し得るクロックパルス同期して動作する情報処理機
器において、通過帯域の個々の態様について、その通過
帯域に分布する高調波成分が最小となるデューティ比を
予め格納する記憶手段63と、クロックパルスのデュー
ティ比の指定にかかわるマンマシンインタフェースをと
るマンマシンインタフェース手段64と、指定に基づい
て記憶手段63に格納されたデューティ比を参照し、そ
のデューティ比にクロックパルスのデューティ比を設定
するデューティ比可変手段65とを備えたことを特徴と
する。FIG. 6 is a block diagram showing the principle of the invention described in claim 6. The invention according to claim 6 is operated together with an analog circuit 62 including an output means 61 for outputting the distribution of frequency components in the pass band, and the information operates in synchronization with clock pulses in which harmonic components can be distributed in the pass band. In the processing device, for each aspect of the pass band, a storage unit 63 that stores in advance a duty ratio that minimizes the harmonic components distributed in the pass band, and a man-machine interface that is related to the designation of the duty ratio of the clock pulse are used. The man-machine interface means 64 and the duty ratio varying means 65 for referring to the duty ratio stored in the storage means 63 based on the designation and setting the duty ratio of the clock pulse to the duty ratio are provided. .
【0013】図7は、請求項7に記載の発明の原理ブロ
ック図である。請求項7に記載の発明は、外部に配置さ
れたアナログ回路51の通過帯域に高調波成分が分布し
得るクロックパルスに同期して動作する情報処理機器に
おいて、アナログ回路51の出力端に得られる電力と、
その電力について通過帯域の下で既知である目標値との
差分を操作量としてクロックパルスのデューティ比を自
動制御する自動制御手段71と、自動制御手段71によ
って自動制御されたデューティ比にクロックパルスのデ
ューティ比を設定するデューティ比可変手段73とを備
えたことを特徴とする。FIG. 7 is a block diagram showing the principle of the invention described in claim 7. The invention according to claim 7 is obtained at the output end of the analog circuit 51 in an information processing device that operates in synchronization with a clock pulse in which a harmonic component can be distributed in the pass band of the analog circuit 51 arranged outside. Power and
An automatic control unit 71 that automatically controls the duty ratio of the clock pulse by using the difference between the power and a known target value under the pass band as an operation amount, and the duty ratio of the clock pulse that is automatically controlled by the automatic control unit 71. And a duty ratio changing means 73 for setting the duty ratio.
【0014】図8は、請求項8に記載の発明の原理ブロ
ック図である。請求項8に記載の発明は、通過帯域の周
波数成分の分布を出力する出力手段61を含むアナログ
回路62と共に運用され、その通過帯域に高調波成分が
分布し得るクロックパルスに同期して動作する情報処理
機器において、クロックパルスのデューティ比の指定に
かかわるマンマシンインタフェースをとるマンマシンイ
ンタフェース手段81と、マンマシンインタフェース手
段81を介して指定されたデューティ比にクロックパル
スのデューティ比を設定するデューティ比可変手段82
とを備えたことを特徴とする。FIG. 8 is a block diagram showing the principle of the invention described in claim 8. The invention described in claim 8 is operated together with an analog circuit 62 including an output means 61 for outputting the distribution of frequency components in the pass band, and operates in synchronization with a clock pulse in which harmonic components can be distributed in the pass band. In an information processing device, a man-machine interface unit 81 that serves as a man-machine interface for designating a duty ratio of a clock pulse, and a duty ratio that sets the duty ratio of the clock pulse to the duty ratio designated via the man-machine interface unit 81. Variable means 82
And characterized in that:
【0015】請求項1に記載の発明にかかわる電子機器
では、ディジタル回路12が同期して動作するクロック
パルスの高調波成分は、アナログ回路11の通過帯域に
分布し得る。記憶手段13にはこのような通過帯域に対
応してその通過帯域に分布する高調波成分が最小なるク
ロックパルスのデューティ比が予め格納され、デューテ
ィ比選択手段14は、上述したアナログ回路について外
部から与えられる通過帯域に基づいて記憶手段13を参
照することにより、その通過帯域に対応したデューティ
比を読み出す。In the electronic device according to the first aspect of the present invention, the harmonic components of the clock pulse with which the digital circuit 12 operates in synchronization can be distributed in the pass band of the analog circuit 11. Corresponding to such a pass band, the duty ratio of the clock pulse having the smallest harmonic component distributed in the pass band is stored in advance in the storage unit 13, and the duty ratio selecting unit 14 externally outputs the analog circuit described above. The duty ratio corresponding to the pass band is read by referring to the storage means 13 based on the given pass band.
【0016】このようにして読み出されたデューティ比
は、一般に、上述したクロックパルスの周波数が一定で
ある状態において、そのクロックパルスの周波数スペク
トラムの分布が変化する要件の1つであり、フーリエ変
換やフーリエ級数を適用することにより予め算出したり
あるいは実測に基づいて算出することが可能である。し
たがって、デューティ比可変手段15が設定するデュー
ティ比の下では、アナログ回路11の通過帯域に分布す
る高調波が上述した周波数の変更を伴わずに抑圧され
る。The duty ratio read out in this way is generally one of the requirements for changing the distribution of the frequency spectrum of the clock pulse in the state where the frequency of the clock pulse is constant, and is the Fourier transform. It can be calculated in advance by applying the or Fourier series, or can be calculated based on actual measurement. Therefore, under the duty ratio set by the duty ratio changing means 15, the harmonics distributed in the pass band of the analog circuit 11 are suppressed without changing the frequency described above.
【0017】請求項2に記載の発明にかかわる電子機器
では、出力手段21はアナログ回路22の通過帯域にお
ける周波数成分の分布を出力し、ディジタル回路23が
同期して動作するクロックの高調波成分はその通過帯域
に分布し得る。記憶手段24はこのような通過帯域の態
様について個別にその通過帯域に分布するクロックパル
スの高調波成分が最小となるデューティ比を予め格納
し、マンマシンインタフェース手段25はこのようにし
て格納されたデューティ比の何れかを入力される指令に
基づいて選択する。In the electronic device according to the second aspect of the present invention, the output means 21 outputs the distribution of frequency components in the pass band of the analog circuit 22, and the harmonic components of the clock that the digital circuit 23 operates in synchronization with each other. It can be distributed in the pass band. The memory means 24 stores in advance the duty ratio with which the harmonic component of the clock pulse distributed in the pass band is minimized for each mode of the pass band, and the man-machine interface means 25 is thus stored. One of the duty ratios is selected based on the input command.
【0018】このようにして選択されたデューティ比
は、一般に、上述したクロックパルスの周波数が一定で
ある状態において、そのクロックパルスの周波数スペク
トラムの分布が変化する要件の1つであり、フーリエ変
換やフーリエ級数を適用することにより予め算出したり
あるいは実測に基づいて算出可能である。したがって、
デューティ比可変手段26が設定するデューティ比の下
では、アナログ回路22の通過帯域に分布する高調波が
上述した周波数の変更を伴わずに抑圧される。The duty ratio selected in this manner is generally one of the requirements for changing the distribution of the frequency spectrum of the clock pulse when the frequency of the clock pulse is constant, as described above. It can be calculated in advance by applying the Fourier series or calculated based on actual measurement. Therefore,
Under the duty ratio set by the duty ratio varying means 26, the harmonics distributed in the pass band of the analog circuit 22 are suppressed without changing the frequency described above.
【0019】請求項3に記載の発明にかかわる電子機器
では、ディジタル回路12が同期して動作するクロック
パルスの高調波成分は、アナログ回路11の通過帯域に
分布し得る。自動制御手段31はそのアナログ回路の出
力に得られる電力と、その電力について上述した通過帯
域の下で既知である目標値との差分を操作量としてこの
ようなクロックパルスのデューティ比を自動制御し、そ
のデューティ比はデューティ比可変手段32を介して設
定される。In the electronic apparatus according to the third aspect of the present invention, the harmonic components of the clock pulse with which the digital circuit 12 operates in synchronization can be distributed in the pass band of the analog circuit 11. The automatic control means 31 automatically controls the duty ratio of such a clock pulse by using the difference between the electric power obtained at the output of the analog circuit and the target value which is known under the pass band for the electric power as an operation amount. The duty ratio is set via the duty ratio changing means 32.
【0020】すなわち、請求項1や請求項2に記載の電
子機器を構成する記憶手段のように、予め求められたデ
ューティ比を格納するハードウエアを搭載することな
く、アナログ回路11の通過帯域に適応したデューティ
比の値が逐次設定され、その帯域内に落ち込むクロック
パルスの高調波成分が確実に抑圧される。請求項4に記
載の発明にかかわる電子機器では、ディジタル回路23
が同期して動作するクロックパルスの高調波成分はアナ
ログ回路22の通過帯域に分布する可能性があり、この
ようなアナログ回路22が有する出力手段21はその通
過帯域における周波数成分の分布を出力する。That is, the pass band of the analog circuit 11 is not provided in the pass band of the analog circuit 11 without installing the hardware for storing the duty ratio obtained in advance, such as the storage device constituting the electronic device according to the first aspect or the second aspect. The value of the adapted duty ratio is sequentially set, and the harmonic component of the clock pulse falling within the band is surely suppressed. In the electronic device according to the invention described in claim 4, the digital circuit 23
There is a possibility that the harmonic components of the clock pulse that operates in synchronization with each other are distributed in the pass band of the analog circuit 22, and the output means 21 included in such an analog circuit 22 outputs the distribution of frequency components in the pass band. .
【0021】一方、マンマシンインタフェース手段24
はクロックパルスについてその分布に応じて設定すべき
デューティ比の指定にかかわるマンマシンインタフェー
スをとり、そのデューティ比はデューティ比可変手段2
5を介して設定される。このようにして設定されるべき
デューティ比の数については、アナログ回路22がその
動作形態に応じてとり得る通過帯域の数に等しいので、
その数が少ない場合には、請求項1、2に記載の発明の
ように記憶手段が搭載されたり請求項3に記載の発明の
ように自動制御手段が搭載されなくても、極めて単純な
構成のハードウエアを介して効率的にその通過帯域に落
ち込む高調波成分が抑圧される。On the other hand, the man-machine interface means 24
Is a man-machine interface for designating a duty ratio to be set in accordance with the distribution of the clock pulse, and the duty ratio is the duty ratio varying means 2
5 is set. Since the number of duty ratios to be set in this way is equal to the number of pass bands that the analog circuit 22 can take in accordance with its operation mode,
When the number is small, an extremely simple structure is achieved even if the storage means is mounted as in the inventions of claims 1 and 2 or the automatic control means is not mounted as in the invention of claim 3. The harmonic components that fall into the pass band efficiently are suppressed by the hardware of.
【0022】請求項5に記載の発明にかかわる情報処理
機器では、アナログ回路51は、本発明にかかわる情報
処理機器の外部に配置される。しかし、アナログ回路5
1、記憶手段53、デューティ比選択手段54およびデ
ューティ比可変手段55は、それぞれ請求項1に記載さ
れたアナログ回路11、記憶手段13、デューティ比選
択手段14およびデューティ比可変手段15と同じ機能
を有する。また、通過帯域監視手段52はそのアナログ
回路の通過帯域を監視して求め、その通過帯域はデュー
ティ比選択手段54が行う記憶手段53の参照に供され
る。In the information processing apparatus according to the fifth aspect of the invention, the analog circuit 51 is arranged outside the information processing apparatus according to the present invention. However, analog circuit 5
1, the storage unit 53, the duty ratio selection unit 54, and the duty ratio variable unit 55 have the same functions as the analog circuit 11, the storage unit 13, the duty ratio selection unit 14, and the duty ratio variable unit 15 described in claim 1, respectively. Have. Further, the pass band monitoring unit 52 monitors and obtains the pass band of the analog circuit, and the pass band is referred to the storage unit 53 performed by the duty ratio selecting unit 54.
【0023】したがって、本発明にかかわる情報処理機
器では、上述したアナログ回路51の通過帯域に落ち込
むクロックパルスの高調波成分がその通過帯域に適応し
て確実に低減される。Therefore, in the information processing apparatus according to the present invention, the harmonic component of the clock pulse falling in the pass band of the analog circuit 51 described above is reliably reduced by adapting to the pass band.
【0024】請求項6に記載の発明にかかわる情報処理
機器では、出力手段61を含むアナログ回路62は、本
発明にかかわる情報処理機器の外部に配置される。しか
し、これらの出力手段61、アナログ回路62に併せ
て、記憶手段63、マンマシンインタフェース手段64
およびデューティ比可変手段65は、それぞれ請求項2
に記載された出力手段21、アナログ回路22、記憶手
段24、マンマシンインタフェース手段25およびデュ
ーティ比可変手段26と同じ機能を有する。In the information processing apparatus according to the sixth aspect of the present invention, the analog circuit 62 including the output means 61 is arranged outside the information processing apparatus according to the present invention. However, in addition to the output means 61 and the analog circuit 62, the storage means 63 and the man-machine interface means 64 are provided.
And the duty-ratio changing means 65 according to claim 2
It has the same functions as the output means 21, the analog circuit 22, the storage means 24, the man-machine interface means 25 and the duty ratio varying means 26 described in 1.
【0025】したがって、本発明にかかわる情報処理機
器では、上述したアナログ回路62の通過帯域に落ち込
むクロックパルスの高調波成分がその通過帯域に適応し
て確実に低減される。請求項7に記載の発明にかかわる
情報処理機器では、アナログ回路51は、本発明にかか
わる情報処理機器の外部に配置される。しかし、そのア
ナログ回路に併せて、自動制御手段71およびデューテ
ィ比可変手段73は、それぞれ請求項3に記載されたア
ナログ回路11、自動制御手段31およびデューティ比
可変手段32と同じ機能を有する。Therefore, in the information processing apparatus according to the present invention, the harmonic component of the clock pulse falling in the pass band of the analog circuit 62 described above is reliably reduced by adapting to the pass band. In the information processing apparatus according to the seventh aspect of the present invention, the analog circuit 51 is arranged outside the information processing apparatus according to the present invention. However, in addition to the analog circuit, the automatic control means 71 and the duty ratio varying means 73 have the same functions as the analog circuit 11, the automatic control means 31, and the duty ratio varying means 32 described in claim 3, respectively.
【0026】したがって、本発明にかかわる情報処理機
器では、上述したアナログ回路51の通過帯域に落ち込
むクロックパルスの高調波成分がその通過帯域に適応し
て確実に低減される。請求項8に記載の発明にかかわる
情報処理機器では、出力手段61を含むアナログ回路6
2は、本発明にかかわる情報処理機器の外部に配置され
る。しかし、これらの出力手段61およびアナログ回路
62に併せて、マンマシンインタフェース手段81およ
びデューティ比可変手段82は、それぞれ請求項4に記
載された出力手段21、アナログ回路22、ディジタル
回路23、マンマシンインタフェース手段24およびデ
ューティ比可変手段25と同じ機能を有する。Therefore, in the information processing apparatus according to the present invention, the harmonic components of the clock pulse falling in the pass band of the analog circuit 51 described above are reliably reduced by adapting to the pass band. In the information processing equipment according to the invention described in claim 8, the analog circuit 6 including the output means 61.
2 is arranged outside the information processing device according to the present invention. However, in addition to the output means 61 and the analog circuit 62, the man-machine interface means 81 and the duty ratio varying means 82 are respectively the output means 21, the analog circuit 22, the digital circuit 23, and the man-machine described in claim 4. It has the same function as the interface means 24 and the duty ratio varying means 25.
【0027】したがって、本発明にかかわる情報処理機
器では、上述したアナログ回路62の通過帯域に落ち込
むクロックパルスの高調波成分がその通過帯域に適応し
て低減される。Therefore, in the information processing apparatus according to the present invention, the harmonic component of the clock pulse falling in the pass band of the analog circuit 62 described above is adaptively reduced in the pass band.
【0028】[0028]
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0029】図9は、請求項1に記載の発明に対応した
第一の実施形態を示す図である。アンテナ91の給電端
は復調器92の入力に接続され、クロックパルス発振器
93の出力はデューティ比可変回路94を介して本実施
形態にかかわる無線受信装置内の各部に接続される。制
御部95は、その入力にチャネル番号が与えられてメモ
リ96を有し、かつデューティ比可変回路94の入力に
接続される。FIG. 9 is a diagram showing a first embodiment corresponding to the invention described in claim 1. In FIG. The feeding end of the antenna 91 is connected to the input of the demodulator 92, and the output of the clock pulse oscillator 93 is connected to each unit in the wireless reception device according to the present embodiment via the duty ratio variable circuit 94. The control unit 95 has a memory 96 with a channel number given to its input, and is connected to the input of the duty ratio variable circuit 94.
【0030】なお、本実施形態と図1に示したブロック
図との対応関係については、復調器92はアナログ回路
11に対応し、デューティ比可変回路94はデューティ
比可変手段15に対応し、制御部95はデューティ比選
択手段14に対応し、メモリ96は記憶手段13に対応
する。以下、図9を参照して請求項1に記載の発明に対
応した本実施形態の動作を説明する。Regarding the correspondence between this embodiment and the block diagram shown in FIG. 1, the demodulator 92 corresponds to the analog circuit 11, the duty ratio variable circuit 94 corresponds to the duty ratio variable means 15, and the control is performed. The unit 95 corresponds to the duty ratio selection means 14, and the memory 96 corresponds to the storage means 13. Hereinafter, the operation of this embodiment corresponding to the invention described in claim 1 will be described with reference to FIG.
【0031】復調器92は、アンテナ91に到来する受
信波の内、外部から与えられるチャネル番号に対応した
無線チャネルの受信波を受信する。メモリ96には、こ
のようなチャネル番号とそのチャネル番号に対応した後
述するデューティ比が予め格納される。制御部95は、
上述したように外部から与えらるチャネル番号に基づい
てメモリ96を参照し、そのチャネル番号に対応したデ
ューティ比を読み出すと共に、そのデューティ比をデュ
ーティ比可変回路94に与える。The demodulator 92 receives the received wave of the radio channel corresponding to the channel number given from the outside, among the received waves arriving at the antenna 91. The memory 96 stores in advance such a channel number and a duty ratio described later corresponding to the channel number. The control unit 95
As described above, the memory 96 is referred to based on the channel number given from the outside, the duty ratio corresponding to the channel number is read, and the duty ratio is given to the duty ratio variable circuit 94.
【0032】デューティ比可変回路94は、そのデュー
ティ比にクロック発振器93によって生成されたクロッ
クパルスのデューティ比を設定する。ところで、このよ
うなクロックパルスについては、波形が矩形であって角
周波数、デューティ比および振幅がそれぞれω、D、A
で与えられ、かつ位相の絶対値を無視し得る場合には高
調波成分は、The duty ratio variable circuit 94 sets the duty ratio of the clock pulse generated by the clock oscillator 93 to the duty ratio. By the way, for such a clock pulse, the waveform is rectangular and the angular frequency, the duty ratio, and the amplitude are ω, D, and A, respectively.
And the absolute value of the phase can be ignored, the harmonic component is
【数1】 のフーリエ級数で示される。[Equation 1] Is represented by the Fourier series of.
【0033】すなわち、高調波成分は次数nの如何にか
かわらず、角周波数ωが一定であってもデューティ比D
に応じて確実に増減するので、メモリ96に格納すべき
デューティ比については、個々のチャネル番号で示され
る無線チャネルの受信帯域に分布するクロックパルスの
高調波成分が最小となる値として、予め算出することが
可能である。That is, the harmonic component has a duty ratio D regardless of the order n, even if the angular frequency ω is constant.
The duty ratio to be stored in the memory 96 is calculated in advance as a value that minimizes the harmonic component of the clock pulse distributed in the reception band of the wireless channel indicated by each channel number. It is possible to
【0034】また、クロックパルスに同期して動作する
各部はそのクロックパルスの立ち上がり(又は立ち下が
り)を契機に動作するので、その動作のタイミングはデ
ューティ比の如何にかかわらず維持することは可能であ
る。したがって、本実施形態によれば、受信帯域に落ち
込むクロックパルスの高調波成分が抑圧されて復調器9
2のS/N比が高められ、かつ内蔵されたディジタル回
路では、動作タイミングを変えることなく安定に動作す
る。Further, since each unit operating in synchronization with the clock pulse operates at the rising edge (or falling edge) of the clock pulse, the operation timing can be maintained regardless of the duty ratio. is there. Therefore, according to the present embodiment, the harmonic component of the clock pulse falling in the reception band is suppressed and the demodulator 9
The S / N ratio of 2 is increased, and the built-in digital circuit operates stably without changing the operation timing.
【0035】なお、デューティ比の可変回路94につい
ては、精度、応答および特性が適合する限りにおいて如
何なる公知技術も適用可能であるから、ここでの説明は
省略する。また、本実施形態では、フーリエ級数に基づ
いて最適なデューティ比が導き出されているが、このよ
うな算出の方法に限定されず、実測によっても同様にし
て最適なデューティ比を求めてもよい。Any known technique can be applied to the duty ratio variable circuit 94 as long as the precision, response, and characteristics are compatible, and therefore description thereof is omitted here. Further, in this embodiment, the optimum duty ratio is derived based on the Fourier series, but the calculation method is not limited to this, and the optimum duty ratio may be similarly obtained by actual measurement.
【0036】図10は、請求項1に記載の発明に対応し
た第二の実施形態を示す図である。図において、図9に
示す実施形態との構成の相違点は、クロックパルス発振
器93に代えてクロックパルス再生回路103が設けら
れた点にある。FIG. 10 is a diagram showing a second embodiment corresponding to the invention described in claim 1. In FIG. In the figure, the difference in configuration from the embodiment shown in FIG. 9 is that a clock pulse regenerating circuit 103 is provided in place of the clock pulse oscillator 93.
【0037】本実施形態では、クロックパルス再生回路
103が受信波を取り込んでクロックパルスを再生し、
図9に示すクロックパルスパルス発振器93に代えて各
部へ供給する。しかし、このようなクロックパルスにつ
いては、その生成源の如何ににかかわらず周波数が既知
であれば、デューティ比可変回路94によってそのデュ
ーティ比を可変することは可能である。In this embodiment, the clock pulse reproduction circuit 103 takes in the received wave and reproduces the clock pulse,
The clock pulse pulse oscillator 93 shown in FIG. However, for such a clock pulse, the duty ratio can be varied by the duty ratio varying circuit 94 if the frequency is known regardless of the generation source.
【0038】したがって、本実施形態では、図9に示す
実施実施形態と同様にして受信帯域に落ち込むクロック
パルスの高調波成分が抑圧され復調器92のS/N比が
高められ、かつ内蔵されたディジタル回路では、動作タ
イミングを変えることなく安定に動作する。図11は、
請求項1に記載の発明に対応した第三の実施形態を示す
図である。Therefore, in this embodiment, as in the embodiment shown in FIG. 9, the harmonic components of the clock pulse falling into the reception band are suppressed, the S / N ratio of the demodulator 92 is increased, and the demodulator 92 is built in. The digital circuit operates stably without changing the operation timing. FIG.
It is a figure which shows 3rd embodiment corresponding to the invention of Claim 1.
【0039】図において、図9に示す実施形態との構成
の相違点は、復調器92に代えて送受信器112が設け
られ、クロックパルス発振器93の出力がデューティ比
可変回路94を介して送受信器112に接続された点に
ある。本実施形態では、クロックパルスは送受信器11
2に与えられ、その送受信器112が伝送情報を送出す
るタイミングの決定に供される。In the figure, the difference from the embodiment shown in FIG. 9 is that a transceiver 112 is provided instead of the demodulator 92, and the output of the clock pulse oscillator 93 is transmitted / received via a duty ratio variable circuit 94. It is connected to 112. In the present embodiment, the clock pulse is the transmitter / receiver 11
2 and is used by the transmitter / receiver 112 to determine the timing for transmitting the transmission information.
【0040】しかし、このようなクロックパルスについ
ては、周波数は伝送速度に基づいて既知の値として一般
に与えられ、かつデューティ比はデューティ比可変回路
94によって可変される。したがって、本実施形態で
は、図9に示す実施実施形態と同様にして受信帯域に落
ち込むクロックパルスの高調波成分が抑圧されて送受信
器112のS/N比が高められ、かつ内蔵されたディジ
タル回路では、動作タイミングを変えることなく安定に
動作する。However, for such a clock pulse, the frequency is generally given as a known value based on the transmission speed, and the duty ratio is changed by the duty ratio changing circuit 94. Therefore, in the present embodiment, similarly to the embodiment shown in FIG. 9, the harmonic component of the clock pulse falling into the reception band is suppressed, the S / N ratio of the transceiver 112 is increased, and the built-in digital circuit is provided. Then, it operates stably without changing the operation timing.
【0041】図12は、請求項2に記載の発明に対応し
た実施形態を示す図である。図において、図9に示すも
のと機能および構成が同じものについては、同じ符号を
付与して示し、ここではその説明を省略する。FIG. 12 is a diagram showing an embodiment corresponding to the invention described in claim 2. In FIG. In the drawing, components having the same functions and configurations as those shown in FIG. 9 are denoted by the same reference numerals, and description thereof is omitted here.
【0042】本実施形態と図9に示す実施形態との構成
の相違点は、制御部95に代えて制御部125が設けら
れ、復調器92の出力にスピーカ122が接続され、制
御部125の入力にスイッチ121が接続された点にあ
る。なお、本実施形態と図2に示したブロック図との対
応関係については、復調器92はアナログ回路22に対
応し、スピーカ122は出力手段21に対応し、デュー
ティ比可変回路94はデューティ比可変手段26に対応
し、制御部125およびスイッチ121はマンマシンイ
ンタフェース手段25に対応し、メモリ96は記憶手段
24に対応する。The difference between the present embodiment and the embodiment shown in FIG. 9 is that a control unit 125 is provided in place of the control unit 95, a speaker 122 is connected to the output of the demodulator 92, and the control unit 125 is connected. The point is that the switch 121 is connected to the input. Regarding the correspondence relationship between the present embodiment and the block diagram shown in FIG. 2, the demodulator 92 corresponds to the analog circuit 22, the speaker 122 corresponds to the output means 21, and the duty ratio variable circuit 94 changes the duty ratio. The control unit 125 and the switch 121 correspond to the man-machine interface unit 25, and the memory 96 corresponds to the storage unit 24.
【0043】以下、本実施形態の動作を説明する。スピ
ーカ122は復調器92が出力する復調信号を音響信号
に変換して出力するが、クロックパルス発振器93で生
成されたクロックパルスの高次の高調波成分が受信帯域
に落ち込んだ場合には、その音響信号には雑音が伴う。
スイッチ121は、メモリ96に記憶されたいくつかの
デューティ比の何れかを選択するマンマシンインタフェ
ースに供される。The operation of this embodiment will be described below. The speaker 122 converts the demodulated signal output from the demodulator 92 into an acoustic signal and outputs the acoustic signal. However, when the high-order harmonic components of the clock pulse generated by the clock pulse oscillator 93 fall into the reception band, the Acoustic signals are accompanied by noise.
The switch 121 is provided as a man-machine interface that selects any one of several duty ratios stored in the memory 96.
【0044】制御部125は、そのマンマシンインタフ
ェースの下でメモり96に格納されたデューティ比の何
れかを選択してデューティ比可変回路94に与える。し
かし、このようなデューティ比の値については、復調器
92が復調の対象とすべき全ての無線チャネルについて
予め個別に算出されたものであるから、上述した雑音の
レベルが最小となるデューティ比の選択の枠はこれの無
線チャネルの数で決定される。The control unit 125 selects one of the duty ratios stored in the memory 96 under the man-machine interface and supplies it to the duty ratio variable circuit 94. However, since such a value of the duty ratio is calculated individually in advance by the demodulator 92 for all the wireless channels to be demodulated, the above-mentioned duty ratio value that minimizes the noise level is obtained. The frame of selection is determined by the number of radio channels for this.
【0045】したがって、本実施形態では、ハードウエ
アの構成の簡略化と低廉化とが図られると共に操作性が
高く維持され、かつ復調器92の受信帯域に落ち込むク
ロックパルスの高調波成分が確実に抑圧される。図13
は、請求項3に記載の発明に対応した実施形態を示す図
である。Therefore, in this embodiment, the hardware configuration is simplified and the cost is reduced, the operability is maintained high, and the harmonic components of the clock pulse falling into the reception band of the demodulator 92 are surely ensured. Oppressed. FIG.
FIG. 6 is a diagram showing an embodiment corresponding to the invention described in claim 3.
【0046】図において、図9に示すものと機能および
構成が同じものについては、同じ符号を付与して示し、
ここではその説明を省略する。本実施形態と図9に示す
実施形態との構成の相違点は、制御部95に代えて制御
部135が設けられ、メモリ96が削除された点にあ
る。なお、本実施形態と図3に示したブロック図との対
応関係については、復調器92はアナログ回路11に対
応し、デューティ比可変回路94はデューティ比可変手
段32に対応し、制御部135は自動制御手段31に対
応する。In the figure, parts having the same functions and configurations as those shown in FIG. 9 are designated by the same reference numerals,
The description is omitted here. The difference between the present embodiment and the embodiment shown in FIG. 9 is that a control unit 135 is provided instead of the control unit 95 and the memory 96 is deleted. Regarding the correspondence between the present embodiment and the block diagram shown in FIG. 3, the demodulator 92 corresponds to the analog circuit 11, the duty ratio variable circuit 94 corresponds to the duty ratio variable means 32, and the control unit 135 It corresponds to the automatic control means 31.
【0047】以下、本実施形態の動作を説明する。制御
部135には、クロックパルス発振回路93によって生
成されたクロックパルスの高調波成分が復調器92の帯
域に落ち込まない状況において、その復調器92の出力
に得られる復調信号のレベルが閾値として予め設定され
る。復調器92が復調処理を行っているときには、制御
部135は、その復調器92から得られた復調信号のレ
ベルと上述した閾値との大小関係を判別する。The operation of this embodiment will be described below. In the situation where the harmonic component of the clock pulse generated by the clock pulse oscillation circuit 93 does not fall into the band of the demodulator 92, the control unit 135 uses the level of the demodulated signal obtained at the output of the demodulator 92 as a threshold value in advance. Is set. When the demodulator 92 is performing the demodulation process, the control unit 135 determines the magnitude relationship between the level of the demodulated signal obtained from the demodulator 92 and the threshold value described above.
【0048】また、制御部135は、その判別の結果、
前者が後者を上回っている場合には、デューティ比可変
回路94を介しクロックパルスのデューティ比を可変す
ることによって、そのデューティ比と上述した復調信号
のレベルとに相関があるか否かを判別する。さらに、制
御部135は、その判別の結果、両者に相関があると認
識した場合には、これらの差分を操作量とし、かつその
閾値を目的値としてデューティ比可変回路94を介して
デューティ比を可変することによって、そのデューティ
比を自動制御する。Further, the control unit 135 determines that
If the former exceeds the latter, the duty ratio of the clock pulse is varied via the duty ratio varying circuit 94 to determine whether or not there is a correlation between the duty ratio and the level of the demodulated signal described above. . Further, when the control unit 135, as a result of the determination, recognizes that there is a correlation between the two, the control unit 135 sets the difference between them as the operation amount and sets the threshold value as the target value to set the duty ratio via the duty ratio variable circuit 94. By varying the duty ratio, the duty ratio is automatically controlled.
【0049】したがって、本実施形態によれば、請求項
1および請求項2に記載の発明に対応した実施形態のよ
うにメモリ96を搭載することなく、復調器92の受信
帯域に落ち込むクロックパルスの高調波成分が確実に抑
圧される。図14は、請求項4に記載の発明に対応した
実施形態を示す図である。Therefore, according to the present embodiment, the clock pulse falling into the reception band of the demodulator 92 is not mounted without mounting the memory 96 unlike the embodiments corresponding to the inventions of claims 1 and 2. The harmonic components are surely suppressed. FIG. 14 is a diagram showing an embodiment corresponding to the invention described in claim 4.
【0050】図において、図12に示すものと機能およ
び構成が同じものについては、同じ符号を付与して示
し、ここではその説明を省略する。本実施形態と図12
に示す実施形態との構成の相違点は、制御部125およ
びメモリ96が削除され、スイッチ121に代えてデュ
ーティ比操作部141が設けられた点にある。In the figure, parts having the same functions and configurations as those shown in FIG. 12 are designated by the same reference numerals, and the description thereof will be omitted here. This embodiment and FIG.
The configuration is different from that of the embodiment shown in FIG. 6 in that the control unit 125 and the memory 96 are deleted, and a duty ratio operation unit 141 is provided instead of the switch 121.
【0051】なお、本実施形態と図4に示したブロック
図との対応関係については、復調器92はアナログ回路
22に対応し、スピーカ122は出力手段21に対応
し、デューティ比可変回路94はデューティ比可変手段
42に対応し、デューティ比操作部141はマンマシン
インタフェース手段41に対応する。本実施形態では、
デューティ比操作部141を介して設定されたデューテ
ィ比はデューティ比可変回路94介してクロックパルス
に設定されるが、このようにして設定されるべきデュー
ティ比の数については、復調器92がその動作形態に応
じて有し得る帯域の数に等しい。Regarding the correspondence relationship between this embodiment and the block diagram shown in FIG. 4, the demodulator 92 corresponds to the analog circuit 22, the speaker 122 corresponds to the output means 21, and the duty ratio variable circuit 94 corresponds to. The duty ratio changing unit 42 corresponds to the duty ratio changing unit 42, and the duty ratio operating unit 141 corresponds to the man-machine interface unit 41. In this embodiment,
The duty ratio set via the duty ratio operation unit 141 is set to the clock pulse via the duty ratio variable circuit 94. Regarding the number of duty ratios to be set in this way, the demodulator 92 operates according to the operation. It is equal to the number of bands that can be provided depending on the form.
【0052】したがって、本実施形態では、上述した帯
域の数が少ない場合には、請求項1および請求項2に記
載の発明に対応した実施形態のようにメモリ96が搭載
されたり、請求項3に記載の発明のように自動制御を行
うハードウエアが搭載されなくても、極めて単純な構成
のハードウエアを介して効率的に復調器92の受信帯域
に落ち込む高調波成分を抑圧することが可能となる。Therefore, in the present embodiment, when the number of the above-mentioned bands is small, the memory 96 is mounted as in the embodiments corresponding to the inventions of claims 1 and 2, or the memory 96 is installed. It is possible to efficiently suppress the harmonic component falling into the reception band of the demodulator 92 through the hardware having an extremely simple configuration even if the hardware for automatic control as in the invention described in 1) is not mounted. Becomes
【0053】図15は、請求項5に記載の発明に対応し
た実施形態を示す図である。図において、図9に示すも
のと機能および構成が同じものについては、同じ符号を
付与して示し、ここではその説明を省略する。本実施形
態と図9に示す実施形態との構成の相違点は、アンテナ
91と復調器92とからなる無線受信装置と別体のパー
ソナルコンピュータにクロックパルス発振器93、デュ
ーティ比可変回路94および制御部95に代わる制御部
155とメモリ96とに伴わせてチャネル判定部151
が備えられた点にある。FIG. 15 is a diagram showing an embodiment corresponding to the invention described in claim 5. In FIG. In the drawing, components having the same functions and configurations as those shown in FIG. 9 are denoted by the same reference numerals, and description thereof is omitted here. The difference between the present embodiment and the embodiment shown in FIG. 9 is that the clock pulse oscillator 93, the duty ratio variable circuit 94 and the control unit are provided in a personal computer separate from the wireless reception device including the antenna 91 and the demodulator 92. The channel determination unit 151 in addition to the control unit 155 and the memory 96 in place of 95
Is provided.
【0054】なお、本実施形態と図5に示したブロック
図との対応関係については、復調器92はアナログ回路
51に対応し、チャネル判定部151は通過帯域監視手
段52に対応し、制御部155はデューティ比選択手段
54に対応し、メモリ96は記憶手段53に対応し、デ
ューティ比可変回路94はデューティ比可変手段55に
対応する。Regarding the correspondence relationship between the present embodiment and the block diagram shown in FIG. 5, the demodulator 92 corresponds to the analog circuit 51, the channel determination section 151 corresponds to the pass band monitoring means 52, and the control section. 155 corresponds to the duty ratio selection means 54, the memory 96 corresponds to the storage means 53, and the duty ratio variable circuit 94 corresponds to the duty ratio variable means 55.
【0055】以下、本実施形態の動作を説明する。メモ
リ96には、請求項1に記載の発明に対応した実施形態
と同様にチャネル番号に個別に適応したデューティ比が
予め記憶され、チャネル判定部151は外部に設置され
た無線受信装置に設定されたチャネル番号を取り込ん
で、制御部155に通知する。制御部155は、このよ
うなチャネル番号に基づいてメモり96を参照すること
によってそのチャネル番号に適応したデューティ比を取
得してデューティ比可変回路94に与える。Hereinafter, the operation of the present embodiment will be described. In the memory 96, the duty ratios individually adapted to the channel numbers are stored in advance as in the embodiment corresponding to the invention described in claim 1, and the channel determination unit 151 is set in the wireless receiving device installed outside. The acquired channel number is fetched and notified to the control unit 155. The control unit 155 refers to the memory 96 based on such a channel number to obtain the duty ratio adapted to the channel number and gives it to the duty ratio variable circuit 94.
【0056】したがって、本実施形態によれば、外部に
設置された無線受信装置の受信帯域に落ち込むクロック
パルスの高調波成分が抑圧され、その受信装置との相対
距離、設置可能な位置や環境その他のにかかわる制約が
大幅に軽減される。図16は、請求項6に記載の発明に
対応した実施形態を示す図である。図において、図12
に示すものと機能および構成が同じものについては、同
じ符号を付与して示し、ここではその説明を省略する。Therefore, according to the present embodiment, the harmonic components of the clock pulse that fall into the reception band of the external radio receiver are suppressed, and the relative distance to the receiver, the installable position, the environment, etc. The restrictions related to are greatly reduced. FIG. 16 is a diagram showing an embodiment corresponding to the invention described in claim 6. In the figure, FIG.
Those having the same functions and configurations as those shown in are given the same reference numerals and their description is omitted here.
【0057】本実施形態と図12に示す実施形態との構
成の相違点は、アンテナ91と復調器92とスピーカ1
22とから成る無線受信装置と別体のパーソナルコンピ
ュータに、クロックパルス発振器93とデューティ比可
変回路94と制御部125とメモリ96とが内蔵された
点にある。なお、本実施形態と図6に示したブロック図
との対応関係については、復調器92はアナログ回路6
2に対応し、スピーカ122は出力手段61に対応し、
デューティ比可変回路94はデューティ比可変手段65
に対応し、制御部125およびスイッチ121はマンマ
シンインタフェース手段64に対応し、メモリ96は記
憶手段63に対応する。The difference between the present embodiment and the embodiment shown in FIG. 12 is that the antenna 91, the demodulator 92 and the speaker 1 are different.
This is that a clock pulse oscillator 93, a duty ratio variable circuit 94, a control unit 125, and a memory 96 are built in a personal computer separate from the wireless reception device composed of 22. Regarding the correspondence relationship between the present embodiment and the block diagram shown in FIG.
2, the speaker 122 corresponds to the output means 61,
The duty ratio changing circuit 94 is a duty ratio changing means 65.
The controller 125 and the switch 121 correspond to the man-machine interface means 64, and the memory 96 corresponds to the storage means 63.
【0058】本実施形態では、パーソナルコンピュータ
に実装されたクロックパルス発振器93、デューティ比
可変回路94および制御部125とメモリ96と、無線
受信装置に実装されたアンテナ91、復調器92および
スピーカ122とについては、上述したように、何れも
請求項2に記載の実施形態に実装されたものと機能およ
び構成が同じであり、かつこれらの構成要素間の接続関
係についても同様であるから、ここではこれらの構成要
素の動作にかかわる説明を省略する。In the present embodiment, the clock pulse oscillator 93, the duty ratio variable circuit 94, the control unit 125 and the memory 96 mounted on the personal computer, the antenna 91, the demodulator 92 and the speaker 122 mounted on the wireless reception device. With respect to the above, as described above, both have the same functions and configurations as those implemented in the embodiment according to claim 2, and the connection relationships between these components are also the same. A description of the operation of these components will be omitted.
【0059】したがって、本実施形態では、チャネル番
号に適応したデューティ比が確実に選択されるので、請
求項5に記載の発明に対応した実施形態と同様に、外部
に設置された無線受信装置の受信帯域に落ち込むクロッ
クパルスの高調波成分が抑圧され、その受信装置との相
対距離、設置可能な位置や環境その他にかかわる制約が
大幅に軽減される。Therefore, in the present embodiment, the duty ratio adapted to the channel number is surely selected, so that the radio receiving apparatus installed externally, as in the embodiment corresponding to the invention described in claim 5, is selected. The harmonic components of the clock pulse that fall into the reception band are suppressed, and the restrictions related to the relative distance to the reception device, the installable position, the environment, and the like are greatly reduced.
【0060】図17は、請求項7に記載の発明に対応し
た実施形態を示す図である。図において、図13に示す
ものと機能および構成が同じものについては、同じ符号
を付与して示し、ここではその説明を省略する。本実施
形態と図13に示す実施形態との構成の相違点は、アン
テナ91と復調器92とから成る無線受信装置と別体の
パーソナルコンピュータに、クロックパルス発振器93
とデューティ比可変回路94と制御部135とが内蔵さ
れた点にある。FIG. 17 is a diagram showing an embodiment corresponding to the invention described in claim 7. In FIG. In the figure, parts having the same functions and configurations as those shown in FIG. 13 are designated by the same reference numerals, and the description thereof will be omitted here. The difference between the present embodiment and the embodiment shown in FIG. 13 is that a clock pulse oscillator 93 is provided in a personal computer that is separate from the wireless reception device including an antenna 91 and a demodulator 92.
The duty ratio variable circuit 94 and the control unit 135 are incorporated.
【0061】なお、本実施形態と図7に示したブロック
図との対応関係については、復調器92はアナログ回路
51に対応し、デューティ比可変回路94はデューティ
比可変手段73に対応し、制御部135は自動制御手段
71に対応する。本実施形態では、パーソナルコンピュ
ータに実装されたクロックパルス発振器93、デューテ
ィ比可変回路94および制御部125と、無線受信装置
に実装されたアンテナ91および復調器92とについて
は、上述したように、何れも請求項3に記載の実施形態
において実装されたものと機能および構成が同じであ
り、かつこれらの構成要素間の接続関係についても同様
であるから、ここではこれらの構成要素の動作にかかわ
る説明を省略する。Regarding the correspondence between this embodiment and the block diagram shown in FIG. 7, the demodulator 92 corresponds to the analog circuit 51, the duty ratio variable circuit 94 corresponds to the duty ratio variable means 73, and the control is performed. The section 135 corresponds to the automatic control means 71. In the present embodiment, the clock pulse oscillator 93, the duty ratio variable circuit 94, and the control unit 125 mounted on the personal computer, and the antenna 91 and the demodulator 92 mounted on the wireless reception device are all set as described above. Also, since the function and the configuration are the same as those implemented in the embodiment described in claim 3, and the connection relation between these components is also the same, the description regarding the operation of these components will be given here. Is omitted.
【0062】したがって、本実施形態では、自動制御に
よって受信帯域に適応したデューティ比が確実に設定さ
れ、請求項6に記載の発明に対応した実施形態と同様
に、外部に設置された無線受信装置の受信帯域に落ち込
むクロックパルスの高調波成分が抑圧されると共に、そ
の受信装置との相対距離、設置可能な位置や環境その他
のにかかわる制約が大幅に軽減される。Therefore, in this embodiment, the duty ratio adapted to the reception band is surely set by the automatic control, and similarly to the embodiment corresponding to the invention described in claim 6, the radio receiving device installed outside is set. The harmonic components of the clock pulse that fall into the reception band of 1 are suppressed, and the restrictions on the relative distance to the receiving device, the installable position, the environment, and the like are significantly reduced.
【0063】図18は、請求項8に記載の発明に対応し
た実施形態を示す図である。図において、図14に示す
ものと機能および構成が同じものについては、同じ符号
を付与して示し、ここではその説明を省略する。本実施
形態と図14に示す実施形態との構成の相違点は、アン
テナ91と復調器92とスピーカ122とから成る無線
受信装置と別体のパーソナルコンピュータにクロックパ
ルス発振器93とデューティ比可変回路94とデューテ
ィ比操作部141とが内蔵された点にある。FIG. 18 is a diagram showing an embodiment corresponding to the invention described in claim 8. In FIG. In the figure, parts having the same functions and configurations as those shown in FIG. 14 are designated by the same reference numerals, and the description thereof will be omitted here. The difference between the present embodiment and the embodiment shown in FIG. 14 is that a clock pulse oscillator 93 and a duty ratio variable circuit 94 are provided in a personal computer separate from a radio receiving device including an antenna 91, a demodulator 92 and a speaker 122. And the duty ratio operation unit 141 are built in.
【0064】なお、本実施形態と図8に示したブロック
図との対応関係については、復調器92はアナログ回路
62に対応し、スピーカ122は出力手段61に対応
し、デューティ比可変回路94はデューティ比可変手段
82に対応し、デューティ比操作部141がマンマシン
インタフェース手段81に対応する。本実施形態では、
パーソナルコンピュータに実装されたクロックパルス発
振器93、デューティ比可変回路94およびデューティ
比操作部141と、無線受信装置に実装されたアンテナ
91、復調器92およびスピーカ122とについては、
上述したように、何れも請求項4に記載の実施形態に実
装されたものと機能および構成が同じであり、かつこれ
らの構成要素間の接続関係についても同様であるから、
ここではこれらの構成要素の動作にかかわる説明を省略
する。Regarding the correspondence between this embodiment and the block diagram shown in FIG. 8, the demodulator 92 corresponds to the analog circuit 62, the speaker 122 corresponds to the output means 61, and the duty ratio variable circuit 94 corresponds to. The duty ratio changing unit 82 corresponds to the duty ratio operating unit 141, and the man-machine interface unit 81 corresponds to the duty ratio operating unit 141. In this embodiment,
Regarding the clock pulse oscillator 93, the duty ratio variable circuit 94 and the duty ratio operation unit 141 mounted in the personal computer, and the antenna 91, the demodulator 92 and the speaker 122 mounted in the wireless reception device,
As described above, both have the same functions and configurations as those implemented in the embodiment according to claim 4, and the connection relationships between these components are also the same.
Here, the description of the operation of these components will be omitted.
【0065】したがって、本実施形態では、極めて単純
な構成のハードウエアを介して受信帯域に適応したデュ
ーティ比が確実に設定され、請求項7に記載の発明に対
応した実施形態と同様に、外部に設置された無線受信装
置の受信帯域に落ち込むクロックパルスの高調波成分が
抑圧されると共に、その受信装置との相対距離、設置可
能な位置や環境その他のにかかわる制約が大幅に軽減さ
れる。Therefore, in the present embodiment, the duty ratio adapted to the reception band is surely set through the hardware having an extremely simple structure, and like the embodiment corresponding to the invention described in claim 7, The harmonic components of the clock pulse that fall into the reception band of the wireless reception device installed in the receiver are suppressed, and the restrictions on the relative distance to the reception device, the installable position, the environment, and the like are significantly reduced.
【0066】なお、図15〜18に示した実施形態で
は、無線受信装置に隣接して設置されるパーソナルコン
ピュータを1つに限定して説明したが、これらの情報処
理機器は狭空間内に複数設置しても同様の効果が得られ
る。また、上述した各実施形態については、クロックパ
ルスの周波数シフトやクロックパルスの周波数変調を図
る公知技術を併せて適用することにより、さらに干渉の
低減効果を増大させることも可能である。In the embodiments shown in FIGS. 15 to 18, the number of personal computers installed adjacent to the radio receiver is limited to one, but a plurality of these information processing devices are installed in a narrow space. Even if installed, the same effect can be obtained. Further, in each of the above-described embodiments, it is possible to further increase the interference reduction effect by applying a known technique for shifting the frequency of the clock pulse or modulating the frequency of the clock pulse.
【0067】[0067]
【発明の効果】上述したように請求項1ないし請求項4
に記載の発明では、ディジタル回路に与えられるクロッ
クパルスの周波数を一定に保ちつつそのクロックパルス
の高調波成分の内、アナログ回路の通過帯域に落ち込む
成分が確実に抑圧される。また、請求項5ないし請求項
8に記載の発明では、アナログ回路が搭載された電子機
器に対して設置すべき場所の相対な距離や位置にかかわ
る制約が緩和される。As described above, the first to fourth aspects are provided.
According to the invention described in (1), while keeping the frequency of the clock pulse applied to the digital circuit constant, of the harmonic components of the clock pulse, the component falling into the pass band of the analog circuit is surely suppressed. Further, in the inventions according to claims 5 to 8, restrictions relating to a relative distance and a position of a place to be installed with respect to an electronic device in which an analog circuit is mounted are alleviated.
【0068】したがって、これらの発明が適用された電
子機器や情報処理機器では、性能が高く維持され、かつ
信頼性および設置環境の自由度が大幅に向上して保守お
よび運用の効率が高められる。Therefore, in the electronic equipment and the information processing equipment to which these inventions are applied, the performance is maintained high, the reliability and the degree of freedom of the installation environment are greatly improved, and the efficiency of maintenance and operation is improved.
【図1】請求項1に記載の発明の原理ブロック図であ
る。FIG. 1 is a principle block diagram of the invention according to claim 1;
【図2】請求項2に記載の発明の原理ブロック図であ
る。FIG. 2 is a principle block diagram of the invention according to claim 2;
【図3】請求項3に記載の発明の原理ブロック図であ
る。FIG. 3 is a principle block diagram of the invention according to claim 3;
【図4】請求項4に記載の発明の原理ブロック図であ
る。FIG. 4 is a principle block diagram of the invention according to claim 4;
【図5】請求項5に記載の発明の原理ブロック図であ
る。FIG. 5 is a principle block diagram of the invention according to claim 5;
【図6】請求項6に記載の発明の原理ブロック図であ
る。FIG. 6 is a principle block diagram of the invention according to claim 6;
【図7】請求項7に記載の発明の原理ブロック図であ
る。FIG. 7 is a principle block diagram of the invention according to claim 7;
【図8】請求項8に記載の発明の原理ブロック図であ
る。FIG. 8 is a principle block diagram of the invention according to claim 8;
【図9】請求項1に記載の発明に対応した第一の実施形
態を示す図である。FIG. 9 is a diagram showing a first embodiment corresponding to the invention described in claim 1.
【図10】請求項1に記載の発明に対応した第二の実施
形態を示す図である。FIG. 10 is a diagram showing a second embodiment corresponding to the invention described in claim 1.
【図11】請求項1に記載の発明に対応した第三の実施
形態を示す図である。FIG. 11 is a diagram showing a third embodiment corresponding to the invention described in claim 1.
【図12】請求項2に記載の発明に対応した実施形態を
示す図である。FIG. 12 is a diagram showing an embodiment corresponding to the invention described in claim 2.
【図13】請求項3に記載の発明に対応した実施形態を
示す図である。FIG. 13 is a diagram showing an embodiment corresponding to the invention according to claim 3;
【図14】請求項4に記載の発明に対応した実施形態を
示す図である。FIG. 14 is a diagram showing an embodiment corresponding to the invention according to claim 4;
【図15】請求項5に記載の発明に対応した実施形態を
示す図である。FIG. 15 is a diagram showing an embodiment corresponding to the invention described in claim 5;
【図16】請求項6に記載の発明に対応した実施形態を
示す図である。FIG. 16 is a diagram showing an embodiment corresponding to the invention described in claim 6;
【図17】請求項7に記載の発明に対応した実施形態を
示す図である。FIG. 17 is a diagram showing an embodiment corresponding to the invention described in claim 7;
【図18】請求項8に記載の発明に対応した実施形態を
示す図である。FIG. 18 is a diagram showing an embodiment corresponding to the invention described in claim 8;
11,22,51,62 アナログ回路 12,23 ディジタル回路 13,24,53,63 記憶手段 14,54 デューティ比選択手段 15,26,32,42,55,65,73,82 デ
ューティ比可変手段 21,61 出力手段 25,41,64,81 マンマシンインタフェース手
段 31,71 自動制御手段 52 通過帯域監視手段 91 アンテナ 92 復調器 93 クロックパルス発振器 94 デューティ比可変回路 95,125,135 制御部 96 メモリ 103 クロックパルス生成回路 112 送受信器 121 スイッチ 122 スピーカ 141 デューティ比操作部 151 チャネル判定部 171 信号入力部11,22,51,62 Analog circuit 12,23 Digital circuit 13,24,53,63 Storage means 14,54 Duty ratio selecting means 15,26,32,42,55,65,73,82 Duty ratio changing means 21 , 61 output means 25, 41, 64, 81 man-machine interface means 31, 71 automatic control means 52 pass band monitoring means 91 antenna 92 demodulator 93 clock pulse oscillator 94 duty ratio variable circuit 95, 125, 135 control section 96 memory 103 Clock pulse generation circuit 112 Transceiver 121 Switch 122 Speaker 141 Duty ratio operation unit 151 Channel determination unit 171 Signal input unit
Claims (8)
クロックパルスに同期して動作するディジタル回路とを
備えた電子機器において、 前記通過帯域に対応して、その通過帯域に分布する前記
高調波成分が最小となるデューティ比を予め格納する記
憶手段と、 外部から与えられる通過帯域に基づいて前記記憶手段を
参照し、その通過帯域に対応したデューティ比を読み出
すデューティ比選択手段と、 前記デューティ比選択手段により読み出されたデューテ
ィ比に前記クロックパルスのデューティ比を設定するデ
ューティ比可変手段とを備えたことを特徴とする電子機
器。1. An electronic device comprising an analog circuit and a digital circuit which operates in synchronization with a clock pulse in which a harmonic component can be distributed in a pass band of the analog circuit. A storage unit that stores in advance a duty ratio that minimizes the harmonic components distributed in the pass band, and a duty that reads the duty ratio corresponding to the pass band by referring to the storage unit based on the pass band given from the outside. An electronic device comprising: a ratio selecting means; and a duty ratio changing means for setting the duty ratio of the clock pulse to the duty ratio read by the duty ratio selecting means.
出力手段を有するアナログ回路と、 前記アナログ回路の通過帯域に高調波成分が分布し得る
クロックパルスに同期して動作するディジタル回路とを
備えた電子機器において、 前記通過帯域に対応して、その通過帯域に分布する前記
高調波成分が最小となるデューティ比を予め格納する記
憶手段と、 入力される指令に基づいて前記記憶手段に格納されたデ
ューティ比の何れかを選択するマンマシンインタフェー
ス手段と、 前記マンマシンインタフェース手段によって選択された
デューティ比に前記クロックパルスのデューティ比を設
定するデューティ比可変手段とを備えたことを特徴とす
る電子機器。2. An analog circuit having output means for outputting a distribution of frequency components in a pass band, and a digital circuit operating in synchronization with a clock pulse in which a harmonic component can be distributed in a pass band of the analog circuit. In the electronic device, a storage unit that stores in advance a duty ratio corresponding to the pass band and that minimizes the harmonic components distributed in the pass band; and a storage unit that stores the duty ratio in the storage unit based on an input command. And a duty ratio varying means for setting the duty ratio of the clock pulse to the duty ratio selected by the man-machine interface means. machine.
クロックパルスに同期して動作するディジタル回路とを
備えた電子機器において、 前記アナログ回路の出力端に得られる電力と、その電力
について前記通過帯域の下で既知である目標値との差分
を操作量として、前記クロックパルスのデューティ比を
自動制御する自動制御部と、 前記自動制御部によって自動制御されたデューティ比に
前記クロックパルスのデューティ比を設定するデューテ
ィ比可変手段とを備えたことを特徴とする電子機器。3. An electronic device comprising an analog circuit and a digital circuit which operates in synchronization with a clock pulse in which a harmonic component may be distributed in a pass band of the analog circuit, the electronic device being provided at an output end of the analog circuit. An automatic control unit that automatically controls the duty ratio of the clock pulse, using the difference between the electric power and a target value known under the pass band for the electric power as an operation amount, and a duty automatically controlled by the automatic control unit. An electronic device, comprising: a duty ratio varying means for setting a duty ratio of the clock pulse to a ratio.
出力手段を有するアナログ回路と、 前記アナログ回路の通過帯域に高調波成分が分布し得る
クロックパルスに同期して動作するディジタル回路とを
備えた電子機器において、 前記クロックパルスのデューティ比の指定にかかわるマ
ンマシンインタフェースをとるマンマシンインタフェー
ス手段と、 前記マンマシンインタフェース手段を介して指定された
デューティ比に前記クロックパルスのデューティ比を設
定するデューティ比可変手段とを備えたことを特徴とす
る電子機器。4. An analog circuit having output means for outputting a distribution of frequency components in a pass band, and a digital circuit operating in synchronization with a clock pulse in which a harmonic component can be distributed in a pass band of the analog circuit. In the electronic device, a man-machine interface means for performing a man-machine interface relating to the designation of the duty ratio of the clock pulse, and a duty for setting the duty ratio of the clock pulse to the duty ratio designated via the man-machine interface means. An electronic device comprising: a ratio varying unit.
域に高調波成分が分布し得るクロックパルスに同期して
動作する情報処理機器において、 前記アナログ回路の通過帯域を求める通過帯域監視手段
と、 前記通過帯域に対応して、その通過帯域に分布する前記
高調波成分が最小となるデューティ比を予め格納する記
憶手段と、 外部から与えられる通過帯域に基づいて前記記憶手段を
参照し、その通過帯域に対応したデューティ比を読み出
すデューティ比選択手段と、 前記デューティ比選択手段によって読み出された値に前
記クロックパルスのデューティ比を設定するデューティ
比可変手段とを備えたことを特徴とする情報処理機器。5. An information processing device which operates in synchronization with a clock pulse in which a harmonic component may be distributed in a pass band of an analog circuit arranged outside, in a pass band monitoring means for obtaining a pass band of the analog circuit, Corresponding to the pass band, a storage unit that stores in advance a duty ratio that minimizes the harmonic component distributed in the pass band, and a reference is made to the storage unit based on a pass band given from the outside, and the pass Information processing characterized by comprising: a duty ratio selecting means for reading a duty ratio corresponding to a band; and a duty ratio changing means for setting a duty ratio of the clock pulse to a value read by the duty ratio selecting means. machine.
出力手段を含むアナログ回路と共に運用され、その通過
帯域に高調波成分が分布し得るクロックパルスに同期し
て動作する情報処理機器において、 前記通過帯域の個々の態様について、その通過帯域に分
布する前記高調波成分が最小となるデューティ比を予め
格納する記憶手段と、 前記クロックパルスのデューティ比の指定にかかわるマ
ンマシンインタフェースをとるマンマシンインタフェー
ス手段と、 前記指定に基づいて前記記憶手段に格納されたデューテ
ィ比を参照し、そのデューティ比に前記クロックパルス
のデューティ比を設定するデューティ比可変手段とを備
えたことを特徴とする情報処理機器。6. An information processing device which is operated together with an analog circuit including an output means for outputting a distribution of frequency components in a pass band and which operates in synchronization with a clock pulse in which a harmonic component can be distributed in the pass band. For each aspect of the pass band, a storage unit that stores in advance a duty ratio that minimizes the harmonic component distributed in the pass band, and a man-machine interface that serves as a man-machine interface for designating the duty ratio of the clock pulse. Information processing equipment, and a duty ratio changing means for referring to a duty ratio stored in the storage means based on the designation and setting the duty ratio of the clock pulse to the duty ratio. .
域に高調波成分が分布し得るクロックパルスに同期して
動作する情報処理機器において、 前記アナログ回路の出力端に得られる電力と、その電力
について前記通過帯域の下で既知である目標値との差分
を操作量として前記クロックパルスのデューティ比を自
動制御する自動制御手段と、 前記自動制御手段によって自動制御されたデューティ比
に前記クロックパルスのデューティ比を設定するデュー
ティ比可変手段とを備えたことを特徴とする情報処理機
器。7. An information processing device which operates in synchronization with a clock pulse in which a harmonic component can be distributed in a pass band of an analog circuit arranged outside, the electric power obtained at an output end of the analog circuit, and its electric power. Regarding the automatic control means for automatically controlling the duty ratio of the clock pulse with the difference from the target value known under the pass band as the operation amount, and the duty ratio of the clock pulse automatically controlled by the automatic control means. An information processing device, comprising: a duty ratio changing means for setting a duty ratio.
出力手段を含むアナログ回路と共に運用され、その通過
帯域に高調波成分が分布し得るクロックパルスに同期し
て動作する情報処理機器において、 前記クロックパルスのデューティ比の指定にかかわるマ
ンマシンインタフェースをとるマンマシンインタフェー
ス手段と、 前記マンマシンインタフェース手段を介して指定された
デューティ比に前記クロックパルスのデューティ比を設
定するデューティ比可変手段とを備えたことを特徴とす
る情報処理機器。8. An information processing device which is operated together with an analog circuit including an output means for outputting a distribution of frequency components in a pass band and which operates in synchronization with a clock pulse in which a harmonic component can be distributed in the pass band, Man-machine interface means for performing a man-machine interface relating to designation of the duty ratio of the clock pulse, and duty ratio varying means for setting the duty ratio of the clock pulse to the duty ratio designated via the man-machine interface means. Information processing equipment characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235620A JPH0981261A (en) | 1995-09-13 | 1995-09-13 | Electronic equipment and information processing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7235620A JPH0981261A (en) | 1995-09-13 | 1995-09-13 | Electronic equipment and information processing equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981261A true JPH0981261A (en) | 1997-03-28 |
Family
ID=16988713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7235620A Pending JPH0981261A (en) | 1995-09-13 | 1995-09-13 | Electronic equipment and information processing equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981261A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004021795A (en) * | 2002-06-19 | 2004-01-22 | Seiko Epson Corp | Diffusion control device |
| US7447483B2 (en) | 2003-02-14 | 2008-11-04 | Nokia Corporation | Radio apparatus and a method for reducing interference in a radio apparatus |
| JP2012195754A (en) * | 2011-03-16 | 2012-10-11 | Fujitsu Semiconductor Ltd | Spurious measuring device, and receiving device and communication system utilizing the same |
| JP2015073296A (en) * | 2014-11-19 | 2015-04-16 | 富士通セミコンダクター株式会社 | Spurious measuring device, and receiving device and communication system utilizing the same |
| JP2015089122A (en) * | 2013-11-01 | 2015-05-07 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | Signal receiver with duty-cycle controller |
| JP2019205160A (en) * | 2018-05-24 | 2019-11-28 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | Reference oscillator with variable duty cycle, frequency synthesizer, and signal receiver with reference oscillator |
-
1995
- 1995-09-13 JP JP7235620A patent/JPH0981261A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004021795A (en) * | 2002-06-19 | 2004-01-22 | Seiko Epson Corp | Diffusion control device |
| US7447483B2 (en) | 2003-02-14 | 2008-11-04 | Nokia Corporation | Radio apparatus and a method for reducing interference in a radio apparatus |
| JP2012195754A (en) * | 2011-03-16 | 2012-10-11 | Fujitsu Semiconductor Ltd | Spurious measuring device, and receiving device and communication system utilizing the same |
| JP2015089122A (en) * | 2013-11-01 | 2015-05-07 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | Signal receiver with duty-cycle controller |
| CN104617969A (en) * | 2013-11-01 | 2015-05-13 | 斯沃奇集团研究和开发有限公司 | Signal receiver with a duty-cycle controller |
| JP2015073296A (en) * | 2014-11-19 | 2015-04-16 | 富士通セミコンダクター株式会社 | Spurious measuring device, and receiving device and communication system utilizing the same |
| JP2019205160A (en) * | 2018-05-24 | 2019-11-28 | ザ・スウォッチ・グループ・リサーチ・アンド・ディベロップメント・リミテッド | Reference oscillator with variable duty cycle, frequency synthesizer, and signal receiver with reference oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1505740A1 (en) | Mobile communication receiving apparatus | |
| JP3923978B2 (en) | Adaptive controller | |
| JP2006148854A (en) | Multi-carrier receiver and transmitter with delay correction function | |
| JPH0981261A (en) | Electronic equipment and information processing equipment | |
| CN100425001C (en) | Radio transmitter and transmission power adjustment method | |
| JP3151243B2 (en) | Receiver and method for receiving an information signal | |
| US20090141842A1 (en) | Clock signal transmission method in radio communication apparatus, and radio communication apparatus | |
| JP3108744B2 (en) | Noise prevention circuit | |
| JP5211787B2 (en) | Radar simulation signal generator | |
| US6614840B1 (en) | Equalizer with phase-locked loop | |
| EP0895363B1 (en) | Control of spurious emissions during transient states | |
| JP4073431B2 (en) | Ground detector | |
| HUT65704A (en) | Metehod additional unit and device for active reducing noise level | |
| JPH10224138A (en) | Directivity control circuit of adaptive array antenna | |
| KR20090072529A (en) | Signal delay | |
| EP1887685A2 (en) | Apparatus and method of generating a plurality of synchronized radio frequency signals | |
| EP0841787A2 (en) | Synchronisation in a multicarrier receiver | |
| EP1087560B1 (en) | Cdma type multiple transmission apparatus and cdma type multiple transmission method | |
| JP3146562B2 (en) | Communication jammer | |
| JP4480711B2 (en) | Adaptive controller | |
| JP2001119316A (en) | Direct conversion receiver | |
| JPH0888592A (en) | Diversity receiver | |
| CN115356759B (en) | A functional module and positioning method | |
| WO2004064248A1 (en) | Device and method for predistorting an input signal | |
| JP4335250B2 (en) | Adaptive controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030924 |