JPH0981528A - マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法 - Google Patents
マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法Info
- Publication number
- JPH0981528A JPH0981528A JP23224095A JP23224095A JPH0981528A JP H0981528 A JPH0981528 A JP H0981528A JP 23224095 A JP23224095 A JP 23224095A JP 23224095 A JP23224095 A JP 23224095A JP H0981528 A JPH0981528 A JP H0981528A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- memory access
- nth
- multiprocessor system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 最も負荷の軽いプロセッサに割込処理を実行
させる。 【解決手段】 メモリアクセスカウンタ４〜６はそれぞ
れプロセッサ１〜３のキャッシュミスヒットメモリアク
セス回数をカウントする。比較器２２はメモリアクセス
カウンタ４〜６のカウント数値を比較し、最もカウント
数値の低いメモリアクセスカウンタに対応するプロセッ
サの選択を指示するプロセッサセレクト信号２４を出力
する。割込コントローラ２９は各種割込信号を設定され
た優先度順に制御して割込信号３２を出力する。割込セ
レクタ２１はこの割込信号を、プロセッサセレクト信号
２４で指示されたプロセッサに割り振る。このように、
本発明では、時間的に連続的に変化するプロセッサ単位
のメモリアクセス回数を、割込処理プロセッサ選択の決
定要因としている。
させる。 【解決手段】 メモリアクセスカウンタ４〜６はそれぞ
れプロセッサ１〜３のキャッシュミスヒットメモリアク
セス回数をカウントする。比較器２２はメモリアクセス
カウンタ４〜６のカウント数値を比較し、最もカウント
数値の低いメモリアクセスカウンタに対応するプロセッ
サの選択を指示するプロセッサセレクト信号２４を出力
する。割込コントローラ２９は各種割込信号を設定され
た優先度順に制御して割込信号３２を出力する。割込セ
レクタ２１はこの割込信号を、プロセッサセレクト信号
２４で指示されたプロセッサに割り振る。このように、
本発明では、時間的に連続的に変化するプロセッサ単位
のメモリアクセス回数を、割込処理プロセッサ選択の決
定要因としている。
Description
【０００１】
【発明の属する技術分野】本発明は複数のプロセッサを
もつマルチプロセッサシステムの割込制御方法に関し、
特に割込処理プロセッサをプロセッサ単位のキャッシュ
ミスヒットメモリアクセス回数を基準に変化させること
により、最適な割込分配制御を自動的に実現する方式に
関する。
もつマルチプロセッサシステムの割込制御方法に関し、
特に割込処理プロセッサをプロセッサ単位のキャッシュ
ミスヒットメモリアクセス回数を基準に変化させること
により、最適な割込分配制御を自動的に実現する方式に
関する。
【０００２】
【従来の技術】従来からある多くのマルチプロセッサシ
ステムでは、以下に述べるような方式によって割込分配
を実現していた。特定のプロセッサが入出力割込を集
中して処理する方式、ソフトウェア（ＯＳ等）によっ
て割込優先度をプログラミングする方式、割込待ち行
列の割込待ち数を基準に割込先を変化させる方式、各
プロセッサの実行プロセスの優先度に応じて割込処理プ
ロセッサを変化させる方式、ラウンドロビン式の調停
方式により割込処理プロセッサを変化させる方式、およ
び上述した方式を複数組み合わせた方式。
ステムでは、以下に述べるような方式によって割込分配
を実現していた。特定のプロセッサが入出力割込を集
中して処理する方式、ソフトウェア（ＯＳ等）によっ
て割込優先度をプログラミングする方式、割込待ち行
列の割込待ち数を基準に割込先を変化させる方式、各
プロセッサの実行プロセスの優先度に応じて割込処理プ
ロセッサを変化させる方式、ラウンドロビン式の調停
方式により割込処理プロセッサを変化させる方式、およ
び上述した方式を複数組み合わせた方式。
【０００３】例えば、特開平４−３２８６６５号公報
（以下、先行技術１と呼ぶ）には、プロセッサの負荷の
状況を表すパラメータを第１の割込み優先度ＰＰＲとし
て割込の調停を行い、この調停でプロセッサが決まらな
いときに、さらに付加的に循環的に変化する第２の割込
み優先度ＲＲＰＲにしたがってプロセッサを選択するこ
とで、入出力割込みを各プロセッサに分配するようにし
た「マルチプロセッサ・システムおよびその割込み調停
装置」が開示されている。すなわち、この先行技術は上
記の方式の内、上記の方式と上記の方式とを組み
合わせた方式を開示している。
（以下、先行技術１と呼ぶ）には、プロセッサの負荷の
状況を表すパラメータを第１の割込み優先度ＰＰＲとし
て割込の調停を行い、この調停でプロセッサが決まらな
いときに、さらに付加的に循環的に変化する第２の割込
み優先度ＲＲＰＲにしたがってプロセッサを選択するこ
とで、入出力割込みを各プロセッサに分配するようにし
た「マルチプロセッサ・システムおよびその割込み調停
装置」が開示されている。すなわち、この先行技術は上
記の方式の内、上記の方式と上記の方式とを組み
合わせた方式を開示している。
【０００４】また、特開昭６１−１１０２４１号公報
（以下、先行技術２と呼ぶ）には、割り込み先を任意の
複数のプロセッサにすることで、割り込み処理の負荷を
分散し、不要割り込みによるオーバヘッドの低減を図っ
た「マルチプロセッサ割り込み制御装置」が開示されて
いる。
（以下、先行技術２と呼ぶ）には、割り込み先を任意の
複数のプロセッサにすることで、割り込み処理の負荷を
分散し、不要割り込みによるオーバヘッドの低減を図っ
た「マルチプロセッサ割り込み制御装置」が開示されて
いる。
【０００５】
【発明が解決しようとする課題】上述した従来の割込制
御方式において、特定のプロセッサが入出力割込処理を
集中して処理する方式では、入出力処理がひとつのプ
ロセッサに集中するため、システム性能のボトルネック
が入出力割込処理に発生する。これはマルチプロセッサ
のプロセッサが増加するに従って加速度的に割込処理プ
ロセッサの負荷が増大し、システム性能の向上を妨げて
しまう。
御方式において、特定のプロセッサが入出力割込処理を
集中して処理する方式では、入出力処理がひとつのプ
ロセッサに集中するため、システム性能のボトルネック
が入出力割込処理に発生する。これはマルチプロセッサ
のプロセッサが増加するに従って加速度的に割込処理プ
ロセッサの負荷が増大し、システム性能の向上を妨げて
しまう。
【０００６】ソフトウェアによって割込先を指定する
方式は、どうしてもハードウェア制御に比較してリアル
タイムな負荷分散が難しくなる。さらに、負荷モニタを
実行するために本来必要のない余計なシステムリソース
を消費することになる。この欠点は、上記方式および
方式にも同様にいえる。
方式は、どうしてもハードウェア制御に比較してリアル
タイムな負荷分散が難しくなる。さらに、負荷モニタを
実行するために本来必要のない余計なシステムリソース
を消費することになる。この欠点は、上記方式および
方式にも同様にいえる。
【０００７】ラウンドロビン式の調停方式による方式
は、システムの負荷状態を反映していないため、負荷の
高いプロセッサに対しても公平に割込処理を割り当てて
しまい、最適な割込分配制御とは言い難い。
は、システムの負荷状態を反映していないため、負荷の
高いプロセッサに対しても公平に割込処理を割り当てて
しまい、最適な割込分配制御とは言い難い。
【０００８】さらに、上記〜の方式を組み合わせた
方式では、上述した〜の方式に関する個々の問題
点を解決することはできない。換言すれば、複数の方式
を組み合わせも個々の問題点を内在するからである。し
たがって、先行技術１は、組み合わせた方式の個々の問
題点を有する。
方式では、上述した〜の方式に関する個々の問題
点を解決することはできない。換言すれば、複数の方式
を組み合わせも個々の問題点を内在するからである。し
たがって、先行技術１は、組み合わせた方式の個々の問
題点を有する。
【０００９】また、先行技術２は、割り込み処理の負荷
を分散させる技術を開示するのみであって、割り込み処
理の負荷を「最適に」分散させる具体的手段について何
も開示せず、示唆もしていない。
を分散させる技術を開示するのみであって、割り込み処
理の負荷を「最適に」分散させる具体的手段について何
も開示せず、示唆もしていない。
【００１０】本発明の目的は、上記問題点を解決するた
めに、最も負荷の軽いプロセッサに割込処理を実行させ
ることができるマルチプロセッサシステムおよび割込制
御方法を提供することにある。
めに、最も負荷の軽いプロセッサに割込処理を実行させ
ることができるマルチプロセッサシステムおよび割込制
御方法を提供することにある。
【００１１】本発明の他の目的は、有効にプロセッサ資
源を活用して、スループットを向上できるマルチプロセ
ッサシステムおよび割込制御方法を提供することにあ
る。
源を活用して、スループットを向上できるマルチプロセ
ッサシステムおよび割込制御方法を提供することにあ
る。
【００１２】本発明のさらに他の目的は、リアルタイム
性の強い割込処理を高速に実行して、システムのレスポ
ンスを向上させることができるマルチプロセッサシステ
ムおよび割込制御方法を提供することにある。
性の強い割込処理を高速に実行して、システムのレスポ
ンスを向上させることができるマルチプロセッサシステ
ムおよび割込制御方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明によれば、それぞ
れ第１乃至第Ｎ（Ｎは２以上の整数）のキャッシュメモ
リを含む第１乃至第Ｎのプロセッサを備えたマルチプロ
セッサシステムにおいて、それぞれ、第１乃至第Ｎのプ
ロセッサのキャッシュミスヒットメモリアクセス回数を
カウントする第１乃至第Ｎのメモリアクセスカウンタ
と、第１乃至第Ｎのメモリアクセスカウンタのカウント
数値を比較し、最もカウント数値の低いメモリアクセス
カウンタに対応するプロセッサの選択を指示するプロセ
ッサセレクト信号を出力する比較器と、各種割込信号を
設定された優先度順に制御して割込信号を出力する割込
コントローラと、割込信号を、プロセッサセレクト信号
で指示されたプロセッサに割り振るための割込セレクタ
とを有し、時間的に連続的に変化するプロセッサ単位の
メモリアクセス回数を、割込処理プロセッサ選択の決定
要因とすることを特徴とするマルチプロセッサシステム
が得られる。
れ第１乃至第Ｎ（Ｎは２以上の整数）のキャッシュメモ
リを含む第１乃至第Ｎのプロセッサを備えたマルチプロ
セッサシステムにおいて、それぞれ、第１乃至第Ｎのプ
ロセッサのキャッシュミスヒットメモリアクセス回数を
カウントする第１乃至第Ｎのメモリアクセスカウンタ
と、第１乃至第Ｎのメモリアクセスカウンタのカウント
数値を比較し、最もカウント数値の低いメモリアクセス
カウンタに対応するプロセッサの選択を指示するプロセ
ッサセレクト信号を出力する比較器と、各種割込信号を
設定された優先度順に制御して割込信号を出力する割込
コントローラと、割込信号を、プロセッサセレクト信号
で指示されたプロセッサに割り振るための割込セレクタ
とを有し、時間的に連続的に変化するプロセッサ単位の
メモリアクセス回数を、割込処理プロセッサ選択の決定
要因とすることを特徴とするマルチプロセッサシステム
が得られる。
【００１４】上記マルチプロセッサシステムにおいて、
さらに、第１乃至第Ｎのメモリアクセスカウンタを一定
時間経過毎にリセットするためのタイマを含むことが望
ましい。
さらに、第１乃至第Ｎのメモリアクセスカウンタを一定
時間経過毎にリセットするためのタイマを含むことが望
ましい。
【００１５】また、本発明によれば、それぞれ第１乃至
第Ｎ（Ｎは２以上の整数）のキャッシュメモリを含む第
１乃至第Ｎのプロセッサを備えたマルチプロセッサシス
テムに使用される割込制御装置おいて、それぞれ、第１
乃至第Ｎのプロセッサのキャッシュミスヒットメモリア
クセス回数をカウントする第１乃至第Ｎのメモリアクセ
スカウンタと、第１乃至第Ｎのメモリアクセスカウンタ
のカウント数値を比較し、最もカウント数値の低いメモ
リアクセスカウンタに対応するプロセッサの選択を指示
するプロセッサセレクト信号を出力する比較器と、各種
割込信号を設定された優先度順に制御して割込信号を出
力する割込コントローラと、割込信号を、プロセッサセ
レクト信号で指示されたプロセッサに割り振るための割
込セレクタとを有し、時間的に連続的に変化するプロセ
ッサ単位のメモリアクセス回数を、割込処理プロセッサ
選択の決定要因とすることを特徴とする割込制御装置が
得られる。
第Ｎ（Ｎは２以上の整数）のキャッシュメモリを含む第
１乃至第Ｎのプロセッサを備えたマルチプロセッサシス
テムに使用される割込制御装置おいて、それぞれ、第１
乃至第Ｎのプロセッサのキャッシュミスヒットメモリア
クセス回数をカウントする第１乃至第Ｎのメモリアクセ
スカウンタと、第１乃至第Ｎのメモリアクセスカウンタ
のカウント数値を比較し、最もカウント数値の低いメモ
リアクセスカウンタに対応するプロセッサの選択を指示
するプロセッサセレクト信号を出力する比較器と、各種
割込信号を設定された優先度順に制御して割込信号を出
力する割込コントローラと、割込信号を、プロセッサセ
レクト信号で指示されたプロセッサに割り振るための割
込セレクタとを有し、時間的に連続的に変化するプロセ
ッサ単位のメモリアクセス回数を、割込処理プロセッサ
選択の決定要因とすることを特徴とする割込制御装置が
得られる。
【００１６】上記割込制御装置において、さらに、第１
乃至第Ｎのメモリアクセスカウンタを一定時間経過毎に
リセットするためのタイマを含むことが好ましい。
乃至第Ｎのメモリアクセスカウンタを一定時間経過毎に
リセットするためのタイマを含むことが好ましい。
【００１７】本発明によれば、各々がキャッシュメモリ
を含む複数のプロセッサを備えたマルチプロセッサシス
テムの割込制御方法において、プロセッサ別に一定時間
単位のキャッシュミスヒットメモリアクセス回数をカウ
ントするステップと、これらカウント数値に基づいてプ
ロセッサ負荷状態を評価するステップと、この評価の結
果によってプロセッサの入出力割込先を決定するステッ
プとを含むマルチプロセッサシステムの割込制御方法が
得られる。
を含む複数のプロセッサを備えたマルチプロセッサシス
テムの割込制御方法において、プロセッサ別に一定時間
単位のキャッシュミスヒットメモリアクセス回数をカウ
ントするステップと、これらカウント数値に基づいてプ
ロセッサ負荷状態を評価するステップと、この評価の結
果によってプロセッサの入出力割込先を決定するステッ
プとを含むマルチプロセッサシステムの割込制御方法が
得られる。
【００１８】さらに、本発明によれば、各々がキャッシ
ュメモリを含む複数のプロセッサを備えたマルチプロセ
ッサシステムの割込制御方法において、キャッシュメモ
リの負荷状態を計測するステップと、その計測結果によ
り割込セレクタを制御して、最も負荷の軽いプロセッサ
に割込処理を実行させるステップとを含むマルチプロセ
ッサシステムの割込制御方法が得られる。
ュメモリを含む複数のプロセッサを備えたマルチプロセ
ッサシステムの割込制御方法において、キャッシュメモ
リの負荷状態を計測するステップと、その計測結果によ
り割込セレクタを制御して、最も負荷の軽いプロセッサ
に割込処理を実行させるステップとを含むマルチプロセ
ッサシステムの割込制御方法が得られる。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
施形態について詳細に説明する。
【００２０】図１に本発明の一実施形態によるマルチプ
ロセッサシステムの構成を示す。図示のマルチプロセッ
サシステムは、第１乃至第３のプロセッサ１，２，３が
メモリバス１０を介して主記憶メモリ１７に接続され
た、密結合対称型マルチプロセッサシステムである。こ
こで、「対称」とは、複数のプロセッサが同等の「機
能」を持つということである。すなわち、特定のデバイ
スへのアクセス制限や制御制限が加わらないということ
である。尚、対称型マルチプロセッサシステムという場
合、プロセッサの「性能」に関しては特に制限されない
が、通常は同じ性能を持つ複数のプロセッサを備えてい
る。
ロセッサシステムの構成を示す。図示のマルチプロセッ
サシステムは、第１乃至第３のプロセッサ１，２，３が
メモリバス１０を介して主記憶メモリ１７に接続され
た、密結合対称型マルチプロセッサシステムである。こ
こで、「対称」とは、複数のプロセッサが同等の「機
能」を持つということである。すなわち、特定のデバイ
スへのアクセス制限や制御制限が加わらないということ
である。尚、対称型マルチプロセッサシステムという場
合、プロセッサの「性能」に関しては特に制限されない
が、通常は同じ性能を持つ複数のプロセッサを備えてい
る。
【００２１】第１乃至第３のプロセッサ１〜３は、それ
ぞれ、第１乃至第３のキャッシュメモリ１４，１５，１
６を含む。第１乃至第３のプロセッサ１〜３には、それ
ぞれ、第１乃至第３のメモリバスアービタ７，８，９が
接続されている。また、第１乃至第３のプロセッサ１〜
３には、それぞれ、第１乃至第３のメモリアクセスカウ
ンタ４，５，６が接続されている。第１乃至第３のメモ
リアクセスカウンタ４〜６は比較器２２とタイマ２３に
接続されている。比較器２２はタイマ２３に接続されて
いる。比較器２２は割込セレクタ２１に接続され、割込
セレクタ２１は第１乃至第３のプロセッサ１〜３に接続
されている。割込セレクタ２１はまた割込コントローラ
２７に接続され、割込コントローラ２７は第１乃至第４
の入出力制御装置２８，２９，３０，３１に接続されて
いる。
ぞれ、第１乃至第３のキャッシュメモリ１４，１５，１
６を含む。第１乃至第３のプロセッサ１〜３には、それ
ぞれ、第１乃至第３のメモリバスアービタ７，８，９が
接続されている。また、第１乃至第３のプロセッサ１〜
３には、それぞれ、第１乃至第３のメモリアクセスカウ
ンタ４，５，６が接続されている。第１乃至第３のメモ
リアクセスカウンタ４〜６は比較器２２とタイマ２３に
接続されている。比較器２２はタイマ２３に接続されて
いる。比較器２２は割込セレクタ２１に接続され、割込
セレクタ２１は第１乃至第３のプロセッサ１〜３に接続
されている。割込セレクタ２１はまた割込コントローラ
２７に接続され、割込コントローラ２７は第１乃至第４
の入出力制御装置２８，２９，３０，３１に接続されて
いる。
【００２２】ここで、第１乃至第３のメモリアクセスカ
ウンタ４，５，６と、比較器２２と、タイマ２３と、割
込セレクタ２１と、割込コントローラ２７とによって割
込制御装置が構成される。
ウンタ４，５，６と、比較器２２と、タイマ２３と、割
込セレクタ２１と、割込コントローラ２７とによって割
込制御装置が構成される。
【００２３】第１乃至第３のプロセッサ１〜３において
メモリアクセスの必要が生じ、それぞれ、第１乃至第３
のキャッシュメモリ１４〜１６内のデータを探索した結
果、第１乃至第３のキャッシュメモリ１４〜１６内に必
要なデータが存在しないことが判明したとする。このよ
うな場合、第１乃至第３のプロセッサ１〜３は主記憶メ
モリ１７にアクセスする。主記憶メモリ１７にアクセス
するため、第１乃至第３のプロセッサ１〜３は、それぞ
れ、各々に個別の第１乃至第３のバスリクエスト信号１
１，１２，１３を第１乃至第３のメモリアービタ７〜９
に発行する。第１乃至第３のメモリアービタ７〜９は、
それぞれ、第１乃至第３のプロセッサ１〜３からの第１
乃至第３のバスリクエスト信号１１〜１３を調整しなが
らメモリバス１０に使用権を決定する。
メモリアクセスの必要が生じ、それぞれ、第１乃至第３
のキャッシュメモリ１４〜１６内のデータを探索した結
果、第１乃至第３のキャッシュメモリ１４〜１６内に必
要なデータが存在しないことが判明したとする。このよ
うな場合、第１乃至第３のプロセッサ１〜３は主記憶メ
モリ１７にアクセスする。主記憶メモリ１７にアクセス
するため、第１乃至第３のプロセッサ１〜３は、それぞ
れ、各々に個別の第１乃至第３のバスリクエスト信号１
１，１２，１３を第１乃至第３のメモリアービタ７〜９
に発行する。第１乃至第３のメモリアービタ７〜９は、
それぞれ、第１乃至第３のプロセッサ１〜３からの第１
乃至第３のバスリクエスト信号１１〜１３を調整しなが
らメモリバス１０に使用権を決定する。
【００２４】また、同時に第１乃至第３のメモリアクセ
スカウンタ４〜６は、それぞれ、第１乃至第３のバスリ
クエスト信号１１〜１３を監視し、第１乃至第３のバス
リクエスト信号１１〜１３が発生する都度、第１乃至第
３のカウント数値を１ずつ増加させる。第１乃至第３の
メモリアクセスカウンタ４〜６内の第１乃至第３のカウ
ント数値は比較器２２に入力されそこで評価される。こ
こでの評価基準は、第１乃至第３のカウント数値の中で
最も小さい数値をもつメモリアクセスカウンタに対応す
るプロセッサが、その時点で最も作業負荷の少ないプロ
セッサであることを示す。タイマ２３からタイミングパ
ルス２５を受け取る毎に、比較器２２は上記負荷評価を
行い、最も作業負荷の軽いプロセッサのプロセッサ番号
を示すプロセッサセレクト信号２４を割込セレクタ２１
に伝える。また、タイマ２３はタイミングパルス２５の
発生と同時に、カウントリセット信号２６を第１乃至第
３のメモリアクセスカウンタ４〜６に送出して、第１乃
至第３のカウント数値を初期値、すなわち、“０”にリ
セットする。
スカウンタ４〜６は、それぞれ、第１乃至第３のバスリ
クエスト信号１１〜１３を監視し、第１乃至第３のバス
リクエスト信号１１〜１３が発生する都度、第１乃至第
３のカウント数値を１ずつ増加させる。第１乃至第３の
メモリアクセスカウンタ４〜６内の第１乃至第３のカウ
ント数値は比較器２２に入力されそこで評価される。こ
こでの評価基準は、第１乃至第３のカウント数値の中で
最も小さい数値をもつメモリアクセスカウンタに対応す
るプロセッサが、その時点で最も作業負荷の少ないプロ
セッサであることを示す。タイマ２３からタイミングパ
ルス２５を受け取る毎に、比較器２２は上記負荷評価を
行い、最も作業負荷の軽いプロセッサのプロセッサ番号
を示すプロセッサセレクト信号２４を割込セレクタ２１
に伝える。また、タイマ２３はタイミングパルス２５の
発生と同時に、カウントリセット信号２６を第１乃至第
３のメモリアクセスカウンタ４〜６に送出して、第１乃
至第３のカウント数値を初期値、すなわち、“０”にリ
セットする。
【００２５】一方、第１乃至第４の入出力制御装置２８
〜３１は必要に応じて、割込処理要求のための割込信号
を割込コントローラ２７に対して発行する。割込コント
ローラ２７はあらかじめプログラミングされた割込優先
処理手順に従って、割込セレクタ２１に対してメイン割
込信号３２を送出すると同時に、割込要因をプロセッサ
が引き取るための内部の割込要因レジスタ（図示せず）
をセットする。比較器２２が出力するプロセッサセレク
ト信号２４に応答して、割込セレクタ２１は割込コント
ローラ２７から出力されるメイン割込信号３２を第１乃
至第３のプロセッサ１〜３のいずれか１つ（プロセッサ
セレクト信号２４が指示するプロセッサ）に対して第１
乃至第３のプロセッサ割込信号１８〜２０のいずれか１
つを通じて分配する。
〜３１は必要に応じて、割込処理要求のための割込信号
を割込コントローラ２７に対して発行する。割込コント
ローラ２７はあらかじめプログラミングされた割込優先
処理手順に従って、割込セレクタ２１に対してメイン割
込信号３２を送出すると同時に、割込要因をプロセッサ
が引き取るための内部の割込要因レジスタ（図示せず）
をセットする。比較器２２が出力するプロセッサセレク
ト信号２４に応答して、割込セレクタ２１は割込コント
ローラ２７から出力されるメイン割込信号３２を第１乃
至第３のプロセッサ１〜３のいずれか１つ（プロセッサ
セレクト信号２４が指示するプロセッサ）に対して第１
乃至第３のプロセッサ割込信号１８〜２０のいずれか１
つを通じて分配する。
【００２６】プロセッサの正確な割込処理を実現するた
め、割込セレクタ２１は、一旦第１乃至第３のプロセッ
サ割込信号１８〜２０のいずれかの信号をアクティブ状
態にセットした場合、プロセッサの割込要因レジスタか
らの割込要因読み込み処理が完了するのを待って、次の
プロセッサセレクト信号２４の指示に従って割込先を変
更する処理を行う。第１乃至第３のプロセッサ割込信号
１８〜２０のいずれかを受けたプロセッサは、割込コン
トローラ２７内の割込要因レジスタに保持された割込要
因を読み出し、適切な割込処理を実行する。
め、割込セレクタ２１は、一旦第１乃至第３のプロセッ
サ割込信号１８〜２０のいずれかの信号をアクティブ状
態にセットした場合、プロセッサの割込要因レジスタか
らの割込要因読み込み処理が完了するのを待って、次の
プロセッサセレクト信号２４の指示に従って割込先を変
更する処理を行う。第１乃至第３のプロセッサ割込信号
１８〜２０のいずれかを受けたプロセッサは、割込コン
トローラ２７内の割込要因レジスタに保持された割込要
因を読み出し、適切な割込処理を実行する。
【００２７】図２に図１のマルチプロセッサシステムの
割込制御動作の一例を示す。ここでは、第１乃至第３の
プロセッサ１〜３をそれぞれプロセッサＡ、プロセッサ
Ｂ、およびプロセッサＣと呼ぶ。第１乃至第３のバスリ
クエスト信号１１〜１３をそれぞれプロセッサＡバスリ
クエスト、プロセッサＢバスリクエスト、およびプロセ
ッサＣバスリクエストと呼ぶ。第１乃至第３のメモリア
クセスカウンタ４〜６をそれぞれメモリアクセスカウン
タＡ、メモリアクセスカウンタＣ、およびメモリアクセ
スカウンタＣと呼ぶ。タイマ２３から出力されるタイミ
ングパルス２５およびカウンタリセット信号２６を纏め
てタイマパルスと呼ぶ。さらに、第１乃至第３のプロセ
ッサ割込信号１８〜２０をそれぞれプロセッサＡ割込、
プロセッサＢ割込、およびプロセッサＣ割込と呼ぶ。
割込制御動作の一例を示す。ここでは、第１乃至第３の
プロセッサ１〜３をそれぞれプロセッサＡ、プロセッサ
Ｂ、およびプロセッサＣと呼ぶ。第１乃至第３のバスリ
クエスト信号１１〜１３をそれぞれプロセッサＡバスリ
クエスト、プロセッサＢバスリクエスト、およびプロセ
ッサＣバスリクエストと呼ぶ。第１乃至第３のメモリア
クセスカウンタ４〜６をそれぞれメモリアクセスカウン
タＡ、メモリアクセスカウンタＣ、およびメモリアクセ
スカウンタＣと呼ぶ。タイマ２３から出力されるタイミ
ングパルス２５およびカウンタリセット信号２６を纏め
てタイマパルスと呼ぶ。さらに、第１乃至第３のプロセ
ッサ割込信号１８〜２０をそれぞれプロセッサＡ割込、
プロセッサＢ割込、およびプロセッサＣ割込と呼ぶ。
【００２８】先ず、比較器２２がプロセッサセレクト信
号２４としてプロセッサＡの選択を指示する信号を出力
しているとする。これは、タイマ２２から次のタイマパ
ルスが発生する第１の時点ｔ１までの第１の期間Ｔ１、
比較器２２はプロセッサＡの選択を指示するプロセッサ
セレクト信号２４を出力し続ける。したがって、この第
１の期間Ｔ１、割込コントローラ２７から出力されたメ
イン割込信号３２は割込セレクタ２１によってプロセッ
サＡ割込としてプロセッサＡに分配される。
号２４としてプロセッサＡの選択を指示する信号を出力
しているとする。これは、タイマ２２から次のタイマパ
ルスが発生する第１の時点ｔ１までの第１の期間Ｔ１、
比較器２２はプロセッサＡの選択を指示するプロセッサ
セレクト信号２４を出力し続ける。したがって、この第
１の期間Ｔ１、割込コントローラ２７から出力されたメ
イン割込信号３２は割込セレクタ２１によってプロセッ
サＡ割込としてプロセッサＡに分配される。
【００２９】第１の時点ｔ１で発生されたタイマパルス
に応答して、比較器２２はメモリアクセスカウンタＡ〜
Ｃのカウント数値を比較する。この例では、メモリアク
セスカウンタＡのカウント数値が“３”、メモリアクセ
スカウンタＢのカウント数値が“５”、メモリアクセス
カウンタＣのカウント数値が“１”であるので、最も小
さいカウント数値の示すものはメモリアクセスカウンタ
Ｃである。したがって、比較器２２はプロセッサセレク
ト信号２４としてプロセッサＣの選択を指示する信号を
出力する。と同時に、メモリアクセスカウンタＡ〜Ｃの
カウント数値は初期値“０”にリセットされる。この第
１の時点ｔ１から次のタイマパルスが発生する第２の時
点ｔ２までの第２の期間Ｔ２、比較器２２はプロセッサ
Ｃの選択を指示するプロセッサセレクト信号２４を出力
し続ける。したがって、この第２の期間Ｔ２、割込コン
トローラ２７から出力されたメイン割込信号３２は割込
セレクタ２１によってプロセッサＣ割込としてプロセッ
サＣに分配される。
に応答して、比較器２２はメモリアクセスカウンタＡ〜
Ｃのカウント数値を比較する。この例では、メモリアク
セスカウンタＡのカウント数値が“３”、メモリアクセ
スカウンタＢのカウント数値が“５”、メモリアクセス
カウンタＣのカウント数値が“１”であるので、最も小
さいカウント数値の示すものはメモリアクセスカウンタ
Ｃである。したがって、比較器２２はプロセッサセレク
ト信号２４としてプロセッサＣの選択を指示する信号を
出力する。と同時に、メモリアクセスカウンタＡ〜Ｃの
カウント数値は初期値“０”にリセットされる。この第
１の時点ｔ１から次のタイマパルスが発生する第２の時
点ｔ２までの第２の期間Ｔ２、比較器２２はプロセッサ
Ｃの選択を指示するプロセッサセレクト信号２４を出力
し続ける。したがって、この第２の期間Ｔ２、割込コン
トローラ２７から出力されたメイン割込信号３２は割込
セレクタ２１によってプロセッサＣ割込としてプロセッ
サＣに分配される。
【００３０】第２の時点ｔ２で発生されたタイマパルス
に応答して、比較器２２はメモリアクセスカウンタＡ〜
Ｃのカウント数値を比較する。この例では、メモリアク
セスカウンタＡのカウント数値が“７”、メモリアクセ
スカウンタＢのカウント数値が“１”、メモリアクセス
カウンタＣのカウント数値が“２”であるので、最も小
さいカウント数値の示すものはメモリアクセスカウンタ
Ｂである。したがって、比較器２２はプロセッサセレク
ト信号２４としてプロセッサＢの選択を指示する信号を
出力する。と同時に、メモリアクセスカウンタＡ〜Ｃの
カウント数値は初期値“０”にリセットされる。この第
２の時点ｔ２から次のタイマパルスが発生する第３の時
点（図示せず）までの第３の期間Ｔ３、比較器２２はプ
ロセッサＢの選択を指示するプロセッサセレクト信号２
４を出力し続ける。したがって、この第３の期間Ｔ３、
割込コントローラ２７から出力されたメイン割込信号３
２は割込セレクタ２１によってプロセッサＢ割込として
プロセッサＢに分配される。
に応答して、比較器２２はメモリアクセスカウンタＡ〜
Ｃのカウント数値を比較する。この例では、メモリアク
セスカウンタＡのカウント数値が“７”、メモリアクセ
スカウンタＢのカウント数値が“１”、メモリアクセス
カウンタＣのカウント数値が“２”であるので、最も小
さいカウント数値の示すものはメモリアクセスカウンタ
Ｂである。したがって、比較器２２はプロセッサセレク
ト信号２４としてプロセッサＢの選択を指示する信号を
出力する。と同時に、メモリアクセスカウンタＡ〜Ｃの
カウント数値は初期値“０”にリセットされる。この第
２の時点ｔ２から次のタイマパルスが発生する第３の時
点（図示せず）までの第３の期間Ｔ３、比較器２２はプ
ロセッサＢの選択を指示するプロセッサセレクト信号２
４を出力し続ける。したがって、この第３の期間Ｔ３、
割込コントローラ２７から出力されたメイン割込信号３
２は割込セレクタ２１によってプロセッサＢ割込として
プロセッサＢに分配される。
【００３１】本発明は上述した実施形態に限定せず、本
発明の要旨を逸脱しない範囲内で種々の変形が可能なの
はいうまでもない。たとえば、プロセッサの数は３に限
定しないのは勿論である。
発明の要旨を逸脱しない範囲内で種々の変形が可能なの
はいうまでもない。たとえば、プロセッサの数は３に限
定しないのは勿論である。
【００３２】
【発明の効果】以上説明したように本発明では、プロセ
ッサ負荷を表す一指標であるメモリ負荷状態を計測し、
その計測結果により割込セレクタを制御し、最も負荷の
軽いプロセッサに割込処理を実行させることにより、マ
ルチプロセッサシステムの有効なプロセッサ資源活用に
よるスループットを向上できるだけでなく、リアルタイ
ム性の強い割込処理を高速に実行することによりシステ
ムのレスポンスを向上できるという効果を奏する。
ッサ負荷を表す一指標であるメモリ負荷状態を計測し、
その計測結果により割込セレクタを制御し、最も負荷の
軽いプロセッサに割込処理を実行させることにより、マ
ルチプロセッサシステムの有効なプロセッサ資源活用に
よるスループットを向上できるだけでなく、リアルタイ
ム性の強い割込処理を高速に実行することによりシステ
ムのレスポンスを向上できるという効果を奏する。
【図１】本発明の一実施形態によるマルチプロセッサシ
ステムの構成を示すブロック図である。
ステムの構成を示すブロック図である。
【図２】図１に示したマルチプロセッサシステムの割込
制御動作を示すタイムミング図である。
制御動作を示すタイムミング図である。
１，２，３ プロセッサ ４，５，６ メモリアクセスカウンタ ７，８，９ メモリバスアービタ １０ メモリバス １４，１５，１６ キャッシュメモリ １７ 主記憶メモリ ２１ 割込セレクタ ２２ 比較器 ２３ タイマ ２７ 割込コントローラ ２８，２９，３０，３１ 入出力制御装置
Claims (6)
- 【請求項１】 それぞれ第１乃至第Ｎ（Ｎは２以上の整
数）のキャッシュメモリを含む第１乃至第Ｎのプロセッ
サを備えたマルチプロセッサシステムにおいて、 それぞれ、前記第１乃至第Ｎのプロセッサのキャッシュ
ミスヒットメモリアクセス回数をカウントする第１乃至
第Ｎのメモリアクセスカウンタと、 該第１乃至第Ｎのメモリアクセスカウンタのカウント数
値を比較し、最もカウント数値の低いメモリアクセスカ
ウンタに対応するプロセッサの選択を指示するプロセッ
サセレクト信号を出力する比較器と、 各種割込信号を設定された優先度順に制御して割込信号
を出力する割込コントローラと、 前記割込信号を、前記プロセッサセレクト信号で指示さ
れたプロセッサに割り振るための割込セレクタとを有
し、 時間的に連続的に変化するプロセッサ単位のメモリアク
セス回数を、割込処理プロセッサ選択の決定要因とする
ことを特徴とするマルチプロセッサシステム。 - 【請求項２】 前記第１乃至第Ｎのメモリアクセスカウ
ンタを一定時間経過毎にリセットするためのタイマを含
む、請求項１記載のマルチプロセッサシステム。 - 【請求項３】 それぞれ第１乃至第Ｎ（Ｎは２以上の整
数）のキャッシュメモリを含む第１乃至第Ｎのプロセッ
サを備えたマルチプロセッサシステムに使用される割込
制御装置おいて、 それぞれ、前記第１乃至第Ｎのプロセッサのキャッシュ
ミスヒットメモリアクセス回数をカウントする第１乃至
第Ｎのメモリアクセスカウンタと、 該第１乃至第Ｎのメモリアクセスカウンタのカウント数
値を比較し、最もカウント数値の低いメモリアクセスカ
ウンタに対応するプロセッサの選択を指示するプロセッ
サセレクト信号を出力する比較器と、 各種割込信号を設定された優先度順に制御して割込信号
を出力する割込コントローラと、 前記割込信号を、前記プロセッサセレクト信号で指示さ
れたプロセッサに割り振るための割込セレクタとを有
し、 時間的に連続的に変化するプロセッサ単位のメモリアク
セス回数を、割込処理プロセッサ選択の決定要因とする
ことを特徴とする割込制御装置。 - 【請求項４】 前記第１乃至第Ｎのメモリアクセスカウ
ンタを一定時間経過毎にリセットするためのタイマを含
む、請求項３記載の割込制御装置。 - 【請求項５】 各々がキャッシュメモリを含む複数のプ
ロセッサを持つマルチプロセッサシステムの割込制御方
法において、 プロセッサ別に一定時間単位のキャッシュミスヒットメ
モリアクセス回数をカウントするステップと、 該カウント数値に基づいてプロセッサ負荷状態を評価す
るステップと、 該評価の結果によってプロセッサの入出力割込先を決定
するステップとを含むマルチプロセッサシステムの割込
制御方法。 - 【請求項６】 各々がキャッシュメモリを含む複数のプ
ロセッサを持つマルチプロセッサシステムの割込制御方
法において、 前記キャッシュメモリの負荷状態を計測するステップ
と、 その計測結果により割込セレクタを制御して、最も負荷
の軽いプロセッサに割込処理を実行させるステップとを
含むマルチプロセッサシステムの割込制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23224095A JPH0981528A (ja) | 1995-09-11 | 1995-09-11 | マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23224095A JPH0981528A (ja) | 1995-09-11 | 1995-09-11 | マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0981528A true JPH0981528A (ja) | 1997-03-28 |
Family
ID=16936174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23224095A Withdrawn JPH0981528A (ja) | 1995-09-11 | 1995-09-11 | マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0981528A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008503833A (ja) * | 2004-06-22 | 2008-02-07 | ゼネラル・エレクトリック・カンパニイ | 並列通信バスに連結された装置内で割込みメッセージを待ち行列に入れるためのコンピュータシステム及び方法 |
| JP2008191949A (ja) * | 2007-02-05 | 2008-08-21 | Nec Corp | マルチコアシステムおよびマルチコアシステムの負荷分散方法 |
| JP2009193093A (ja) * | 2008-02-12 | 2009-08-27 | Fujitsu Ltd | メモリ共有データ処理システム、メモリアクセス量測定装置、メモリアクセス量測定方法 |
-
1995
- 1995-09-11 JP JP23224095A patent/JPH0981528A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008503833A (ja) * | 2004-06-22 | 2008-02-07 | ゼネラル・エレクトリック・カンパニイ | 並列通信バスに連結された装置内で割込みメッセージを待ち行列に入れるためのコンピュータシステム及び方法 |
| JP2008191949A (ja) * | 2007-02-05 | 2008-08-21 | Nec Corp | マルチコアシステムおよびマルチコアシステムの負荷分散方法 |
| JP2009193093A (ja) * | 2008-02-12 | 2009-08-27 | Fujitsu Ltd | メモリ共有データ処理システム、メモリアクセス量測定装置、メモリアクセス量測定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2061127C (en) | Multiprocessor system and interrupt arbiter thereof | |
| US10614010B2 (en) | Handling queued interrupts in a data processing system based on a saturate value | |
| JP4094550B2 (ja) | スケジューリングの順序付けられたステージの基準を使用してリクエストをスケジューリングする方法及び装置 | |
| JP2940450B2 (ja) | クラスタ型コンピュータのジョブスケジュール方法及び装置 | |
| US10353747B2 (en) | Shared memory controller and method of using same | |
| US5892956A (en) | Serial bus for transmitting interrupt information in a multiprocessing system | |
| US5905898A (en) | Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority | |
| JPH06266676A (ja) | 多重プロセッサ・コンピュータの割り込み操向システム | |
| US6473780B1 (en) | Scheduling of direct memory access | |
| US20050076337A1 (en) | Method and system of optimizing thread scheduling using quality objectives | |
| JP2012512472A (ja) | データバースト間の競合の解決 | |
| US5778236A (en) | Multiprocessing interrupt controller on I/O bus | |
| US5850555A (en) | System and method for validating interrupts before presentation to a CPU | |
| US11061724B2 (en) | Programmable hardware scheduler for digital processing systems | |
| US7007138B2 (en) | Apparatus, method, and computer program for resource request arbitration | |
| CN113312323B (zh) | 并行文件系统中降低访问延迟的io请求调度方法及系统 | |
| JP2017045089A (ja) | 帯域制御回路、演算処理装置、および装置の帯域制御方法 | |
| US5850558A (en) | System and method for referencing interrupt request information in a programmable interrupt controller | |
| US11113101B2 (en) | Method and apparatus for scheduling arbitration among a plurality of service requestors | |
| US10713089B2 (en) | Method and apparatus for load balancing of jobs scheduled for processing | |
| WO2024226117A1 (en) | Mechanism for sharing a common resource in a multi-threaded environment | |
| JPH0981528A (ja) | マルチプロセッサシステム、それに使用される割込制御装置、および割込制御方法 | |
| US5894578A (en) | System and method for using random access memory in a programmable interrupt controller | |
| JPH0696014A (ja) | バス使用優先順位制御装置 | |
| US20050198475A1 (en) | Thread selection unit and method to fairly allocate processor cycles in a block multithreaded processor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021203 |