JPH0982768A - 半導体ウエハの評価方法 - Google Patents

半導体ウエハの評価方法

Info

Publication number
JPH0982768A
JPH0982768A JP23974695A JP23974695A JPH0982768A JP H0982768 A JPH0982768 A JP H0982768A JP 23974695 A JP23974695 A JP 23974695A JP 23974695 A JP23974695 A JP 23974695A JP H0982768 A JPH0982768 A JP H0982768A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
epitaxial layer
resistivity
evaluating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23974695A
Other languages
English (en)
Inventor
Tomomi Sato
友美 佐藤
Norio Suzuki
範夫 鈴木
Hirobumi Shimizu
博文 清水
Yushi Sugino
雄史 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP23974695A priority Critical patent/JPH0982768A/ja
Publication of JPH0982768A publication Critical patent/JPH0982768A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 シリコンウエハの構造を評価する技術を提供
する。 【構成】 シリコンウエハを450℃程度の低温でアニ
ールしたときに格子間酸素から生成するサーマルドナー
によるウエハの抵抗率の変化を測定することによって、
エピタキシャルウエハにおけるエピタキシャル層の膜厚
測定など、酸素濃度分布に関連したウエハ構造を評価す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体ウエハの評価技
術に関し、例えばエピタキシャルウエハにおけるエピタ
キシャル層の膜厚測定やシリコンウエハの酸素濃度分布
測定などに適用して有効な技術に関するものである。
【0002】
【従来の技術】チョクラルスキ(Czochralski; CZ) 法
で作製した単結晶シリコンウエハは、石英るつぼ中の溶
融シリコンを引き上げる過程で石英るつぼから溶け出し
た過剰な酸素がシリコン結晶の格子間に取り込まれる。
その濃度はおよそ1×1018/cm3程度である。ウエハ中
に取り込まれた酸素は、半導体素子の電気的特性、例え
ばMISFETのゲート酸化膜耐圧や接合リーク電流な
どに影響を及ぼす。特に、ウエハ表面近傍の酸素は電気
的特性に与える影響が大きい。従って、ウエハ中の断面
( 深さ) 方向の酸素濃度分布を評価することは、半導体
製造プロセスにおいて重要な課題となる。
【0003】ウエハの酸素濃度を測定するには、ウエハ
を透過した赤外線の吸収スペクトルを測定するフーリエ
変換赤外分光光度計(Fourier transform infrared spec
trometer; FTIR)や、ウエハに高エネルギーの一次
イオンを照射したときに発生する二次イオンを質量分析
計で測定する二次イオン質量分析計(Secondary ion mas
s spectroscopy; SIMS)などが用いられている。
【0004】一方、近年の微細化されたMOSデバイス
の製造プロセスでは、CMOS特有のラッチアップ現象
を抑制する対策として、シリコンウエハ上に単結晶シリ
コンのエピタキシャル層を気相成長させたエピタキシャ
ルウエハの採用が進められている。エピタキシャルウエ
ハを使用する場合は、エピタキシャル層の膜厚や抵抗率
などを正確に評価することが重要な課題となる。
【0005】なお、本発明者が見出した公知のエピタキ
シャル層の評価技術には、次のようなものがある。
【0006】特開昭52−98467号公報には、シリ
コンウエハ上に形成されたエピタキシャル層の抵抗率を
4探針法で測定する際に、エピタキシャル層をアルカリ
エッチングにより適宜の厚さ毎に順次除去すると共に、
各厚みの部分に対応する抵抗率を求め、この結果に基づ
いてエピタキシャル層の抵抗率を算出する方法が記載さ
れている。
【0007】特開平2−143543号公報には、シリ
コンウエハ上に形成されたエピタキシャル層の厚さを赤
外線マイケルソン干渉法によって測定する方法が記載さ
れている。
【0008】特開平6−232230号公報には、シリ
コンウエハ上に形成された抵抗率が異なる二層のエピタ
キシャル層のうち、下層のエピタキシャル層の抵抗率を
測定する方法が記載されている。
【0009】
【発明が解決しようとする課題】前述したウエハの酸素
濃度測定方法のうち、フーリエ変換赤外分光光度計(F
TIR)を用いる方法は、ウエハ全体の酸素濃度を測定
することはできても、断面( 深さ) 方向の酸素濃度分布
までは測定することができないという欠点がある。ま
た、二次イオン質量分析計(SIMS)を用いる方法
は、分析に時間と熟練とを要するために簡便な方法とは
いえず、しかもウエハ面内の測定精度に比べて断面( 深
さ) 方向の測定精度が低いという欠点がある。
【0010】一方、前述したエピタキシャル層の評価方
法のうち、特開昭52−98467号公報に記載された
抵抗率の測定方法は、シリコンウエハとエピタキシャル
層の反射光からそれらの界面を決めるので、明確な界面
を得るためにシリコンウエハとエピタキシャル層の不純
物濃度または導電型を変える必要がある。従って、シリ
コンウエハとエピタキシャル層の導電型および不純物濃
度がそれぞれ同一であるような場合には測定が困難ない
しは不可能である。
【0011】また、特開平2−143543号公報に記
載されたエピタキシャル層の厚さを測定する方法(赤外
線マイケルソン干渉法)は、赤外線がシリコンウエハと
エピタキシャル層との界面で反射することと、入射/反
射光がエピタキシャル層を効率良く透過することの二条
件が要求されるため、シリコンウエハの不純物濃度が1
×1018/cm3以上で、かつエピタキシャル層の不純物濃
度が1×1017/cm3以上である場合にしか測定ができな
い。
【0012】本発明の目的は、半導体ウエハの構造や特
性を評価することのできる技術を提供することにある。
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0015】本発明の半導体ウエハの評価方法は、シリ
コンウエハをアニールしたときに格子間酸素から生成す
るサーマルドナーによる抵抗率の変化を測定することに
よって、ウエハの構造を評価するものである。
【0016】上記した本発明の評価方法を、エピタキシ
ャルウエハにおけるエピタキシャル層の膜厚測定に適用
した場合を例にとって具体的に説明する。
【0017】CZ法で作製されたシリコンウエハの結晶
格子間には、単結晶引き上げ時に石英るつぼから溶け出
した酸素が1×1018/cm3程度取り込まれており、ウエ
ハプロセスに投入される前のウエハ中には、この格子間
酸素がほぼ一様に分布している。これに対し、ウエハ上
に形成されたエピタキシャル層中には、理想的には酸素
は含まれていない。ただし、実際のエピタキシャルウエ
ハでは、エピタキシャル成長時の熱によってウエハ中の
酸素が湧き出すため、ウエハとの界面近傍のエピタキシ
ャル層中にも僅かな量の酸素が存在する。しかし、その
濃度はウエハ中の酸素濃度に比較して二桁あるいはそれ
よりも低い。
【0018】上記のようなエピタキシャルウエハにおい
て、ウエハとエピタキシャル層の導電型が同一で、かつ
ドナー(またはアクセプタ)を構成する不純物の濃度が
同一であるような場合には、ウエハとエピタキシャル層
との相違点は酸素濃度の違いだけであるため、従来の測
定方法ではエピタキシャル層の膜厚を正確に知ることが
できない。
【0019】ところで、CZ法で作製されたシリコンウ
エハを450℃付近の低温でアニールすると、数個の酸
素原子が集まって1個の電子(サーマルドナー)を放出
する(Kaiser, W., Frisch, H. L. and Reiss, H. "Mech
anism of the formation ofdonor states in heat-trea
ted silicon", Phys. Rev., 112, pp.1546-1554 (Dec.
1958)) 。このサーマルドナーの生成量は、ウエハのア
ニール時間に比例して増加するが、アニール温度が60
0℃以上になると消滅することが知られている。
【0020】シリコンウエハ中で上記のようなサーマル
ドナーが生成すると、n型のウエハでは抵抗率が見かけ
上減少する。他方、p型のウエハでは抵抗率が見かけ上
増大し、アニール時間を長くするとn型に反転する場合
もある。しかし、酸素を含んでいないエピタキシャル層
はサーマルドナーが生成しないので、低温アニールの前
後で抵抗率は変化しない。
【0021】例えばn型のウエハ上にn型のエピタキシ
ャル層を形成したエピタキシャルウエハを低温アニール
すると、表面のエピタキシャル層の抵抗率はアニール前
と同じであるのに対し、内部のウエハの抵抗率はアニー
ル前よりも減少する。そこで、低温アニール後、エピタ
キシャルウエハの断面方向に沿って抵抗率を測定したと
きに、表面からある深さ(x)のところから抵抗率の減
少が観測されたとすれば、このウエハのエピタキシャル
層の膜厚はxであることが判る。
【0022】また、p型のウエハ上にp型のエピタキシ
ャル層を形成したエピタキシャルウエハを低温アニール
すると、表面のエピタキシャル層の抵抗率はアニール前
と同じであるのに対し、内部のウエハの抵抗率はアニー
ル前よりも増加する。そこで、低温アニール後、エピタ
キシャルウエハの断面方向に沿って抵抗率を測定したと
きに、表面からある深さ(y)のところから抵抗率の増
加が観測されたとすれば、このウエハのエピタキシャル
層の膜厚はyであることが判る。
【0023】さらに、p型のウエハ上にp型(またはn
型)のエピタキシャル層を形成したエピタキシャルウエ
ハを長時間低温アニールしてp型のウエハをn型に反転
させた場合は、エピタキシャル層とウエハとの界面付近
で抵抗率が最も大きくなる。そこで、断面方向に沿って
抵抗率を測定したときに、表面からある深さ(z)のと
ころで抵抗率の極大値が観測されたとすれば、このウエ
ハのエピタキシャル層の膜厚はzであることが判る。
【0024】なお、実際のエピタキシャルウエハでは、
前述したエピタキシャル成長時の酸素の湧き出しに起因
してウエハとの界面近傍のエピタキシャル層中にも僅か
な酸素が存在するので、上記したエピタキシャル層とウ
エハとの界面の位置と、抵抗率が変化する箇所との間に
僅かなずれが生じる。そこで、エピタキシャル層中に湧
き出した酸素の濃度分布を別途に測定しておき、この測
定値に基づいて上記の誤差を補正することで、エピタキ
シャル層の正確な膜厚を知ることができる。
【0025】ウエハの断面方向に沿った抵抗率を測定す
るには、例えばウエハの断面に点接触させたプローブを
通じてウエハに電流を流したときに生じる電圧降下に基
づいて接触面近傍の抵抗率を算出する、拡がり抵抗法(S
preading Resistance Method) などを用いる。
【0026】このように、本発明のウエハ評価方法によ
れば、導電型や不純物濃度がウエハと異なるエピタキシ
ャル層の膜厚は勿論のこと、導電型および不純物濃度が
ウエハと同一であるために従来方法では測定が困難また
は不可能であったエピタキシャル層の膜厚も簡便、かつ
正確に知ることができる。また、ウエハの断面方向に沿
った抵抗率の分布から、エピタキシャル層への酸素の湧
きだし量を見積ることも可能である。
【0027】以上は、エピタキシャルウエハにおけるエ
ピタキシャル層の膜厚測定に適用した場合の例である
が、本発明の評価方法はこれに限定されるものではな
く、例えばDZ−IG(Denuded Zone-Intrinsic Getter
ing)ウエハにおけるDZ層(低酸素無欠陥領域)の幅を
見積もったり、ウエハの内部が所望の電気的特性を得ら
れるような酸素濃度分布になっているかどうかを確認し
たりするなど、酸素濃度に関連したあらゆるウエハ構造
の評価に利用することができる。
【0028】
【実施例】以下、本発明の実施例を図面に基づいてさら
に詳細に説明する。
【0029】(実施例1)本実施例は、エピタキシャル
ウエハにおけるエピタキシャル層の膜厚測定に適用した
ものである。
【0030】まず、CZ法で作製したp型の単結晶シリ
コンからなる(100)結晶面基板(ウエハ)上にp型
のエピタキシャル層(Epi層)を気相成長させたエピタキ
シャルウエハ(P on P)を用意する(図1)。基板とエピ
タキシャル層の抵抗率は共に10Ω・cmであり、基板の
酸素濃度は1×1018/cm3である。このエピタキシャル
層の膜厚は10μmであるが、測定前は不明であるもの
とする。
【0031】なお、上記の酸素濃度は、JEIDA(Jap
an Electronic Industry Development Association) に
よる酸素濃度の換算係数[(3.03±0.02)×1
17]に基づいて求めた("Determination of Conversio
n Factor for Infrared Measurement of Oxygen in Sil
icon" J.Electrochem.Soc.; SOLID-STATE SCIENCE AND
TECHNOLOGY, Vol 132, No.7, July 1985. p1707-p171
2)。
【0032】このエピタキシャルウエハの断面( 深さ)
方向に沿った初期の酸素濃度分布を図2に示す。理想的
にはエピタキシャル層中に酸素は存在しないため、図に
は現れていない。このエピタキシャルウエハをエピタキ
シャル層の表面から所定の角度で研磨して断面を露出さ
せ、拡がり抵抗法を用いて抵抗率を測定した結果を図3
に示す。基板とエピタキシャル層とは同一導電型、同一
不純物濃度であるため、エピタキシャル層から基板にわ
たっての抵抗率は一定となる。
【0033】次に、このエピタキシャルウエハを450
℃、60時間低温アニールして基板中にサーマルドナー
を生成させる。低温アニールを長時間行うことにより、
過剰のサーマルドナーが生成するので、基板はp型から
n型に反転する。低温アニール後の抵抗率分布を図4
に、酸素濃度分布を図5にそれぞれ示す。基板中の酸素
がエピタキシャル層へ湧き出すことにより、両者の界面
近傍のエピタキシャル層中にも酸素が存在し、界面近傍
の基板はその分酸素濃度が減少する。このため、界面近
傍のエピタキシャル層でもサーマルドナーが生成する。
また、界面近傍の基板では酸素濃度が減少した分サーマ
ルドナーの生成量も減少する。その結果、抵抗率は両者
の界面で変曲点( 極大値) を持つ(図4)。そこで、エ
ピタキシャル層の表面から変曲点( 極大値) までの距離
を知ることにより、エピタキシャル層の膜厚を求めるこ
とができる。
【0034】(実施例2)本実施例は、CZ法で作製し
たn型の基板上にn型のエピタキシャル層を気相成長さ
せたエピタキシャルウエハ(N on N)の膜厚測定に適用し
たものである。基板とエピタキシャル層の抵抗率、低温
アニール前の酸素濃度分布、エピタキシャル層の膜厚
は、前記実施例1で用いたエピタキシャルウエハ(P on
P)と同じである。
【0035】低温アニールを行った後のエピタキシャル
ウエハの断面( 深さ) 方向に沿った酸素濃度分布を図6
に示す。低温アニール後のn型基板は、サーマルドナー
の生成によって抵抗率が減少する。しかし、前記エピタ
キシャルウエハ(P on P)の場合のような変曲点( 極大
値) を持たないため、エピタキシャル層と基板の界面を
正確に知ることは困難であるが、エピタキシャル層のお
よその膜厚を見積ることは可能である。
【0036】(実施例3)本実施例は、CZ法で作製し
たウエハの断面( 深さ) 方向に沿った酸素濃度分布の測
定に適用したものである。
【0037】低温アニールによるサーマルドナーの生成
量は、ウエハ中の酸素濃度に依存する。十分な時間をか
けて低温アニールを行えば、サーマルドナーの生成量は
アニール温度、雰囲気に依らず、酸素濃度から一義的に
決まる。ただし、サーマルドナーの生成速度はアニール
温度に依存するため、短時間では生成量が異なる。
【0038】このような場合にはあらかじめ酸素濃度既
知のウエハを使ってアニール温度、時間とサーマルドナ
ーの生成量との相関を求めておく(W.Kaiser ; Electric
al and Optical Properties of Heat-Treated Silicon
: Phys. Review., 105 (1957) 1751 には、この相関
が示されている) 。
【0039】(実施例4)本実施例は、高温水素アニー
ル、例えば1200℃の水素雰囲気中で1時間アニール
を施したCZウエハの断面( 深さ) 方向に沿った酸素濃
度分布の測定に適用したものである。
【0040】ウエハに高温水素アニールを施すと表面近
傍の酸素が外方拡散し、内部に比べて酸素濃度が1桁程
度あるいはそれ以上減少する。図7に高温水素アニール
を施したウエハの断面構造を模式的に示す。また、断面
方向の酸素濃度分布を図8に示す。高温水素アニール前
の酸素濃度を1×1018/cm3とすると、アニール後は、
表面から数10μm( 50μm以上) の深さまでの領域
で酸素濃度が減少する。酸素の外方拡散はウエハの両面
で起こるため、酸素濃度の減少はウエハの裏面側でも見
られる。
【0041】このウエハを低温(450℃)でアニール
すると、酸素濃度に比例したサーマルドナーが生成する
ため、断面方向に沿った抵抗率は初期では一様であった
ものが、低温アニール後はp型ウエハでは図9(a)に
示すように、n型ウエハでは図9(b)に示すように変
化する。従って、この結果から、断面方向に沿った酸素
濃度分布を簡便に求めることができる。なお、p型ウエ
ハの場合は、長時間アニールによってn型に反転し、見
かけ上の抵抗率が減少する可能性があるので、適切なア
ニール時間を設定する必要がある。
【0042】ウエハの酸素濃度は半導体素子の電気的特
性に与える影響が大きいため、断面方向に沿った酸素濃
度分布を正確に知ることでLSIの信頼性や製造歩留ま
りを向上させることができる。また、作製したウエハが
所望の酸素濃度分布になっているかどうかの確認も簡単
に行うことができる。
【0043】さらに、外部から入手したウエハがエピタ
キシャルウエハであるか、高温水素アニールを施したウ
エハであるかは外観上区別することができない。しか
し、エピタキシャルウエハの場合は、低酸素濃度領域が
表面側だけに存在するのに対し、高温水素アニールを施
したウエハの場合は、裏面側にも存在する。また、エピ
タキシャルウエハの場合は、低酸素濃度領域の幅が実用
上20μm程度(50μm以下) であるのに対し、高温
水素アニールを施したウエハの場合は、50μm以上の
幅で存在する。従って、これらのウエハを低温でアニー
ルし、サーマルドナーを生成させて抵抗率を測定すれ
ば、抵抗率に対応した酸素濃度分布から、エピタキシャ
ルウエハであるか、高温水素アニールを施したウエハで
あるかを簡単に同定することができる。
【0044】本実施例によれば、低酸素濃度領域の幅を
簡単に測定することもできる。また、四探針法などを用
いることにより、ウエハ面内の酸素濃度分布を測定する
こともできる。
【0045】(実施例5)本実施例は、DZ−IGウエ
ハの酸素濃度分布の測定に適用したものである。
【0046】DZ−IGウエハは、DZ層形成のための
不活性ガス(窒素など)雰囲気中での高温(1050℃
程度)アニールとIG層形成のための低温アニールとを
組み合わせて、あるいはこれらをそれぞれ単独に施した
ウエハである。
【0047】低温アニール後のDZ−IGウエハの断面
方向に沿った抵抗率分布を図10に示す。DZ−IGウ
エハは、高温水素アニールを施したウエハに比べて表面
近傍での酸素濃度の減少が小さい。つまり、ウエハの内
部と表面の酸素濃度差が高温水素アニールを施したウエ
ハの場合よりも小さく、かつその深さも浅い。従って、
ウエハ裏面の酸素濃度減少を測定することにより、DZ
−IGウエハであるか高温水素アニールを施したウエハ
であるかを判別することができる。
【0048】なお、これらのウエハは簡単に区別ができ
ない場合もある。その場合は、DZ−IGウエハである
か、高温水素アニールを施したウエハであるかがあらか
じめ判っている第三のウエハと比較して判別すればよ
い。
【0049】本実施例によれば、DZ層の幅を簡単に測
定することもでき、これによって、半導体素子の電気的
特性に影響を与えるゲッタリング作用を推測することが
可能となる。また、四探針法などを用いることにより、
ウエハ面内の酸素濃度分布を測定することもできる。
【0050】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0051】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0052】本発明によれば、シリコンウエハを低温で
アニールしたときに格子間酸素から生成するサーマルド
ナーによる抵抗率の変化を測定することにより、例えば
エピタキシャルウエハにおけるエピタキシャル層の膜厚
などのウエハ構造を簡便に、しかも精度良く評価するこ
とができる。
【図面の簡単な説明】
【図1】本発明の実施例1で用いるエピタキシャルウエ
ハの断面構造を模式的に示す図である。
【図2】本発明の実施例1で用いるエピタキシャルウエ
ハの初期酸素濃度分布を示すグラフである。
【図3】本発明の実施例1で用いるエピタキシャルウエ
ハの初期抵抗率分布を示すグラフである。
【図4】本発明の実施例1で用いるエピタキシャルウエ
ハの低温アニール後の抵抗率分布を示すグラフである。
【図5】本発明の実施例1で用いるエピタキシャルウエ
ハの低温アニール後の酸素濃度分布を示すグラフであ
る。
【図6】本発明の実施例2で用いるエピタキシャルウエ
ハの初期抵抗率分布を示すグラフである。
【図7】本発明の実施例4で用いる熱処理ウエハの断面
構造を模式的に示す図である。
【図8】本発明の実施例4で用いる熱処理ウエハの初期
酸素濃度分布を示すグラフである。
【図9】(a)は本発明の実施例4で用いるp型熱処理
ウエハの低温アニール後の抵抗率分布を示すグラフ、
(b)は同じくn型熱処理ウエハの低温アニール後の抵
抗率分布を示すグラフである。
【図10】本発明の実施例5で用いるDZ−IGウエハ
の低温アニール後の抵抗率分布を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 範夫 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 清水 博文 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 杉野 雄史 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハをアニールした際に格子間
    酸素から生成するサーマルドナーに起因する抵抗率の変
    化を測定することを特徴とする半導体ウエハの評価方
    法。
  2. 【請求項2】 請求項1記載の半導体ウエハの評価方法
    であって、前記半導体ウエハのアニール温度は、450
    ℃程度であることを特徴とする半導体ウエハの評価方
    法。
  3. 【請求項3】 請求項1記載の半導体ウエハの評価方法
    であって、前記半導体ウエハの断面方向に沿った抵抗率
    の変化を測定することを特徴とする半導体ウエハの評価
    方法。
  4. 【請求項4】 請求項1記載の半導体ウエハの評価方法
    であって、前記半導体ウエハの面内における抵抗率の変
    化を測定することを特徴とする半導体ウエハの評価方
    法。
  5. 【請求項5】 請求項1記載の半導体ウエハの評価方法
    であって、前記半導体ウエハがエピタキシャルウエハで
    あることを特徴とする半導体ウエハの評価方法。
  6. 【請求項6】 請求項5記載の半導体ウエハの評価方法
    であって、ウエハとその表面に形成されたエピタキシャ
    ル層の導電型および不純物濃度がそれぞれ同一であるこ
    とを特徴とする半導体ウエハの評価方法。
  7. 【請求項7】 請求項1記載の半導体ウエハの評価方法
    であって、前記半導体ウエハが高温水素アニールを施し
    たウエハであることを特徴とする半導体ウエハの評価方
    法。
  8. 【請求項8】 請求項1記載の半導体ウエハの評価方法
    であって、前記半導体ウエハがDZ−IGウエハである
    ことを特徴とする半導体ウエハの評価方法。
  9. 【請求項9】 チョクラルスキ法で作製した(100)
    結晶面を有するp型単結晶シリコンウエハの表面に成長
    させたp型エピタキシャル層の膜厚を測定する半導体ウ
    エハの評価方法であって、前記エピタキシャル層を有す
    るシリコンウエハを所定の温度でアニールして前記シリ
    コンウエハ中にサーマルドナーを生成させることによ
    り、前記エピタキシャル層の表面から前記シリコンウエ
    ハの内部に沿って抵抗率を変化させ、前記エピタキシャ
    ル層の表面から抵抗率の変曲点までの距離を求めること
    によって、前記エピタキシャル層の膜厚を測定すること
    を特徴とする半導体ウエハの評価方法。
JP23974695A 1995-09-19 1995-09-19 半導体ウエハの評価方法 Withdrawn JPH0982768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23974695A JPH0982768A (ja) 1995-09-19 1995-09-19 半導体ウエハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23974695A JPH0982768A (ja) 1995-09-19 1995-09-19 半導体ウエハの評価方法

Publications (1)

Publication Number Publication Date
JPH0982768A true JPH0982768A (ja) 1997-03-28

Family

ID=17049320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23974695A Withdrawn JPH0982768A (ja) 1995-09-19 1995-09-19 半導体ウエハの評価方法

Country Status (1)

Country Link
JP (1) JPH0982768A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191160A (ja) * 2003-12-25 2005-07-14 Fuji Electric Holdings Co Ltd 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法
CN100407381C (zh) * 2005-02-01 2008-07-30 科发伦材料株式会社 硅构件及其制造方法
WO2018012019A1 (ja) * 2016-07-11 2018-01-18 株式会社Sumco シリコンウェーハの評価方法及び製造方法
EP3435409A1 (en) * 2017-07-26 2019-01-30 GLobalWafers Japan Co., Ltd. Method for measuring resistivity of silicon wafers
CN114883213A (zh) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 半导体工艺的集成化监测方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191160A (ja) * 2003-12-25 2005-07-14 Fuji Electric Holdings Co Ltd 逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法
CN100407381C (zh) * 2005-02-01 2008-07-30 科发伦材料株式会社 硅构件及其制造方法
CN109477241A (zh) * 2016-07-11 2019-03-15 胜高股份有限公司 硅晶片的评价方法及制造方法
JP2018008832A (ja) * 2016-07-11 2018-01-18 株式会社Sumco シリコンウェーハの評価方法及び製造方法
TWI631242B (zh) * 2016-07-11 2018-08-01 Sumco Corporation 矽晶圓的評估方法及製造方法
KR20190009354A (ko) 2016-07-11 2019-01-28 가부시키가이샤 사무코 실리콘 웨이퍼의 평가 방법 및 제조 방법
WO2018012019A1 (ja) * 2016-07-11 2018-01-18 株式会社Sumco シリコンウェーハの評価方法及び製造方法
DE112017003486T5 (de) 2016-07-11 2019-04-04 Sumco Corporation Verfahren zum evaluieren und herstellen eines siliziumwafers
CN109477241B (zh) * 2016-07-11 2021-05-18 胜高股份有限公司 硅晶片的评价方法及制造方法
DE112017003486B4 (de) * 2016-07-11 2025-10-02 Sumco Corporation Verfahren zum evaluieren und herstellen von siliziumwafern
EP3435409A1 (en) * 2017-07-26 2019-01-30 GLobalWafers Japan Co., Ltd. Method for measuring resistivity of silicon wafers
CN109307804A (zh) * 2017-07-26 2019-02-05 环球晶圆日本股份有限公司 硅晶片的电阻率测量方法
KR20190012098A (ko) * 2017-07-26 2019-02-08 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼의 저항률 측정 방법
TWI712792B (zh) * 2017-07-26 2020-12-11 日商環球晶圓日本股份有限公司 矽晶圓的電阻率測量方法
CN114883213A (zh) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 半导体工艺的集成化监测方法

Similar Documents

Publication Publication Date Title
KR101755211B1 (ko) 산소 농도 맵핑 방법
JP2006344937A (ja) シリコン上に欠陥の少ない歪みエピタキシャルゲルマニウム膜を製造する方法
White et al. p-to-n type-conversion mechanisms for HgCdTe exposed to H2/CH4 plasmas
US5872017A (en) In-situ epitaxial passivation for resistivity measurement
Stork et al. Correlation between the diffusive and electrical barrier properties of the interface in polysilicon contacted n+-p junctions
JPH0982768A (ja) 半導体ウエハの評価方法
JP5561245B2 (ja) 半導体基板の評価方法
US5306939A (en) Epitaxial silicon wafers for CMOS integrated circuits
JP2005223098A (ja) ドーパント汚染の評価方法及び熱処理工程の管理方法並びにドーパント汚染量の測定方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
US5702973A (en) Method for forming epitaxial semiconductor wafer for CMOS integrated circuits
Moslehi et al. Interfacial and breakdown characteristics of MOS devices with rapidly grown ultrathin SiO 2 gate insulators
US3473977A (en) Semiconductor fabrication technique permitting examination of epitaxially grown layers
JP2013110276A (ja) 半導体基板の評価方法および評価用半導体基板
Skelly et al. Impurity Atom Transfer during Epitaxial Deposition of Silicon
JP3632364B2 (ja) p型シリコンエピタキシャル層のキャリア濃度測定方法
Eichinger Characterization and analysis of detector materials and processes
JPH11297704A (ja) 酸素析出物密度の評価方法
Caragianis et al. Low temperature passivation of Si1− xGex alloys by dry high pressure oxidation
JP2020098104A (ja) シリコン基板中の不純物濃度の測定方法
KR100305124B1 (ko) 붕소규화물막의확산원을갖는불순물도핑방법
AITKEN et al. Treatise on Materials Science and Technology, Vol. 26
JP2006216825A (ja) 半導体ウエーハの熱処理工程に用いる部材または治具のドーパント汚染の評価方法
JP7003942B2 (ja) ウェーハの評価方法
Abdul Fattah et al. Determination of Gallium Concentration in Silicon from Low‐Temperature Photoluminescence Analysis

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203