JPH0982841A - 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ - Google Patents

熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ

Info

Publication number
JPH0982841A
JPH0982841A JP35258295A JP35258295A JPH0982841A JP H0982841 A JPH0982841 A JP H0982841A JP 35258295 A JP35258295 A JP 35258295A JP 35258295 A JP35258295 A JP 35258295A JP H0982841 A JPH0982841 A JP H0982841A
Authority
JP
Japan
Prior art keywords
semiconductor chip
slot
grid array
ball grid
open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35258295A
Other languages
English (en)
Other versions
JP2887144B2 (ja
Inventor
Il Kwon Shim
イルクォン シム
Yonuk Ho
ヨンウク ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Legrand Korea Co Ltd
Original Assignee
Anam Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anam Industrial Co Ltd filed Critical Anam Industrial Co Ltd
Publication of JPH0982841A publication Critical patent/JPH0982841A/ja
Application granted granted Critical
Publication of JP2887144B2 publication Critical patent/JP2887144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 動作時に半導体チップ（１）から発生する熱
の放出特性を向上させるとともに脱湿性を向上させたボ
ールグリッドアレイ半導体パッケージを提供することで
ある。 【解決手段】 半導体パッケージのＰＣＢ基板（７）及
び／又はヒートシンク用基板のうち、半導体チップ
（１）が実装される部分に半導体チップ（１）より小さ
い一つ又は複数の完全開放型貫通スロット（２）を形成
して半導体チップ（１）を外部へ直接露出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は熱放出特性及び脱湿
性を向上させたソルダボールを入出力端子として使用す
るボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）半導体パッケージに関するもので、特に
前記パッケージの基板のうち、半導体チップが実装され
る部分に開放型貫通スロットを形成して半導体チップを
外部へ直接露出させることにより熱放出特性及び脱湿性
を向上させたボールグリッドアレイ半導体パッケージに
関するものである。
【０００２】
【従来の技術】従来、一般の半導体パッケージを製造す
ることにおいて、動作時に集積回路半導体チップ１から
発生する熱を放出させるため、半導体チップ１の上部又
は下部にヒートシンクを装着しモールディングしてパッ
ケージを完成することになる。しかし、このようなボー
ルグリッドアレイパッケージの場合は、図１に示すよう
に、ＰＣＢ基板７のうち、半導体チップ１が置かれる部
分に複数の閉塞貫通スロット２′（閉塞貫通スロット
２′の内部は熱伝導性エポキシ３とソルダマスク５が充
填される）を形成することにより、半導体チップ１から
発生する熱が、熱伝導性エポキシ３と半導体チップが接
着されるように、ＰＣＢ基板７の上部に形成された金属
チップパッド４を経て閉塞貫通スロット２′及びソルダ
ボール６を介してマザーボードに伝達され放出されるよ
うにする。この際に、閉塞貫通スロット２′は直径が約
０．３ｍｍで、複数形成される。熱伝導性エポキシとし
ては銀充填エポキシが広く使用される。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにチップ１から発生した熱が熱伝導性エポキシ３、金
属チップパッド４、閉塞貫通スロット２′及びソルダボ
ール６を介して放出されるため、その経由材料による熱
抵抗がそれぞれことなって、効果的に熱を放出させるの
に問題があるとともに、脱湿処理としてのリフロー時、
水分の急膨張により半導体チップ１が破損される、いわ
ゆるポップコーン現象が発生する問題があった。
【０００４】従って、本発明は前記従来の問題を改善さ
せるためのもので、基板上に完全に開放された形態の貫
通型スロットを形成して、半導体チップの底面を熱伝導
性エポキシ及びソルダマスク等の介在なしに直接露出さ
せることにより、熱放出を効率的にするとともにリフロ
ー時のポップコーン現象を除去することをその目的とす
る。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体チップと、前記半導体チップが実
装される部位に完全開放型貫通スロットが一つ又はそれ
以上形成されるＰＣＢ基板と、前記ＰＣＢ基板に溶着さ
れるソルダボールとから構成され、前記半導体チップが
前記ＰＣＢ基板上の開放型貫通スロットの周縁部の隣接
上面に熱伝導性樹脂で接着固定され、前記半導体チップ
の底面の一部が熱伝導性樹脂及びソルダマスクの介在な
しに外部へ直接露出されていることを特徴とする熱放出
特性及び脱湿性を向上させたボールグリッドアレイ半導
体パッケージを提供する。
【０００６】本発明は、半導体チップと、前記半導体チ
ップが内装される部位に完全開放型貫通スロットが一つ
又はそれ以上形成されるＰＣＢ基板と、前記ＰＣＢ基板
に形成される一つ又はそれ以上の開放型貫通スロットの
全体単位面積より小さい全体単位面積を有する一つ又は
それ以上の完全開放型スロットが前記半導体チップの実
装部位に形成されるヒートシンクと、前記ＰＣＢ基板に
溶着されるソルダボールとから構成され、前記半導体チ
ップが前記ＰＣＢ基板上の開放型貫通スロット内の中央
部に位置し前記ヒートシンクの開放型貫通スロットの周
縁部の隣接下面に熱伝導性樹脂で接着固定され、前記半
導体チップの上面の一部が熱伝導性樹脂及びソルダマス
クの介在なしに外部へ直接露出されていることを特徴と
する熱放出特性及び脱湿性を向上させた薄型ボールグリ
ッドアレイ半導体パッケージを提供する。
【０００７】このため、本発明は、ＰＣＢ基板のうち、
半導体チップの装着される部分に半導体チップより小さ
い完全開放形態のスロット、つまり複数の小さい貫通ス
ロット又は一つの大きいスロットを形成して、半導体チ
ップが外部へ直接露出されるようにした。
【０００８】
【発明の実施の形態】以下、図面に基づいて本発明の望
ましい実施例を説明する。図２は本発明によって形成さ
れたボールグリッドアレイ半導体パッケージの構造を概
略的に示すもので、図１に示した従来のボールグリッド
アレイ半導体パッケージに比較すると、半導体チップ１
の下部に位置する熱伝導性エポキシ３、金属チップパッ
ド４、ＰＣＢ基板７及びソルダマスク５が部分的に除去
されて開放型貫通スロット２を形成し、これを通じて半
導体チップ１の下部が外部へ直接露出されたことが分か
る。このように半導体チップ１の下部を外部へ直接露出
させるためには、図２の（Ａ）に示すように、ＰＣＢ基
板７に大きい開放型貫通スロット２を形成するか、図２
の（Ｂ）に示すように、小さい開放型貫通スロット２を
複数形成する方法がある。
【０００９】図２の（Ａ）に示すように、大きい開放型
貫通スロット２を単一に形成する場合、放熱性は大変良
好であるが、半導体チップ１の下部の相当な部分が露出
されるので、外部からの水分、ごみ等の異物質が比較的
浸透しやすい反面、その反対効果で、リフロー時のポッ
プコーン現象が完全に除去される利点がある。一方、図
２の（Ｂ）に示すように、小さい開放型貫通スロット２
を形成する場合、基板に対する半導体チップ１の付着性
が良好であって、半導体チップ１の装着安定性が向上さ
れ外部からの異物質による影響は小さく受けるが、放熱
性及び脱湿性は図２の（Ａ）の場合に比べて少し低下す
る。
【００１０】図３の（Ａ）〜（Ｄ）はこのように形成さ
れた開放型貫通スロット２の色々の形状を示すもので、
それぞれ、十字形、四角形、円形等に開放型貫通スロッ
ト２が形成されている場合を示す。又、図３の（Ｄ）は
開放型貫通スロット２が複数の小孔で構成されている形
状を示すものであり、各々の図面に示した点線は基板上
に半導体チップ１が実装されている部分である。
【００１１】又、図示しなかったが、開放型貫通スロッ
ト２を放射状に形成するか、前述した形態の組合形態に
形成することもできる。このように開放型貫通スロット
２は、単一スロットまたは複数のスロットにかからわ
ず、点線で示した半導体チップ１の占有面積内に、その
占有面積より小さく形成するので、半導体チップ１がＰ
ＣＢ基板７に安定に付着することができる。
【００１２】図４はこのような貫通スロット２が形成さ
れたボールグリッドアレイ半導体の一実施例の全体断面
図である。半導体チップ１が実装されるＰＣＢ基板７の
中央部には大きい開放型貫通スロット２が形成されてお
り、前記半導体チップ１は開放型貫通スロット２の周辺
部に熱伝導性エポキシ３で付着されている。また、半導
体チップ１のパッドから金ワイヤ８がＰＣＢ基板上の金
属パターン１０を介して各ソルダボール６に連結され、
半導体チップ１は封止材９でモールディングされる。こ
の場合、半導体チップ１はその下部が下方に外部へ直接
露出されている。これにより、動作時に半導体チップ１
から発生する熱が開放型貫通スロット２を通じて効率的
に放出されるとともに、脱湿性が良好になる。
【００１３】図５はボールグリッドアレイパッケージに
対する本発明の他の実施例の断面図である。本実施例
は、いわゆるキャビティーダウン（Ｃａｖｉｔｙ Ｄｏ
ｗｎ）又はダイダウン（Ｄｉｅ Ｄｏｗｎ）ボールグリ
ッドアレイパッケージに本発明の構造を形成したもの
で、半導体チップ１が付着されるヒートシンク１１の一
部、つまり半導体チップ１の上部に配置される銅又はア
ルミニウム材質のヒートシンク１１とＰＣＢ基板７に開
放型貫通スロット３が形成されて外部へ直接露出されの
で、半導体チップ１の動作時に発生される熱が大変効率
的に放出され、脱湿性も大変良好である利点がある。
【００１４】
【発明の効果】以上説明したような本発明のボールグリ
ッドアレイ半導体パッケージを採択すると、パッケージ
ＰＣＢ基板及び／又はヒートシンク用基板の半導体チッ
プが実装される部分に開放型貫通スロットを一つ又は複
数形成して、半導体チップの一部が外部へ直接露出させ
ることにより、動作時に半導体チップから発生する熱の
放出特性が向上するとともに脱湿性（除湿性）も優秀に
する効果がある。
【図面の簡単な説明】
【図１】従来技術のボールグリッドアレイ半導体パッケ
ージを示す断面図である。
【図２】（Ａ），（Ｂ）は、本発明の一実施例によるボ
ールグリッドアレイ半導体パッケージを示す断面図であ
る。
【図３】（Ａ）〜（Ｄ）は、本発明による半導体パッケ
ージの熱放出のための開放型貫通スロットの色々の形状
を示す平面図である。
【図４】本発明の他の実施例によるボールグリッドアレ
イ半導体パッケージを示す断面図である。
【図５】本発明のさらに他の実施例によるボールグリッ
ドアレイ半導体パッケージを示す断面図である。
【符号の説明】
１ 半導体チップ ２ 貫通孔又は貫通スロット ３ 熱伝導性エポキシ ４ 金属チップパッド ５ ソルダマスク ６ ソルダボール ７ ＰＣＢ基板 ８ 金ワイヤ ９ 封止材 １０ 金属パターン １１ ヒートシンク

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 前記半導体チップが
    実装される部位に完全開放型貫通スロットが一つ又はそ
    れ以上形成されるＰＣＢ基板と、 前記ＰＣＢ基板に溶
    着されるソルダボールとから構成され、 前記半導体チ
    ップが前記ＰＣＢ基板上の開放型貫通スロットの周縁部
    の隣接上面に熱伝導性樹脂で接着固定され、前記半導体
    チップの底面の一部が熱伝導性樹脂及びソルダマスクの
    介在なしに外部へ直接露出されていることを特徴とする
    熱放出特性及び脱湿性を向上させたボールグリッドアレ
    イ半導体パッケージ。
  2. 【請求項２】 前記開放型貫通スロットは前記半導体チ
    ップの占有面積範囲を外れないように形成されることを
    特徴とする請求項１記載の熱放出特性及び脱湿性を向上
    させたボールグリッドアレイ半導体パッケージ。
  3. 【請求項３】 前記開放型貫通スロットは四角形、単一
    円形、複数の円形、放射形、十字形又はこれらの組合で
    なる群から選択されることを特徴とする請求項１又は２
    記載の熱放出特性及び脱湿性を向上させたボールグリッ
    ドアレイ半導体パッケージ。
  4. 【請求項４】 半導体チップと、 前記半導体チップが
    内装される部位に完全開放型貫通スロットが一つ又はそ
    れ以上形成されるＰＣＢ基板と、 前記ＰＣＢ基板に形
    成される一つ又はそれ以上の開放型貫通スロットの全体
    単位面積より小さい全体単位面積を有する一つ又はそれ
    以上の完全開放型貫通スロットが前記半導体チップの実
    装部位に形成されるヒートシンクと、 前記ＰＣＢ基板
    に溶着されるソルダボールとから構成され、 前記半導
    体チップが前記ＰＣＢ基板上の開放型貫通スロット内の
    中央部に位置し前記ヒートシンクの開放型貫通スロット
    の周縁部の隣接下面に熱伝導性樹脂で接着固定され、前
    記半導体チップの上面の一部が熱伝導性樹脂及びソルダ
    マスクの介在なしに外部へ直接露出されていることを特
    徴とする熱放出特性及び脱湿性を向上させたボールグリ
    ッドアレイ半導体パッケージ。
  5. 【請求項５】 前記開放型貫通スロットは前記半導体チ
    ップの占有面積範囲を外れないように形成されることを
    特徴とする請求項４記載の熱放出特性及び脱湿性を向上
    させたボールグリッドアレイ半導体パッケージ。
  6. 【請求項６】 前記開放型貫通スロットは四角形、単一
    円形、複数の円形、放射形、十字形又はこれらの組合で
    なる群から選択されることを特徴とする請求項４又は５
    記載の熱放出特性及び脱湿性を向上させたボールグリッ
    ドアレイ半導体パッケージ。
JP35258295A 1995-07-05 1995-12-28 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ Expired - Fee Related JP2887144B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P19582 1995-07-05
KR1019950019582A KR0159987B1 (ko) 1995-07-05 1995-07-05 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이(bga) 반도체 패캐지의 열 방출구조

Publications (2)

Publication Number Publication Date
JPH0982841A true JPH0982841A (ja) 1997-03-28
JP2887144B2 JP2887144B2 (ja) 1999-04-26

Family

ID=19419802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35258295A Expired - Fee Related JP2887144B2 (ja) 1995-07-05 1995-12-28 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ

Country Status (3)

Country Link
US (1) US5729432A (ja)
JP (1) JP2887144B2 (ja)
KR (1) KR0159987B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533276B1 (ko) * 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
KR100676315B1 (ko) * 2000-03-15 2007-01-31 삼성전자주식회사 고 열방출 반도체 칩 패키지
US7964952B2 (en) 2005-05-31 2011-06-21 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US6046499A (en) * 1996-03-27 2000-04-04 Kabushiki Kaisha Toshiba Heat transfer configuration for a semiconductor device
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6067231A (en) * 1998-11-10 2000-05-23 Acer Peripherals, Inc. Heat-dissipating structure for an electrical device
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2001156212A (ja) 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
US6534861B1 (en) * 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6260611B1 (en) * 1999-12-13 2001-07-17 Orient Semiconductor Electronics Ltd. Heat dissipation module
US6262481B1 (en) * 2000-02-28 2001-07-17 Harvatek Corporation Folded heat sink for semiconductor device package
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
WO2003094203A2 (en) * 2002-04-29 2003-11-13 Silicon Pipe, Inc. Direct-connect signaling system
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
TW200419752A (en) * 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
US7417312B2 (en) * 2005-04-22 2008-08-26 International Rectifier Corporation Use of solder paste for heat dissipation
TWI380419B (en) * 2008-01-16 2012-12-21 Raydium Semiconductor Corp Integrated circuit package and the method for fabricating thereof
JP4789997B2 (ja) * 2008-11-20 2011-10-12 三菱電機株式会社 電子基板装置
KR101574135B1 (ko) * 2013-10-10 2015-12-03 (주)포인트엔지니어링 칩 실장 방법 및 칩 패키지
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR102589684B1 (ko) 2018-12-14 2023-10-17 삼성전자주식회사 반도체 패키지
KR102929114B1 (ko) * 2021-06-30 2026-02-20 에스케이하이닉스 주식회사 반도체 패키지 및 벤트홀을 포함한 패키지 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122753A (ja) * 1982-01-14 1983-07-21 Nec Corp 高密度チツプキヤリア
JPS63261840A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd プリント配線板
JPH02143547A (ja) * 1988-11-25 1990-06-01 Nec Corp 半導体集積回路容器
JPH06209055A (ja) * 1992-11-03 1994-07-26 Motorola Inc 露出裏面を有する熱強化型半導体デバイスと、その製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
US4964019A (en) * 1989-12-27 1990-10-16 Ag Communication Systems Corporation Multilayer bonding and cooling of integrated circuit devices
US5369550A (en) * 1992-09-02 1994-11-29 Vlsi Technology, Inc. Method and apparatus for cooling a molded-plastic integrated-circuit package
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122753A (ja) * 1982-01-14 1983-07-21 Nec Corp 高密度チツプキヤリア
JPS63261840A (ja) * 1987-04-20 1988-10-28 Matsushita Electric Ind Co Ltd プリント配線板
JPH02143547A (ja) * 1988-11-25 1990-06-01 Nec Corp 半導体集積回路容器
JPH06209055A (ja) * 1992-11-03 1994-07-26 Motorola Inc 露出裏面を有する熱強化型半導体デバイスと、その製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533276B1 (ko) * 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
KR100676315B1 (ko) * 2000-03-15 2007-01-31 삼성전자주식회사 고 열방출 반도체 칩 패키지
US7964952B2 (en) 2005-05-31 2011-06-21 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
KR101076598B1 (ko) * 2005-05-31 2011-10-24 스태츠 칩팩, 엘티디. 속이 빈 기판을 포함하는 적층 반도체 패키지 어셈블리
JP2022047632A (ja) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR0159987B1 (ko) 1998-12-01
KR970008522A (ko) 1997-02-24
JP2887144B2 (ja) 1999-04-26
US5729432A (en) 1998-03-17

Similar Documents

Publication Publication Date Title
JP2887144B2 (ja) 熱放出特性及び脱湿性を向上させたボールグリッドアレイ半導体パッケージ
US6599779B2 (en) PBGA substrate for anchoring heat sink
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
JP3291368B2 (ja) ボールグリッドアレイ型半導体パッケージの構造
JP4417150B2 (ja) 半導体装置
KR20020076030A (ko) 반도체 패키지 및 그 제조 방법
US6249433B1 (en) Heat-dissipating device for integrated circuit package
EP0563264A1 (en) Leadless pad array chip carrier
US6818538B2 (en) Ball grid array semiconductor package and method of fabricating the same
JPH08316372A (ja) 樹脂封止型半導体装置
JP2000232186A (ja) 半導体装置およびその製造方法
JPH0773122B2 (ja) 封止型半導体装置
US6809407B2 (en) Semiconductor device
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
JPH09326450A (ja) 半導体装置およびその製造方法
US6486564B2 (en) Heat dissipation module for a BGA IC
JP2001102495A (ja) 半導体装置
JPH09186272A (ja) 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ
JPH08102583A (ja) 配線回路基板
JP7821388B2 (ja) 半導体パッケージの製造方法および半導体パッケージ
JPH08250529A (ja) 樹脂封止型半導体装置及びその製造方法
JP2007036035A (ja) 半導体装置
KR100362501B1 (ko) 반도체장치
TW533518B (en) Substrate for carrying chip and semiconductor package having the same
JP2009088418A (ja) 半導体装置および半導体モジュールならびに半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees