JPH0982976A - 薄膜トランジスタ、その製造方法及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 特性が優れ、歩留まりが高い薄膜トランジス
タ及びその製造方法を提供し、大型画面でも特性が優れ
かつ均一な、フリッカや焼き付きの少ない液晶表示装置
を提供する。 【解決手段】 薄膜トランジスタは、透明絶縁性基板１
０１上に遮光性高抵抗層１０３を成膜しパターニングす
る工程と、この遮光性高抵抗層の上側に導体層を成膜し
ゲート電極１０４にパターニングする工程と、このゲー
ト電極の上側にゲート絶縁層１０５、半導体層１０６を
順次成膜しこれら各層をパターニングする工程と、半導
体層の上側からコンタクト層１０７、導体層を順次形成
する工程と、半導体層より上側のコンタクト層及び導体
層を除去し、ソース電極１０８及びドレイン電極１０９
を形成する工程とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタ及
びその製造方法に関し、また薄膜トランジスタを備えた
液晶表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタは産業上幅広い分野で
大量に用いられている電子デバイスであり、その主要な
分野の１つに液晶表示装置がある。

【０００３】従来の薄膜トランジスタは、まずガラス基
板のような透明な絶縁性基板の上にＳｉＯｘがアンダー
コート層として形成されている。その上に例えばＣｒや
Ｍｏ−Ｔａ合金のような高融点金属層がパターニングさ
れてゲート電極、補助容量電極、及びゲート取り出し電
極が形成されている。このゲート電極はＳｉＮｘやＳｉ
Ｏｘ、またはこれらの積層構造のゲート絶縁膜で覆わ
れ、この絶縁膜上のゲート電極上に対応する領域に活性
層としてａ−Ｓｉ層が形成され、さらに活性層の保護層
としてＳｉＮｘ層が積層され、所定の形状にパターニン
グされている。さらに活性層とのオーミックコンタクト
層としてｎ⁺ ａ−Ｓｉ層が積層され、パターニングされ
ている。

【０００４】ついで、画素電極となるＩＴＯ等の透明導
電膜層が所定の形状にパターニングされる。さらにゲー
ト電極取り出し電極上等のゲート絶縁膜がエッチング除
去される。この上に所定のパターンでソース電極、及び
ドレイン電極が形成されΤＦΤが完成する。さらにＳｉ
Ｎｘ等の保護層を積層しパターニングされる。さらにポ
リイミド膜を堆積し、ラビング工程を経てアレイ基板が
完成する。これと、ＩＴＯ等の透明導電膜及びカラーフ
ィルター等からなる対向基板の間に液晶層を注入し、液
晶表示装置が完成する。

【０００５】しかし、以上のような薄膜トランジスタを
用いた液晶表示装置では、チャネル保護層上までソース
電極及びドレイン電極を形成する必要がある。そのた
め、ゲート・ソース間の寄生容量が大きくなり、フリッ
カや焼き付きが生じるという問題があつた。

【０００６】これに対し以下のような薄膜トランジスタ
が提案されている（特公昭６２−２３９５７９）。

【０００７】図１２はこのような薄膜トランジスタの１
例を示す図である。すなわち、絶縁基板上に形成したア
ンダーコート膜上１２０１にゲート電極１２０２を断面
凸型に堆積し、パターニングした後、ゲート絶縁層１２
０３、半導体層１２０４、高ドーピング半導体層１２０
５を堆積する。その後バイアススパッタリング法により
導電膜をその上面が平坦になるように堆積し、等方性エ
ッチングを行ってゲート電極の凸部上部の半導体層を露
出させ、ソース・ドレイン電極１２０６をパターニング
しすることにより形成した薄膜トランジスタである。

【０００８】この薄膜トランジスタではレジストを用い
ず自己整合化が可能なため歩留まりが高いという特徴が
ある。しかしこの薄膜トランジスタでは凸型のゲー卜電
極を用いているため、ゲート電極が厚くなりゲート・ソ
ース間の容量を小さくするのには不利な構造であった。
これは、例えばゲート電極を凸状に形成するため、ゲー
ト電極を２層の金属層構造にして下側の金属層の面積を
広くし、その上にそれより面積の小さい金属層を重ねて
いるため、特に下側の金属層はソース電極と大きく重な
るためである。

【０００９】また、等方性エッチングのようなエッチバ
ック法では、エッチングレートのばらつきが大きく、特
に大型の液晶表示装置に適用する場合、薄膜トランジス
タの特性を均一に形成するのが困難であるという問題が
あった。

【００１０】このように、従来の薄膜トランジスタを用
いた液晶表示装置では、ソースドレイン電極とゲート電
極との自己整合化が不完全であるため、フリッカや焼き
付きが生じ易いという問題があった。またリフトオフを
用いた方法では自己整合化が可能だが歩留まりが低いと
いう問題があった。さらにゲート電極を凸状の金属二層
構造にした薄膜トランジスタでは、ゲート・ソース間容
量が大きく、フリッカや焼き付きが生じやすいという問
題があった。

【００１１】

【発明が解決しようとする課題】本発明はこのような問
題を解決するためになされたものである、すなわち、歩
留まりの高い、特性の優れた薄膜トランジスタを提供す
ることを目的とする。

【００１２】本発明はソース・ゲート間の寄生容量が小
さい特性の優れた薄膜トランジスタを提供することを目
的とする。

【００１３】また歩留まりが高く、特性が均一な薄膜ト
ランジスタの製造方法を提供することを目的とする。

【００１４】さらに、大型画面でも特性が優れかつ均一
な、フリッカや焼き付きの少ない薄膜トランジスタを備
えた液晶表示装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明の薄膜トランジス
タは、透明絶縁性基板上に形成された所定形状の遮光性
高抵抗層と、この遮光性高抵抗膜上に形成されたゲート
電極と、このゲート電極の上側から形成されたゲート絶
縁層と、このゲート絶縁層上に形成された半導体層と、
この半導体層上の所定領域に形成された複数のコンタク
ト層と、このコンタクト層上に形成されたソース電極お
よびドレイン電極とを具備したことを特徴とする。

【００１６】これら半導体層、コンタクト層、ソース・
ドレイン電極は互いに自己整合的に形成するようにして
もよい。

【００１７】また、本発明の薄膜トランジスタが具備す
る遮光性高抵抗層はＳｉＧｅを用いるようにしてもよ
い。また、この遮光性高抵抗層は透明絶縁性基板の上に
基板保護膜を形成し、この上に形成するようにしてもよ
い。さらに遮光性高抵抗層、ゲート電極の端面はテーパ
ー形状に形成するようにしてもよい。

【００１８】ゲート絶縁層は例えばＳｉＯｘ、ＳｉＮｘ
またはこれらの積層構造により形成するようにしてもよ
い。

【００１９】本発明の薄膜トランジスタの製造方法は、
透明絶縁性基板上に遮光性高抵抗層を成膜し所定形状に
パターニングする工程と、この遮光性高抵抗層の上側に
導体層を成膜し所定形状のゲート電極にパターニングす
る工程と、このゲート電極の上側にゲート絶縁層、半導
体層を順次成膜しこれら各層を所定形状にパターニング
する工程と、形成した半導体層の上側からコンタクト
層、導体層を順次形成する工程と、半導体層より上側に
形成されたコンタクト層及びソース・ドレイン電極を除
去する工程とを具備したことを特徴とする。

【００２０】また半導体層の上にチャネル保護層を成膜
し、この上にコンタクト層、導体層を順次形成し、チャ
ネル保護層より上側に形成されたコンタクト層及びソー
ス・ドレイン電極を除去するようにしてもよい。

【００２１】また、半導体層より上側に形成されたコン
タクト層及び導体層を除去する工程はケミカルメカニカ
ルポリッシング法を用いるようにしてもよい。

【００２２】本発明の液晶表示装置は透明絶縁性基板上
に形成された所定形状の遮光性高抵抗層と、この遮光性
高抵抗膜上に形成されたゲート電極と、このゲート電極
の上側から形成されたゲート絶縁層と、ゲート絶縁層上
に形成された半導体層と、半導体層上の所定領域に形成
された複数のコンタクト層と、コンタクト層上に形成さ
れたソース電極およびドレイン電極と備えた薄膜トラン
ジスタを具備したことを特徴とする。

【００２３】これら半導体層、コンタクト層、ソース・
ドレイン電極は互いに自己整合的に形成するようにして
もよい。

【００２４】すなわち本発明の薄膜トランジスタはゲー
ト電極を支持するゲート電極支持層として、遮光性高抵
抗層を採用したことを特徴としている。

【００２５】このことによりソース・ゲート電極間の寄
生容量が低減される。特に、基板または基板保護層と、
ゲート電極との段差を用いて、半導体層、コンタクト層
及びソース・ドレイン電極をそれぞれ自己整合的に形成
した薄膜トランジスタにおいては、寄生容量を増やすこ
となく自己整合的に形成する際のマージンが大きくな
る。

【００２６】同時にゲート電極支持層として遮光性膜を
採用することによりチャネル領域への光照射を遮蔽し、
リーク電流が低減される。

【００２７】また本発明の薄膜トランジスタの製造方法
においては、前述のゲート電極支持層である遮光性高抵
抗層を形成する工程を具備したことを特徴とし、また、
基板または基板保護層と、ゲート電極との段差を用い
て、半導体層、コンタクト層及びソース・ドレイン電極
をそれぞれ自己整合的に形成する際にケミカルメカニカ
ルポリッシング法を用いたことを特徴とする。

【００２８】つまり、本発明では、まず、ゲート電極部
を遮光性高抵抗層と導体層の二層構造にし、透明絶縁性
基板またはその上に形成された基板保護層と遮光性高抵
抗層及び導体層との段差を利用するものである。ゲート
電極上に形成されたゲート絶縁層及びゲート絶縁層上に
形成された半導体層及びその半導体層の上に形成された
コンタクト層及びその上に形成された導体層において、
スパッタエッチングやケミカルメカニカルポリッシング
法等を用いて先の導体層、コンタクト領層、半導体層を
順次平坦化することにより、ゲート電極のパターンに整
合的に先の導体層及びコンタクト層を分離し、自己整合
型の薄膜トランジスタが形成される。特に遮光性高抵抗
層とゲート電極の二層構造において下層に不透明な高抵
抗層を用いているため、ゲート電極を凸型にしても、光
リーク電流を増加させることなくゲート・ソース間の寄
生容量を小さくすることができる。さらに、遮光性高抵
抗膜でゲート電極を支持することにより、自己整合的に
形成する際のマージンが大きくなる。

【００２９】またケミカルメカニカルポリッシング法を
用いることによりエッチングレートを均一にすることが
できる。したがって、ＴＦＴアレイ上の多数の薄膜トラ
ンジスタの特性が均一になるとともに歩留まりが向上す
る。とくに大型の液晶表示装置に適用すれば、表示品
質、生産性ともに向上する。

【００３０】遮光性高抵抗層は、例えばＳｉＧｅを堆積
した場合、パターニングはレジストを形成の上例えばＣ
Ｆ₄ ガスによりプラズマエッチング法で行うようにして
もよい。この際ＣＦ４ガスにＯ２ガスを加えて導入すれ
ば、端面にテーパーを付けるのが容易になる。

【００３１】さらに、フッ酸、過酸化水素、酢酸により
ケミカルリーチングで加工するようにしてもよい。

【００３２】半導体層、コンタクト層及びソース・ドレ
イン電極をそれぞれ自己整合的に形成する際のケミカル
メカニカルポリッシング法としては、例えばＫＯＨと、
研磨材としてコロイド状Ｓｉを用いウレタンで溶解研磨
するようにしてもよい。

【００３３】また、本発明の液晶表示装置においては、
上述のような特性の優れた薄膜トランジスタを備えるこ
とにより、フリッカや焼き付きが少なく、画面全体にわ
たって表示特性が均一になる。また歩留まりも向上す
る。

【００３４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図に基づいて説明する。

【００３５】図１は本発明の薄膜トランジスタの１例を
概略的に示す断面図である。

【００３６】透明絶縁性基板１０１上に基板保護層１０
２が形成され、この基板保護層１０２上にゲート電極支
持層である遮光性高抵抗膜１０３が形成され、この遮光
性高抵抗膜の上にゲート電極１０４が形成されている。
遮光性高抵抗膜１０３は例えばＳｉＧｅを堆積して所定
形状に形成するようにしてもよい。ゲート電極１０４も
例えばＭｏ−Ｔａ合金のような低抵抗で高融点の金属層
を堆積し所定形状に形成するようにしてもよい。

【００３７】ゲート電極１０４の上側からはゲート絶縁
層１０５が形成され、このゲート絶縁層１０５上には半
導体層１０６が形成されている。半導体層１０６上には
オーミック接合のための所定形状のコンタクト層１０７
が形成され、このコンタクト層１０７上にソース電極１
０８及びドレイン電極１０９が形成されている。

【００３８】ゲート絶縁層は例えばＳｉＯｘ、ＳｉＮｘ
の単層構造に成膜するようにしてもよいし、ＳｉＯｘ層
と、ＳｉＮｘ層との積層構造に形成するようにしてもよ
い。半導体層１０６は非晶質シリコン膜（ａ−Ｓｉ膜）
を用いるようにしてもよいし、また必要に応じて非単結
晶の結晶シリコン膜（ｐ−Ｓｉ膜）などを用いるように
してもよい。

【００３９】コンタクト層１０７は例えばｎ⁺ ａ−Ｓｉ
を成膜するようにしてもよく、ソース電極１０８電極、
ドレイン電極１０９はゲート電極１０４同様に例えばＭ
ｏやＡｌなどの金属をスパッタ法で形成するようにして
もよい。

【００４０】図２は本発明の薄膜トランジスタを液晶表
示装置の画素スイッチング素子とした１例を概略的に示
す図である。

【００４１】図２に例示した薄膜トランジスタにおいて
は、補助容量部１２０も図１に例示した薄膜トランジス
タと全く同様に形成したものである。１２１は画素電極
である。

【００４２】本発明の薄膜トランジスタはこのようなこ
のような構成によりソース・ゲート電極間の寄生容量が
低減することができる。特に、基板または基板保護層
と、ゲート電極との段差を用いて、半導体層、コンタク
ト層及びソース・ドレイン電極をそれぞれ自己整合的に
形成した薄膜トランジスタにおいては、寄生容量を増や
すことなく自己整合的に形成する際のマージンが大きく
とることができ、薄膜トランジスタのより均一な特性を
実現し、同時に生産性も向上する。

【００４３】さらに、ゲート電極支持層として遮光性膜
を採用することによりチャネル領域への光照射を遮蔽
し、リーク電流を抑制することができる。

【００４４】図３は本発明の薄膜トランジスタの製造工
程の１例を概略的に示した断面図である。図４は本実施
例の薄膜トランジスタの平面図である。

【００４５】まず、例えばガラス基板などの透明絶縁性
基板２０１上にスパッタ法やＣＶＤ法等でＳｉＯｘ基板
保護層２０２を堆積する。

【００４６】次にこの基板保護層上に遮光性高抵抗膜２
０３を形成する。遮光性高抵抗膜２０３はＳｉＧｅを例
えばプラズマＣＶＤ法で堆積し、レジストを形成して、
例えばＣＦ₄ ガスによりプラズマエッチング法で所定形
状にパターニングするようにしてもよい。また、ＣＦ₄
ガスにＯ₂ ガスを加えて導入すれば、端面にテーパーを
付けるのが容易になる。さらに、フッ酸、過酸化水素、
酢酸によりケミカルリーチング法で加工するようにして
もよい。

【００４７】パターニングした遮光性高抵抗膜２０３上
にゲート電極２０４を形成する。ゲート電極は例えばＭ
ｏ−Ｔａ合金のような低抵抗で高融点の金属層を堆積
し、その上にレジストを堆積しパターニングして、その
レジストをマスクにしてエッチングするようにしてもよ
い。

【００４８】また、遮光性高抵抗膜２０３とゲート電極
２０４のパターニングは１回のフォトリソグラフィ工程
で形成するようにしてもよい。すなわち、遮光性高抵抗
膜２０３、ゲート電極２０４となる金属層を順次堆積し
て、連続的にエッチングしてパターニングするようにし
てもよい。

【００４９】このようにして、遮光性高抵抗膜２０３、
ゲート電極２０４、補助容量電極２０５、ゲート取り出
し電極２０６を形成し、レジストを剥離する（図３
（ａ）参照）。

【００５０】次にＣＶＤ法等により連続的に３００ｎｍ
のゲート絶縁層２０７、３００ｎｍのａ−Ｓｉ半導体層
２０８、５０ｎｍのｎ⁺ ａ−Ｓｉコンタクト層２０９を
形成する。各層の膜厚は必要に応じて設計するようにす
ればよい。またゲート絶縁層はＳｉＯｘ、ＳｉＮｘまた
はこれらの積層構造に形成するようにしてもよい。

【００５１】ゲート絶縁層２０７、半導体層２０８、コ
ンタクト層２０９を順次堆積したなら、希ΗＦ処理後、
スパッタ法によりＭｏ、Ａｌ等の金属層２１０を４００
ｎｍ堆積する。

【００５２】さらにレジストを形成し、パターニングし
て、そのレジストをマスクに金属層２１０、ｎ⁺ ａ−Ｓ
ｉコンタクト層２０９、ａ−Ｓｉ半導体層２０８、Ｓｉ
Ｎｘゲート絶縁層２０７ｂ、ＳｉＯｘゲート絶縁層２０
７ａを順次エッチングして島状のパターン及び信号線パ
ターンを形成し、レジストを剥離する（図３（ｂ）参
照）。

【００５３】形成した島状のパターン及び信号線パター
ンの上に絶縁層２１１を堆積する。この絶縁層２１１と
しては例えばＳＯＧ（スピンオングラス）を用いるよう
にしてもよい（図３（ｃ）参照）。

【００５４】さらにこの絶縁層２１１をケミカルメカニ
カルポリッシング法やスパッタエッチング等により基板
全体に渡り上部から平坦化する。このケミカルメカニカ
ルポリッシング工程には、例えばＫＯＨに研磨材として
コロイド状のＳｉを用い、ウレタンで研磨するようにし
てもよい（図３（ｄ）参照）。

【００５５】このエッチングにより薄膜トランジスタ部
においては遮光性高抵抗膜２０３、ゲート電極２０４に
よる段差により信号線金属層及びｎ⁺ ａ−Ｓｉコンタク
ト層２０９が突出しているので信号線金属層、ｎ⁺ ａ−
Ｓｉコンタクト層２０９、そしてａ−Ｓｉ半導体層２０
８が順次エッチングされる。この平坦化工程により信号
線金属層、ｎ⁺ ａ−Ｓｉコンタクト層２０９をａ−Ｓｉ
半導体層２０８が露出するまで除去する。これらの工程
によって、半導体層２０８、コンタクト層２０９、ソー
ス・ドレイン電極２１０はそれぞれ自己整合的に形成さ
れる。

【００５６】次に、スパッタ法等によりΙＴＯ層からな
る画素電極２１２を１００ｎｍ堆積し、その上にレジス
トを堆積、パターニングして、そのレジストをマスクに
ΙＴＯ層２１２をパターニングし画素電極及び信号線パ
ターンを形成し、さらにパターニングされたΙＴＯ層２
１２及びｎ⁺ ａ−Ｓｉコンタクト層２０９及びａ−Ｓｉ
半導体層２０８及び金属層２１０をマスクに絶縁層２１
１、をエッチングして画素電極をパターニングすると同
時にゲート電極取り出し部あるいは補助容量電極取り出
し部を露出させる（図３（ｅ）参照）。

【００５７】特にＩＴＯ層は信号線金属層と２層構造を
形成することが重要となる。この信号線を２層構造にし
ないと、このアレイではゲート線は金属層２１０及び絶
縁層２１１の合計の段差が存在するため、信号線金属層
はゲート線と信号線のクロス部２１３ではつながってお
らず、２層目のＩＴＯ層２１２によりつながれることに
なる。なお、ＩＴＯ層を成膜する前に絶縁層２１１を剥
離するようにしてもよい。この場合ＩＴＯ層２１２のパ
ターニングと同時にゲート電極取り出し部２１４あるい
は補助容量電極取り出し部が露出される。

【００５８】この後、ポリイミド膜を堆積し、配向処理
を施して、アレイ基板が完成する。なお、この構造では
３回あるいは４回のフォトリソグラフィ工程でアレイ基
板の形成が可能である。

【００５９】さらにこれと対向基板を組み合わせ、液晶
を注入、封止して液晶表示装置が完成する。

【００６０】図５は本発明の薄膜トランジスタの製造方
法を概略的に示した断面図であり、図６は図５の分図で
ある。また図７は本実施例で製造した薄膜トランジスタ
を概略的に示す平面図である。

【００６１】まず、例えばガラス基板などの透明絶縁性
基板３０１上にスパッタ法やＣＶＤ法等でＳｉＯｘ基板
保護層３０２を堆積する。

【００６２】次にこの基板保護層３０２上に遮光性高抵
抗膜３０３を形成する（図５（ａ）参照）。遮光性高抵
抗膜３０３はＳｉＧｅを例えばプラズマＣＶＤ法で堆積
し、レジストを形成して、例えばＣＦ₄ ガスによりプラ
ズマエッチング法で所定形状にパターニングして形成す
るようにしてもよい。また、ＣＦ₄ ガスにＯ₂ ガスを加
えて導入すれば、端面にテーパーを付けるのが容易にな
る。さらに、フッ酸、過酸化水素、酢酸によりケミカル
リーチング法で加工するようにしてもよい。

【００６３】パターニングした遮光性高抵抗膜３０３上
にゲート電極３０４を形成し、同時に補助容量部、信号
線・ゲート線クロス部、ゲート線取り出し部に電極を形
成する（図５（ｂ）参照）。

【００６４】電極は例えばＭｏ−Ｔａ合金のような低抵
抗で高融点の金属層を堆積し、その上にレジストを堆積
しパターニングして、そのレジストをマスクにしてエッ
チングするようにしてもよい。

【００６５】このようにして、遮光性高抵抗膜３０３、
ゲート電極３０４、補助容量電極３０５、ゲート取り出
し電極３０６を形成し、レジストを剥離する。

【００６６】以上の工程により薄膜トランジスタ部では
段差が生じ後述するようにその段差を有効に利用でき、
それ以外の領域ではゲート線の段差が小さくなるため信
号線とのクロス部での信号線の断線を防ぐ事ができる。
遮光性高抵抗膜３０４をゲート電極支持層として用いた
ことにより、ゲート電極と以後形成するソース・ドレイ
ン電極とのリーク電流を減らすことができ、さらにソー
ス・ドレイン電極とゲート電極の間の寄生容量も小さく
することができる。

【００６７】次に、例えばＣＶＤ法等でＳｉＮｘゲート
絶縁層３０７を１００ｎｍから２００ｎｍ程度堆積し、
さらにスパッタ法等により例えばＭｏなどの金属層３０
８を５０ｎｍ堆積し、さらにＣＶＤ法等によりｎ⁺ ａ−
Ｓｉコンタクト層３０９を５０ｎｍし、希ΗＦ処理をし
た後、レジストを堆積しパターニングして、そのレジス
トをマスクにｎ⁺ ａ−Ｓｉコンタクト層３０９及び金属
層３０８をパターニングする。そしてレジストを剥離す
る。

【００６８】次にＩＴＯ層３１０をスパッタ法等により
１００ｎｍ堆積し、さらにレジストを堆積しパターニン
グして、そのレジストをマスクにＩＴＯ層３１０をパタ
ーニングして画素電極及び補助容量上部電極を形成す
る。

【００６９】次にレジストを堆積し、パターニングして
ゲート電極取り出し部３１１上部をエッチング除去し、
ゲート取り出し電極３０６を露出する。そしてレジスト
を剥離する（図５（ｃ）参照）。

【００７０】次にＳＯＧ等の絶縁層３１２基板全体にわ
たり堆積する（図５（ｄ）参照）。そしてその上からケ
ミカルメカニカルポリッシング法やスパッタエッチング
等により基板全体を平坦にエッチングしていく。このと
き薄膜トランジスタ部ではゲート電極３０４の下部に遮
光性高抵抗膜３０３を形成しているため、ゲート電極３
０４の上部のみ絶縁層３０７、金属層３０８、ｎ⁺ ａ−
Ｓｉ層３０９は凸型に突出しており、これらの部分は選
択的にエッチングされる。ｎ+ ａ−Ｓｉは一般に硬度が
大きくポリッシングされにくいが、ｎ⁺ ａ−Ｓｉ層３０
９の下には硬度の小さい金属層３０８があるためポリッ
シングが容易になっている。そこで絶縁層３１２、ｎ⁺
ａ−Ｓｉ層３０９、金属層３０８を、ＳｉＮｘ絶縁層３
０７が露出するまで除去する（図６（ｅ）参照）。この
工程後ＳＯＧ絶縁層３１２を剥離する。

【００７１】次に、スパッタ法等によりＭｏ、Ａｌ等の
金属層を４００ｎｍ堆積し、さらにレジストを堆積し、
パターニングしてそのレジストをマスクとして堆積した
金属層をパターニングして、レジストを剥離し、信号線
３１３を形成する。

【００７２】次に希ΗＦ処理をした後、ＣＶＤ法等によ
りａ−Ｓｉ半導体層３１４を３００ｎｍ、ＳｉΝｘ絶縁
層３１５を５０ｎｍ堆積し、さらに遮光層となるＣｒ等
の金属層３１６を堆積する（図６（ｆ）参照）。

【００７３】ついでこれらの堆積膜をレジストを堆積し
てパターニングし、そのレジストをマスクに金属層３１
６をパターニングし遮光層を形成し、さらにａ−Ｓｉ半
導体層３１４をパターニングしてａ−Ｓｉの島状パター
ンを形成する（図６（ｇ）参照）。

【００７４】次にＣＶＤ法等でＳｉＮｘ等の絶縁層３１
７を２００ｎｍ堆積する。そしてレジストを堆積し、パ
ターニングして、そのレジストをマスクに絶縁層３１７
をパターニングする。これによりゲート電極取り出し部
及び信号線電極取り出し部が露出する。そしてレジスト
を剥離する（図６（ｅ）参照）。

【００７５】この後、ポリイミド膜を堆積し、配向処理
を施して、アレイ基板３１９が完成する。

【００７６】さらにこのアレイ基板３１９と対向電極が
形成された対向基板３２０を組み合わせ、液晶３２１を
注入、封止して液晶表示装置が完成する。

【００７７】図８はこのようにして製造した液晶表示装
置の１例である。

【００７８】図９は本発明の薄膜トランジスタの製造方
法を概略的に示した断面図であり、図１０は図９の分図
である。また図１１は本実施例で製造した本発明の薄膜
トランジスタを概略的に示す平面図である。

【００７９】まず、例えばガラス基板などの透明絶縁性
基板４０１上にスパッタ法やＣＶＤ法等でＳｉＯｘ基板
保護層４０２を堆積する。

【００８０】次にこの基板保護層４０２上に遮光性高抵
抗膜４０３を形成する（図９（ａ）参照）。遮光性高抵
抗膜４０３はＳｉＧｅを例えばプラズマＣＶＤ法で堆積
し、レジストを形成して、例えばＣＦ₄ ガスによりプラ
ズマエッチング法で所定形状にパターニングするように
してもよい。また、ＣＦ₄ ガスにＯ₂ ガスを加えて導入
すれば、端面にテーパーを付けるのが容易になる。さら
に、フッ酸、過酸化水素、酢酸によりケミカルリーチン
グ法で加工するようにしてもよい。

【００８１】パターニングした遮光性高抵抗膜４０３上
にゲート電極４０４を形成し、同時に補助容量部、信号
線・ゲート線クロス部、ゲート線取り出し部に電極を形
成する（図９（ｂ）参照）。

【００８２】電極は例えばＭｏ−Ｔａ合金のような低抵
抗で高融点の金属層を堆積し、その上にレジストを堆積
しパターニングして、そのレジストをマスクにしてエッ
チングするようにしてもよい。

【００８３】このようにして、遮光性高抵抗膜４０３、
ゲート電極４０４、補助容量電極４０５、ゲート取り出
し電極４０６を形成し、レジストを剥離する。

【００８４】以上の工程により薄膜トランジスタ部では
段差が生じ後述するようにその段差を有効に利用でき、
それ以外の領域ではゲート線の段差が小さくなるため信
号線とのクロス部での信号線の断線を防ぐ事ができる。
遮光性高抵抗膜４０４をゲート電極支持層として用いた
ことにより、ゲート電極と以後形成するソース・ドレイ
ン電極とのリーク電流を減らすことができ、さらにソー
ス・ドレイン電極とゲート電極の間の寄生容量も小さく
することができる。

【００８５】次に例えばＣＶＤ法等により真空を破るこ
となく連続的に３００ｎｍのゲート絶縁層４０５、３０
０ｎｍのａ−Ｓｉ半導体層４０７、５０ｎｍのｎ⁺ ａ−
Ｓｉコンタクト層４０８を形成する。さらに希ΗＦ処理
後、例えばスパッタ法により５０ｎｍのΜｏ層４０９を
形成してアニーリングを施しシリサイドを形成する。ゲ
ート絶縁膜はＳｉＯｘ層、ＳｉＮｘ層を形成してもよい
し、またこれらの積層構造を形成するようにしてもよ
い。

【００８６】さらにレジストを堆積し、パターニングし
て、そのレジストをマスクにＭｏ層４０９、ｎ⁺ ａ−Ｓ
ｉ層４０８、ａ−Ｓｉ層４０７、ＳｉＮｘゲート絶縁層
４０６を順次エッチングして島状のパターンを形成し、
レジストを剥離する（図９（ｃ）参照）。

【００８７】次にスパッタ法等によりΙΤＯ層４１０を
１００ｎｍ堆積し、その上にレジストを堆積、パターニ
ングして、そのレジストをマスクにＩＴＯ層４１０をパ
ターニングし、レジストを剥離して、画素及び補助容量
の上部電極を形成する。

【００８８】次にレジストを堆積し、マスク露光でパタ
ーニングして、そのレジストをマスクにゲート電極取り
出し部上部のＳｉＯｘ層４０５をエッチングして、レジ
ストを剥離して、ゲート電極取り出し部４１１を露出す
る（図９（ｄ）参照）。

【００８９】次に、まず、Ｍｏ層４０９を剥離した後、
スパッタ法等により例えばＭｏ、Ａｌ等の金属層４１２
を４００ｎｍ堆積する。そしてその上にレジストを堆
積、パターニングして、そのレジストをマスクに金属層
４１２をパターニングし、レジストを剥離して、信号線
電極及びゲート電極取り出し用電極を形成する。

【００９０】さらにこの上に絶縁層４１３を堆積する。
この絶縁層４１３としてはＳＯＧ層をもちいるようにし
てもよい（図９（ｆ）参照）。

【００９１】さらにこの絶縁層４１３をケミカルメカニ
カルポリッシング法やスパッタエッチング等により基板
全体に渡り上部からエッチングする。このエッチングに
より薄膜トランジスタ部においては遮光性高抵抗膜４０
３とゲート電極４０４による段差により信号線金属層４
１２及びｎ⁺ ａ−Ｓｉ層４０８が突出しているので信号
線金属層４１２、ｎ⁺ ａ−Ｓｉ層４０８、そしてａ−Ｓ
ｉ層４０７が順次エッチングされる。そこでこのエッチ
ングにより信号線金属層４１２、ｎ⁺ ａ−Ｓｉ層をａ−
Ｓｉ層４０７が露出するまで除去する。この際遮光性高
抵抗膜４０３とゲート電極４０４による段差によりエッ
チングのマージンが大きくなり、生産性が向上する（図
９（ｇ）参照）。

【００９２】次に絶縁層４１４を堆積し、さらにレジス
トを堆積してパターニングし、そのレジストをマスクに
絶縁層４１４及び絶縁層４１３をエッチングし、レジス
トを剥離して、信号線取りだし部４１５を露出する。さ
らにこの絶縁層４１４としてポリイミドを用いた場合、
この絶縁層にラビングを施すことにより配向膜を形成す
るようにしてもよい。絶縁層４１４がポリイミドではな
い場合は、この絶縁層１４の上にポリイミドを堆積しラ
ビングを施して配向膜を形成するようにしてもよい。
（図９（ｈ）参照）なお、この絶縁層４１４は平坦化さ
れた絶縁層４１３の上にあるため基板全体において平坦
化されている。そのため配向膜は画面全体で平坦なので
液晶を配向する際にディスクリネーションの発生を防ぐ
ことができる。

【００９３】この基板にカラーフィルタ層及びＩＴＯ層
からなる対向基板を組み合わせ、その間に液晶を注入、
封止すれば液晶表示装置が完成する。

【００９４】

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタは遮光性高抵抗膜とゲート電極の積層構造を備
えることにより、リーク電流を増加させることなくソー
ス・ゲート間の寄生容量を小さくすることができる。

【００９５】また、本発明の薄膜トランジスタは、遮光
性高抵抗膜とゲート電極の積層構造を備えることによ
り、半導体層、チャネル領域、ソース・ドレイン電極を
自己整合的形成する際のマージンを大きくとることがで
き、生産性を向上することができる。

【００９６】本発明の薄膜トランジスタの製造方法によ
れば、基板全体にわたり均一な特性を有する薄膜トラン
ジスタを形成することができ、薄膜トランジスタの特
性、生産性ともに向上することができる。

【００９７】さらに本発明の液晶表示装置は、アレイ基
板全体が均一に形成されており、大面積においても特性
の優れた表示品質を得ることができる。また、フリッカ
や焼き付きも低減することができ、同時に生産性を向上
することができる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタを概略的に示した断
面図。

【図２】本発明の薄膜トランジスタを概略的に示した断
面図。

【図３】本発明の薄膜トランジスタの製造方法を概略的
に示した断面図。

【図４】本発明の薄膜トランジスタを概略的に示した平
面図。

【図５】本発明の薄膜トランジスタの製造方法を概略的
に示した断面図。

【図６】図５の分図。

【図７】本発明の薄膜トランジスタを概略的に示した平
面図。

【図８】本発明の液晶表示装置の１例を概略的に示した
断面図。

【図９】本発明の薄膜トランジスタの製造方法を概略的
に示した断面図。

【図１０】図９の分図。

【図１１】本発明の薄膜トランジスタを概略的に示した
平面図。

【図１２】従来の薄膜トランジスタの１例を概略的に示
した断面図。

【符号の説明】

１０１……透明絶縁性基板、１０２……基板保護層 １０３……遮光性高抵抗膜、１０４……ゲート電極、１
０５……ゲート絶縁層 １０６……半導体層、１０７……コンタクト層、１０８
……ソース電極 １０９……ドレイン電極、１２０……補助容量部、１２
１……画素電極 ２０１……透明絶縁性基板、２０２……基板保護層、２
０３……遮光性高抵抗膜 ２０４……ゲート電極、２０５……補助容量電極 ２０６……ゲート取り出し電極、２０７……ゲート絶縁
層、２０８……半導体層 ２０９……コンタクト層、２１０……ソース・ドレイン
電極、２１１……絶縁層 ２１２……画素電極 ３０１……透明絶縁性基板、３０２……基板保護層、３
０３……遮光性高抵抗膜 ３０４……ゲート電極、３０５……補助容量電極 ３０６……ゲート取り出し電極、３０７……ゲート絶縁
層、３０８……金属層 ３０９……コンタクト層、３１０……ＩＴＯ層 ３１１……ゲート電極取り出し部、３１２……絶縁層
（ＳＯＧ） ３１３……信号線、３１４……半導体層、３１５……絶
縁層、３１６……金属層 ３１７……絶縁層、３２０……対向基板、３２１……液
晶 ４０１……透明絶縁性基板、４０２……基板保護層、４
０３……遮光性高抵抗膜 ４０４……ゲート電極、４０５……補助容量電極 ４０６……ゲート取り出し電極、４０７……半導体層、
４０８……コンタクト層 ４０９……Ｍｏ層、４１０……ＩＴＯ層、４１１……ゲ
ート電極取り出し部 ４１２……金属層、４１３……絶縁層（ＳＯＧ）、４１
４……絶縁層 ４１５……信号線取り出し部 １１０１……基板保護層、１１０２……ゲート電極、１
１０３……ゲート絶縁層 １１０４……半導体層、１１０５……コンタクト層 １１０６……ソース・ドレイン電極

Claims (5)

【特許請求の範囲】
1. 【請求項１】 透明絶縁性基板上に形成された遮光性高
   抵抗層と、 前記遮光性高抵抗膜上に形成されたゲート電極と、 前記ゲート電極の上側から形成されたゲート絶縁層と、 前記ゲート絶縁層上に形成された半導体層と、 前記半導体層上の所定領域に形成された複数のコンタク
   ト層と、 前記コンタクト層上に形成されたソース電極およびドレ
   イン電極とを具備したことを特徴とする薄膜トランジス
   タ。
2. 【請求項２】 前記遮光性高抵抗層はＳｉＧｅであるこ
   とを特徴とする請求項１記載の薄膜トランジスタ。
3. 【請求項３】 透明絶縁性基板上に遮光性高抵抗層を成
   膜しパターニングする工程と、 前記遮光性高抵抗層の上側に導体層を成膜しゲート電極
   にパターニングする工程と、 前記ゲート電極の上側にゲート絶縁層、半導体層を順次
   成膜しこれら各層をパターニングする工程と、 前記半導体層の上側からコンタクト層、導体層を順次形
   成する工程と、 前記半導体層より上側に形成されたコンタクト層及びソ
   ース・ドレイン電極を除去する工程とを具備したことを
   特徴とする薄膜トランジスタの製造方法。
4. 【請求項４】 前記半導体層より上側に形成されたコン
   タクト層及び導体層を除去する工程はケミカルメカニカ
   ルポリッシング法を用いたことを特徴とする請求項３記
   載の薄膜トランジスタの製造方法。
5. 【請求項５】 透明絶縁性基板上に所定の形状に形成さ
   れた遮光性高抵抗層と、 前記遮光性高抵抗膜上に形成されたゲート電極と、 前記ゲート電極の上側から形成されたゲート絶縁層と、 前記ゲート絶縁層上に形成された半導体層と、 前記半導体層上に形成された複数のコンタクト層と、 前記コンタクト層上に形成されたソース電極およびドレ
   イン電極と備えた薄膜トランジスタを具備したことを特
   徴とする液晶表示装置。