JPH0983079A - Semiconductor element - Google Patents
Semiconductor elementInfo
- Publication number
- JPH0983079A JPH0983079A JP23746895A JP23746895A JPH0983079A JP H0983079 A JPH0983079 A JP H0983079A JP 23746895 A JP23746895 A JP 23746895A JP 23746895 A JP23746895 A JP 23746895A JP H0983079 A JPH0983079 A JP H0983079A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- substrate
- semiconductor
- znse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】動作電圧の低い半導体素子を提供する。
【解決手段】n型GaAs半導体基板(11)、及びこ
の半導体基板(11)上に形成されたバッファ層(1
2)を有する。バッファ層(12)は1×108 cm-2
以上の欠陥密度を有する。
(57) Abstract: A semiconductor device having a low operating voltage is provided. An n-type GaAs semiconductor substrate (11) and a buffer layer (1) formed on the semiconductor substrate (11).
2). The buffer layer (12) is 1 × 10 8 cm -2
It has the above defect density.
Description
【0001】[0001]
【発明の属する分野】本発明は、半導体素子に係り、よ
り具体的には、低い動作電圧で動作し得る半導体発光素
子、半導体レーザ素子等の半導体素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device such as a semiconductor light emitting device and a semiconductor laser device which can operate at a low operating voltage.
【0002】[0002]
【従来の技術】近年、光ディスクの記録密度の向上やレ
ーザプリンタの解像度の向上を図るため、短波長で発光
し得る半導体レーザに対する要求が高まってきており、
その実現のための活発な研究が行われている。2. Description of the Related Art In recent years, in order to improve the recording density of optical discs and the resolution of laser printers, there is an increasing demand for semiconductor lasers capable of emitting light with a short wavelength.
Active research is being conducted to realize this.
【0003】その一例として、エレクロトニクス・レタ
ーズ(Electronics Letters )、29巻、No.16、
1488〜1489に、n型GaAs基板上にn型Ga
Asバッファ層、n型ZnSeバッファ層、n型ZnS
Se層、n型ZnMgSeSクラッド層、n型ZnSS
e光ガイド層、ZnCdSe/ZnSSe多重量子井戸
活性層、p型ZnSSe光ガイド層、p型ZnMgSe
Sクラッド層、p型ZnSSe層、p型ZnSe層、p
型ZnSe/ZnTe超格子層、p型ZnTeコンタク
ト層を順次積層し、p型ZnTeコンタクト層にPd/
pt/Auからなるp電極を、GaAs基板にはInか
らなるn電極を形成した半導体レーザ装置が記載されて
いる。この半導体レーザ装置は、青緑色を発光し、室温
での連続発振が行えると報告されている。As an example thereof, Electronics Letters, Vol. 29, No. 16,
1488-1489, n-type Ga on an n-type GaAs substrate
As buffer layer, n-type ZnSe buffer layer, n-type ZnS
Se layer, n-type ZnMgSeS cladding layer, n-type ZnSS
e light guide layer, ZnCdSe / ZnSSe multiple quantum well active layer, p-type ZnSSe light guide layer, p-type ZnMgSe
S cladding layer, p-type ZnSSe layer, p-type ZnSe layer, p
-Type ZnSe / ZnTe superlattice layer and p-type ZnTe contact layer are sequentially stacked, and Pd / is formed on the p-type ZnTe contact layer.
A semiconductor laser device in which a p electrode made of pt / Au and an n electrode made of In are formed on a GaAs substrate is described. It is reported that this semiconductor laser device emits blue-green light and can perform continuous oscillation at room temperature.
【0004】しかしながら、上記半導体レーザ装置は、
実用的な半導体レーザに必要とされる室温より高い温度
における連続動作や高い信頼性が得られていない。これ
は、動作電圧として期待される発振波長に相当する電圧
(約2.5V)に比べ、はるかに高い電圧(10〜20
V)を印加する必要があり、そのため無効な熱が発生す
る結果、素子温度が雰囲気温度よりも大きく上昇するこ
とによる。However, the above semiconductor laser device is
Continuous operation and high reliability at a temperature higher than room temperature required for a practical semiconductor laser have not been obtained. This is much higher than the voltage (about 2.5 V) corresponding to the oscillation wavelength expected as the operating voltage (10 to 20 V).
V) has to be applied, and as a result, ineffective heat is generated, and as a result, the element temperature rises higher than the ambient temperature.
【0005】このような素子温度の上昇の原因として、
これまで、p型ワイドギャップII−VI族化合物半導体と
オーミックコンタクトし得る電極の形成が困難であるこ
と、電極との界面で過剰な電圧降下が発生すること等が
報告されており、それぞれの問題に対する対策が講じら
れている。The cause of such a rise in element temperature is
It has been reported so far that it is difficult to form an electrode capable of making ohmic contact with a p-type wide gap II-VI group compound semiconductor and that an excessive voltage drop occurs at the interface with the electrode. Measures have been taken against.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記問
題が解決されても、なお、動作電圧の十分な低減が達成
できないのである。したがって、本発明は、低い動作電
圧で駆動し得る半導体素子を提供することを課題とす
る。However, even if the above problem is solved, a sufficient reduction of the operating voltage cannot be achieved. Therefore, an object of the present invention is to provide a semiconductor device that can be driven at a low operating voltage.
【0007】[0007]
【課題を解決するための手段】本発明は、第1に、半導
体基板、及びこの半導体基板上に形成された半導体層を
有し、前記半導体層は少なくとも部分的に1×108 c
m-2以上の欠陥密度を有することを特徴とする半導体素
子を提供する。The present invention firstly includes a semiconductor substrate and a semiconductor layer formed on the semiconductor substrate, the semiconductor layer being at least partially 1 × 10 8 c.
Provided is a semiconductor device having a defect density of m -2 or more.
【0008】本発明は、第2に、半導体基板、及びこの
半導体基板上に形成された半導体層を有し、前記半導体
層は少なくとも部分的に1×104 cm-2以下の欠陥密
度を有することを特徴とする半導体素子を提供する。Secondly, the present invention comprises a semiconductor substrate and a semiconductor layer formed on the semiconductor substrate, wherein the semiconductor layer has a defect density of at least 1 × 10 4 cm -2 or less. A semiconductor device characterized by the above.
【0009】本発明は、第3に、半導体基板、及びこの
半導体基板上に形成された半導体層を有し、前記半導体
層は1×108 cm-2以上の欠陥密度を有する部分と1
×104 cm-2以下の欠陥密度を有する部分とを包含す
ることを特徴とする半導体素子。Thirdly, the present invention comprises a semiconductor substrate and a semiconductor layer formed on the semiconductor substrate, wherein the semiconductor layer has a portion having a defect density of 1 × 10 8 cm -2 or more.
A semiconductor element including a portion having a defect density of × 10 4 cm -2 or less.
【0010】本発明は、第4に、半導体基板、及びこの
半導体基板上に形成された半導体層を有し、前記半導体
層を構成する母元素間の共有結合の結合半径が前記基板
を構成する母元素間の共有結合の結合半径よりも大きい
場合には、前記結合半径よりも小さな原子半径を有する
不純物を、又は前記半導体層を構成する母元素間の共有
結合の結合半径が前記基板を構成する母元素間の共有結
合の結合半径よりも小さい場合には、前記結合半径より
も大きな原子半径を有する不純物を前記半導体層にドー
プしたことを特徴とする半導体素子を提供するものであ
る。Fourthly, the present invention has a semiconductor substrate and a semiconductor layer formed on the semiconductor substrate, and a bond radius of a covalent bond between mother elements constituting the semiconductor layer constitutes the substrate. When the bond radius is larger than the bond radius of the covalent bond between the mother elements, the impurity having an atomic radius smaller than the bond radius or the bond radius of the covalent bond between the mother elements forming the semiconductor layer constitutes the substrate. When the semiconductor element has a bond radius smaller than the bond radius of the covalent bond between the mother elements, the semiconductor layer is doped with an impurity having an atomic radius larger than the bond radius.
【0011】本発明者らは、半導体基板上にII−VI族化
合物その他のヘテロ界面を構成する半導体層を形成する
場合、半導体層の構成材料、結晶構造等に応じて、半導
体層に少なくとも部分的に1×108 cm-2以上の欠陥
密度の領域又は少なくとも部分的に1×104 cm-2以
下の欠陥密度の領域を導入することにより、その部分の
抵抗値を低下させることができ、素子の動作電圧を大幅
に低減できることを見い出した。When forming a semiconductor layer forming a II-VI group compound or other hetero interface on a semiconductor substrate, the present inventors at least partially form the semiconductor layer depending on the constituent material of the semiconductor layer, the crystal structure, and the like. By introducing a region having a defect density of 1 × 10 8 cm −2 or more or at least a region having a defect density of 1 × 10 4 cm −2 or less, the resistance value of the portion can be reduced. , And found that the operating voltage of the device can be significantly reduced.
【0012】すなわち、たとえばZnSe系化合物半導
体層をGaAs等のIII −V族化合物半導体基板上に成
長させる場合、通常、基板と成長半導体層との界面(ヘ
テロ界面)で104 cm-2台後半から108 cm-2台前
半の密度の結晶欠陥が発生する。この結晶欠陥の発生
は、格子不整合、基板の表面状態、半導体層結晶の成長
モード等に起因する。ヘテロ界面で発生した転位等の結
晶欠陥が活性層に伝播したり、動作電圧が高い場合に伝
播転位が増殖することにより活性層が劣化し、レーザの
寿命が短くなるといわれている。ヘテロ界面で発生する
結晶欠陥密度は、(1)成長基板とその上に堆積成長さ
せる材料の選択、(2)成長初期の基板やバッファ層の
表面状態の制御、(3)成長モードの制御により変化す
る。従来は、活性層への転位の伝播を極力抑制するため
に、結晶欠陥の密度自体を低減させる方法が用いられて
きた。例えば、GaAs基板とその上に成長させるZn
Se系材料からなる半導体層との界面に転位を発生させ
ないために、GaAs基板の表面を温度制御によりAs
面で形成することにより三次元成長を制御する方法、あ
るいはGaAs基板上にGaAsバッファ層を介してZ
nSe系材料を成長させる方法が採用されていた。この
ように基板と成長層との間に導入される転位等の結晶欠
陥密度を減少させることにより、活性層の劣化は抑制さ
れることとなった。しかしながら、これと相反して、結
晶欠陥密度が減少するにつれ、素子の動作電圧が高くな
ることが本発明者により明らかにされた。That is, for example, when a ZnSe-based compound semiconductor layer is grown on a III-V group compound semiconductor substrate such as GaAs, the interface (hetero interface) between the substrate and the grown semiconductor layer is usually in the order of 10 4 cm -2. To 10 8 cm -2 , crystal defects with a density in the first half of the 10 'cm 2 range occur. The occurrence of crystal defects is caused by lattice mismatch, the surface state of the substrate, the growth mode of semiconductor layer crystals, and the like. It is said that crystal defects such as dislocations generated at the hetero interface propagate to the active layer, or propagate dislocations multiply when the operating voltage is high to deteriorate the active layer and shorten the life of the laser. The crystal defect density generated at the hetero interface depends on (1) the selection of the growth substrate and the material to be deposited and grown on it, (2) the control of the surface state of the substrate and the buffer layer at the initial stage of growth, and (3) the control of the growth mode. Change. Conventionally, a method of reducing the density of crystal defects itself has been used in order to suppress the propagation of dislocations to the active layer as much as possible. For example, a GaAs substrate and Zn grown on it
In order to prevent the generation of dislocations at the interface with the semiconductor layer made of Se-based material, the surface of the GaAs substrate is As controlled by temperature control.
Method to control the three-dimensional growth by forming the GaAs surface,
A method of growing an nSe-based material has been adopted. By reducing the density of crystal defects such as dislocations introduced between the substrate and the growth layer in this way, deterioration of the active layer is suppressed. However, contrary to this, the present inventor has clarified that the operating voltage of the device increases as the crystal defect density decreases.
【0013】本発明者らがさらに鋭意研究した結果、本
発明の第1の側面において、例えばGaAs等のIII −
V族化合物半導体基板上にZnSe系II−VI族化合物半
導体層を形成する場合、該半導体層の少なくとも一部に
108 cm-2以上の結晶欠陥密度を有する領域を導入す
ることにより、素子の動作電圧を大幅に低減させること
ができることが判明し本発明を完成するに至った。この
ような高密度欠陥領域を導入する方法としては、(1)
基板表面にGa面を形成し、成長初期段階で三次元成長
を促進させる方法、(2)結晶欠陥が多く存在する基板
を使用する方法、(3)基板と成長層との間に、格子不
整合を大きくするようなII−VI族又はIII −V族化合物
からなるバッファ層を介在させる方法、(4)基板直上
のバッファ層の厚さを臨界膜厚以上にする方法等が考え
られるが、これらの方法では、せいぜい108 cm-2台
前半の欠陥密度が導入されるに過ぎない。高密度結晶欠
陥領域を形成するに最も好都合な方法は、基板表面にG
a面を形成するとともに、高密度結晶欠陥領域を形成し
ようとする領域に電子線を照射した後、半導体層を成長
させる方法である。電子照射部位上には所望の高密度欠
陥領域が形成される。As a result of further diligent research conducted by the present inventors, in the first aspect of the present invention, for example, III--
When a ZnSe-based II-VI group compound semiconductor layer is formed on a Group V compound semiconductor substrate, a region having a crystal defect density of 10 8 cm −2 or more is introduced into at least a part of the semiconductor layer to form a device. It was found that the operating voltage can be significantly reduced, and the present invention has been completed. As a method of introducing such a high density defect region, (1)
A method of forming a Ga surface on the substrate surface to promote three-dimensional growth in the initial stage of growth, (2) a method of using a substrate having many crystal defects, (3) a lattice mismatch between the substrate and the growth layer. A method of interposing a buffer layer made of a II-VI group or a III-V group compound for increasing matching, (4) a method of increasing the thickness of the buffer layer directly above the substrate to a critical film thickness or more are conceivable. These methods only introduce defect densities in the low 10 8 cm −2 range. The most convenient method for forming a high density crystal defect region is to form a G on the substrate surface.
This is a method of growing a semiconductor layer after forming an a-plane and irradiating an area where a high-density crystal defect area is to be formed with an electron beam. A desired high density defect region is formed on the electron irradiation site.
【0014】本発明の第1の側面に従い108 cm-2以
上の結晶欠陥密度を有する領域を導入することにより、
素子の動作電圧を低減させることができる半導体として
はZnSe、ZnMgSSe、ZnTe、CdZnS
e、ZnMgCdSe等のII−VI族化合物半導体があ
る。According to the first aspect of the present invention, by introducing a region having a crystal defect density of 10 8 cm -2 or more,
ZnSe, ZnMgSSe, ZnTe, CdZnS are semiconductors that can reduce the operating voltage of the device.
There are II-VI group compound semiconductors such as e and ZnMgCdSe.
【0015】ところで、半導体基板上に成長させる半導
体材料の種類によっては、結晶欠陥密度を1×104 c
m-2以下とすることによって素子の動作電圧が低減でき
ることがわかった。そのような半導体材料では、結晶欠
陥密度を1×108 cm-2以上とすると素子の動作電圧
は高くなる。すなわち、本発明は、第2の側面におい
て、基板に成長させる半導体層に少なくとも部分的に1
×104 cm-2以下の結晶欠陥密度を有する領域を形成
するものである。By the way, depending on the kind of semiconductor material grown on the semiconductor substrate, the crystal defect density is 1 × 10 4 c.
It has been found that the operating voltage of the device can be reduced by setting m −2 or less. In such a semiconductor material, when the crystal defect density is 1 × 10 8 cm −2 or more, the operating voltage of the device becomes high. That is, the present invention provides, in a second aspect, a semiconductor layer grown on a substrate at least partially
A region having a crystal defect density of × 10 4 cm -2 or less is formed.
【0016】高密度結晶欠陥領域と低密度結晶欠陥領域
とのいずれにおいて動作電圧が高くなる(界面において
電流が流れにくい)か、動作電圧が低くなる(界面にお
いて電流が流れやすい)かは、半導体の種類、結晶構
造、基板との組み合わせにより異なることが見い出され
た。例えば、高密度結晶欠陥領域が界面において電流が
流れやすく、低密度結晶欠陥領域が界面において電流が
流れにくくなる組み合わせとしては、ZnSe/GaA
s基板、ZnSe/GaAlAsバッファ層/GaAs
基板、ZnSe/InGaAsバッファ層/GaAs基
板、ZnSe/ZnSe基板、GaN/SiC基板等で
ある。他方、高密度結晶欠陥領域が界面において電流が
流れにくく、低密度結晶欠陥領域が界面において電流が
流れやすくなる組み合わせとしては、ZnSe/Si基
板、ZnSe/InP基板、ZeSe/InGaAlP
バッファ層/GaAs基板、GaN/GaAs基板、G
aN/Si基板等である。Whether the high-density crystal defect region or the low-density crystal defect region has a high operating voltage (current hardly flows at the interface) or a low operating voltage (current easily flows at the interface) is a semiconductor. It was found that it depends on the type, crystal structure, and combination with the substrate. For example, as a combination in which a current easily flows in the interface in the high-density crystal defect region and a current hardly flows in the low-density crystal defect region in the interface, ZnSe / GaA
s substrate, ZnSe / GaAlAs buffer layer / GaAs
Substrate, ZnSe / InGaAs buffer layer / GaAs substrate, ZnSe / ZnSe substrate, GaN / SiC substrate and the like. On the other hand, as a combination in which a current does not easily flow in the interface in the high-density crystal defect region and a current easily flows in the interface in the low-density crystal defect region, a ZnSe / Si substrate, a ZnSe / InP substrate, and a ZeSe / InGaAlP substrate are available.
Buffer layer / GaAs substrate, GaN / GaAs substrate, G
An aN / Si substrate or the like.
【0017】このように、半導体の種類、結晶構造、基
板との組み合わせにより高密度結晶欠陥領域と低密度結
晶欠陥領域のいずれが低抵抗化されるかが決定され、こ
れは簡単な実験により求めることができる。例えば、以
後詳述する第1の実施の形態に係る半導体構造におい
て、n型ZnSeバッファ層12に導入する欠陥密度を
種々変化させた場合のレーザの動作電圧を図3に示す。
この場合、図3からも明らかなように、欠陥密度が1×
108 cm-2以上となると動作電圧が急激に低下する。As described above, the combination of the semiconductor type, the crystal structure, and the substrate determines which of the high-density crystal defect region and the low-density crystal defect region has the lower resistance, which is obtained by a simple experiment. be able to. For example, FIG. 3 shows the operating voltage of the laser when the density of defects introduced into the n-type ZnSe buffer layer 12 is variously changed in the semiconductor structure according to the first embodiment described in detail below.
In this case, as apparent from FIG. 3, the defect density is 1 ×.
If it exceeds 10 8 cm -2 , the operating voltage drops sharply.
【0018】これとは逆に、例えば、n型GaAs基板
上にInGaAlPバッファ層を介してn型ZnSe層
(厚さ10nm)、CdZnSe量子井戸活性層、p型
ZnSSe(厚さ2μm)、p型ZnSe層(厚さ10
0nm)及びp型ZnSe/ZnTe超格子コンタクト
層を順に積層した半導体試料を400μm角に劈開し、
所定の電極を形成して電流を流した場合におけるn型Z
nSe層の欠陥密度と1KA/cm2 の電流値における
電圧との関係を図4に示す。この場合、図4からわかる
ように、n型ZnSe層における欠陥密度が104 cm
-2以下の場合は電圧が3V以下と低い値を示すのに対
し、欠陥密度が104 cm-2を超えると電圧は急激に上
昇する。それ以降欠陥密度の上昇ともともに電圧は徐々
に増加するが、欠陥密度が以上になると電圧はさらに急
激に上昇し30V以上に達する。このように、本発明者
らは、ZnSe系半導体薄膜の成長に同じGaAs基板
を用いる場合でも、バッファ層としてAs系半導体材料
を用いるか、P系半導体材料を用いるかにより、界面に
おける結晶欠陥密度と電流の流れやすさとの関係が逆に
なることを見い出した。On the contrary, for example, an n-type ZnSe layer (thickness 10 nm), a CdZnSe quantum well active layer, a p-type ZnSSe (thickness 2 μm), a p-type on an n-type GaAs substrate via an InGaAlP buffer layer. ZnSe layer (thickness 10
0 nm) and a p-type ZnSe / ZnTe superlattice contact layer are sequentially stacked, and a semiconductor sample is cleaved into a 400 μm square,
N-type Z when a predetermined electrode is formed and a current is applied
FIG. 4 shows the relationship between the defect density of the nSe layer and the voltage at a current value of 1 KA / cm 2 . In this case, as can be seen from FIG. 4, the defect density in the n-type ZnSe layer is 10 4 cm.
In the case of −2 or less, the voltage shows a low value of 3 V or less, whereas in the case of the defect density exceeding 10 4 cm −2 , the voltage sharply rises. After that, the voltage gradually increases with the increase of the defect density, but when the defect density becomes higher than that, the voltage further rapidly increases to reach 30V or higher. As described above, even when the same GaAs substrate is used for growing a ZnSe-based semiconductor thin film, the inventors of the present invention depend on whether the As-based semiconductor material or the P-based semiconductor material is used as the buffer layer, depending on the crystal defect density at the interface. It was found that the relationship between and the ease of current flow is reversed.
【0019】さて、このような高密度結晶欠陥領域と低
密度結晶欠陥領域を同一の半導体層に形成することによ
り、該半導体層において印加電流の流れやすさに差が生
じるので、電流狭窄構造を提供することができることが
わかる。本発明は、第3の側面において、そのような半
導体構造を提供するものである。By forming such a high-density crystal defect region and a low-density crystal defect region in the same semiconductor layer, a difference occurs in the ease with which an applied current flows in the semiconductor layer, so that a current confinement structure is formed. It turns out that we can offer. The invention, in a third aspect, provides such a semiconductor structure.
【0020】ところで、上記のように半導体材料の種
類、結晶構造等に応じて同一半導体層内に高密度結晶欠
陥領域又は低密度欠陥領域を設けて素子の動作電圧を低
下させることができるが、形成する半導体層に高濃度ド
ーピングを行うことができれば、それによっても素子の
動作電圧を低下させることができる。By the way, although the high-density crystal defect region or the low-density defect region can be provided in the same semiconductor layer according to the kind of semiconductor material, the crystal structure, etc. as described above, the operating voltage of the device can be lowered. If the semiconductor layer to be formed can be heavily doped, the operating voltage of the device can also be reduced by this.
【0021】例えば、n型GaAs基板上に、n型Ga
Asバッファ層、n型ZnSe層、n型ZnSSe層、
アンドープZnSSe層、p型ZnSSe層及びp型Z
nSe層を順次積層してなる半導体構造につき、n型Z
nSe層及びn型ZnSSe層を従来技術に従い共にC
lでドープし、p型ZnSSe層及びp型ZnSe層を
従来技術に従い共に窒素でドープした場合に、各層の実
効ドナー濃度及びアクセプタ層を容量−電圧測定により
調べた。その結果、図7(a)に示すように、ClもN
もZeSe層中には設計通り(Clでは5×1018cm
-3、Nでは5×1018cm-3)の高濃度ドーピングが達
成されたが、ZnSSe層へは高濃度ドーピングが達成
されないことが判明した。For example, on an n-type GaAs substrate, n-type Ga
As buffer layer, n-type ZnSe layer, n-type ZnSSe layer,
Undoped ZnSSe layer, p-type ZnSSe layer and p-type Z
Regarding a semiconductor structure formed by sequentially stacking nSe layers, an n-type Z
Both the nSe layer and the n-type ZnSSe layer are C
When the p-type ZnSSe layer and the p-type ZnSe layer were both doped with nitrogen according to the prior art, the effective donor concentration of each layer and the acceptor layer were examined by capacitance-voltage measurement. As a result, as shown in FIG.
As designed in the ZeSe layer (5 × 10 18 cm for Cl)
It was found that high-concentration doping of 5 × 10 18 cm −3 ) was achieved with −3 and N, but high-concentration doping was not achieved with the ZnSSe layer.
【0022】これを解決するために本発明者らが鋭意検
討した結果、基板とその上に形成された半導体層とを構
成する各母元素間の共有結合の結合半径が相互に異なる
場合、すなわち、基板とその上に形成される半導体層と
の間に格子不整合が存在する場合に、高濃度ドーピング
を達成(すなわち低抵抗半導体層を形成)するために
は、該格子不整合をより小さくする方向のドーパントを
選択することが必要であることを見い出した。すなわ
ち、本発明は、第4の側面において、基板上に形成する
半導体層を構成する母元素間の共有結合の結合半径が基
板を構成する母元素間の共有結合の結合半径よりも大き
い場合には、前記結合半径よりも小さな原子半径を有す
る不純物を、半導体層を構成する母元素間の共有結合の
結合半径が基板を構成する母元素間の共有結合の結合半
径よりも小さい場合には、前記結合半径よりも大きな原
子半径を有する不純物を半導体層にドープするものであ
る。As a result of diligent studies by the present inventors in order to solve this, when the bond radii of covalent bonds between the mother elements constituting the substrate and the semiconductor layer formed thereon are different from each other, that is, In order to achieve high-concentration doping (that is, to form a low-resistance semiconductor layer), when the lattice mismatch exists between the substrate and the semiconductor layer formed on the substrate, the lattice mismatch is reduced. It has been found that it is necessary to select the dopant in the direction. That is, in the fourth aspect of the present invention, when the bond radius of the covalent bond between the mother elements forming the semiconductor layer formed on the substrate is larger than the bond radius of the covalent bond between the mother elements forming the substrate. Is an impurity having an atomic radius smaller than the bond radius, when the bond radius of the covalent bond between the mother elements forming the semiconductor layer is smaller than the bond radius of the covalent bond between the mother elements forming the substrate, The semiconductor layer is doped with an impurity having an atomic radius larger than the bond radius.
【0023】ちなみに、本発明の第4の側面に従って図
7(a)に示した構造と同一構造の素子を作製し、n型
ZnSSe層にはClの代わりに沃素(I)を、p型Z
nSSe層にはNの代わりにヒ素(As)をドープした
ところ、図7(b)に示すようにこれらZnSSe層に
も高濃度ドーピングが達成された。By the way, according to the fourth aspect of the present invention, an element having the same structure as that shown in FIG. 7A was manufactured, and iodine (I) was used instead of Cl in the n-type ZnSSe layer, and p-type Z.
When the nSSe layers were doped with arsenic (As) instead of N, the ZnSSe layers were also highly doped as shown in FIG. 7 (b).
【0024】以上の結果を各ドーパントについてGaA
s基板との格子不整合の度合と実効ドナー濃度
(ND )、実効アクセプタ濃度(NA )との関係で図8
に示す。図8(a)は、ドーパントとしてCl(従来
例)又はI(本発明)を使用した場合を、図(b)は、
ドーパントとしてN(従来例)又はAs(本発明)を使
用した場合をそれぞれ示す。The above results show that GaA is obtained for each dopant.
s substrate and the degree and the effective donor concentration of lattice mismatch (N D), FIG. 8 in relation to the effective acceptor concentration (N A)
Shown in FIG. 8A shows the case where Cl (conventional example) or I (the present invention) is used as the dopant, and FIG.
The case where N (conventional example) or As (present invention) is used as a dopant is shown.
【0025】[0025]
【発明の実施の形態】以下、本発明の実施の形態を詳し
く説明する。Embodiments of the present invention will be described below in detail.
【0026】図1は、第1の実施の形態に係る半導体素
子(半導体レーザ)の概略を示す断面図である。図1に
示されているように、n型GaAs基板11上には、全
体が約1×109 cm-2の結晶欠陥密度を有するClド
ープn型ZnSeバッファ層12が形成されている。こ
のバッファ層12は、基板11の全表面に電子線を照射
し、その上にClドープn型ZnSeを成長させること
により形成する。n型ZnSeバッファ層12上には、
Clドープn型ZnSSe層13及びClドープn型Z
nMgSSe層14が形成されている。さらに、n型Z
nMgSSe層14上には、厚さ5nmで+1%歪みの
n型ZnMgSSe層と厚さ5nmで−1%歪みのn型
ZnSSeとがそれぞれ10層ずつ積層されてなる多重
超格子構造(結晶欠陥伝播停止層)15が形成されてい
る。この結晶欠陥伝播停止層15の上には、Clドープ
n型ZnSSe光ガイド層16、ZnCdSe/ZnS
Se多重量子井戸活性層17、Nドープp型ZnSSe
光ガイド層18、Nドープp型ZnMgSeSクラッド
層19、Nドープp型ZnSSe層20、Nドープp型
ZnSe層21、p型ZnSe/ZnTe超格子層22
及びNドープp型ZnTeコンタクト層23が順次積層
されている。p型ZnSe層21、p型ZnSe/Zn
Te超格子層22及びp型ZnTeコンタクト層23か
らなる積層構造は、化学エッチングにより幅5μmのメ
サストライプ状に加工され、絶縁層24がこのメサ外部
のp型ZnSSe層20上に形成されている。コンタク
ト層23上及び絶縁層24上には、Pd/Pt/Auか
らなるp電極25が形成され、また基板11上には、I
nからなるn電極26が形成されている。FIG. 1 is a sectional view showing the outline of a semiconductor device (semiconductor laser) according to the first embodiment. As shown in FIG. 1, a Cl-doped n-type ZnSe buffer layer 12 having a crystal defect density of about 1 × 10 9 cm −2 is formed on the n-type GaAs substrate 11. The buffer layer 12 is formed by irradiating the entire surface of the substrate 11 with an electron beam and growing Cl-doped n-type ZnSe on it. On the n-type ZnSe buffer layer 12,
Cl-doped n-type ZnSSe layer 13 and Cl-doped n-type Z
The nMgSSe layer 14 is formed. Furthermore, n-type Z
On the nMgSSe layer 14, 10 layers each of an n-type ZnMgSSe layer having a thickness of 5 nm and a strain of + 1% and an n-type ZnSSe layer having a thickness of 5 nm and having a strain of -1% are stacked in layers of 10 layers each (multi-superlattice structure (crystal defect propagation)). A stop layer) 15 is formed. A Cl-doped n-type ZnSSe optical guide layer 16 and ZnCdSe / ZnS are formed on the crystal defect propagation stopping layer 15.
Se multiple quantum well active layer 17, N-doped p-type ZnSSe
Optical guide layer 18, N-doped p-type ZnMgSeS cladding layer 19, N-doped p-type ZnSSe layer 20, N-doped p-type ZnSe layer 21, p-type ZnSe / ZnTe superlattice layer 22.
And an N-doped p-type ZnTe contact layer 23 are sequentially stacked. p-type ZnSe layer 21, p-type ZnSe / Zn
The laminated structure including the Te superlattice layer 22 and the p-type ZnTe contact layer 23 is processed into a mesa stripe shape having a width of 5 μm by chemical etching, and the insulating layer 24 is formed on the p-type ZnSSe layer 20 outside the mesa. . A p electrode 25 made of Pd / Pt / Au is formed on the contact layer 23 and the insulating layer 24, and an I electrode is formed on the substrate 11.
An n electrode 26 made of n is formed.
【0027】この構造の半導体レーザを共振器500μ
mに劈開し、p電極側を融着面として銅製のヒートシン
クにIn半田を用いてマウントし、その特性を評価し
た。A semiconductor laser having this structure is used as a resonator 500 μm.
It was cleaved to m and mounted on a copper heat sink with In solder using the p electrode side as a fusion surface, and its characteristics were evaluated.
【0028】その結果、発振波長は525nmであり、
連続動作での発振しきい値電流は、30mAであり、こ
のときの動作電圧は2.75Vであった。また、連続動
作の最高発振温度は80℃であり、動作温度50℃、動
作光出力5mWにおいて1000時間以上の動作が確認
され、素子寿命が従来の素子に比べて1000倍以上延
びたことがわかった。As a result, the oscillation wavelength is 525 nm,
The oscillation threshold current in continuous operation was 30 mA, and the operating voltage at this time was 2.75V. Further, the maximum oscillation temperature of continuous operation was 80 ° C., and operation was confirmed for 1000 hours or longer at an operating temperature of 50 ° C. and an operating light output of 5 mW, and it was found that the device life was extended 1000 times or more as compared with the conventional device. It was
【0029】なお、上記構造の半導体レーザにおいて、
n型ZnSeバッファ層12に導入する欠陥密度を種々
変化させた場合のレーザの動作電圧は、すでに述べたよ
うに図3に示されている。In the semiconductor laser having the above structure,
The operating voltage of the laser when the density of defects introduced into the n-type ZnSe buffer layer 12 is variously changed is shown in FIG. 3 as already described.
【0030】(第2の実施の形態)図2は、第2の実施
の形態に係る半導体素子(面発光型発光ダイオード)の
概略を示す断面図である。(Second Embodiment) FIG. 2 is a sectional view showing the outline of a semiconductor device (surface-emitting light emitting diode) according to the second embodiment.
【0031】図2に示すように、p型GaAs基板31
上には、Beドープp型GaAs層32(厚さ0.5μ
m、キャリア濃度2×1018cm-3)、Beドープp型
InGaPバッファ層33(厚さ0.2μm)、Beド
ープp型InGaAlPバッファ層34(厚さ0.2μ
m)、Beドープp型InAlPバッファ層35(厚さ
0.2μm)が形成されている。As shown in FIG. 2, p-type GaAs substrate 31
On top, a Be-doped p-type GaAs layer 32 (thickness 0.5 μm
m, carrier concentration 2 × 10 18 cm −3 ), Be-doped p-type InGaP buffer layer 33 (thickness 0.2 μm), Be-doped p-type InGaAlP buffer layer 34 (thickness 0.2 μm).
m), a Be-doped p-type InAlP buffer layer 35 (thickness: 0.2 μm) is formed.
【0032】バッファ層35上には、Nドープp型Zn
Seバッファ層36(厚さ30nm)が形成されてい
る。このバッファ層36は、後述する直径50μmの円
形n電極42の領域に対応する円形領域36a以外の領
域36bが高結晶欠陥密度領域(結晶欠陥密度109 c
m-2)を構成し、円形領域36aが低結晶欠陥密度領域
(結晶欠陥密度104 cm-2)を構成している。このよ
うなバッファ層36は、その領域36bに対応するバッ
ファ層35の表面領域に加速電圧20kVの電子線を照
射した後、バッファ層35の全面にNドープp型ZnS
eを成長させることにより形成される。このバッファ層
36上には、厚さ5nmで+1%歪みのNドープCdZ
nSeと厚さ5nmで−1%歪みのp型ZnSSe層と
がそれぞれ10層ずつ積層されてなる多重超格子構造
(結晶欠陥伝播停止層)37が形成されている。この結
晶欠陥伝播停止層37上には、Nドープp型ZnSSe
クラッド層38(厚さ0.2μm)、アンドープCdZ
nSe量子井戸活性層39(厚さ10nm)、Clドー
プn型ZnSSeクラッド層40(厚さ2μm、キャリ
ア濃度1×1018cm-3)、Clドープn+ 型ZnSe
コンタクト層41(厚さ0.2μm、キャリア濃度2×
1019cm-3)がMBE法により順次積層されている。N-doped p-type Zn is formed on the buffer layer 35.
The Se buffer layer 36 (thickness 30 nm) is formed. In the buffer layer 36, a region 36b other than the circular region 36a corresponding to a region of a circular n-electrode 42 having a diameter of 50 μm described later has a high crystal defect density region (crystal defect density 10 9 c
m −2 ) and the circular region 36a constitutes a low crystal defect density region (crystal defect density 10 4 cm −2 ). In such a buffer layer 36, the surface region of the buffer layer 35 corresponding to the region 36b is irradiated with an electron beam with an acceleration voltage of 20 kV, and then the entire surface of the buffer layer 35 is N-doped p-type ZnS.
It is formed by growing e. On the buffer layer 36, N-doped CdZ having a thickness of 5 nm and a strain of + 1% is formed.
A multiple superlattice structure (crystal defect propagation stopping layer) 37 is formed by stacking 10 layers each of nSe and a p-type ZnSSe layer having a thickness of 5 nm and -1% strain. N-doped p-type ZnSSe is formed on the crystal defect propagation stopping layer 37.
Clad layer 38 (thickness 0.2 μm), undoped CdZ
nSe quantum well active layer 39 (thickness 10 nm), Cl-doped n-type ZnSSe cladding layer 40 (thickness 2 μm, carrier concentration 1 × 10 18 cm −3 ), Cl-doped n + -type ZnSe
Contact layer 41 (thickness 0.2 μm, carrier concentration 2 ×
10 19 cm −3 ) are sequentially laminated by the MBE method.
【0033】コンタクト層41は、直径50μmの円形
に加工されており、その上にTi/Au電極42が形成
され、基板41の裏面には、Au/AuZn電極43が
形成されている。なお、p型クラッド層48を成長させ
るときの条件は、RF出力150W、窒素流量0.1s
ccmとした。The contact layer 41 is processed into a circular shape having a diameter of 50 μm, a Ti / Au electrode 42 is formed thereon, and an Au / AuZn electrode 43 is formed on the back surface of the substrate 41. The conditions for growing the p-type cladding layer 48 are RF output of 150 W and nitrogen flow rate of 0.1 s.
It was set to ccm.
【0034】この構成の面発光型LEDに電流を流す
と、図2に矢印で示すように、活性層39の下部(p
側)では、電流は光を取り出すことができない電極42
の下部領域を回避して流れるため、効率よく光を取り出
すことができる。これは、領域36aでは結晶欠陥密度
が低く電流が流れにくいのに対し、領域36bでは、結
晶欠陥密度が高いために電流が流れやすいからである。
このLEDについては、20mAの電流で波長560n
mにおいて5cdの明るさが得られた。なお、高結晶欠
陥密度領域を設けていないときの同様のLEDの明るさ
は同条件の下で1cd以下であった。したがって、本L
EDは、発光効率が著しく改善されたことがわかる。When a current is applied to the surface-emitting LED having this structure, as shown by the arrow in FIG.
On the side), the electric current cannot extract light from the electrode 42.
Since it flows while avoiding the lower region of the, it is possible to efficiently extract light. This is because the region 36a has a low crystal defect density and a current hardly flows, whereas the region 36b has a high crystal defect density and thus a current easily flows.
This LED has a current of 20 mA and a wavelength of 560 n.
A brightness of 5 cd was obtained at m. The brightness of the same LED when the high crystal defect density region was not provided was 1 cd or less under the same conditions. Therefore, the book L
It can be seen that the ED has a significantly improved luminous efficiency.
【0035】(第3の実施の形態)図5は、本発明の第
3の実施の態様に係わる半導体装置(半導体レーザ)の
概略構造を示す断面図である。(Third Embodiment) FIG. 5 is a sectional view showing a schematic structure of a semiconductor device (semiconductor laser) according to a third embodiment of the present invention.
【0036】図5に示すように、n型GaAs基板51
上には、厚さ500nmでドナー濃度2×1018cm-3
のn型GaAsバッファ層52、厚さ500nmでドナ
ー濃度1×1018cm-3のn型GaAlAsバッファ層
53が順次形成されている。n型GaAlAsバッファ
層53上には、厚さ30nmでドナー濃度5×1018c
m-3のn型ZnSeバッファ層54を介して、厚さ5n
mでドナー濃度5×1018cm-3の−1%歪みn型Zn
SSe層と厚さ5nmでドナー濃度5×1018cm-3の
+1%歪みn型ZnMgSSe層が各々10層からなる
超格子欠陥阻止層55、厚さ2μmでドナー濃度1×1
018cm-3のn型ZnMgSeSクラッド層56、厚さ
100nmのn型ZnSSe光ガイド層57、厚さ10
nmのCdZnSeS単一量子井戸活性層58、厚さ1
00nmのp型ZnSSe光ガイド層59、厚さ2μm
でアクセプタ濃度4×1017cm-3のp型ZnMgSS
eクラツド層60が順次形成されてなる。p型ZnMg
SeSクラッド層60上には、厚さ100nmでアクセ
プタ濃度1×1018cm-3のp型ZnSe層61、p型
ZnSe/ZnTe超格子コンタクト層62が形成され
ている。このp型コンタクト層62上には、厚さ5nm
のPt膜、厚さ20nmのTi膜、厚さ20nmのPt
膜、厚さ300nmのAu膜が順次積層されてなるp電
極63が形成されている。そしてn型GaAs基板51
の裏面にはTi/Auからなるn電極64が形成されて
いる。上記構造において、ZnMgSeSクラッド層5
6と60、ZnSSe光ガイド層57と59はGaAs
基板51にほぼ格子整合するように形成されている。ま
た、上記構造においてn型ZnSeバツファ層54は、
欠陥密度1×102 cm-2の周辺領域54bと欠陥密度
5×108 cm-2の中央領域54aにより構成されてい
る。As shown in FIG. 5, an n-type GaAs substrate 51
On the upper side, the thickness is 500 nm and the donor concentration is 2 × 10 18 cm −3.
The n-type GaAs buffer layer 52 and the n-type GaAlAs buffer layer 53 having a thickness of 500 nm and a donor concentration of 1 × 10 18 cm −3 are sequentially formed. On the n-type GaAlAs buffer layer 53, the thickness is 30 nm and the donor concentration is 5 × 10 18 c.
A thickness of 5 n is provided through the n − type ZnSe buffer layer 54 of m −3.
-1% strained n-type Zn with a donor concentration of 5 × 10 18 cm −3 in m
Superlattice defect blocking layer 55 consisting of an SSe layer and a 10 nm + 1% strained n-type ZnMgSSe layer with a donor concentration of 5 × 10 18 cm −3 and a donor concentration of 1 × 1 with a thickness of 2 μm.
0 18 cm −3 n-type ZnMgSeS cladding layer 56, 100 nm thick n-type ZnSSe optical guide layer 57, thickness 10
nm CdZnSeS single quantum well active layer 58, thickness 1
00 nm p-type ZnSSe light guide layer 59, thickness 2 μm
And p-type ZnMgSS with an acceptor concentration of 4 × 10 17 cm -3
The e-clad layer 60 is sequentially formed. p-type ZnMg
On the SeS cladding layer 60, a p-type ZnSe layer 61 having a thickness of 100 nm and an acceptor concentration of 1 × 10 18 cm −3 and a p-type ZnSe / ZnTe superlattice contact layer 62 are formed. A thickness of 5 nm is formed on the p-type contact layer 62.
Pt film, 20 nm thick Ti film, 20 nm thick Pt film
A p-electrode 63 is formed by sequentially stacking a film and an Au film having a thickness of 300 nm. And n-type GaAs substrate 51
An n electrode 64 made of Ti / Au is formed on the back surface of the. In the above structure, the ZnMgSeS clad layer 5
6 and 60, ZnSSe optical guide layers 57 and 59 are GaAs
It is formed so as to be substantially lattice-matched to the substrate 51. In the above structure, the n-type ZnSe buffer layer 54 is
It is composed of a peripheral region 54b having a defect density of 1 × 10 2 cm −2 and a central region 54a having a defect density of 5 × 10 8 cm −2 .
【0037】このように構成された半導体レーザは例え
ば次のように作製することができる。まず、分子線エピ
タキシー法(MBE)により、GaAsバッファ層52
とGaAlAsバッファ層53をIII −V族化合物半導
体成長室で成長させる。成長温度は600℃、V族元素
(As)とIII 族元素(Ga、Al)の比(V/III族
元素比)は10とした。成長はIII 族元素のシャッター
を先に閉めて、成長表面をAsでパッシベーションした
後、Asのシヤッターを閉じて、終了した。その後、3
00℃以下まで温度を低下させた。次に、加速電圧20
KVの電子ビームを5μm幅のストライプ状の部分を走
査した。電子線を照射することにより、表面にパッシベ
ーションされたAsが蒸発し、Ga、Al面が露出す
る。このように処理したウェハは、超真空の搬送系を通
じてII−VI族化合物半導体成長室へ搬送し、ZnSe層
54の成長を行った。上記に示したような処理を行うこ
とにより、電子線が照射された部分では欠陥密度は5×
108 cm-2(中央領域54a))となり、電子線が照
射されていない部分の欠陥密度は1×103 cm-2とす
ることができた。これは電子線によりAsが蒸発すると
ともに、ダメージが導入されるためにこのように欠陥密
度を制御することが可能となるからである。つまり、A
sが蒸発した部分ではZnSeを成長する際に3次元成
長が起こり、多数の欠陥が導入される。一方、Asでパ
ッシベーションされている部分では、ZnSeは2次元
的に成長して欠陥の発生が抑制されるからである。引き
続いて、図5に示したような層構造を順次成長させた。
成長終了後、試料を取り出して、p型ZnTe層62上
には電子ビーム蒸着法によりPt/Ti/Pt/Au電
極金属を蒸着し、p側電極63を形成した。本実施例に
おける構造では、電流狭窄構造の作製が困難であった従
来例と比較して、p電極63の接触面積が格段に広く取
れるため、コントクト抵抗の低滅が可能となり、良好な
オーミック接触が得られていることかわかった。また、
n型GaAs基板51の裏面には、In電極を蒸着しn
電極64を形成した。電極金属形成後、400℃、10
秒程度のアニールを行った。The semiconductor laser configured as described above can be manufactured, for example, as follows. First, the GaAs buffer layer 52 is formed by molecular beam epitaxy (MBE).
And a GaAlAs buffer layer 53 are grown in a III-V compound semiconductor growth chamber. The growth temperature was 600 ° C., and the ratio of the group V element (As) to the group III element (Ga, Al) (V / group III element ratio) was 10. The growth was completed by first closing the shutter of the group III element, passivating the growth surface with As, and then closing the shutter of As. Then 3
The temperature was lowered to below 00 ° C. Next, the acceleration voltage 20
A 5 μm wide stripe-shaped portion was scanned with an electron beam of KV. By irradiating with an electron beam, As that is passivated on the surface is evaporated and the Ga and Al surfaces are exposed. The wafer thus treated was transferred to a II-VI group compound semiconductor growth chamber through an ultra-vacuum transfer system to grow a ZnSe layer 54. By performing the above-described processing, the defect density is 5 × in the part irradiated with the electron beam.
It was 10 8 cm -2 (central region 54a), and the defect density of the portion not irradiated with the electron beam could be 1 × 10 3 cm -2 . This is because As is evaporated by the electron beam and damage is introduced, so that the defect density can be controlled in this way. That is, A
In the portion where s has evaporated, three-dimensional growth occurs when growing ZnSe, and many defects are introduced. On the other hand, ZnSe is two-dimensionally grown in the portion that is passivated with As to suppress the generation of defects. Subsequently, the layer structure as shown in FIG. 5 was sequentially grown.
After the growth was completed, a sample was taken out and a Pt / Ti / Pt / Au electrode metal was vapor-deposited on the p-type ZnTe layer 62 by an electron beam vapor deposition method to form a p-side electrode 63. In the structure of the present embodiment, the contact area of the p-electrode 63 can be remarkably large as compared with the conventional example in which it is difficult to manufacture the current confinement structure, so that the contact resistance can be reduced and good ohmic contact can be achieved. I found that was obtained. Also,
An In electrode is vapor-deposited on the back surface of the n-type GaAs substrate 51.
The electrode 64 was formed. After forming the electrode metal, 400 ° C, 10
Annealing was performed for about 2 seconds.
【0038】上記構造の半導体レーザを共振器長500
μmにへき開し、p電極63側を融着面として銅製のヒ
ートシンクにIn半田を用いてマウントし、その特性を
評価した。図5に示した構造の発光ダイオードに電流を
流すと、図5に矢印で示すように、電流は領域54aに
対応する中央部を優先的に流れる。その結果は、発振波
長が520nm、連続動作で発振しきい電流が35mA
という良好なものであった。また、このときの動作電圧
は3Vであり、連続動作の最高発振温度は70℃であっ
た。すなわち、本実施例によれば、効果的な電流狭窄構
造を実現することにより動作電圧の低減が可能となり、
従来困難であった室温より十分高い温度での連続発振が
得られた。また、超格子欠陥阻止層55を設けることに
より、n型ZnSe層における欠陥はこの層で阻止され
るために活性層には到達せず、高い信頼性を得られた。
実際、動作温度40℃、動作光出力3mWにおいて、1
000時間以上の動作が確認された。本実施例の構造で
は、欠陥密度を変化させた層を一例としてZnSeを挙
げて説明しているが、同様の効果はCd、Zn、Mg、
Te、Se、S等からなる他のワイドギヤップII−VI族
化合物半導体による組み合わせによっても得られた。ま
た、n型GaAlAs層の上にZnSe層を成長させた
例を示したが、これをGaAs層の上に直接成長させて
も同様の効果が得られる。さらに、p型基板を用いて導
電型を逆とした構造についても、良好な電流狭窄効果と
信頼性が得られつのはいうまでもない。さらに、本実施
例では、電子線を照射してAsを蒸発させたが、レーザ
光や水銀ランプなどを集光して用いても同様の効果が得
られる。A semiconductor laser having the above structure is used as a resonator length 500.
After cleaving to μm, a p-electrode 63 side was used as a fusion surface to mount on a copper heat sink using In solder, and its characteristics were evaluated. When a current is passed through the light emitting diode having the structure shown in FIG. 5, the current preferentially flows through the central portion corresponding to the region 54a, as indicated by the arrow in FIG. As a result, the oscillation wavelength is 520 nm, and the continuous operation produces an oscillation threshold current of 35 mA.
It was a good one. The operating voltage at this time was 3 V, and the maximum oscillation temperature during continuous operation was 70 ° C. That is, according to the present embodiment, it is possible to reduce the operating voltage by realizing an effective current constriction structure,
Continuous oscillation was obtained at a temperature sufficiently higher than room temperature, which was difficult in the past. Further, by providing the superlattice defect blocking layer 55, defects in the n-type ZnSe layer are blocked by this layer and do not reach the active layer, and high reliability was obtained.
Actually, at an operating temperature of 40 ° C and an operating light output of 3 mW, 1
The operation was confirmed for more than 000 hours. In the structure of the present embodiment, ZnSe is described as an example of a layer having a different defect density, but similar effects can be obtained with Cd, Zn, Mg,
It was also obtained by a combination of other wide gearup II-VI group compound semiconductors composed of Te, Se, S and the like. Further, although an example in which the ZnSe layer is grown on the n-type GaAlAs layer is shown, the same effect can be obtained by directly growing the ZnSe layer on the GaAs layer. Further, it is needless to say that a good current constriction effect and reliability can be obtained even in a structure in which the conductivity type is reversed using a p-type substrate. Further, in the present embodiment, the electron beam was irradiated to evaporate As, but the same effect can be obtained by converging and using a laser beam or a mercury lamp.
【0039】(第4の実施の形態)図6は第4の実施の
形態に係る半導体装置(発光ダイオード)の断面構造図
である。(Fourth Embodiment) FIG. 6 is a sectional structural view of a semiconductor device (light emitting diode) according to a fourth embodiment.
【0040】図6に示すように、p型GaAs基板71
上には、厚さ500nmでアクセプタ濃度1×1018c
m-3のp型GaAsバッファ層72、厚さ500nmで
アクセプタ濃度1×1018cm-3のp型InGaAlP
パッファ層73が順次形成されている。As shown in FIG. 6, a p-type GaAs substrate 71
On top, the thickness is 500 nm and the acceptor concentration is 1 × 10 18 c.
m −3 p-type GaAs buffer layer 72, p-type InGaAlP having a thickness of 500 nm and an acceptor concentration of 1 × 10 18 cm −3
The puffer layer 73 is sequentially formed.
【0041】p型InGaAlPバッファ層73上に
は、厚さ30nmでアクセプタ濃度1×1018cm-3の
p型ZnSeバッファ層74を介して、厚さ5nmで濃
度7×1017cm-3の−1%歪みp型ZnSSe層と厚
さ5nmでアクセプタ濃度5×1017cm-3の+1%歪
みp型ZnMgSSe層を各々10層積層させてなる超
格子欠陥阻止層75、厚さ2μmでアクセプタ濃度5×
1017cm-3のp型ZnMgSeSクラッド層76、厚
さ100nmのp型ZnSSe光ガイド層77、厚さ1
0nmのCdZnSeS単一量子井戸活性層78、厚さ
100nmのn型ZnSSe光ガイド層79、厚さ2μ
mでドナー濃度1×1018cm-3のn型ZnMgSSe
クラッド層80、厚さ100nmでドナー濃度1×10
18cm-3のn型ZnSSe層81、及びドナー濃度1×
1019cm-3のn型ZnSeコンタクト層82が順次形
成されている。On the p-type InGaAlP buffer layer 73, a p-type ZnSe buffer layer 74 having a thickness of 30 nm and an acceptor concentration of 1 × 10 18 cm −3 is interposed, and a thickness of 5 nm and a concentration of 7 × 10 17 cm −3 . Superlattice defect blocking layer 75 formed by stacking 10 layers each of a -1% strained p-type ZnSSe layer and a thickness of 5 nm and an acceptor concentration of 5 × 10 17 cm -3 and a + 1% strained p-type ZnMgSSe layer, each having a thickness of 2 μm. 5x concentration
10 17 cm −3 p-type ZnMgSeS cladding layer 76, 100 nm-thick p-type ZnSSe optical guide layer 77, thickness 1
0 nm CdZnSeS single quantum well active layer 78, 100 nm thick n-type ZnSSe optical guide layer 79, 2 μm thick
n-type ZnMgSSe with a donor concentration of 1 × 10 18 cm −3 in m
Clad layer 80, thickness 100 nm, donor concentration 1 × 10
18 cm −3 n-type ZnSSe layer 81, and donor concentration 1 ×
An n-type ZnSe contact layer 82 of 10 19 cm -3 is sequentially formed.
【0042】上記構造において、ZnMgSeSクラッ
ド層76と80、ZnSSe光ガイド層77と79はG
aAs基板71にほぼ格子整合するように形成されてい
る。また、上記構造においてp型ZnSeバッファ層7
4は、欠陥密度1×103 cm-2の周辺領域74aと欠
陥密度5×108 cm-2の中央領域74bにより構成さ
れている。In the above structure, the ZnMgSeS cladding layers 76 and 80 and the ZnSSe optical guide layers 77 and 79 are G.
It is formed so as to be substantially lattice-matched to the aAs substrate 71. In addition, in the above structure, the p-type ZnSe buffer layer 7
4 is composed of a peripheral region 74a having a defect density of 1 × 10 3 cm −2 and a central region 74b having a defect density of 5 × 10 8 cm −2 .
【0043】このように構成された半導体レーザは次の
ように作製される。まず、分子線エピタキシー法(MB
E)により、GaAsバッファ層72とInGaAlP
バッファ層73をIII −V族化合物半導体成長室で成長
させた。成長温度は600℃、V族元素(As、又は、
P)とIII 族元素(In、Ga、Al)の比(V/III
族元素比)は10とした。成長はIII 族元素のシャッタ
ーを先に閉めて、成長表面をPでパッシベーションした
後、Pのシャッターを閉じて、終了した。その後、30
0°C以下まで温度を低下させた。次に、加速電圧20
KVの電子ビームを直径50μmの円形状の部分に走査
した。電子線を照射することにより、表面にパッシベー
ションされたPが蒸発し、In、Ga、Al面が露出す
る。このように処理したウェハは、超真空の搬送系を通
じてII−VI族化合物半導体成長室へ搬送し、ZnSe層
74の成長を行った。上記に示したような処理を行うこ
とにより、電子線が照射された部分では欠陥密度は5×
108 cm-2(領域74b)となり、電子線が照射され
ていない部分の欠陥密度は1×103 cm-2とすること
ができた。これは電子線によりPが蒸発しZnSeが三
次元成長するとともに、電子線でダメージが導入される
ためにこのように欠陥密度を制御することが可能となる
からである。成長終了後、試料を取り出して、n型Zn
Seコントクト層82上には領域74bと同心円状に直
径50μmのn電極83を形成した。n電極は、厚さ2
0nmのTi膜、厚さ300nmのAu膜が順次積層さ
れてなる。そしてp型GaAs基板71の裏面にはTi
/Auからなるp電極84を形成した。電極形成後、4
00℃、10秒程度のアニールを行った。The semiconductor laser thus configured is manufactured as follows. First, the molecular beam epitaxy method (MB
E), the GaAs buffer layer 72 and the InGaAlP
The buffer layer 73 was grown in the III-V compound semiconductor growth chamber. The growth temperature is 600 ° C., the group V element (As, or
P) and the group III element (In, Ga, Al) ratio (V / III
The group element ratio) was set to 10. The growth was completed by first closing the shutter of the group III element, passivating the growth surface with P, and then closing the shutter of P. Then 30
The temperature was reduced to below 0 ° C. Next, the acceleration voltage 20
A KV electron beam was scanned on a circular portion having a diameter of 50 μm. By irradiating with an electron beam, P passivated on the surface evaporates, and the In, Ga, Al surfaces are exposed. The wafer thus treated was transferred to the II-VI group compound semiconductor growth chamber through the ultra-vacuum transfer system to grow the ZnSe layer 74. By performing the above-described processing, the defect density is 5 × in the part irradiated with the electron beam.
It was 10 8 cm -2 (region 74b), and the defect density of the portion not irradiated with the electron beam could be 1 × 10 3 cm -2 . This is because P is evaporated by the electron beam and ZnSe is three-dimensionally grown, and damage is introduced by the electron beam, so that the defect density can be controlled in this way. After the growth was completed, the sample was taken out and n-type Zn
An n electrode 83 having a diameter of 50 μm was formed on the Se contact layer 82 concentrically with the region 74b. n electrode has a thickness of 2
A 0 nm Ti film and a 300 nm thick Au film are sequentially laminated. Then, on the back surface of the p-type GaAs substrate 71, Ti
A p-electrode 84 made of / Au was formed. After electrode formation, 4
Annealing was performed at 00 ° C. for about 10 seconds.
【0044】上記構造の発光ダイオードを300μm角
のペレットに切り出し、その発光特性特性を評価した。
図6に示したような構造の発光ダイオードに電流を流す
と、図6に矢印で示すように、電流は光を取り出すこと
のできないn電極83の下方を回避して流れるため効率
良く光を取り出すことができる。その結果は、発光波長
が520nm、動作電流20mAでの発光効率は1.5
%という良好なものであった。また、このときの動作電
圧は3Vであった。また、動作電流20mAにおける1
000時間連続動作後の発光効率の低下は、初期の5%
と少なかった。すなわち、本実施例によれば、従来困難
であった低動作電圧で、かつ、高効率の発光ダイオード
が得られ、その信頼性も十分実用に供するものであっ
た。本実施例の構造では、欠陥を制御するII−VI族族化
合物半導体層の例としてZnSeについて説明している
が、同様の効果はCd、Zn、Mg、Te、Se、Sな
どからなる他のワイドギャップII−VI族化合物半導体に
よる組み合わせによっても得られた。また、導電型を逆
とした構造についても、良好な発光効率、信頼性が得ら
れた。The light emitting diode having the above structure was cut into a pellet of 300 μm square, and its light emitting characteristic was evaluated.
When a current is passed through the light emitting diode having the structure shown in FIG. 6, as shown by an arrow in FIG. 6, the current flows by avoiding the lower part of the n-electrode 83 where the light cannot be extracted, so that the light is efficiently extracted. be able to. As a result, the emission efficiency is 1.5 at an emission wavelength of 520 nm and an operating current of 20 mA.
It was as good as%. The operating voltage at this time was 3V. Also, at operating current of 20 mA, 1
The decrease in luminous efficiency after continuous operation for 000 hours is 5% of the initial level.
And few. That is, according to this example, a light emitting diode having a low operating voltage and a high efficiency, which was difficult in the past, was obtained, and its reliability was sufficiently put to practical use. In the structure of this embodiment, ZnSe has been described as an example of the II-VI group compound semiconductor layer for controlling defects, but similar effects can be obtained by using Cd, Zn, Mg, Te, Se, S and the like. It was also obtained by combination with wide-gap II-VI compound semiconductors. In addition, good luminous efficiency and reliability were also obtained for the structure with the opposite conductivity type.
【0045】このように、ZnSe系薄膜の成長に同じ
GaAs基板を用いる場合でも、バッファ層としてAs
系材料を用いるか、P系材料を用いるかにより、界面に
おける結晶欠陥密度と電流の流れやすさとの関係が逆に
なるのである。As described above, even when the same GaAs substrate is used for growing the ZnSe type thin film, As is used as the buffer layer.
The relationship between the crystal defect density at the interface and the ease of current flow is reversed depending on whether the system material or the P system material is used.
【0046】また、本実施例では半導体レーザや発光ダ
イオードを例に挙げたが、電流注入を行う素子の構造と
して一般に効果のあるもので、ヘテロバイポーラトラン
ジスタなどの電子デバイスに用いても、効果が見られ
た。その他本発明の要旨を逸脱しない範囲で、種々変形
して実施することができる。In this embodiment, the semiconductor laser and the light emitting diode are taken as an example. However, it is generally effective as a structure of an element for injecting current, and it is effective even when used for an electronic device such as a hetero bipolar transistor. I was seen. Other various modifications can be made without departing from the scope of the present invention.
【0047】(第5の実施の形態)既に説明した図7
(b)の半導体素子が、第5の実施の形態を構成する。(Fifth Embodiment) FIG. 7 already described.
The semiconductor element of (b) constitutes the fifth embodiment.
【0048】(第6の実施の形態)図9に、第6の実施
の形態に係る半導体レーザの概略断面図を示す。(Sixth Embodiment) FIG. 9 shows a schematic sectional view of a semiconductor laser according to a sixth embodiment.
【0049】図9に示すよう半導体レーザの構造は、基
板11とZnSSe層12との間にn型GaAsバッフ
ァ層を設けた以外は、図1に示す半導体レーザ構造と同
様の構造を有し、同一部分には同一符号を付してその説
明を省略する。ただし、この実施の態様では、多重超格
子構造15を構成するZnMgSSe層には同様にCl
をドープするが、ZnSSe層には、従来のClと異な
り、本発明に従いIをドープする。As shown in FIG. 9, the structure of the semiconductor laser has the same structure as the semiconductor laser structure shown in FIG. 1 except that an n-type GaAs buffer layer is provided between the substrate 11 and the ZnSSe layer 12. The same parts are designated by the same reference numerals and the description thereof will be omitted. However, in this embodiment, the ZnMgSSe layer forming the multiple superlattice structure 15 is similarly Cl.
However, unlike the conventional Cl, the ZnSSe layer is doped with I according to the present invention.
【0050】従来のClドープZnSSe層を含む多重
超格子構造を設けた場合、容量−電圧測定による実効ド
ナー濃度は最大でも7×1017cm-3であり、素子の動
作電圧は10V以上であるのに対し、上記第6の実施の
形態の半導体レーザでは、動作電圧は3Vまで低減で
き、その寿命も従来の約1000倍となることが確認さ
れた。When a conventional multiple superlattice structure including a Cl-doped ZnSSe layer is provided, the effective donor concentration measured by capacitance-voltage is 7 × 10 17 cm -3 at the maximum, and the operating voltage of the device is 10 V or more. On the other hand, in the semiconductor laser of the sixth embodiment, it was confirmed that the operating voltage can be reduced to 3V and the life thereof is about 1000 times that of the conventional one.
【0051】なお、図9に示す半導体レーザ構造におい
て、活性層17の下部にp型領域を有する場合には、超
格子構造15を本発明に従ってAsをドープしたZnS
SeとNをドープしたZnMgSSeによって構成する
ことにより同様の効果が得られる。If the semiconductor laser structure shown in FIG. 9 has a p-type region under the active layer 17, the superlattice structure 15 is ZnS doped with As according to the present invention.
The same effect can be obtained by using ZnMgSSe doped with Se and N.
【0052】本発明の高濃度ドーピングは、上記例に限
らず、その他種々の半導体素子に適用できる。たとえ
ば、GaAs系等のIII −V族化合物半導体からなる半
導体素子(例えば赤色半導体レーザ)、より具体的には
InGaPとInGaAsPとの組み合わせに基づく素
子や超格子の作製にも適用できる。The high-concentration doping of the present invention is not limited to the above example, but can be applied to various other semiconductor devices. For example, the present invention can be applied to the production of a semiconductor device made of a III-V group compound semiconductor such as GaAs (for example, a red semiconductor laser), more specifically, a device based on a combination of InGaP and InGaAsP, or a superlattice.
【0053】その一例として、GaAs基板上のInG
aP層へのドーピングを行う場合を考えると、InGa
P層は、その組成によりGaAs基板よりも格子定数が
大きい場合と小さい場合があるが、これら両層へのn型
又はp型ドーパントとして同じ種類のドーパントを用い
た場合両層において高濃度ドーピングを達成することは
困難である。As an example, InG on a GaAs substrate
Considering the case of doping the aP layer, InGa
Depending on the composition of the P layer, the lattice constant may be larger or smaller than that of the GaAs substrate. However, when the same type of dopant is used as the n-type or p-type dopant for both layers, high concentration doping is performed in both layers. It is difficult to achieve.
【0054】これに対し、本発明に従い、InGaP層
がGaAs基板よりも格子定数が大きい場合には、n型
ドーパントとしてS、Se、C、Si、Ge等を用い、
p型ドーパントとしてBe、Mg、Zn等を用いること
により高濃度ドーピングが達成できる。また、InGa
P層がGaAs基板よりも格子定数が小さい場合には、
n型ドーパントとしてTe、Sn等を用い、p型ドーパ
ントとしてCd、Sr等を用いることにより高濃度ドー
ピングが達成できる。On the other hand, according to the present invention, when the InGaP layer has a larger lattice constant than the GaAs substrate, S, Se, C, Si, Ge or the like is used as the n-type dopant,
High-concentration doping can be achieved by using Be, Mg, Zn, or the like as the p-type dopant. Also, InGa
If the P layer has a smaller lattice constant than the GaAs substrate,
High-concentration doping can be achieved by using Te, Sn or the like as the n-type dopant and using Cd, Sr or the like as the p-type dopant.
【0055】さらに、GaN系半導体レーザを作製する
場合にも、本発明の高濃度ドーピングを適用できる。G
aN系半導体レーザでは、活性層として、GaN、In
GaN、InN等を用いることにより、発振波長は室温
で0.37から0.65μmに至るまでのほぼ可視光全
域から近紫外域までの発光が可能である。又、クラッド
層としては、AlGaN等が有望視されている。以下で
は、混晶であるInGaAlN四元混晶に対して高濃度
ドーピングを行う場合について説明する。Furthermore, the high-concentration doping of the present invention can be applied to the case of manufacturing a GaN semiconductor laser. G
In the aN semiconductor laser, GaN, In are used as the active layer.
By using GaN, InN, or the like, it is possible to emit light in a substantially visible light region to a near-ultraviolet region with an oscillation wavelength of 0.37 to 0.65 μm at room temperature. Further, as the clad layer, AlGaN or the like is regarded as promising. Hereinafter, a case of performing high-concentration doping on an InGaAlN quaternary mixed crystal that is a mixed crystal will be described.
【0056】基板として格子定数の小さなサファイア又
はSiCを用いる場合、InGaAlNへのp型ドーパ
ントにはMgを用いることが一般であるが、本発明に従
い、原子半径の小さなBeやCをドーパントとして用い
た方がより高濃度のドーピングが達成できる。また、n
型ドーパントとしては本発明に従い、C、Si、S、O
等を用いることにより高濃度ドーピングを達成できる。
ただし、C、Si等のIV族元素は両性元素であるため、
結晶成長条件によりドナーとしてもアクセプタとしても
作用し得る。When sapphire or SiC having a small lattice constant is used as the substrate, Mg is generally used as the p-type dopant for InGaAlN, but according to the present invention, Be or C having a small atomic radius was used as the dopant. Higher concentration doping can be achieved. Also, n
As the type dopant, according to the present invention, C, Si, S, O
High-concentration doping can be achieved by using such as.
However, since group IV elements such as C and Si are amphoteric elements,
Depending on the crystal growth conditions, it can act as both a donor and an acceptor.
【0057】又、基板として格子定数の大きなGaAs
を用いた場合には、本発明に従い、InGaAlNへの
ドーパントとして、p型ドーパントとしてはCa、S
r、Ba等を、n型ドーパントとしてはGe、Sn、P
b、Se、Te等を用いることにより高濃度ドーピング
を達成できる。Further, GaAs having a large lattice constant is used as the substrate.
According to the present invention, when using, as a dopant to InGaAlN, as a p-type dopant, Ca, S
Ge, Sn, P as an n-type dopant such as r and Ba.
High-concentration doping can be achieved by using b, Se, Te, or the like.
【0058】さらに、基板としてZnOを用いる場合、
InGaAlNはその組成によりZnO基板に対して格
子定数が大きくなる場合と、小さくなる場合があるが、
ZnO基板よりもInGaAlNの方が格子定数が大き
い場合には、基板としてサファイアやSiCを用いる場
合と同様のドーパントを用い、ZnO基板よりもInG
aAlNの方が格子定数が小さい場合には、基板として
GaAsを用いる場合と同様のドーパントを用いること
によって、高濃度ドーピングを達成できる。Furthermore, when ZnO is used as the substrate,
InGaAlN may have a larger lattice constant or a smaller lattice constant with respect to the ZnO substrate depending on its composition.
In the case where InGaAlN has a larger lattice constant than the ZnO substrate, the same dopant as in the case of using sapphire or SiC as the substrate is used, and InG is more used than the ZnO substrate.
When aAlN has a smaller lattice constant, high-concentration doping can be achieved by using the same dopant as that when GaAs is used as the substrate.
【0059】(第7の実施の形態)図10に第7の実施
の形態に係るGaN系青色半導体レーザの概略断面図を
示す。(Seventh Embodiment) FIG. 10 shows a schematic sectional view of a GaN-based blue semiconductor laser according to the seventh embodiment.
【0060】この半導体レーザを作製するには、まず、
図示しないSiO2 でストライプ状に被覆した部分(1
01a)と被覆していない露出部分(101b)を設け
たSiC(1120)(a面)基板101上に、プラズ
マガス等を流すことにより、基板101表面の露出部分
を選択的に劣化させる。ついで、フッ化アンモニウム等
を用いてストライプ状SiO2 膜を除去する。この基板
101表面上に、CVD法によりジシランおよびアセチ
レンを用いて厚さ約500nmのSiCバッファ層10
2を形成し、さらにMOCVD法により成長温度510
℃で、キャリアガスとして水素を、原料ガスとしてアン
モニアとトリメチルガリウム(TMG)を用いて厚さ約
20nmのGaNバッファ層103を形成する。しかる
後、TMGのみの流れを停止し、温度を1030℃まで
上昇させる。1030℃で、原料ガスとしてTMGとア
ンモニアガスを、ドーパントとしてシランガスを用い
て、Siドープn型GaN層104を3μmの厚さに形
成する。ついで、原料ガスとしてTMGとトリメチルア
ルミニウム(TMA)とアンモニアを、ドーパントガス
としてシランガスを用いてSiドープn型GaAlN
(Al組成比30%)クラッド層105を500nmの
厚さに成長させる。このクラッド層105上には、基板
と成長層との界面に発生した転位の伝播を阻止するため
に、n型AlGaNとn型InGaNからなる多重歪超
格子構造を有する結晶欠陥伝播阻止層106を形成す
る。SiC基板に比べてAlGaN及びInGaNは母
元素間の共有結合の結合半径が大きいため、本発明に従
い、原子半径の小さなSi、O、S等の元素を結晶欠陥
伝播阻止層106へのn型ドーパントとして使用するこ
とにより高濃度ドーピングが達成される。In order to manufacture this semiconductor laser, first,
A portion (1) covered with SiO 2 in a stripe shape (not shown)
01a) and an exposed portion (101b) not covered with SiC (1120) (a surface) substrate 101 is caused to flow a plasma gas or the like to selectively deteriorate the exposed portion of the surface of the substrate 101. Then, the striped SiO 2 film is removed using ammonium fluoride or the like. An SiC buffer layer 10 having a thickness of about 500 nm is formed on the surface of the substrate 101 by using disilane and acetylene by the CVD method.
2 is formed, and a growth temperature of 510 is obtained by the MOCVD method.
At 20 ° C., hydrogen is used as a carrier gas, and ammonia and trimethylgallium (TMG) are used as source gases to form a GaN buffer layer 103 having a thickness of about 20 nm. After that, the flow of only TMG is stopped and the temperature is raised to 1030 ° C. At 1030 ° C., TMG and ammonia gas are used as source gases, and silane gas is used as a dopant to form a Si-doped n-type GaN layer 104 to a thickness of 3 μm. Then, Si-doped n-type GaAlN is prepared by using TMG, trimethylaluminum (TMA) and ammonia as source gases and silane gas as a dopant gas.
(Al composition ratio 30%) The cladding layer 105 is grown to a thickness of 500 nm. On this clad layer 105, a crystal defect propagation blocking layer 106 having a multistrain superlattice structure composed of n-type AlGaN and n-type InGaN is formed in order to block the propagation of dislocations generated at the interface between the substrate and the growth layer. Form. Since AlGaN and InGaN have larger bond radii of covalent bonds between the mother elements than the SiC substrate, according to the present invention, elements such as Si, O, and S having a small atomic radius are added to the crystal defect propagation blocking layer 106 as n-type dopants. High concentration doping is achieved by using the
【0061】ついで、原料ガスとして、TMGとトリメ
チルインジウム(TMI)とアンモニアを用いて厚さ1
00nmのアンドープInGaN(In組成比10%)
活性層107を形成する。その上に、原料ガスとして、
TMG、TMA及びアンモニアを、ドーパントガスとし
てシクロペンタジエニルマグネシウムを用いて厚さ50
0nmのMgドープp型GaAlN(Al組成比30
%)クラッド層108を形成する。しかる後、厚さ50
0nmのMgドープp型GaNコンタクト層109を形
成する。p型GaNコンタクト層109にはSiO2 膜
110によってストライプ幅を制御して厚さ300nm
のNiと厚さ1μmのAuとの積層構造からなる電極1
11を形成する。また、基板101裏面には、その全面
に、厚さ300nmのNiと厚さ1μmのAuとの積層
構造からなる電極112を形成する。Then, TMG, trimethylindium (TMI), and ammonia were used as source gases to a thickness of 1
00 nm undoped InGaN (In composition ratio 10%)
The active layer 107 is formed. On top of that, as source gas,
TMG, TMA and ammonia with a thickness of 50 using cyclopentadienyl magnesium as a dopant gas.
0 nm Mg-doped p-type GaAlN (Al composition ratio 30
%) The clad layer 108 is formed. After that, thickness 50
A 0 nm Mg-doped p-type GaN contact layer 109 is formed. The p-type GaN contact layer 109 has a thickness of 300 nm by controlling the stripe width by the SiO 2 film 110.
Electrode 1 having a laminated structure of Ni and Au having a thickness of 1 μm
11 is formed. Further, on the entire back surface of the substrate 101, an electrode 112 having a laminated structure of Ni having a thickness of 300 nm and Au having a thickness of 1 μm is formed.
【0062】上記構造のレーザダイオードでは、基板1
01の表面領域101bでは基板と成長層との界面の結
晶欠陥密度が低い(104 cm-2)ため、界面での電圧
降下が大きいのに対し、劣化された表面領域101aで
は基板と成長層との界面に高密度(108 cm-2以上)
の結晶欠陥が存在するため界面での電圧降下が小さいの
で、表面領域101aにのみ選択的に電流が流れる。そ
れ故、活性層107に効率よく電流が注入され、低しき
い値電圧でレーザ発振を行う素子が提供される。In the laser diode having the above structure, the substrate 1
In the surface region 101b of No. 01, the crystal defect density at the interface between the substrate and the growth layer is low (10 4 cm −2 ), so that the voltage drop at the interface is large, whereas in the deteriorated surface region 101a, the substrate and the growth layer 101b. High density at the interface with (10 8 cm -2 or more)
Since the crystal defect of No. 2 exists, the voltage drop at the interface is small, so that the current selectively flows only in the surface region 101a. Therefore, a current is efficiently injected into the active layer 107, and a device that performs laser oscillation at a low threshold voltage is provided.
【0063】なお、高密度結晶欠陥を導入する手法は、
上記のものに限らない。例えば、SiC基板101の表
面に、メタン、プロパン、アセチレン等を用いて選択的
に炭化した部分と炭化させない部分を形成することによ
っても高密度結晶欠陥を導入できる。この場合、炭化部
分では、結晶欠陥密度が低く、電流が流れにくくなり、
炭化させない部分では結晶欠陥密度が高く、電流が流れ
やすくなる。その他すでに述べた電子線照射によっても
高密度結晶欠陥を導入できる。The method of introducing high density crystal defects is as follows.
It is not limited to the above. For example, high density crystal defects can be introduced by forming a portion that is selectively carbonized and a portion that is not carbonized by using methane, propane, acetylene, or the like on the surface of the SiC substrate 101. In this case, in the carbonized portion, the crystal defect density is low, and it becomes difficult for current to flow,
In the portion that is not carbonized, the crystal defect density is high, and the current easily flows. In addition, the high-density crystal defects can be introduced by the electron beam irradiation described above.
【0064】(第8の実施の形態)図11に第8の実施
の形態に係るGaN系青色半導体レーザの概略断面図を
示す。(Eighth Embodiment) FIG. 11 shows a schematic sectional view of a GaN-based blue semiconductor laser according to an eighth embodiment.
【0065】この半導体レーザは、基板としてGaAs
(100)基板又はSi基板201を用い、SiCバッ
ファ層102を形成しない以外は図10に示す半導体レ
ーザと同様の構造を有する。図11中、図10と同一箇
所を同一符号をもって示し、その説明を省略する。This semiconductor laser uses GaAs as a substrate.
It has the same structure as the semiconductor laser shown in FIG. 10 except that the (100) substrate or the Si substrate 201 is used and the SiC buffer layer 102 is not formed. 11, those parts which are the same as those corresponding parts in FIG. 10 are designated by the same reference numerals, and a description thereof will be omitted.
【0066】図11に示す半導体レーザにおいては、G
aAs基板201の表面にAs面を選択的に形成するこ
とにより、結晶欠陥密度の低い領域201aを設け、A
s面を形成することなく結晶欠陥密度の高い領域201
bを設けている。GaAs基板上に形成するGaN系の
半導体層(閃亜鉛鉱型結晶)では、基板と半導体層との
界面においては、第7の実施の態様の場合とは逆に、高
密度(108 cm-2以上)結晶欠陥領域210bでは、
電圧降下が大きく電流が流れにくく、密度結晶欠陥密度
が低い(104 cm-2以下)領域では界面での電圧降下
が小さいので電流は選択的に流れる。In the semiconductor laser shown in FIG. 11, G
By selectively forming an As plane on the surface of the aAs substrate 201, a region 201a having a low crystal defect density is provided.
Region 201 having a high crystal defect density without forming an s-plane
b is provided. In the GaN-based semiconductor layer (zinc blende type crystal) formed on the GaAs substrate, at the interface between the substrate and the semiconductor layer, contrary to the case of the seventh embodiment, a high density (10 8 cm − 2 or more) In the crystal defect region 210b,
In the region where the density of crystal defects is low (10 4 cm -2 or less), the voltage drop at the interface is small, so that the current selectively flows.
【0067】また、図11に示す半導体レーザにおい
て、多重歪超格子構造105は、基板としてGaAsを
用い、それに比べて母元素間の共有結合の結合半径が小
さいAlGaN及びInGaNからなるので、そのn型
ドーパントとして原子半径の小さなSe、Sn、Ge等
を用いることにより高濃度ドーピングを達成している。In the semiconductor laser shown in FIG. 11, the multi-strained superlattice structure 105 uses GaAs as a substrate and is composed of AlGaN and InGaN having a bond radius of covalent bond between mother elements smaller than that of the substrate. High-concentration doping is achieved by using Se, Sn, Ge or the like having a small atomic radius as the type dopant.
【0068】[0068]
【発明の効果】以上説明したように、本発明によれば、
低い動作電圧で駆動できる半導体素子が提供される。As described above, according to the present invention,
A semiconductor device that can be driven with a low operating voltage is provided.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明の第1の実施の態様に係る半導体素子の
断面図。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施の態様に係る半導体素子の
断面図。FIG. 2 is a sectional view of a semiconductor device according to a second embodiment of the present invention.
【図3】本発明の第1の態様におけるn型ZnSeバッ
ファ層中の結晶欠陥密度と動作電圧との関係を示すグラ
フ図。FIG. 3 is a graph showing the relationship between the crystal defect density in the n-type ZnSe buffer layer and the operating voltage in the first aspect of the present invention.
【図4】n型GaAs基板上にInGaAlPバッファ
層を介して形成されたn型ZnSe層中の結晶欠陥密度
と動作電圧との関係を示すグラフ図。FIG. 4 is a graph showing a relationship between a crystal defect density in an n-type ZnSe layer formed on an n-type GaAs substrate via an InGaAlP buffer layer and an operating voltage.
【図5】本発明の第3の実施の態様に係る半導体素子の
概略断面図。FIG. 5 is a schematic sectional view of a semiconductor device according to a third embodiment of the present invention.
【図6】本発明の第4の実施の態様に係る半導体素子の
概略断面図。FIG. 6 is a schematic sectional view of a semiconductor device according to a fourth embodiment of the present invention.
【図7】半導体素子の各層における実効ドナー又はアク
セプタ濃度を示す図。FIG. 7 is a diagram showing effective donor or acceptor concentration in each layer of a semiconductor element.
【図8】GaAs基板と半導体層との格子不整合の度合
を実効ドナー又はアクセプタ濃度との関係で示す図。FIG. 8 is a diagram showing the degree of lattice mismatch between a GaAs substrate and a semiconductor layer in relation to the effective donor or acceptor concentration.
【図9】本発明の第6の実施の態様に係る半導体素子の
断面図。FIG. 9 is a sectional view of a semiconductor device according to a sixth embodiment of the present invention.
【図10】本発明の第7の実施の態様に係る半導体素子
の断面図。FIG. 10 is a sectional view of a semiconductor device according to a seventh embodiment of the present invention.
【図11】本発明の第8の実施の態様に係る半導体素子
の断面図。FIG. 11 is a sectional view of a semiconductor device according to an eighth embodiment of the present invention.
11,31,51,71,101,201…基板、1
2,36,54,74,102…バッファ層、15,3
7,55,75,106…超格子構造。11, 31, 51, 71, 101, 201 ... Substrate, 1
2, 36, 54, 74, 102 ... Buffer layer, 15, 3
7, 55, 75, 106 ... Superlattice structure.
フロントページの続き (72)発明者 斎藤 真司 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内Front page continuation (72) Inventor Shinji Saito 1 Komukai Toshiba-cho, Kouki-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center
Claims (4)
成された半導体層を有し、前記半導体層は少なくとも部
分的に1×108 cm-2以上の欠陥密度を有することを
特徴とする半導体素子。1. A semiconductor comprising a semiconductor substrate and a semiconductor layer formed on the semiconductor substrate, wherein the semiconductor layer has a defect density of at least 1 × 10 8 cm −2 or more. element.
成された半導体層を有し、前記半導体層は少なくとも部
分的に1×104 cm-2以下の欠陥密度を有することを
特徴とする半導体素子。2. A semiconductor having a semiconductor substrate and a semiconductor layer formed on the semiconductor substrate, wherein the semiconductor layer has a defect density of at least 1 × 10 4 cm −2 or less. element.
成された半導体層を有し、前記半導体層は1×108 c
m-2以上の欠陥密度を有する部分と1×104 cm-2以
下の欠陥密度を有する部分とを包含することを特徴とす
る半導体素子。3. A semiconductor substrate, and a semiconductor layer formed on the semiconductor substrate, wherein the semiconductor layer is 1 × 10 8 c.
A semiconductor device comprising a portion having a defect density of m −2 or more and a portion having a defect density of 1 × 10 4 cm −2 or less.
成された半導体層を有し、前記半導体層を構成する母元
素間の共有結合の結合半径が前記基板を構成する母元素
間の共有結合の結合半径よりも大きい場合には、前記結
合半径よりも小さな原子半径を有する不純物を、又は前
記半導体層を構成する母元素間の共有結合の結合半径が
前記基板を構成する母元素間の共有結合の結合半径より
も小さい場合には、前記結合半径よりも大きな原子半径
を有する不純物を前記半導体層にドープしたことを特徴
とする半導体素子。4. A semiconductor substrate, and a semiconductor layer formed on the semiconductor substrate, wherein a bond radius of a covalent bond between mother elements constituting the semiconductor layer is a covalent bond between mother elements constituting the substrate. When the bond radius is larger than the bond radius of, the impurities having an atomic radius smaller than the bond radius, or the bond radius of the covalent bond between the mother elements forming the semiconductor layer is shared between the mother elements forming the substrate. A semiconductor device, wherein the semiconductor layer is doped with an impurity having an atomic radius larger than the bond radius when the bond radius is smaller than the bond radius.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23746895A JPH0983079A (en) | 1995-09-14 | 1995-09-14 | Semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23746895A JPH0983079A (en) | 1995-09-14 | 1995-09-14 | Semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983079A true JPH0983079A (en) | 1997-03-28 |
Family
ID=17015783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23746895A Pending JPH0983079A (en) | 1995-09-14 | 1995-09-14 | Semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983079A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193246B1 (en) | 1998-03-12 | 2007-03-20 | Nichia Corporation | Nitride semiconductor device |
| JP2008270805A (en) * | 2007-04-16 | 2008-11-06 | Samsung Electro-Mechanics Co Ltd | Nitride semiconductor light emitting device |
| JP2011183539A (en) * | 2010-03-11 | 2011-09-22 | Omron Corp | Mems and manufacturing method of mems |
| CN113488443A (en) * | 2021-06-08 | 2021-10-08 | 电子科技大学 | Refrigeration type NEA GaN electron source component structure under ultrahigh vacuum system |
-
1995
- 1995-09-14 JP JP23746895A patent/JPH0983079A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7193246B1 (en) | 1998-03-12 | 2007-03-20 | Nichia Corporation | Nitride semiconductor device |
| US7402838B2 (en) | 1998-03-12 | 2008-07-22 | Nichia Corporation | Nitride semiconductor device |
| US7947994B2 (en) | 1998-03-12 | 2011-05-24 | Nichia Corporation | Nitride semiconductor device |
| JP2008270805A (en) * | 2007-04-16 | 2008-11-06 | Samsung Electro-Mechanics Co Ltd | Nitride semiconductor light emitting device |
| JP2011183539A (en) * | 2010-03-11 | 2011-09-22 | Omron Corp | Mems and manufacturing method of mems |
| CN113488443A (en) * | 2021-06-08 | 2021-10-08 | 电子科技大学 | Refrigeration type NEA GaN electron source component structure under ultrahigh vacuum system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169296B1 (en) | Light-emitting diode device | |
| US8981340B2 (en) | Nitride semiconductor device and production method thereof | |
| US5932896A (en) | Nitride system semiconductor device with oxygen | |
| JP2956489B2 (en) | Crystal growth method of gallium nitride based compound semiconductor | |
| US5821555A (en) | Semicoductor device having a hetero interface with a lowered barrier | |
| US9012888B2 (en) | Semiconductor light emitting device, wafer, method for manufacturing semiconductor light emitting device, and method for manufacturing wafer | |
| US8679876B2 (en) | Laser diode and method for fabricating same | |
| US6525335B1 (en) | Light emitting semiconductor devices including wafer bonded heterostructures | |
| US5585649A (en) | Compound semiconductor devices and methods of making compound semiconductor devices | |
| JP2890390B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
| US20020110172A1 (en) | Efficiency GaN-based light emitting devices | |
| US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
| JPH10290027A (en) | Semiconductor light emitting device and method of manufacturing the same | |
| US20100265976A1 (en) | Semiconductor layer structure | |
| JPH07254732A (en) | Semiconductor light emitting device | |
| US20030209717A1 (en) | Semiconductor light-emitting element and method of fabrication thereof | |
| JP3548442B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
| JP2001274521A (en) | Nitride semiconductor light emitting device | |
| JPH11150296A (en) | Nitride-based semiconductor device and method of manufacturing the same | |
| JP2800666B2 (en) | Gallium nitride based compound semiconductor laser device | |
| JP3496480B2 (en) | Nitride semiconductor device | |
| CN101154796A (en) | Semiconductor light emitting element | |
| JPH10144960A (en) | Method for manufacturing p-type nitride semiconductor and nitride semiconductor device | |
| JPH0983079A (en) | Semiconductor element | |
| JPH11220172A (en) | Gallium nitride based compound semiconductor light emitting device |