JPH098688A - 複信方式用ｐｌｌ 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】 【目的】１つの水晶振動子を用いた基準発振器を利用
し、送信用 PLL周波数シンセサイザの出力は、シンセサ
イザループの帰還作用の影響を受けない変調を行い、受
信用 PLL周波数シンセサイザの出力は、変調信号で変調
されない。 【構成】アンテナ回路部1,2 と、スーパーヘテロダイン
方式の受信回路部10〜16と、変調信号17で周波数変調す
るPLL 周波数シンセサイザと送信用電力増幅器３とから
なる送信回路部と、を備え、PLL 周波数シンセサイザ
は、送信用電圧制御発振器４とPLL 周波数シンセサイザ
用IC６と送信用ループフィルタ５とからなる送信用 PLL
周波数シンセサイザループと、受信用電圧制御発振器８
とPLL 周波数シンセサイザ用IC６と受信用ループフィル
タ９とからなる受信用 PLL周波数シンセサイザループ
と、変調信号17で周波数偏移し送信用および受信用PLL
周波数シンセサイザループに基準周波数を入力する基準
発振器７と、を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、同時に双方向通信（以
下、複信方式の通信という）を可能とする複信方式の無
線通信機に関し、特に、送受信用に１つの基準発振器を
備え、送信用PLL(Phase Locked Loop,以下 PLLと略称す
る）周波数シンセサイザループが出力する送信信号は、
この基準発振器が出力する基準周波数とともに変調信号
で変調され、受信用 PLL周波数シンセサイザループが出
力し受信回路部の中間周波局部発振信号として用いられ
る中間周波数基準信号は、変調信号による変調が相殺さ
れ、変調信号の影響を受けない複信方式用PLL 周波数シ
ンセサイザに関する。

【０００２】

【従来の技術】同時に双方向の通信を可能とする複信方
式の無線通信機は、アンテナ回路部と、送信データを変
調信号として変調しアンテナ回路部に送信信号を送る送
信回路部と、アンテナ回路部から受信した受信信号を増
幅復調する受信回路部と、を備えて構成される。同時に
送受信の双方向の通信を行うため、一般的には、送信信
号を送る周波数チャネルと受信信号を受信する周波数チ
ャネルは異なった周波数チャネルを使用し、且つ、この
使用する周波数チャネルは、混信妨害を避けるため既に
他局が交信中である周波数チャネルを使用しない様に、
複数の周波数チャネルの内から使用周波数チャネルを選
択できる構成を備えている。

【０００３】この様な複信方式の無線通信機で送信デー
タを変調信号として直接周波数変調(FM変調／変調信号
がアナログ信号) あるいは直接周波数シフトキーイング
変調(FSK変調／変調信号がディジタル信号、以下、特に
断らなければ両者を含めて周波数変調 (FM変調）とい
う）を行う方法に、従来技術では、次の様な周波数シン
セサイザによる構成が採用されていた。

【０００４】(1) 送信用PLL 周波数シンセサイザ、受信
用PLL 周波数シンセサイザは、同一の基準発振器を使用
し、送信用PLL 周波数シンセサイザループにのみ、変調
信号を入力し、FM変調をかける。 (2) 送信用PLL 周波数シンセサイザ、受信用PLL 周波数
シンセサイザは、それぞれ別の基準発振器を使用し、送
信用PLL 周波数シンセサイザループと送信用の基準発信
器とに変調信号を入力し、FM変調をかける。

【０００５】図７は上述の(1) 、(2) の方法による送信
用 PLL周波数シンセサイザの動作を説明するブロック図
である。図７において、送信用の PLL周波数シンセサイ
ザは、送信用電圧制御発振器(VCO) ４と、PLL 周波数シ
ンセサイザ用IC(PLL-IC)６と、送信用ループフィルタ(L
PF) ５と、からなる送信用 PLL周波数シンセサイザルー
プと、基準発信器(XO)７と、から構成される。

【０００６】かかる構成において、PLL 周波数シンセサ
イザ用IC(PLL-IC)６は、基準発振器(XO)７からの基準周
波数を図示省略された固定分周器で分周された周波数
と、送信用電圧制御発振器(VCO) ４からの発振周波数ａ
を図示省略された可変分周器で分周された周波数と、を
比較検出し、両周波数に位相差があればこれを積算し、
送信用ループフィルタ(LPF) ５で高周波成分を除去し、
送信用電圧制御発振器(VCO) ４に帰還する。送信用電圧
制御発振器(VCO) ４は、この発振器(VCO) ４の内部にあ
り図示省略されている可変容量ダイオードに、変調信号
tx-data と上述の送信用ループフィルタ(LPF) ５の出力
との差電圧で可変容量ダイオードの容量を変化させ、発
振周波数ａを周波数(f1)から(f1-Δf1) に変えるもので
ある。

【０００７】しかし、(1) の方法に相当する図７の(A)
では、変調信号tx-data は送信用電圧制御発振器(VCO)
４にのみ入力され、基準発振器(XO)７には入力されてい
ない。即ち、基準発振器(XO)７からの基準周波数は変調
信号tx-data によって周波数を変化させることはない。
従って、送信用電圧制御発振器(VCO) ４の発振周波数ａ
は、変調信号tx-data の変化によって、一旦、周波数(f
1)から(f1-Δf1) に変化するが、送信用 PLL周波数シン
セサイザループの帰還作用により順次元の周波数(f1)に
戻る。

【０００８】また、(2) の方法に相当する図７の(B)
は、変調信号tx-data が送信用電圧制御発振器(VCO) ４
と基準発信器(XO)７とに入力さる。即ち、送信用電圧制
御発振器(VCO) ４の発振周波数と基準発振器(XO)７の基
準周波数は、変調信号tx-dataによって周波数を変化す
る。従って、送信用電圧制御発振器(VCO) ４の発振周波
数ａは、変調信号tx-data の変化によって、送信用 PLL
周波数シンセサイザループの帰還作用の影響を受けるこ
となく、周波数(f1)から(f1-Δf1) に変化することがで
きる。

【０００９】

【発明が解決しようとする課題】上述の様に従来技術に
よる複信方式用PLL 周波数シンセサイザでは、次の様な
問題がある。 (1) の方式による場合 送信用PLL 周波数シンセサイザループから見ると、変調
信号は外乱であり、変調信号という外乱が加わると、送
信用PLL 周波数シンセサイザループはその外乱を吸収す
るように働く。つまり、周波数(f1)という周波数で安定
していたPLL 周波数シンセサイザループに変調信号が加
わることにより、(f1-Δf1) という周波数に変化する。
送信用PLL 周波数シンセサイザループは、この周波数(f
1-Δf1)を(f1)に戻すように働き、やがて(f1)に戻って
しまう。つまり、変調信号の変化がゆるやかな場合（低
周波の変調信号の場合）、FM変調が正しくかからなくな
る問題がある。

【００１０】(2) の方式の場合 変調信号を送信用PLL 周波数シンセサイザと基準発振器
とに加えるようにすることで、送信用PLL 周波数シンセ
サイザループの帰還作用が働かないようにする。つま
り、周波数(f1)という周波数で安定していた送信用PLL
周波数シンセサイザループに変調入力が加わることによ
り周波数(f1-Δf1) という周波数に変化する。このと
き、同時に変調信号を基準発振器に加えて(f1-Δf1) と
いう周波数で安定する様にすれば、周波数は(f1)に戻る
ことはなくなり、(1) の方式の問題を解決することがで
きる。

【００１１】しかし、複信方式の無線通信機なので、変
調信号が加わっているときに受信用PLL 周波数シンセサ
イザループが変動し、受信用局部発振周波数が変動して
は正常な受信動作を行うことができないので、変調信号
で周波数が変動できる送信用の基準発振器とは別に、受
信用の基準発振器を設けている。この場合、送信用と受
信用の２つの基準発振器が必要となる。基準発振器とし
ては、周波数安定度の点から一般に水晶振動子を使用し
ており、この水晶振動子を２つ使うことは無線通信機の
コスト高と大型化につながる。

【００１２】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、送信用
と受信用に別々の基準発振器を用意し水晶振動子を２つ
使うということなく、１つの水晶振動子を用いた基準発
振器を利用して、送信用 PLL周波数シンセサイザループ
が出力する送信信号は、送信用PLL 周波数シンセサイザ
ループの帰還作用の影響を受けない安定した変調を行
い、受信用 PLL周波数シンセサイザループが出力する中
間周波数基準信号は、変調信号で変調されない複信方式
用PLL 周波数シンセサイザを提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、アンテナ回路部と、スーパーヘ
テロダイン方式の受信回路部と、送信データを変調信号
として周波数変調を行うPLL(Phase Locked Loop)周波数
シンセサイザと送信用電力増幅器とを備えてなる送信回
路部と、を備え、同時に双方向通信を可能とする無線通
信機の複信方式用 PLL周波数シンセサイザにおいて、送
信用電圧制御発振器と，PLL 周波数シンセサイザ用IC
と，送信用ループフィルタと，からなる送信用 PLL周波
数シンセサイザループと、受信用電圧制御発振器と，PL
L 周波数シンセサイザ用ICと，受信用ループフィルタ
と，からなる受信用 PLL周波数シンセサイザループと、
変調信号で周波数偏移し，送信用および受信用PLL 周波
数シンセサイザループに基準周波数を入力する基準発振
器と、を備えるものとする。

【００１４】また、受信用電圧制御発振器は、３個の容
量を直列に接続した容量直列回路とこの容量直列回路に
並列接続されるインダクタと容量直列回路の中央の容量
にベース・エミッタ回路を並列接続される発振用トラン
ジスタとからなる正弦波発振回路と、インダクタに並列
接続される可変容量ダイオードと容量とからなる直列回
路と、否定論理素子と、を備え、インダクタに並列接続
される直列回路の可変容量ダイオードの両端子間に否定
論理素子を介した変調信号と受信用ループフィルタから
の出力信号とを接続するものとする。

【００１５】また、受信用電圧制御発振器の否定論理素
子の回路は、変調信号の変化に対し遅延特性を備えるも
のとする。

【００１６】

【作用】上記構成により、変調信号を送信用PLL 周波数
シンセサイザと、基準発振器と、受信用PLL 周波数シン
セサイザと、に入力することにより、送信用 PLL周波数
シンセサイザループが出力する送信信号は、データ変化
がゆっくりした低周波の変調信号が入ってきても正しく
変調を行うことができる。

【００１７】また、変調信号によって基準発振器の周波
数が変動しても、インダクタに並列接続される可変容量
ダイオードの両端に印加される否定論理素子を介した変
調信号と受信用ループフィルタからの出力信号とが相殺
されるため、受信用 PLL周波数シンセサイザループが出
力する中間周波数基準信号は、変調信号の影響を受け
ず、変調信号で変調されることがない。

【００１８】特に、否定論理素子の回路に遅延特性を備
え、基準発振器の周波数が変動し受信用ループフィルタ
からの出力信号が遅延する遅延特性と整合をとることに
より、変調信号が変化したときも可変容量ダイオードの
両端に印加される電圧変動を相殺し、中間周波数基準信
号の瞬時的変動を含めて変調を抑制する。

【００１９】

【実施例】図１は本発明による一実施例の複信方式の無
線通信機のブロック図、図２は送信用 PLL周波数シンセ
サイザの動作を説明するブロック図、図３は変調信号が
変化したときの送信用 PLL周波数シンセサイザの各部の
波形図、図４は受信用 PLL周波数シンセサイザの動作を
説明するブロック図、図５は変調信号が変化したときの
受信用 PLL周波数シンセサイザの各部の波形図、図６は
電圧制御発振器のブロック図であり、図７に対応する同
一機能部材には同じ符号が付してある。

【００２０】図１において、複信方式の無線通信機は、
アンテナ回路部と、図示例では第１、第２ミキサを備え
たダブルスーパーヘテロダイン方式の受信回路部と、送
信回路部と、から構成される。アンテナ回路部は、アン
テナ１と、送信信号と受信信号との信号の流れを分岐分
配する分配器２と、から構成される。

【００２１】ダブルスーパーヘテロダイン方式の受信回
路部は、アンテナ１で受信した高周波信号を増幅する高
周波増幅器10と、この高周波増幅器10からの信号と第１
局部発振信号として動作する受信用 PLL周波数シンセサ
イザループの受信用電圧制御発振器８の出力信号とを入
力とする第１ミキサ11と、この高周波増幅器10からの信
号と第１局部発振信号との差周波数を増幅する第１中間
周波数増幅器12と、この第１中間周波数増幅器12からの
信号と第２局部発振器14からの第２中間周波数信号とを
入力とする第２ミキサ13と、第２中間周波数増幅器15
と、この第２中間周波数増幅器15からの出力信号を復調
し受信データ(rx-data)19 として出力する復調器16と、
から構成される。

【００２２】なお、受信用 PLL周波数シンセサイザ（詳
細は図４、図５で説明する）は、受信用電圧制御発振器
（以下、電圧制御発振器を VCOと略記する）８と、送信
用および受信用の２系統を一体化して内蔵するPLL 周波
数シンセサイザ用集積回路（以下、PLL-ICと略記する）
６と、受信用ループフィルタ（以下、ループフィルタを
LPF と略記する）９と、からなる受信用 PLL周波数シン
セサイザループと、送受信回路共用の基準発振器７と、
から構成される。

【００２３】送信回路部（詳細は図２、図３で説明す
る）は、送信データを変調信号(tx-data)17 として周波
数変調(FM,FSK)を行う図示例では送信用VCO ４と，上述
の受信用PLL-IC６と一体化された送信用PLL-IC６と，送
信用LPF ５と，からなる送信用PLL 周波数シンセサイザ
ループと、送受信回路共用の基準発振器７と、送信用電
力増幅器３と、を備えて構成される。

【００２４】かかる構成において、送信データとしての
変調信号(tx-data)17 は、基準発振器７と、送信用VCO
４と、受信用VCO ８と、に入力される。まず、送信用PL
L 周波数シンセサイザループでは、変調信号(tx-data)1
7 の変化により送信用VCO ４の発振周波数が変化し、PL
L-IC６に帰還される。PLL-IC６では、図示されていない
可変分周器でチャネルデータ(channel-data)18A による
分周比で送信用VCO ４の発振周波数を分周し、他方、基
準発振器(XO)７からの基準周波数を図示されていない固
定分周器で分周し、両分周された周波数の位相比較を行
い、位相差出力を送信用LPF ５に入力し、この出力を送
信用VCO ４に帰還する。

【００２５】変調信号(tx-data)17 で変調され可変分周
器で分周された送信用VCO ４の発振周波数と、変調信号
(tx-data)17 で変調され固定分周器で分周された基準発
振器７の基準周波数とはほぼ一致する様に構成されてい
るので、送信用LPF ５の出力変動はなく、従って、送信
用VCO ４の発振周波数は、変調信号(tx-data)17 で変調
された出力がそのまま送信信号として出力される。

【００２６】同様に、受信用PLL 周波数シンセサイザル
ープでは、変調信号(tx-data)17 の変化により受信用VC
O ８の発振周波数が変化する方向にあるが、実際上は、
変調信号(tx-data)17 により基準発振器７の基準周波数
が変調され周波数変動が発生し、受信回路用のPLL-IC６
の固定分周器で分周され位相差出力を検出し受信回路用
のPLL-IC６に出力変動を与え、受信用LPF ９の出力変動
となり、受信用VCO ８に内蔵される可変容量ダイオード
に変調信号(tx-data)17 と受信用LPF ９の出力信号とが
差動的に作用し両信号は相殺されて差電圧が発生しな
い。この結果、受信回路部の第１中間周波数局部発振器
として動作する受信用 PLL周波数シンセサイザからの信
号は、変調信号(tx-data)17 の影響を受けない。

【００２７】図２は送信用 PLL周波数シンセサイザの動
作を説明するブロック図、図３は変調信号が変化したと
きの送信用 PLL周波数シンセサイザの各部の波形図であ
り、以下、図２、３を用いて説明する。図２において、
送信用 PLL周波数シンセサイザは、送信用電圧制御発振
器(VCO) ４と、基準発信器７と、可変分周器(PD1) 61と
位相比較器(PC1) 62と固定分周器(FD)63とからなる送信
用 PLL周波数シンセサイザ用IC(PLL-IC)６と、送信用ル
ープフィルタ５と、から構成される。

【００２８】送信用電圧制御発振器(VCO) ４は、一実施
例では、３個の容量42,43,46を直列に接続した容量直列
回路と，この容量直列回路に並列接続されるインダクタ
47と、容量直列回路の中央の容量42にベース・エミッタ
回路を並列接続される発振用トランジスタ48と，からな
るクラップ発振回路と、このクラップ発振回路のインダ
クタ47に並列接続される可変容量ダイオード45と容量44
とからなる直列回路と、を備え、変形クラップ発振回路
を構成して可変容量ダイオード45の容量値を変えて正弦
波発振周波数を可変する回路構成を採用している。

【００２９】図６により変形クラップ発振回路を説明す
る。図６において、容量直列回路を構成する３個の容量
42,43,46の容量値をc1,c2,c3とし、インダクタ47のイン
ダクタンスをL とし、可変容量ダイオード45の容量値c5
と容量44の容量値c6とからなる直列回路の容量値をc4と
する。この定数の変形クラップ発振回路の発振周波数ｆ
は、インダクタ47のインダクタンスL と可変容量ダイオ
ード45の容量値c5を含めた合成容量Ｃとから(1) 式を得
る。

【００３０】

【数１】

【００３１】なお、ここで合成容量Ｃは(2) 式で表され
る。

【００３２】

【数２】

【００３３】図６の回路において、容量c1,c2 は、トラ
ンジスタのエミッタからベースに正帰還をかけるための
ものであり、容量c1とc2の容量値を大きくし、容量c3の
容量値を小さくすることで、電源電圧や周囲温度の変動
に対して発振周波数の受ける影響を少なくする。容量c6
の値を選択することにより、可変容量ダイオードc5の容
量変化に対する発振周波数の変動幅を選択することがで
きる。

【００３４】図２に戻り、基準発振器(XO)７は、送信用
電圧制御発振器(VCO) ４と類似し、水晶振動子76を用い
た発振回路である。即ち、送信用VCO ４と異なる点は、
共振回路を構成する容量46とインダクタ47が、水晶振動
子76の電気機械的共振回路に置換されて、容量46の位置
に配置されたものである。この基準発信器(XO)７も可変
容量ダイオード75と容量74の直列回路で発振周波数を変
えることができる。

【００３５】図２、図３を用いて送信用 PLL周波数シン
セサイザループを説明する。変調信号(tx-data)17 は、
抵抗41を介して送信用VCO ４の可変容量ダイオード45の
接続点d 、および、抵抗71を介して基準発信器７の可変
容量ダイオード75の接続点jに接続される。送信用 PLL
周波数シンセサイザループは、送信用VCO ４の発振出力
が可変分周器61に接続(a点) され、1/n1に分周(b点) さ
れて位相比較器62に入力される。可変分周器61の分周比
はチャネルデータ(channel-data)18A からのデータによ
り設定される。

【００３６】例えば、一実施例は、無線通信機の送信チ
ャネルは、400MHz帯、チャネル間隔12.5kHz でベースバ
ンドのディジタル送信データを直接周波数シフトキーイ
ング変調(FSK) で送信する。この場合、分周比1/n1は、
1/32000 となる。無線通信機が交信する周波数帯域の選
択は、例えば、分周比を1/32001 、1/32002,…に選ぶこ
とにより、400.0125MHz,400.025MHz…と送信チャネルを
選択できる。また、基準発振器７は発振周波数が12.8MH
z (e点) のとき、固定分周比1/m は、1/1024で12.5kHz
(g点) の周波数を得る。

【００３７】可変分周器61で分周された送信用VCO ４の
周波数と固定分周器63分周された基準発信器７の周波数
は位相比較器62で位相比較され、位相比較器62はこの位
相差が零になる様に出力を出し、送信用ループフィルタ
５でフィルタして送信用VCO４の(c点) に接続する。

【００３８】かかる構成において、今、変調信号(tx-da
ta)17 がＬの状態で送信用VCO ４の発振出力である a点
の周波数がf1で送信用 PLL周波数シンセサイザループが
安定しているものとする。基準発振器７の発振出力であ
る e点の周波数をf0とすると、 b点の周波数f1/n1 と g
点の周波数f0/mとは一致している。（状態Ｌ） 次に、変調信号(tx-data)17 がＨに変化すると、 d点の
電位が高くなり、c-d間の電位差が状態Ｌよりも小さく
なる。この結果、可変容量ダイオード45の空乏層が減
り、可変容量ダイオード45の容量が増大し、合成容量Ｃ
が増大する。この結果、(1) 式より、 a点での周波数が
状態Ｌよりも小さくなり、(f1-Δf1) となる。これによ
り b点での周波数は(f1-Δf1)/n1となる。

【００３９】一方、変調信号(tx-data)17 がＨに変化す
ることにより、 j点の電位も高くなり h-j間の電位差が
状態Ｌよりも小さくなる。この結果、可変容量ダイオー
ド75の空乏層が減り、可変容量ダイオード75の容量が増
大し、合成容量Ｃが増大する。この結果、 e点での周波
数が状態Ｌよりも小さくなり、(f0-Δf0) となる。これ
により g点での周波数は(f0-Δf0)/m となる。

【００４０】このとき b点の周波数(f1-Δf1)/n1と g点
の周波数(f0-Δf0)/m とが等しければ、送信用位相比較
器62からの出力は状態Ｌのときと同じになり、 c点の電
位は変化しない。つまり、 a点での周波数は、変調信号
(tx-data)17 の値にのみ左右されることになり、変調信
号(tx-data)17 によりFSK 変調がかかる。以上の説明し
た送信用 PLL周波数シンセサイザの各部の動作波形が図
３に図示される。

【００４１】図４は受信用 PLL周波数シンセサイザの動
作を説明するブロック図、図５は変調信号が変化したと
きの受信用 PLL周波数シンセサイザの各部の波形図であ
り、以下、図４、５を用いて説明する。図４において、
受信用 PLL周波数シンセサイザは、受信用電圧制御発振
器(VCO) ８と、基準発信器７と、可変分周器(PD2) 64と
位相比較器(PC2) 65と固定分周器(FD)63とからなる受信
用 PLL周波数シンセサイザ用集積回路(PLL-IC)６と、受
信用ループフィルタ９と、から構成される。

【００４２】受信用電圧制御発振器(VCO) ８は、図２の
送信用VCO ４と同様に変形クラップ発振回路を用いてお
り、部品番号は図２の送信用VCO ４の40番台に対応して
受信用VCO ８は80番台をとっている。さらに、この受信
用VCO ８の回路には、否定論理素子89と遅延回路89A,89
B が挿入されている点が図２と異なる点である。基準発
振器は理解を容易にするため図２と同じ回路を再掲載し
た。

【００４３】かかる構成において、図４、図５を用いて
受信用 PLL周波数シンセサイザループを説明する。変調
信号(tx-data)17 は、否定論理素子89と遅延回路89A,89
B と抵抗81を介して受信用VCO ８の可変容量ダイオード
85の接続点q および抵抗71を介して基準発信器７の可変
容量ダイオード75の接続点j に接続される。受信用 PLL
周波数シンセサイザループは、受信用VCO ８の発振出力
が可変分周器64に接続(s点) され、1/n2に分周(t点) さ
れて位相比較器65に入力される。可変分周器64の分周比
はチャネルデータ(channel-data)18B のデータにより設
定される。

【００４４】例えば、一実施例では、無線通信機の送信
チャネルを400MHz帯とし第１中間周波数を45MHz 、第２
中間周波数を455kHzのダブルスーパーヘテロダイン方式
とする。受信周波数のチャネルの選択は、先に送信回路
部で説明したと同様に、チャネルデータ(channel-data)
18B からの分周比1/n2により選択することができる。

【００４５】例えば400MHzのチャネルを受信する場合、
400MHzから第１中間周波数45MHz を差し引いた値とチャ
ネル間隔12.5kHz との比から、分周比1/n2としては、1/
28400が選択される。可変分周器64で分周された受信用V
CO ８の周波数と固定分周器63分周された基準発信器７
の周波数は位相比較器65で位相比較される。位相比較器
65はこの位相差が零になる様に出力し、受信用ループフ
ィルタ９でフィルタして受信用VCO ８の(p点) に接続す
る。

【００４６】かかる構成において、今、変調信号(tx-da
ta)17 がＬの状態で受信用VCO ８の発振出力である s点
の周波数がf2で受信用 PLL周波数シンセサイザループが
安定しているものとする。基準発振器７の発振出力であ
る e点の周波数をf0とすると、 t点の周波数f2/n2 と g
点の周波数f0/mとは一致している。（状態Ｌ） 次に、変調信号(tx-data)17 がＨに変化すると、否定論
理素子89で r点の電位が小さくなり、遅延回路89A,89B
で遅延されて q点の電位が順次小さくなる。

【００４７】一方、変調信号(tx-data)17 がＨに変化す
ることにより、 j点の電位も高くなり h-j間の電位差が
状態Ｌよりも小さくなる。この結果、可変容量ダイオー
ド75の空乏層が減り、可変容量ダイオード75の容量が増
大し、合成容量が増大する。この結果、 e点での周波数
が状態Ｌよりも小さくなり、(f0-Δf0) となる。これに
より g点での周波数は(f0-Δf0)/m となる。

【００４８】基準発振器の周波数が小さくなることによ
り、 PLL周波数シンセサイザループは受信用VCO ８の発
振周波数を低くする様に動作する。即ち、位相比較器65
の出力信号は順次変化し、受信用LPF ９を介して受信用
VCO ８の p点電位を小さくする方向に変化する。遅延回
路89A,89B で遅延されて q点電位が順次小さくなる変化
速度と受信用VCO ８の p点電位を小さくする変化速度を
等しく選び、且つ、p点電位とq 点電位との差電圧が一
定になる様に選択すると、可変容量ダイオード85にかか
る電圧は状態Ｌと同じであり、一定となる。この結果、
受信用VCO ８が出力する周波数は、変調信号(tx-data)1
7 の影響を受けることなく、一定の周波数を出力するこ
とができる。以上の説明した受信用 PLL周波数シンセサ
イザの各部の動作波形が図５に図示される。

【００４９】なお、上記説明では否定論理素子89と遅延
回路89A,89B で遅延特性を説明したが、例えば、否定論
理素子89の代わりに演算増幅器を用い、この演算増幅器
に遅延特性を付与してもよい。

【００５０】

【発明の効果】以上述べたように本発明の構成によれ
ば、複信方式の無線通信機で、変調信号号を送信用 PLL
周波数シンセサイザループ、基準発振器、受信用 PLL周
波数シンセサイザループに入力することにより、１つの
水晶振動子を用いた基準発振器を用いて、送信用 PLL周
波数シンセサイザループが出力する送信信号は、送信用
PLL 周波数シンセサイザループの帰還作用の影響を受け
ない安定した変調を行い、受信用 PLL周波数シンセサイ
ザループが出力する中間周波数基準信号は、変調信号で
変調されない複信方式用PLL 周波数シンセサイザを提供
することができ、無線通信機のコスト低減および小型化
を行うことができる。

【図面の簡単な説明】

【図１】本発明による一実施例の複信方式の無線通信機
のブロック図

【図２】送信用 PLL周波数シンセサイザの動作を説明す
るブロック図

【図３】変調信号が変化したときの送信用 PLL周波数シ
ンセサイザの各部の波形図

【図４】受信用 PLL周波数シンセサイザの動作を説明す
るブロック図

【図５】変調信号が変化したときの受信用 PLL周波数シ
ンセサイザの各部の波形図

【図６】電圧制御発振器のブロック図

【図７】従来技術による送信用 PLL周波数シンセサイザ
の動作を説明するブロック図

【符号の説明】

１ アンテナ ２ 分配器 ３ 電力増幅器 ４,VCO 送信用電圧制御発振器 ５,LPF 送信用ループフィルタ ６,PLL-IC PLL 周波数シンセサイザ用IC ７,XO 基準発振器 ８ 受信用電圧制御発振器 ９ 受信用ループフィルタ 10 高周波増幅器 11、13 ミキサ 12 第１中間周波増幅器 14 第２局部発振器 15 第２中間周波増幅器 16 復調器 17,tx-data 変調信号 18A,18B, channel-data チャネルデータ 19,rx-data 受信データ 42,43,44,46,72,73,74,82,83,84,86 容量 45,75,85 可変容量ダイオード 47,87 インダクタ 48,78,88 発振用トランジスタ 61、64 可変分周器 62、65 位相比較器 63 固定分周器 76 水晶振動子 f0,f1,f2 周波数 1/n1,1/n2,1/m 分周比 89 否定論理素子 89A,89B 遅延回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】アンテナ回路部と、スーパーヘテロダイン
   方式の受信回路部と、送信データを変調信号として周波
   数変調を行うPLL(Phase Locked Loop)周波数シンセサイ
   ザと送信用電力増幅器とを備えてなる送信回路部と、を
   備え、同時に双方向通信（複信方式の通信）を可能とす
   る無線通信機の複信方式用 PLL周波数シンセサイザにお
   いて、 送信用電圧制御発振器と、PLL 周波数シンセサイザ用IC
   と、送信用ループフィルタと、からなる送信用 PLL周波
   数シンセサイザループと、 受信用電圧制御発振器と、PLL 周波数シンセサイザ用IC
   と、受信用ループフィルタと、からなる受信用 PLL周波
   数シンセサイザループと、 変調信号で周波数偏移し、送信用および受信用PLL 周波
   数シンセサイザループに基準周波数を入力する基準発振
   器と、を備え、 送信用 PLL周波数シンセサイザループが出力する送信信
   号は、変調信号で変調され、受信用 PLL周波数シンセサ
   イザループが出力する中間周波数基準信号は、変調信号
   で変調されない、 ことを特徴とする複信方式用PLL 周波数シンセサイザ。
2. 【請求項２】請求項１に記載の複信方式用PLL 周波数シ
   ンセサイザにおいて、受信用電圧制御発振器は、３個の
   容量を直列に接続した容量直列回路と，この容量直列回
   路に並列接続されるインダクタと、容量直列回路の中央
   の容量にベース・エミッタ回路を並列接続される発振用
   トランジスタと，からなる正弦波発振回路と、前記イン
   ダクタに並列接続される可変容量ダイオードと容量とか
   らなる直列回路と、否定論理素子と、を備え、前記イン
   ダクタに並列接続される直列回路の可変容量ダイオード
   の両端子間に否定論理素子を介した変調信号と受信用ル
   ープフィルタからの出力信号とを接続する、ことを特徴
   とする複信方式用PLL 周波数シンセサイザ。
3. 【請求項３】請求項２に記載の複信方式用PLL 周波数シ
   ンセサイザにおいて、受信用電圧制御発振器の否定論理
   素子の回路は、変調信号の変化に対し遅延特性を備え
   る、ことを特徴とする複信方式用PLL 周波数シンセサイ
   ザ。