JPH0989966A - Failure detecting circuit and its detecting method - Google Patents

Failure detecting circuit and its detecting method

Info

Publication number
JPH0989966A
JPH0989966A JP7245846A JP24584695A JPH0989966A JP H0989966 A JPH0989966 A JP H0989966A JP 7245846 A JP7245846 A JP 7245846A JP 24584695 A JP24584695 A JP 24584695A JP H0989966 A JPH0989966 A JP H0989966A
Authority
JP
Japan
Prior art keywords
signal
circuit
load
failure
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7245846A
Other languages
Japanese (ja)
Inventor
Eiji Yamada
英司 山田
Kouichi Yamanoue
耕一 山野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naldec Corp
Original Assignee
Naldec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Naldec Corp filed Critical Naldec Corp
Priority to JP7245846A priority Critical patent/JPH0989966A/en
Publication of JPH0989966A publication Critical patent/JPH0989966A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To detect an open failure or short-circuit generated in a driving circuit in a full load current area by detecting the phase difference between a signal value for controlling the current value carried to a load and the voltage value generated in the driving circuit. SOLUTION: A duty signal (a) is converted into an integrated waveform signal (b) in an integrating circuit, and outputted from the terminal P1 of a CPU 4 to the terminal 2 of an IC 2. The IC 2 compares the magnitude of the signal (b) with the input signal of a terminal 3 as reference voltage and outputs a pulse signal (c). Terminals 4, 8 are subjected to noise removal by a capacitor 7, and a voltage is added thereto. The pulse signal (c) is outputted to the terminal 5 of the IC 1 as integrated waveform signal, compared in magnitude with the input signal of an output terminal 6, and outputted to a terminal 7. In a failure detecting circuit 1, by using that a driving waveform (c) has a phase delay in the control of actuator current by the duty signal (a), the voltage value of a fail-safe input signal (d) in each timing of leading edge and trailing edge of the duty signal (a) is detected, whereby a failure is detected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、故障検出回路及び
その検出方法に関し、例えば、アクチュエータ等の駆動
制御回路の故障を検出する故障検出回路及びその検出方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a failure detection circuit and a detection method thereof, and more particularly, to a failure detection circuit and a detection method thereof for detecting a failure of a drive control circuit such as an actuator.

【0002】[0002]

【従来の技術】従来から、アクチュエータ等の駆動回路
に発生する故障を検出する故障検出回路として、負荷回
路に発生する電圧をコンパレータにより検出し、このコ
ンパレータからの出力に基づいて負荷電流の異常を検出
するものが提案されている(特開昭59−104565
号公報参照)。
2. Description of the Related Art Conventionally, as a failure detection circuit for detecting a failure occurring in a drive circuit such as an actuator, a voltage generated in a load circuit is detected by a comparator, and an abnormal load current is detected based on the output from the comparator. What is detected is proposed (Japanese Patent Laid-Open No. 59-104565).
Reference).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述の
ような従来の故障検出回路では、特定の負荷電流時でし
か故障検出ができない。また、負荷回路に発生する電圧
をコンパレータから入力するので回路が高価なものとな
る欠点がある。本発明は、上記従来の問題点を解決する
ために提案されたもので、その目的は、安価な回路構成
にも係わらず、アクチュエータ等の駆動回路に発生する
オープン故障やショートを全負荷電流域で容易に検出で
きる故障検出回路及びその検出方法を提供することにあ
る。
However, the conventional failure detection circuit as described above can detect a failure only at a specific load current. Further, since the voltage generated in the load circuit is input from the comparator, the circuit becomes expensive. The present invention has been proposed in order to solve the above-mentioned conventional problems, and an object thereof is to prevent an open failure or a short circuit occurring in a drive circuit such as an actuator or the like from occurring in a full load current range regardless of an inexpensive circuit configuration. It is an object of the present invention to provide a failure detection circuit and a detection method therefor that can be easily detected by.

【0004】[0004]

【課題を解決するための手段】上述の問題点を解決し、
目的を達成するために、この発明に係わる故障検出回路
は、次のような構成を備える。即ち、負荷に通電する電
流値を制御して該負荷を駆動制御すると共に、該電流値
に基づいて該負荷を駆動する駆動回路に発生する故障を
検出するための故障検出回路において、前記負荷に対し
て制御信号を出力して該負荷に通電する電流値を制御す
る制御信号出力手段と、前記負荷に通電することにより
前記駆動回路に発生する電圧値を検出する電圧検出手段
と、前記制御信号と前記電圧値の検出信号との位相差か
ら前記駆動回路に発生する故障を検出する手段とを具備
する。
SUMMARY OF THE INVENTION To solve the above problems,
In order to achieve the object, the failure detection circuit according to the present invention has the following configuration. That is, in the failure detection circuit for controlling the current value flowing through the load to drive the load and detecting the failure that occurs in the drive circuit that drives the load based on the current value, Control signal output means for outputting a control signal to the load to control a current value to be applied to the load; voltage detection means for detecting a voltage value generated in the drive circuit by applying the load to the load; and the control signal. And means for detecting a failure occurring in the drive circuit based on the phase difference between the detection signal of the voltage value and the detection signal of the voltage value.

【0005】この発明に係わる故障検出方法は、次のよ
うな工程を備える。即ち、所定の制御信号により負荷に
通電する電流値を制御して該負荷を駆動制御する制御回
路を有し、該電流値に基づいて該負荷を駆動する駆動回
路に発生する故障を検出するための故障検出方法におい
て、前記負荷に通電することにより前記駆動回路に発生
する電圧値を検出する電圧検出工程と、前記所定の制御
信号と前記電圧値の検出信号との位相差から前記駆動回
路に発生する故障を検出する工程とを具備する。
The failure detection method according to the present invention comprises the following steps. That is, in order to detect a failure that occurs in a drive circuit that drives the load based on the current value, a control circuit that controls the current value that is applied to the load by a predetermined control signal to drive and control the load. In the failure detection method, the voltage detection step of detecting a voltage value generated in the drive circuit by energizing the load, and the drive circuit from the phase difference between the predetermined control signal and the detection signal of the voltage value. And a step of detecting a failure that occurs.

【0006】以上のように、本発明の故障検出回路及び
その検出方法では、負荷に通電する電流値に基づいて該
負荷を駆動する駆動回路に発生する故障を検出する際
に、負荷に通電する電流値を制御する制御信号出力手段
から出力される制御信号と、負荷に通電することにより
駆動回路に発生する電圧値の検出信号との位相差から駆
動回路に発生する故障を検出するように動作する。
As described above, in the failure detection circuit and the detection method thereof according to the present invention, the load is energized when the failure occurring in the drive circuit for driving the load is detected based on the value of the current supplied to the load. Operates to detect a failure occurring in the drive circuit from the phase difference between the control signal output from the control signal output means for controlling the current value and the detection signal of the voltage value generated in the drive circuit by energizing the load. To do.

【0007】[0007]

【発明の実施の形態】以下、本発明に係わる実施の形態
につき添付図面を参照して詳細に説明する。図1は、本
発明に係わる実施の形態の故障検出回路の構成を示すブ
ロック図である。図1において、故障検出回路1は、ア
クチュエータS1と、アクチュエータ駆動素子Q1と、
アクチュエータ駆動素子Q1に流れる電流を検出するた
めの抵抗R11と電流検出回路6と、所定パルスからな
るデューティ信号を比較回路5に出力するデューティ発
生回路3と、デューティ発生回路3から出力されるデュ
ーティ信号と電流検出回路6から出力される検出信号と
を比較してアクチュエータ駆動素子Q1に出力する電流
を決定する比較回路5と、アクチュエータS1に印加さ
れる駆動電圧を検出する電圧検出回路2とを備える。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a block diagram showing the configuration of a failure detection circuit according to an embodiment of the present invention. In FIG. 1, the failure detection circuit 1 includes an actuator S1, an actuator driving element Q1,
A resistor R11 for detecting a current flowing through the actuator drive element Q1, a current detection circuit 6, a duty generation circuit 3 for outputting a duty signal consisting of a predetermined pulse to the comparison circuit 5, and a duty signal output from the duty generation circuit 3. And a detection signal output from the current detection circuit 6 to determine a current output to the actuator drive element Q1, and a voltage detection circuit 2 to detect a drive voltage applied to the actuator S1. .

【0008】アクチュエータS1は、バッテリ等の+B
電源に接続されたリニアソレノイドであり、例えば、A
T(オートマチックトランスミッション)のライン圧を
制御するバルブを駆動する。アクチュエータ駆動素子Q
1はトランジスタであり、そのコレクタには、リニアソ
レノイドS1と抵抗R11とが直列に接続され、ベース
には、比較回路5により決定された電流値に基づく出力
電圧が印加される。アクチュエータS1は、このアクチ
ュエータ駆動素子Q1のベースに電圧が印加されると
(トランジスタのオン状態)、ソレノイドとして通電状
態となる。
The actuator S1 is a battery such as + B
A linear solenoid connected to a power source, for example, A
It drives a valve that controls the line pressure of T (automatic transmission). Actuator drive element Q
Reference numeral 1 denotes a transistor, a linear solenoid S1 and a resistor R11 are connected in series to the collector, and an output voltage based on the current value determined by the comparison circuit 5 is applied to the base. When a voltage is applied to the base of the actuator drive element Q1 (transistor on state), the actuator S1 is energized as a solenoid.

【0009】電圧検出回路2とデューティ発生回路3と
は、アクチュエータS1を駆動制御するCPU4の一部
として構成される。図2は、図1に示す故障検出回路の
詳細構成を示す回路図である。また、図3は、図2にお
ける各点の信号波形を示す図である。図1〜図3におい
て、デューティ発生回路3のデューティ信号a(図3
(a)に示す波形信号)は、抵抗R1及びコンデンサC
1からなる積分回路で積分波形信号b(図3(b)に示
す波形信号)となり、CPU4の端子P1からIC2の
端子2へ出力される。IC2は図1に示す比較回路5に
相当し、この積分波形信号bと他方の端子3の入力信号
を参照電圧VREFとして、大小を比較して出力端子1に
パルス信号を出力する。IC2の端子4、8は電源端子
であり、コンデンサC7でノイズ等が除去されて電圧V
が付加される。IC2の出力端子1から出力された出力
信号は、抵抗R12を介してトランジスタQ2のベース
に印加され、トランジスタQ2をオンする。トランジス
タQ2がオン状態になると、そのコレクタ、エミッタ間
には抵抗R13を介して電源電圧+Bが付加されている
ので、トランジスタQ1がオン状態となる。トランジス
タQ1がオン状態となると、抵抗R14、ダイオードD
1を含むトランジスタQ1、Q2からなる回路に電流が
流れ、前述のように、アクチュエータS1に電源電圧+
Bが付加され、ソレノイドとして通電状態となる。トラ
ンジスタQ1は前述のIC2からの出力信号に基づいて
オン/オフされるので、このソレノイドに印加される信
号cは、パルス信号となる(図3(c)に示す波形信
号)。
The voltage detection circuit 2 and the duty generation circuit 3 are constructed as a part of the CPU 4 which controls the drive of the actuator S1. FIG. 2 is a circuit diagram showing a detailed configuration of the failure detection circuit shown in FIG. Further, FIG. 3 is a diagram showing signal waveforms at respective points in FIG. 1 to 3, the duty signal a of the duty generation circuit 3 (see FIG.
The waveform signal shown in (a) is a resistor R1 and a capacitor C.
The integrated circuit composed of 1 forms an integrated waveform signal b (waveform signal shown in FIG. 3B), which is output from the terminal P1 of the CPU 4 to the terminal 2 of the IC2. The IC2 corresponds to the comparison circuit 5 shown in FIG. The terminals 4 and 8 of the IC2 are power supply terminals, and noise or the like is removed by the capacitor C7 so that the voltage V
Is added. The output signal output from the output terminal 1 of the IC2 is applied to the base of the transistor Q2 via the resistor R12 to turn on the transistor Q2. When the transistor Q2 is turned on, the power supply voltage + B is applied between the collector and the emitter of the transistor Q2 via the resistor R13, so that the transistor Q1 is turned on. When the transistor Q1 is turned on, the resistor R14 and the diode D
A current flows through the circuit composed of the transistors Q1 and Q2 including 1 and, as described above, the actuator S1 receives the power supply voltage +
B is added and the solenoid is energized. Since the transistor Q1 is turned on / off based on the output signal from the above-mentioned IC2, the signal c applied to this solenoid becomes a pulse signal (waveform signal shown in FIG. 3C).

【0010】一方、パルス信号cは、抵抗R10及びコ
ンデンサC5からなる積分回路で積分波形信号となり、
IC1の端子5へ出力される。IC1は図1に示す電流
検出回路6に相当し、この積分波形信号を参照電圧VRE
Fとして、他方の端子6の入力信号の大小を比較して出
力端子7に出力する。他の端子6への入力信号は、抵抗
R9を介して、コンデンサC4でノイズが除去されて入
力される。コンデンサC4に蓄積される電荷は、抵抗R
7、R8、プラスに帯電されたコンデンサC6により打
ち消される。出力端子7から出力されるパルス信号は、
抵抗R5、R6、ツエナーダイオードZD1を介してI
C2の端子3に入力される。デューティ信号と端子6に
入力されるパルス信号との電位差は、抵抗R2、R3、
R4、プラスに帯電されたコンデンサC2、コンデンサ
C3により打ち消される。
On the other hand, the pulse signal c becomes an integrated waveform signal in the integrating circuit composed of the resistor R10 and the capacitor C5,
It is output to the terminal 5 of the IC1. IC1 corresponds to the current detection circuit 6 shown in FIG. 1, and the integrated waveform signal is used as a reference voltage VRE.
As F, the magnitude of the input signal of the other terminal 6 is compared and output to the output terminal 7. The input signal to the other terminal 6 is input through the resistor R9 with noise removed by the capacitor C4. The charge accumulated in the capacitor C4 is the resistance R
7, R8 and the positively charged capacitor C6 cancel. The pulse signal output from the output terminal 7 is
I through the resistors R5 and R6 and the Zener diode ZD1
It is input to the terminal 3 of C2. The potential difference between the duty signal and the pulse signal input to the terminal 6 is the resistance R2, R3,
It is canceled by R4, the positively charged capacitor C2, and the capacitor C3.

【0011】他方、パルス信号cは、抵抗R0及びコン
デンサC0でノイズが除去されてIC3へ出力される。
IC3はインバータ素子であり、パルス信号cを反転し
て故障検出のためのフェイルセーフ入力信号dとして図
1に示す電圧検出回路2に出力する(図3(d)に示す
波形信号)。次に、本実施形態の故障検出回路による故
障検出方法について説明する。
On the other hand, the pulse signal c has noise removed by the resistor R0 and the capacitor C0 and is output to the IC3.
The IC 3 is an inverter element, which inverts the pulse signal c and outputs it as a fail-safe input signal d for failure detection to the voltage detection circuit 2 shown in FIG. 1 (waveform signal shown in FIG. 3D). Next, a failure detection method by the failure detection circuit of this embodiment will be described.

【0012】図1、図2に示す故障検出回路では、デュ
ーティ信号によりアクチュエータ電流を制御する際に、
図3のようにデューティ信号aに対してアクチュエータ
駆動波形cに位相遅れがあるのを利用して、デューティ
信号の立ち上がり、立ち下がりの各タイミングでのフェ
イルセーフ入力信号dの電圧値を検出することにより故
障検出(アクチュエータ駆動素子−負荷電源間の断線、
ショートあるいはアクチュエータ駆動素子の断線、ショ
ート等の検出)を行なう。
In the failure detection circuit shown in FIGS. 1 and 2, when the actuator current is controlled by the duty signal,
Using the fact that there is a phase delay in the actuator drive waveform c with respect to the duty signal a as shown in FIG. 3, the voltage value of the fail-safe input signal d at each of the rising and falling timings of the duty signal can be detected. Failure detection by (actuator drive element-load power supply disconnection,
Detection of short circuit, disconnection of actuator drive element, short circuit, etc.).

【0013】具体的に説明すると、図2、図3におい
て、 アクチュエータ駆動素子(図2に示すc点)−負荷電
源間がショート故障しておらず、且つアクチュエータ駆
動素子(トランジスタQ1のコレクタ、エミッタ間)が
断線故障していないことを確認するためには、デューテ
ィ信号aが5Vから0Vになった後、フェイルセーフ入
力信号dが5V(図3(d)に示すA点)であることを
確認すればよい。
More specifically, referring to FIGS. 2 and 3, there is no short circuit between the actuator drive element (point c in FIG. 2) and the load power supply, and the actuator drive element (collector and emitter of the transistor Q1). In order to confirm that there is no disconnection failure, it is necessary to confirm that the fail-safe input signal d is 5V (point A shown in FIG. 3D) after the duty signal a changes from 5V to 0V. Just check.

【0014】アクチュエータ駆動素子(図2に示すc
点)−負荷電源間が断線故障しておらず、且つアクチュ
エータ駆動素子(トランジスタQ1のコレクタ、エミッ
タ間)がショート故障していないことを確認するために
は、デューティ信号aが0Vから5Vになった後、フェ
イルセーフ入力信号dが0V(図3(d)に示すB点)
であることを確認すればよい。
Actuator drive element (c shown in FIG. 2)
(Point) -In order to confirm that there is no disconnection failure between the load power supply and that there is no short circuit failure in the actuator drive element (between the collector and emitter of the transistor Q1), the duty signal a changes from 0V to 5V. After that, the fail-safe input signal d becomes 0V (point B shown in FIG. 3D)
You can confirm that

【0015】以上のように、本実施形態の故障検出回路
1では、デューティ信号aの立ち上がり、立ち下がりタ
イミングでのフェイルセーフ入力信号dの入力電圧によ
りアクチュエータ駆動素子に発生する断線故障やショー
ト故障を容易に検出でき、フェイルセーフ入力信号dの
入力をインバータIC3を用いて行なうので安価な回路
構成とすることができる。
As described above, in the failure detection circuit 1 of the present embodiment, a disconnection failure or a short-circuit failure which occurs in the actuator drive element due to the input voltage of the fail-safe input signal d at the rising and falling timings of the duty signal a. Since it can be detected easily and the fail-safe input signal d is input using the inverter IC3, an inexpensive circuit configuration can be obtained.

【0016】<本実施形態の技術的効果>従来の故障検
出回路では、故障検出を行なうCPU4と、デューティ
信号を発生するデューティ発生回路3とを別体に構成す
るのが一般的であり、この従来の回路構成では、CPU
4は、デューティ発生回路3から出力されるデューティ
信号と、電圧検出回路2により検出される電圧値の検出
信号の両方を取り込むことにより故障検出を行なう必要
があるため、割り込み処理等で処理が複雑になると共
に、CPU4の入力ポートが2つ必要となる点で不利で
ある。
<Technical Effect of the Present Embodiment> In a conventional failure detection circuit, the CPU 4 for detecting a failure and the duty generation circuit 3 for generating a duty signal are generally constructed separately. In the conventional circuit configuration, the CPU
In the case of No. 4, since it is necessary to detect a failure by fetching both the duty signal output from the duty generation circuit 3 and the detection signal of the voltage value detected by the voltage detection circuit 2, the processing is complicated due to interrupt processing or the like. However, this is disadvantageous in that two input ports for the CPU 4 are required.

【0017】一方、本発明に係わる実施形態では、CP
U4から出力されるデューティ信号と、電圧検出回路2
により検出される電圧値の検出信号とを他回路から取り
込むことなく得ることができ、両信号の位相差をCPU
4にて容易に検出できる。また、デューティ信号の周波
数(負荷電流のディザーの発生)を変更する場合にも、
比較回路5や電流検出回路6の時定数等を変更する必要
がなくなり、回路設計上の手間を省くことができる。
On the other hand, in the embodiment according to the present invention, CP
Duty signal output from U4 and voltage detection circuit 2
It is possible to obtain the detection signal of the voltage value detected by the other circuit without fetching it from another circuit, and the phase difference between the two signals
4 can be easily detected. In addition, when changing the frequency of the duty signal (generation of load current dither),
There is no need to change the time constants of the comparison circuit 5 and the current detection circuit 6, and the labor for circuit design can be saved.

【0018】尚、本発明は、その趣旨を逸脱しない範囲
で上記実施の形態を修正又は変更したものに適用可能で
ある。
The present invention can be applied to a modification or change of the above embodiment without departing from the spirit of the present invention.

【0019】[0019]

【発明の効果】以上説明のように、本発明によれば、負
荷に通電する電流値に基づいて該負荷を駆動する駆動回
路に発生する故障を検出する際に、負荷に通電する電流
値を制御する制御信号出力手段から出力される制御信号
と、負荷に通電することにより駆動回路に発生する電圧
値の検出信号との位相差から駆動回路に発生する故障を
検出するので、安価な回路構成にも係わらず、例えばア
クチュエータ等の駆動回路に発生するオープン故障やシ
ョートを容易に検出できる。
As described above, according to the present invention, when a failure occurring in a drive circuit for driving a load is detected based on the value of the current supplied to the load, the current value supplied to the load is determined. Since a failure occurring in the drive circuit is detected from the phase difference between the control signal output from the control signal output means for control and the detection signal of the voltage value generated in the drive circuit by energizing the load, an inexpensive circuit configuration Nevertheless, it is possible to easily detect an open failure or a short circuit that occurs in a drive circuit such as an actuator.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる実施の形態の故障検出回路の構
成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a failure detection circuit according to an embodiment of the present invention.

【図2】図1に示す故障検出回路の詳細構成を示す回路
図である。
FIG. 2 is a circuit diagram showing a detailed configuration of a failure detection circuit shown in FIG.

【図3】図2の回路における各点の信号波形を示す図で
ある。
FIG. 3 is a diagram showing signal waveforms at respective points in the circuit of FIG.

【符号の説明】[Explanation of symbols]

1…故障検出回路 2…電圧検出回路 3…デューティ発生回路 4…CPU 5…比較回路 6…電流検出回路 1 ... Failure detection circuit 2 ... Voltage detection circuit 3 ... Duty generation circuit 4 ... CPU 5 ... Comparison circuit 6 ... Current detection circuit

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 負荷に通電する電流値を制御して該負荷
を駆動制御すると共に、該電流値に基づいて該負荷を駆
動する駆動回路に発生する故障を検出するための故障検
出回路において、 前記負荷に対して制御信号を出力して該負荷に通電する
電流値を制御する制御信号出力手段と、 前記負荷に通電することにより前記駆動回路に発生する
電圧値を検出する電圧検出手段と、 前記制御信号と前記電圧値の検出信号との位相差から前
記駆動回路に発生する故障を検出する手段とを具備する
ことを特徴とする故障検出回路。
1. A failure detection circuit for controlling a current flowing through a load to drive and control the load, and for detecting a failure occurring in a drive circuit for driving the load based on the current value. A control signal output unit that outputs a control signal to the load to control a current value for energizing the load; a voltage detecting unit that detects a voltage value generated in the drive circuit by energizing the load; A failure detection circuit, comprising means for detecting a failure occurring in the drive circuit based on a phase difference between the control signal and the detection signal of the voltage value.
【請求項2】 前記駆動回路に発生する電圧値に基づい
て通電される電流値を検出する電流検出手段と、 前記制御信号と、前記電流検出手段による電流値の検出
信号とを比較すると共に、この比較結果に基づいて前記
負荷に通電する電流値を制御する比較手段とを更に具備
することを特徴とする請求項1に記載の故障検出回路。
2. A current detection means for detecting a current value to be applied based on a voltage value generated in the drive circuit, the control signal and a detection signal of the current value by the current detection means are compared, The fault detection circuit according to claim 1, further comprising: a comparison unit that controls a current value to be applied to the load based on the comparison result.
【請求項3】 前記駆動回路に発生する電圧値は、イン
バータ素子を介して入力されることを特徴とする請求項
1に記載の故障検出回路。
3. The failure detection circuit according to claim 1, wherein the voltage value generated in the drive circuit is input via an inverter element.
【請求項4】 前記比較手段は、前記制御信号から形成
される波形信号の電圧値を基準電圧とするコンパレータ
であることを特徴とする請求項1に記載の故障検出回
路。
4. The failure detection circuit according to claim 1, wherein the comparison means is a comparator that uses a voltage value of a waveform signal formed from the control signal as a reference voltage.
【請求項5】 前記電流検出手段は、前記比較手段の通
電により発生する電圧値を基準電圧とするオペアンプで
あることを特徴とする請求項1に記載の故障検出回路。
5. The failure detection circuit according to claim 1, wherein the current detection unit is an operational amplifier that uses a voltage value generated by energization of the comparison unit as a reference voltage.
【請求項6】 所定の制御信号により負荷に通電する電
流値を制御して該負荷を駆動制御する制御回路を有し、
該電流値に基づいて該負荷を駆動する駆動回路に発生す
る故障を検出するための故障検出方法において、 前記負荷に通電することにより前記駆動回路に発生する
電圧値を検出する電圧検出工程と、 前記所定の制御信号と前記電圧値の検出信号との位相差
から前記駆動回路に発生する故障を検出する工程とを具
備することを特徴とする故障検出方法。
6. A control circuit for controlling a current value to be applied to a load by a predetermined control signal to drive and control the load,
In a failure detection method for detecting a failure that occurs in a drive circuit that drives the load based on the current value, a voltage detection step of detecting a voltage value that occurs in the drive circuit by energizing the load, And a step of detecting a failure occurring in the drive circuit based on a phase difference between the predetermined control signal and the detection signal of the voltage value.
【請求項7】 前記駆動回路に発生する電圧値に基づい
て通電される電流値を検出する電流検出工程と、前記所
定の制御信号と、前記電流検出手段による電流値の検出
信号とを比較すると共に、この比較結果に基づいて前記
負荷に通電する電流値を制御する比較工程とを更に具備
することを特徴とする請求項6に記載の故障検出方法。
7. A current detection step of detecting a current value to be applied based on a voltage value generated in the drive circuit, the predetermined control signal and a detection signal of the current value by the current detection means are compared. The fault detecting method according to claim 6, further comprising: a comparing step of controlling a current value applied to the load based on the comparison result.
JP7245846A 1995-09-25 1995-09-25 Failure detecting circuit and its detecting method Withdrawn JPH0989966A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7245846A JPH0989966A (en) 1995-09-25 1995-09-25 Failure detecting circuit and its detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7245846A JPH0989966A (en) 1995-09-25 1995-09-25 Failure detecting circuit and its detecting method

Publications (1)

Publication Number Publication Date
JPH0989966A true JPH0989966A (en) 1997-04-04

Family

ID=17139723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7245846A Withdrawn JPH0989966A (en) 1995-09-25 1995-09-25 Failure detecting circuit and its detecting method

Country Status (1)

Country Link
JP (1) JPH0989966A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064553B2 (en) 2003-10-15 2006-06-20 Anden Co., Ltd. Open-circuit detecting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064553B2 (en) 2003-10-15 2006-06-20 Anden Co., Ltd. Open-circuit detecting circuit

Similar Documents

Publication Publication Date Title
US4878147A (en) Electromagnetic coil drive device
JPH0620781A (en) Lighting circuit for car discharge lamp
JPH11122954A (en) Method and system for monitoring current in an inductive load PWM driven through a bridge stage
JP2003318713A (en) Load drive
US6570369B2 (en) Regulator with integratable pulse drive signal
US20130152910A1 (en) Internal combustion engine ignition device
JP2009174348A (en) Internal combustion engine ignition device
JP3990669B2 (en) Load fault diagnosis method and apparatus, and load fault processing method and apparatus
JPH05119100A (en) Inductive load drive short circuit detection circuit device
JPH09196991A (en) Failure detecting circuit and its detection
JPH09308261A (en) Overcurrent protection circuit
JP2017135498A (en) Vehicle load drive control device
JPH08304480A (en) Overvoltage detection circuit
JPH0989966A (en) Failure detecting circuit and its detecting method
JP3021911B2 (en) Drive unit for linear solenoid
JP3951932B2 (en) Load drive control system
JPH06232712A (en) Protection device for load controller
JPS581259B2 (en) Solenoid valve drive device for fuel injection
JP4168567B2 (en) Solenoid valve drive
JP4332172B2 (en) Control device for vehicle alternator
JP3121304B2 (en) Solenoid valve driving method and device
JP4302454B2 (en) Self-excited oscillation type load drive device and load control circuit
EP1720252A1 (en) Load drive apparatus
JP3801336B2 (en) Load drive device
JP2008011347A (en) Load disconnection detection circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203