JPH0991177A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウェアおよびハードウェアの介在を最
小限に止め、プログラムにおける実行処理時間を確実に
且つ容易に計測する。 【解決手段】 ＲＯＭ３に格納されたプログラムにおい
て、実行時間の計測を開始したい任意の位置にステート
メント数のカウントを開始する計測開始命令”ＣＯＵＮ
Ｔ ＳＴＡＲＴ”を記述し、実行時間の計測を終了した
い任意の位置にステートメント数のカウントを終了する
計測終了命令”ＣＯＵＮＴ ＳＴＯＰ”を記述して挿入
する。”ＣＯＵＮＴ ＳＴＡＲＴ”から”ＣＯＵＮＴ
ＳＴＯＰ”までステートメント数をＣＰＵ５に設けられ
た実行時間計測レジスタ７ａに格納し、専用モニタなど
により読み出し、マイクロコンピュータ１の１マシンサ
イクル当たりの時間を乗算して任意のステップ間の実行
時間を算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、プログラムにおける実行処理時間の計
測に適用して有効な技術に関するものである。

【０００２】

【従来の技術】本発明者が検討したところによれば、ユ
ーザの開発機器であるマイクロコンピュータ応用システ
ムのソフトウェア、特に、リアルタイムＯＳ（Ｏｐｅｒ
ａｔｉｎｇ Ｓｙｓｔｅｍ）や制御プログラムなどの評
価において、それらのソフトウェアの実行時間は、たと
えば、タイマカウンタ用ＬＳＩとソフトウェアならびに
ハードウェア割り込みとを併用して計測を行っている。

【０００３】なお、この種のソフトウェアについて詳し
く述べてある例としては、株式会社オーム社、昭和６２
年１月３０日発行、矢田光治（著）「情報処理受験講座
（２） ソフトウェアの知識（第２版）」Ｐ１３１〜Ｐ
１８１があり、この文献には、ＯＳの機能や構成などに
ついて記載されている。

【０００４】

【発明が解決しようとする課題】ところが、上記のよう
なソフトウェアの実行時間計測技術では、次のような問
題点があることが本発明者により見い出された。

【０００５】すなわち、ソフトウェアの実行時間を計測
する場合、実行時間の計測開始／終了をプログラムがレ
ジスタにリード／ライトすることによって行うために、
数命令分の誤差が生じてしまい正確な実行時間の計測が
できないという問題がある。

【０００６】また、使用するタイマカウンタ用ＬＳＩに
よっては制御シーケンスが異なることにより、プログラ
ミングの際に入力ミスなどが生じる恐れもある。

【０００７】さらに、プログラムリストに基づいて設計
者が計算を行う方法も考えられるが、膨大なプログラム
を計算するには時間が掛かりすぎてしまい、現実的では
ない。

【０００８】本発明の目的は、ソフトウェアおよびハー
ドウェアの介在を最小限に止め、プログラムにおける実
行処理時間を確実に且つ容易に計測することのできる半
導体集積回路装置を提供することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１１】すなわち、本発明の半導体集積回路装置
は、プログラムにおける任意のステップ間のステートメ
ント数を所定の実行命令に従って格納するステート数格
納手段を設けたものである。

【００１２】よって、所定の実行命令に従ってステート
数格納手段が計測したプログラムにおける任意のステッ
プ間のステートメント数を格納するので、当該ステート
メント数を読み出し、半導体集積回路装置における基本
サイクルである１マシンサイクル当たりの時間と乗算す
ることによって、プログラムにおける実行処理時間を確
実に且つ容易に計測することができる。

【００１３】また、本発明の半導体集積回路装置は、プ
ログラムにおけるステートメント数の計測を開始するア
ドレスを設定する計測開始設定手段と、プログラムにお
けるステートメント数の計測を終了するアドレスを設定
する計測終了設定手段と、計測開始設定手段および終了
設定手段によって設定された任意のアドレス間における
ステートメント数を格納するステート数格納手段とを設
けたものである。

【００１４】よって、計測開始設定手段にプログラムに
おけるステートメント数の計測を開始するアドレスを設
定し、計測終了設定手段にプログラムにおけるステート
メント数の計測を終了するアドレスを設定して、設定さ
れた任意のアドレス間におけるステートメント数をステ
ート数格納手段が格納するので、当該ステートメント数
を読み出し、半導体集積回路装置における基本サイクル
である１マシンサイクル当たりの時間と乗算することに
よって、プログラムにおける実行処理時間を確実に且つ
容易に計測することができる。

【００１５】さらに、本発明の半導体集積回路装置は、
当該半導体集積回路装置における基本サイクルである１
マシンサイクル当たりの時間が格納されたマシンサイク
ル設定手段と、該マシンサイクル設定手段と前記ステー
ト数格納手段とに格納されたデータに基づいて任意の前
記アドレス間における実行時間を演算する演算手段と、
該演算手段から出力された演算結果を格納する計測結果
格納手段とを設けたものである。

【００１６】それにより、半導体集積回路装置における
基本サイクルである１マシンサイクル当たりの時間をマ
シンサイクル設定手段に格納し、該マシンサイクル設定
手段と前記ステート数格納手段とに格納されたデータに
基づいて演算手段が任意の前記アドレス間における実行
時間の演算を行い、計測結果格納手段が、その演算結果
を格納するので、計測結果格納手段に格納されたデータ
を読み出すだけで自動的にプログラムにおける実行処理
時間を確実に且つ容易に算出することができる。

【００１７】また、本発明の半導体集積回路装置は、マ
イクロコンピュータ応用システムのソフトウェアおよび
ハードウェアのデバッグ、評価を行うエミュレータにお
けるサポート対象となるターゲットマイクロコンピュー
タの機能を代行するスレーブマイクロコンピュータより
なるものである。

【００１８】それにより、エミュレータによる良好なプ
ログラムの評価を行うことができる。

【００１９】以上のことより、ソフトウェアおよびハー
ドウェアの介在を最小限に止めることができるので、プ
ログラムの評価を短時間で確実に行うことができ、プロ
グラム開発における開発工数を大幅に低減することがで
きる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００２１】（実施の形態１）図１は、本発明の実施の
形態１による半導体集積回路装置の要部ブロック図、図
２（ａ）〜（ｃ）は、本発明の実施の形態１による半導
体集積回路装置の命令分を示す図、図３は、本発明の実
施の形態１による半導体集積回路装置における実行時間
計測レジスタの構成説明図、図４、図５は、本発明の実
施の形態１による半導体集積回路装置におけるプログラ
ムにおけるフローチャート図、図６は、本発明の実施の
形態１による半導体集積回路装置における複数のサブル
ーチンにおける処理説明図である。

【００２２】本実施の形態１において、応用機器である
マイクロコンピュータ応用システムなどに搭載されるマ
イクロコンピュータ（半導体集積回路装置）１には、実
行処理に必要なプログラムやデータを記憶するメモリで
あるＲＡＭ２ならびにＲＯＭ３が設けられている。

【００２３】さらに、マイクロコンピュータ１には、シ
リアルデータの入出力を行うシリアルインタフェイスな
どの通信機能やアナログ信号をデジタル信号に変換する
Ａ／Ｄ変換などのＩ／Ｏ機能などから構成される周辺機
能４が設けられている。

【００２４】そして、マイクロコンピュータ１は、マイ
クロコンピュータ１の中枢であり、前述したＲＡＭ２、
ＲＯＭ３ならびに周辺機能４などの動作を管理、制御
し、データに適用される全ての演算を実行するＣＰＵ５
が設けられている。

【００２５】また、ＣＰＵ５は、マイクロコンピュータ
１の全ての制御を司るＣＰＵコントロール６、アキュー
ムレータ、データポインタ、スタックポインタや汎用レ
ジスタなどの一定のデータを格納できるレジスタ７およ
び算術演算や論理演算などを行う論理回路ユニットであ
るＡＬＵ（演算手段）８などによって構成されている。

【００２６】さらに、レジスタ７における汎用レジスタ
の内の１個が実行時間計測レジスタ（ステート数格納手
段）７ａとして設定されている。

【００２７】次に、本実施の形態の作用について説明す
る。

【００２８】まず、たとえば、ＲＯＭ３に格納されてい
るプログラムにおいて、実行時間の計測を開始したい任
意の位置に、図２（ａ),（ｂ）に示すように、プログラ
ムの任意のステップからのステートメント数のカウント
を開始する命令である計測開始命令９”ＣＯＵＮＴ Ｓ
ＴＡＲＴ”を記述し、実行時間の計測を終了したい位置
に、プログラムにおける任意のステップまでのステート
メント数のカウントを終了する命令である計測終了命令
１０”ＣＯＵＮＴ ＳＴＯＰ”を記述して挿入する。

【００２９】そして、”ＣＯＵＮＴ ＳＴＡＲＴ”か
ら”ＣＯＵＮＴ ＳＴＯＰ”までのプログラムにおける
ステートメント数は、ＣＰＵ５（図１）内に設けられた
実行時間計測レジスタ７ａに格納される。

【００３０】また、実行時間計測レジスタ７ａのメモリ
容量は、図３に示すように、たとえば、３２ビット構成
になっており、この実行時間計測レジスタ７ａに計測さ
れたプログラムのステートメント数が格納されることに
なる。

【００３１】たとえば、図４に示すように、プログラム
における計測したい処理Ｓ１の実行時間を計測する場
合、設計者は予め処理Ｓ１の開始される前ステップの位
置に計測開始命令９を、処理Ｓ１の終了する後ステップ
の位置に計測終了命令１０をそれぞれコーディングして
ＲＯＭ３に格納する。

【００３２】次に、計測開始命令９が読み込まれると
（ステップＳ１０１）、ＣＰＵ５は、処理Ｓ１における
ステートメント数の計測を開始し、処理Ｓ１の実行を開
始する（ステップＳ１０２）。

【００３３】そして、処理Ｓ１が終了すると計測終了命
令１０が読み込まれ、ステートメント数の計測を終了
（ステップＳ１０３）、すなわち、プログラムにおける
処理Ｓ１の処理が終了するまでのステートメント数を計
測して、実行時間計測レジスタ７ａに格納する。

【００３４】そして、実行時間計測レジスタ７ａに格納
された計測結果は、たとえば、”ＭＯＶＥ”命令などに
より、ＣＰＵ５に設けられている汎用レジスタに移動さ
せて読み出すか、あるいは、専用モニタなどによって計
測結果の読み出しを行う（ステップＳ１０４）。

【００３５】次に、読み出された処理Ｓ１におけるステ
ートメント数の計測結果は、マイクロコンピュータ１に
おける基本サイクルである１マシンサイクル当たりの時
間を乗算することによってプログラムにおける処理Ｓ１
の実行時間が算出されることになる（ステップＳ１０
５）。

【００３６】また、処理Ｓ１の処理時間の計測が終了し
た後、図２（ｃ）に示す計測継続命令１１”ＣＯＵＮＴ
ＣＯＮＴＩＮＵＥ”および計測を終了させたい位置に
計測終了命令１０を追加でコーディングすることによっ
て、処理Ｓ１におけるステートメント数ならびに処理Ｓ
１以降の再度計測終了命令１０がコーディングされた任
意の処理までのステートメント数が加算されて実行時間
計測レジスタ７ａに格納することもできる。

【００３７】次に、図５に示すように、プログラムにお
ける計測したい処理に分岐命令が存在し、条件によって
処理時間が異なる場合について説明する。

【００３８】このプログラムにおける処理は、始めに処
理Ｓ２を行った後、所定の判定により処理Ｓ３または処
理Ｓ４のいずれかが行われる。

【００３９】この場合、処理Ｓ２の処理が行われた後、
処理Ｓ３または処理Ｓ４のいずれかが強制的に処理され
るようにプログラミングを行い、ステートメント数の計
測を行う。

【００４０】たとえば、計測開始命令９が読み込まれる
と（ステップＳ２０１）、ＣＰＵ５は処理Ｓ２における
ステートメント数の計測を開始し、処理Ｓ２の実行を開
始する（ステップＳ２０２）。

【００４１】そして、処理Ｓ２の処理の後、処理Ｓ３が
強制的に行われるようにプログラミングが行われており
（Ｓ２０３）、処理Ｓ３の実行が終了した後（ステップ
Ｓ２０４）、処理Ｓ３の直後の位置にコーディングされ
計測終了命令１０を読み込み、ステートメント数の計測
を終了する（ステップＳ２０５）。

【００４２】次に、前記と同様に、ＣＰＵ５が、計測開
始命令９および計測終了命令１０に基づいて処理Ｓ２，
Ｓ３におけるステートメント数の計測を行い、その計測
結果を実行時間計測レジスタ７ａに格納する。

【００４３】同様に、実行時間計測レジスタ７ａに格納
された計測結果は、たとえば、”ＭＯＶＥ”命令などに
より、ＣＰＵ５に設けられている汎用レジスタに移動さ
せて読み出すか、あるいは、専用モニタなどによって計
測結果を読み出し（ステップＳ２０６）、１マシンサイ
クル当たりの時間を乗算することによってプログラムに
おける処理Ｓ２，Ｓ３の実行時間を算出する（ステップ
Ｓ２０７）。

【００４４】また、処理Ｓ２の処理が行われた後、処理
Ｓ４が強制的に行われるようにプログラミングを行い、
処理Ｓ４を実行させる（ステップＳ２０８）ことによ
り、処理Ｓ２，Ｓ４におけるステートメント数の計測を
行うことができる。

【００４５】そして、その計測結果から１マシンサイク
ル当たりの時間を乗算することにより、プログラムにお
ける処理Ｓ２，Ｓ４の実行時間も算出できる。

【００４６】次に、処理時間の計測が複数の関数にまた
がる、すなわち、複数のサブルーチンにおける処理を行
う場合について説明する。

【００４７】この場合も、前述した処理の計測と同様で
あり、複数の関数、たとえば、図６に示すように、３つ
の小さなルーチンである処理Ｓ５〜Ｓ７の処理時間を計
測するには、処理Ｓ５の直前に計測開始命令９を、処理
Ｓ７の直後に計測終了命令１０をコーディングすること
により、処理Ｓ５〜Ｓ７がネストしても無関係に計測を
行うことができる。

【００４８】それにより、本実施の形態１によれば、計
測したステートメント数をＣＰＵ５内に設けられた実行
時間計測レジスタ７ａに格納するので、ソフトウェアな
らびにハードウェアの介在を最小限に止め、容易に且つ
確実に正確なプログラムの任意の処理における処理時間
を算出することができる。

【００４９】また、分岐命令やサブルーチンなどによる
ステートメント数の変化にも、精度を低下させることな
く対応することができる。

【００５０】さらに、本実施の形態１では、マイクロコ
ンピュータ応用システムなどに実際に搭載されるマイク
ロコンピュータ１について記載したが、たとえば、マイ
クロコンピュータ応用システムのソフトウェアおよびハ
ードウェアのデバッグ、評価を行うエミュレータにおけ
るサポート対象となるターゲットマイクロコンピュータ
の機能を代行するスレーブマイクロコンピュータに同様
の機能を設けるようにしても良好にプログラムの実行処
理時間を計測することができる。

【００５１】図７に示すように、このエミュレータ３０
は、サポート対象となるターゲットマイクロコンピュー
タの機能を代行するエミュレーション用のスレーブマイ
クロコンピュータ（半導体集積回路装置）３１、エミュ
レーションや各種デバッグ機能を実現するエミュレーシ
ョン制御部３２が設けられている。

【００５２】また、エミュレータ３０は、設定した条件
成立時にプログラムまたはトレースを停止させるブレー
クポイント制御部３３、それをメモリするトレースメモ
リ部３４、貸し出し用のメモリである貸し出しメモリ３
５、接続されたホストコンピュータ（図示せず）とのデ
ータ通信を行うシリアルインタフェース部３６およびエ
ミュレータ３０の全ての制御を司るマスタマイクロコン
ピュータ３７が設けられている。

【００５３】さらに、エミュレータ３０には、エミュレ
ータ３０の本体から延長されたケーブルの先端がユーザ
システムに設けられたマイコンソケットと結合できるＭ
ＣＵソケット３８ならびにマイクロコンピュータ応用シ
ステムからの任意の信号を取得するプローブ３９が設け
られている。

【００５４】そして、このエミュレータ３０に設けられ
たスレーブマイクロコンピュータ３１に、実行時間計測
レジスタ（ステート数格納手段）３１ａを設けるように
する。

【００５５】また、計測開始命令、計測終了命令ならび
に計測継続命令の設定は、前記実施の形態１と同様であ
り、実行時間計測レジスタ３１ａに格納されたステート
メント数のデータは、エミュレータ３０における所定の
レジスタの内容表示、変更を行うことができるリード／
ライト機能により読み出す。

【００５６】そして、前記実施の形態１と同様に、スレ
ーブマイクロコンピュータ３１における基本サイクルで
ある１マシンサイクル当たりの時間を乗算することによ
ってプログラムにおける任意のステップ間の実行時間を
算出できる。

【００５７】（実施の形態２）図８は、本発明の実施の
形態２による半導体集積回路装置の要部ブロック図であ
る。

【００５８】本実施の形態２においては、マイクロコン
ピュータ１に、プログラムソースにおける処理の計測開
始をアドレスによって直接設定する計測開始設定レジス
タ（計測開始設定レジスタ）１２ならびにプログラムソ
ースにおける処理の計測終了をアドレスによって直接設
定する計測終了設定レジスタ（計測終了設定レジスタ）
１３が設けられている。

【００５９】また、マイクロコンピュータ１には、計測
開始設定レジスタ１２および計測終了設定レジスタ１３
により計測されたステートメント数を格納するステート
数格納レジスタ（ステート数格納手段）１４が設けられ
ている。

【００６０】そして、計測したい処理におけるアドレス
をプログラムにより計測開始設定レジスタ１２、計測終
了設定レジスタ１３に設定することにより、設定したア
ドレス間におけるステートメント数が自動的に加算され
て、ステート数格納レジスタ１４に格納されることにな
る。

【００６１】次に、ステート数格納レジスタ１４に格納
された計測結果は、前記実施の形態１と同様に、たとえ
ば、”ＭＯＶＥ”命令などにより、ＣＰＵ５に設けられ
ている汎用レジスタに移動させて読み出すか、あるい
は、専用モニタなどによって計測結果の読み出しを行
う。

【００６２】また、読み出された処理におけるステート
メント数の計測結果も、同様にマイクロコンピュータ１
における基本サイクルである１マシンサイクル当たりの
時間を乗算することによってプログラムの所定のアドレ
ス間における処理の実行時間が算出される。

【００６３】さらに、分岐命令やサブルーチンが存在す
る場合においても、前記実施の形態１と同様の方法によ
りアドレスを設定することで、プログラムの所定のアド
レス間における処理の実行時間を算出できる。

【００６４】それにより、本実施の形態２でも、計測し
たい処理におけるアドレスを計測開始設定レジスタ１２
および計測終了設定レジスタ１３に設定して、計測した
ステートメント数をステート数格納レジスタ１４に格納
するので、ソフトウェアならびにハードウェアの介在を
最小限に止め、容易に且つ確実に正確なプログラムの任
意の処理における処理時間を算出することができる。

【００６５】また、分岐命令やサブルーチンなどによる
ステートメント数の変化にも、前記実施の形態１と同様
に、精度を低下させることなく対応することができる。

【００６６】さらに、本実施の形態２においても、マイ
クロコンピュータ応用システムなどに実際に搭載される
マイクロコンピュータ１について記載したが、たとえ
ば、マイクロコンピュータ応用システムのソフトウェア
およびハードウェアのデバッグ、評価を行うエミュレー
タにおけるサポート対象となるターゲットマイクロコン
ピュータの機能を代行するスレーブマイクロコンピュー
タに同様の機能を設けるようにしても良好にプログラム
の実行処理時間を計測することができる。

【００６７】図９に示すように、エミュレータ３０に設
けられたスレーブマイクロコンピュータ３１に、計測開
始設定レジスタ（計測開始設定レジスタ）３１ｂ、計測
終了設定レジスタ（計測終了設定レジスタ）３１ｃおよ
びステート数格納レジスタ（ステート数格納手段）３１
ｄを設けるようにする。

【００６８】また、計測開始設定レジスタ３１ｂならび
に計測終了設定レジスタ３１ｃの設定は、前記実施の形
態２と同様であり、ステート数格納レジスタ３１ｄに格
納されたステートメント数のデータは、エミュレータ３
０における所定のレジスタの内容表示、変更を行うこと
ができるリード／ライト機能により読み出す。

【００６９】そして、前記実施の形態２と同様に、スレ
ーブマイクロコンピュータ３１における基本サイクルで
ある１マシンサイクル当たりの時間を乗算することによ
ってプログラムにおける任意のステップ間の実行時間を
算出できる。

【００７０】（実施の形態３）図１０は、本発明の実施
の形態３による半導体集積回路装置の要部ブロック図で
ある。

【００７１】本実施の形態３においては、マイクロコン
ピュータ１に、プログラムソースにおける処理の計測開
始をアドレスによって直接設定する計測開始設定レジス
タ１２ならびにプログラムソースにおける処理の計測終
了をアドレスによって直接設定する計測終了設定レジス
タ１３が設けられている。

【００７２】また、マイクロコンピュータ１には、計測
開始設定レジスタ１２および計測終了設定レジスタ１３
により計測されたステートメント数を格納するステート
数格納レジスタ１４が設けられている。

【００７３】さらに、マイクロコンピュータ１は、マイ
クロコンピュータ１の１マシンサイクル当たりの時間の
データが格納されたマシンサイクル時間設定レジスタ
（マシンサイクル設定手段）１５および該マシンサイク
ル時間設定レジスタ１５、ステート数格納レジスタ１４
のそれぞれに格納されているデータに基づいて演算され
た計測開始から終了までの実行計測時間のデータが格納
される計測結果格納レジスタ（計測結果格納手段）１６
が設けられている。

【００７４】そして、計測したい処理におけるアドレス
をプログラムにより計測開始設定レジスタ１２、計測終
了設定レジスタ１３に設定を行い、設定したアドレス間
におけるステートメント数が自動的に加算されて、ステ
ート数格納レジスタ１４に格納されることになる。

【００７５】次に、ＣＰＵコントロール６の制御によっ
てＡＬＵ８は、ステート数格納レジスタ１４に格納され
た計測結果とステート数格納レジスタ１４に格納されて
いる１マシンサイクル当たりの時間のデータとを乗算し
て、その乗算結果をマシンサイクル時間設定レジスタ１
５に格納する。

【００７６】そして、マシンサイクル時間設定レジスタ
１５に格納さらた乗算結果は、前記実施の形態１と同様
に、たとえば、”ＭＯＶＥ”命令などにより、ＣＰＵ５
に設けられている汎用レジスタに移動させて読み出す
か、あるいは、専用モニタなどによって読み出しを行
う。

【００７７】また、分岐命令やサブルーチンが存在する
場合においても、前記実施の形態１と同様の方法により
アドレスを設定することで、プログラムの所定のアドレ
ス間における処理の実行時間を自動的に算出できる。

【００７８】それにより、本実施の形態３においては、
ステート数格納レジスタ１４、マシンサイクル時間設定
レジスタ１５を設けたことにより、ソフトウェアならび
にハードウェアの介在を最小限に止めて、計測したいプ
ログラムにおける処理時間までを容易に且つ確実に自動
で計測することができる。

【００７９】また、分岐命令やサブルーチンなどのによ
るステートメント数の変化にも、前記実施の形態１，２
と同様に、精度を低下させることなく対応することがで
きる。

【００８０】さらに、本実施の形態３でも、マイクロコ
ンピュータ応用システムなどに実際に搭載されるマイク
ロコンピュータ１について記載したが、たとえば、マイ
クロコンピュータ応用システムのソフトウェアおよびハ
ードウェアのデバッグ、評価を行うエミュレータにおけ
るサポート対象となるターゲットマイクロコンピュータ
の機能を代行するスレーブマイクロコンピュータに同様
の機能を設けるようにしても良好にプログラムの実行処
理時間を計測することができる。

【００８１】図１１に示すように、エミュレータ３０に
設けられたスレーブマイクロコンピュータ３１に、計測
開始設定レジスタ（計測開始設定レジスタ）３１ｅ、計
測終了設定レジスタ（計測終了設定レジスタ）３１ｆ、
ステート数格納レジスタ（ステート数格納手段）３１
ｇ、マシンサイクル時間設定レジスタ（マシンサイクル
設定手段）３１ｈおよび計測結果格納レジスタ（計測結
果格納手段）３１ｉを設けるようにする。

【００８２】また、計測開始設定レジスタ３１ｅならび
に計測終了設定レジスタ３１ｆの設定は、前記実施の形
態２と同様であり、計測結果格納レジスタ３１ｉに格納
された実行処理時間のデータをエミュレータ３０におけ
る所定のレジスタの内容表示、変更を行うリード／ライ
ト機能により読み出すことによって任意のステップ間の
実行時間を算出できる。

【００８３】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。

【００８４】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００８５】（１）本発明によれば、ソフトウェアなら
びにハードウェアの介在を最小限に止めて、正確に且つ
容易に計測したいプログラムにおける実行処理時間を求
めることができる。

【００８６】（２）また、本発明では、上記（１）によ
り、プログラムにおける実行処理時間の評価を短時間で
確実に行うことができ、プログラム開発における開発工
数を大幅に低減することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による半導体集積回路装
置の要部ブロック図である。

【図２】（ａ）〜（ｃ）は、本発明の実施の形態１によ
る半導体集積回路装置の命令分を示す図である。

【図３】本発明の実施の形態１による半導体集積回路装
置における実行時間計測レジスタの構成説明図である。

【図４】本発明の実施の形態１による半導体集積回路装
置におけるプログラムにおけるフローチャート図であ
る。

【図５】本発明の実施の形態１による半導体集積回路装
置におけるプログラムにおけるフローチャート図であ
る。

【図６】本発明の実施の形態１による半導体集積回路装
置における複数のサブルーチンにおける処理説明図であ
る。

【図７】本発明の他の実施の形態によるエミュレータの
要部ブロック図である。

【図８】本発明の実施の形態２による半導体集積回路装
置の要部ブロック図である。

【図９】本発明のその他の実施の形態によるエミュレー
タの要部ブロック図である。

【図１０】本発明の実施の形態３による半導体集積回路
装置の要部ブロック図である。

【図１１】本発明のその他の実施の形態によるエミュレ
ータの要部ブロック図である。

【符号の説明】

１ マイクロコンピュータ（半導体集積回路装置） ２ ＲＡＭ ３ ＲＯＭ ４ 周辺機能 ５ ＣＰＵ ６ ＣＰＵコントロール ７ レジスタ ７ａ 実行時間計測レジスタ（ステート数格納手段） ８ ＡＬＵ（演算手段） ９ 計測開始命令 １０ 計測終了命令 １１ 計測継続命令 １２ 計測開始設定レジスタ（計測開始設定手段） １３ 計測終了設定レジスタ（計測終了設定レジスタ） １４ ステート数格納レジスタ（ステート数格納手段） １５ マシンサイクル時間設定レジスタ（マシンサイク
ル設定手段） １６ 計測結果格納レジスタ（計測結果格納手段） Ｓ１〜Ｓ７ 処理 ３０ エミュレータ ３１ スレーブマイクロコンピュータ（半導体集積回路
装置） ３１ａ 実行時間計測レジスタ（ステート数格納手段） ３１ｂ 計測開始設定レジスタ（計測開始設定手段） ３１ｃ 計測終了設定レジスタ（計測終了設定レジス
タ） ３１ｄ ステート数格納レジスタ（ステート数格納手
段） ３１ｅ 計測開始設定レジスタ（計測開始設定手段） ３１ｆ 計測終了設定レジスタ（計測終了設定レジス
タ） ３１ｇ ステート数格納レジスタ（ステート数格納手
段） ３１ｈ マシンサイクル時間設定レジスタ（マシンサイ
クル設定手段） ３１ｉ 計測結果格納レジスタ（計測結果格納手段） ３２ エミュレーション制御部 ３３ ブレークポイント制御部 ３４ トレースメモリ部 ３５ 貸し出しメモリ ３６ シリアルインタフェース部 ３７ マスタマイクロコンピュータ ３８ ＭＣＵソケット ３９ プローブ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 プログラムにおける任意のステップ間の
   ステートメント数を所定の実行命令に従って格納するス
   テート数格納手段を設けたことを特徴とする半導体集積
   回路装置。
2. 【請求項２】 プログラムにおけるステートメント数の
   計測を開始するアドレスを設定する計測開始設定手段
   と、プログラムにおけるステートメント数の計測を終了
   するアドレスを設定する計測終了設定手段と、前記計測
   開始設定手段および計測終了設定手段によって設定され
   た任意のアドレス間におけるステートメント数を格納す
   るステート数格納手段とを設けたことを特徴とする半導
   体集積回路装置。
3. 【請求項３】 請求項２記載の半導体集積回路装置にお
   いて、前記半導体集積回路装置における基本サイクルで
   ある１マシンサイクル当たりの時間が格納されたマシン
   サイクル設定手段と、前記マシンサイクル設定手段と前
   記ステート数格納手段とに格納されたデータに基づいて
   任意の前記アドレス間における実行時間を演算する演算
   手段と、前記演算手段から出力された演算結果を格納す
   る計測結果格納手段とを設けたことを特徴とする半導体
   集積回路装置。
4. 【請求項４】 請求項１，２または３記載の半導体集積
   回路装置において、前記半導体集積回路装置が、マイク
   ロコンピュータ応用システムのソフトウェアおよびハー
   ドウェアのデバッグ、評価を行うエミュレータにおける
   サポート対象となるターゲットマイクロコンピュータの
   機能を代行するスレーブマイクロコンピュータであるこ
   とを特徴とする半導体集積回路装置。