JPH0991949A

JPH0991949A - 磁性薄膜メモリ素子及び磁性薄膜メモリ

Info

Publication number: JPH0991949A
Application number: JP7244991A
Authority: JP
Inventors: Kiyoshi Noguchi; 潔野口; Taro Oike; 太郎大池; Yuichi Sato; 雄一佐藤; Satoru Araki; 悟荒木; Osamu Shinoura; 治篠浦
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1995-09-22
Filing date: 1995-09-22
Publication date: 1997-04-04
Anticipated expiration: 2015-09-22
Also published as: JP3333670B2

Abstract

(57)【要約】【課題】構造が単純な３層構造からなり、低抵抗でパ
ワ−ロスが少なく、大容量化が可能な磁性薄膜メモリ素
子および磁性薄膜メモリを提供することを目的とする。【解決手段】絶縁層を挟んで積層された、磁化容易軸
が平行な第１磁性層及び第２磁性層を有し、該第２磁性
層の保磁力は、該第１磁性層の保磁力より大きく、該第
１磁性層と該第２磁性層との間で、トンネル効果が得ら
れる部分があることを特徴とする磁性薄膜メモリ素子。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁化方向の違いによって
情報を記憶する磁性薄膜メモリにかかり、特に、磁気記
録された情報を磁気トンネリング効果により再生する磁
性薄膜メモリに関する。

【０００２】

【従来の技術】現在、情報処理装置に使用されている不
揮発性メモリとしては、フラッシュＥＥＰＲＯＭやハー
ドディスク装置などがある。これら不揮発性メモリに於
いては、情報処理装置の高速化に伴い、書き込み時間及
び読み出し時間の短くすることが、重要な課題になって
いる。

【０００３】かかる、不揮発性メモリの高速化に有効な
技術として、巨大磁気抵抗効果（ＧＭＲ）を利用した磁
性薄膜メモリ素子が知られている。この巨大磁気抵抗効
果は、異方性磁気抵抗効果（ＡＭＲ）を上回る磁気抵抗
変化率を示すものであり、ＡＭＲと異なり、抵抗値は電
流と磁界の角度に依存せず、磁化容易軸が平行な２つの
磁性層の磁化方向が同一方向の場合、抵抗値が最小にな
り、逆方向（１８０°逆方向）の場合、最大になる現象
である。

【０００４】上記巨大磁気抵抗効果を利用した不揮発性
メモリでは、非磁性層を挟んで対向する２つの磁性層の
磁化方向により、情報を記憶する。かかる、巨大磁気抵
抗効果を利用した不揮発性メモリとしては、弱い磁界を
加えるだけで磁化方向が変化する磁性層に情報を書き込
むスピンバルブ型と、強い磁界を加えなければ磁化方向
が変化しない磁性層に情報を書き込む誘導フェリ型があ
る。

【０００５】［スピンバルブ型について］弱い磁界を加
えるだけで磁化方向が変化する磁性層に情報を記憶する
ものとして、スピンバルブといわれるものがある。スピ
ンバルブは磁化方向が固定された磁性層（以下、ピン層
という）と、外部磁界で磁化方向が自由に変化する磁性
層（以下、フリ−層という）を組み合わせた多層膜であ
り、ピン層とフリ−の磁化方向が同一方向の場合と逆方
向の場合で抵抗値が異なるという特性を有する。例え
ば、Phys.Rev.B,43,1297(1991)には、磁性層ＮｉＦｅ／
非磁性層Ｃｕ／磁性層ＮｉＦｅ／反強磁性層ＦｅＭｎを
積層した磁性薄膜の例が示されている。この磁性薄膜に
於いては、反強磁性層に隣接した磁性層（ピン層）の磁
化方向はＮｉＦｅ／ＦｅＭｎ界面での交換異方性により
固定され、他方の磁性層（フリ−層）の磁化方向は適当
な外部磁界を加えることにより自由に変えることができ
る。従って、外部磁界を加えてフリー層の磁化方向だけ
を変えれば、２つの磁性層の磁化方向を同一方向又は逆
方向にすることができる。

【０００６】このスピンバルブ膜を利用した磁性薄膜メ
モリ素子として、USP-5,343,422に示されたものが知ら
れている。この磁性薄膜メモリ素子では、２値の
「０」、「１」を、２つの磁性層の磁化方向が同一方向
又は逆方向という２つの状態として書き込み、両状態に
於ける抵抗値の差異を検出することにより、書き込まれ
た情報を読み出している。このタイプの場合、上記両状
態に於ける抵抗値の差異を読み出す際に、磁性薄膜メモ
リ素子に電流を流すと共に、外部磁界を加える必要があ
り、この外部磁界により、書き込まれていた情報（フリ
ー層の磁化方向）が読み出した後に変化することがあ
り、非破壊で書き込まれている情報を読み出すことが難
しかった。

【０００７】［誘導フェリ型について］Jpn.J.Appl.Phy
s.33(1994)L1668には、ＣｏＰｔからなる保磁力の高い
硬磁性層（ハ−ド層）とＮｉＦｅＣｏからなる軟磁性層
（ソフト層）を非磁性層Ｃｕを介して積層した誘導フェ
リ型の磁性薄膜の例が示されている。この磁性薄膜で
は、ハ−ド層とソフト層の磁化方向が同一方向の場合と
逆方向の場合に、その抵抗値が変化する。

【０００８】この磁性薄膜を利用した磁性薄膜メモリ素
子として、Jpn.J.Appl.Phys.Part2,34(1994)L415に示さ
れたものが知られている。この磁性薄膜メモリ素子で
は、ハード層に情報を書き込むため、書き込まれている
情報を破壊することなく読み出すことができる。

【０００９】ここで、この磁性薄膜メモリ素子に情報を
書き込む場合と読み出す場合について、図１２から図１
４に示した薄膜断面の模式図を参照して説明する。

【００１０】図１２は、この磁性薄膜メモリ素子に、情
報を書き込む場合を示す。同図に示したように、この磁
性薄膜メモリ素子は、非磁性層４３を介して積層された
ソフト層（磁性層）４１とハード層（磁性層）４２から
なる。又、１０は外部磁界を発生させる書き込み線であ
り、書き込み線１０を流れる電流により発生した外部磁
界の方向に、ソフト層４１及びハード層４２は磁化され
る。そして、ハード層４２の２つの磁化方向に、２値の
「０」、「１」が割り当てられる図１２（ａ）の場合、反時計回りの外部磁界１０ａが発
生し、その結果、ソフト層４１の磁化方向は４１ａ、ハ
ード層４２の磁化方向は４２ａになり、（ｂ）の場合、
時計回りの外部磁界１０ｂが発生し、その結果、ソフト
層４１の磁化方向は４１ｂ、ハード層４２の磁化方向は
４２ｂになる。尚、書き込みの場合は、ソフト層４１だ
けでなくハード層４２の磁化方向を変えるのに十分な強
度の外部磁界を加える必要がある。

【００１１】図１３は、図１２（ａ）に示した反時計回
りの外部磁界１０ａで書き込まれた情報を、読み出す場
合を示す。通常、磁性薄膜メモリ素子に書き込まれた情
報を、読み出す場合には図１３（ａ）に示したような反
時計回りの弱い（ソフト層４１の磁化方向だけが変化す
る磁界強度）外部磁界１０ａと、（ｂ）に示したような
時計回りの弱い外部磁界１０ｂが、この順で、磁性薄膜
メモリ素子に加えられるように書き込み線１０に電流を
流す。この際、磁性薄膜メモリ素子と接続する読み出し
線５には電流Ｉｒを流しておく。

【００１２】ここで、反時計回りの弱い外部磁界１０ａ
を加えた場合には、ソフト層４１の磁化方向４１ａと、
ハード層４２の磁化方向４２ａが同一方向になり、時計
回りの弱い外部磁界１０ａを加えた場合には、ソフト層
４１の磁化方向４１ｂと、ハード層４２の磁化方向４２
ａが逆方向になるため、この外部磁界の変化により、磁
性薄膜メモリ素子の抵抗値は、低抵抗から高抵抗に変化
する。従って、外部磁界の変化時、磁性薄膜メモリ素子
の出力側の電圧Ｖが降下する。

【００１３】図１４は、図８（ｂ）に示した時計回りの
外部磁界１０ｂで書き込まれた情報を、読み出す場合を
示す。

【００１４】ここで、（ａ）に示したような反時計回り
の弱い外部磁界１０ａを加えた場合には、ソフト層４１
の磁化方向４１ａと、ハード層４２の磁化方向４２ｂが
逆方向になり、（ｂ）に示したような時計回りの弱い外
部磁界１０ａを加えた場合には、ソフト層４１の磁化方
向４１ｂと、ハード層４２の磁化方向４２ｂが同一方向
になるため、この外部磁界の変化により、磁性薄膜メモ
リ素子の抵抗値は、高抵抗から低抵抗に変化する。従っ
て、外部磁界の変化時、磁性薄膜メモリ素子の出力側の
電圧Ｖが上昇する。

【００１５】上述のように、書き込み線１０を流れる電
流を変化させるにより、磁性薄膜メモリ素子に加えられ
る外部磁界を変化させた場合、ハード層４２の磁化方向
により、磁性薄膜メモリ素子の出力側の電圧Ｖの変動
（上昇、又は降下）に差異が生じる。従って、この電圧
Ｖの変動を検出することにより、ハード層４２の磁化方
向として記憶されている情報を読み出すことができる。

【００１６】

【発明が解決しようとする課題】しかしながら、巨大磁
気抵抗効果が得られる磁性薄膜メモリ素子は、層厚１０
〜２００Aの非常に薄い磁性層や、Ｃｕなどの導電性非
磁性層を４層以上積層するため構造および作製プロセス
が複雑になり、製造コストが高かった。

【００１７】又、通常の磁性薄膜メモリでは、メモリ素
子がマトリックス状に配置され、縦又は横方向に並ぶメ
モリ素子が読み出し線により直列に接続さている。この
メモリ素子の厚みは数百Aと非常に薄く、その抵抗値が
高いため、磁性薄膜メモリを構成し、読み出し線に電流
を流した場合、発熱及び発熱によるパワ−損失が大きく
なる。従って、素子数を多くしてメモリの容量を大きく
することが難しかった。

【００１８】そこで、本発明は、かかる従来の実情に鑑
みて提案されたものであって、構造が単純な３層構造か
らなり、低抵抗でパワ−ロスが少なく、大容量化が可能
な磁性薄膜メモリ素子および磁性薄膜メモリを提供する
ことを目的とするものである。

【００１９】

【課題を解決するための手段】本発明にかかる磁性薄膜
メモリ素子は、絶縁層を挟んで積層された、磁化容易軸
が平行な第１磁性層及び第２磁性層を有し、該第２磁性
層の保磁力は、該第１磁性層の保磁力より大きく、該第
１磁性層と該第２磁性層との間で、トンネル効果が得ら
れる部分があることを特徴とするものである。

【００２０】又、本発明にかかる磁性薄膜メモリ素子
は、上記第１磁性層及び第２磁性層に挟まれた絶縁層の
材料としてダイヤモンドライクカーボンを用いたことを
特徴とするものである。

【００２１】又、本発明にかかる磁性薄膜メモリ素子
は、上記第１磁性層及び第２磁性層に挟まれた絶縁層の
材料としてポリパラキシレンを用いたことを特徴とする
ものである。

【００２２】又、本発明にかかる磁性薄膜メモリ素子
は、上記第１磁性層及び第２磁性層に挟まれた絶縁層の
材料としてアルミニウムを含有する酸化物を用いたこと
を特徴とするものである。

【００２３】又、本発明にかかる磁性薄膜メモリは、上
記いずれかの磁性薄膜メモリ素子が、マトリックス状に
配列された記憶素子部分と、縦又は横方向に並べられた
前記磁性薄膜素子が、直列に接続された読み出し線と、
該読み出し線に平行な方向と垂直な方向に絶縁材を介し
て設けられた２本の書き込み線を有することを特徴とす
るものである。

【００２４】

【作用】本発明にかかる磁性薄膜メモリ素子によれば、
単純な３層構造により、大きな磁気抵抗変化率（ＭＲ変
化率）を得ることができる。

【００２５】又、トンネル効果によって絶縁層を流れる
電流は、絶縁層の層面に垂直な方向に流れるので、磁性
薄膜メモリ素子の抵抗を小さくすることができる。

【００２６】又、絶縁層の材料として、ダイアモンドラ
イクカ−ボン、ポリパラキシリレン又はアルミニウムを
主成分とする酸化物を用いた場合には、トンネル効果の
得られるトンネル接合を容易に形成することができる。

【００２７】又、本発明にかかる磁性薄膜メモリ素子を
用いた磁性薄膜メモリによれば、メモリ素子が単純な３
層構造であるため、単純な製造工程で、磁性薄膜メモリ
を製造することができる。

【００２８】又、本発明にかかる磁性薄膜メモリ素子を
用いた磁性薄膜メモリによれば、素子の抵抗が小さく、
磁界を印加しない状態では、素子が低抵抗状態になるの
で、メモリの大容量化が可能になると共に、低消費電力
の磁性薄膜メモリを提供することができる。

【００２９】

【実施例】

［本発明にかかる磁性薄膜メモリ素子の構成について］
本発明に係る磁性薄膜メモリ素子は、第１磁性層と第２
磁性層を、絶縁層を介してトンネル接合した３層構造を
有し、上記第１磁性層と第２磁性層間に現れる磁気トン
ネリング効果を利用したものである。一般に、金属や半
導体を薄い絶縁層で隔ててポテンシャルバリアを作って
も、伝導電子はトンネル効果によりある程度絶縁層を通
過する。又、強磁性体金属の電子状態はスピンに依存し
ているため、上記第１磁性層と第２磁性層間に現れるト
ンネル効果は、これらの磁性層の磁化方向の相対角度に
依存することが知られている（Ｊ．Ｍａｇｎ．Ｍａｇ
ｎ．Ｍａｔｅｒ．９８（１９９１）Ｌ７−Ｌ９）。そし
て、このようなトンネル接合された部分に於ける磁気抵
抗効果を、磁気トンネリング効果という。

【００３０】又、上記磁気トンネリング効果に寄与す
る、第１磁性層と第２磁性層の磁化容易軸は平行で、第
２磁性層の保磁力は第１磁性層の保磁力より大きい。従
って、第１磁性層及び第２磁性層に加える外部磁界の強
度を調整することにより、第１磁性層のみ、又は第１磁
性層と第２磁性層の双方の磁化方向を変えることができ
る。

【００３１】そして、上記磁気トンネリング効果により
第１磁性層と第２磁性層の磁化方向が、同一方向のとき
に電気抵抗が低くなり、逆方向（１８０°逆方向）のと
きに高くなる。従って、外部磁界により第１磁性層のみ
の磁化方向を一定の順序で変化させた場合（例えば、磁
化方向を左方向から右方向に変えた場合）、第２磁性層
の磁化方向に応じて、電気抵抗が、低抵抗から高抵抗
に、又は高抵抗から低抵抗に変化する。

【００３２】ここで、第１磁性層はできるだけ弱い外部
磁界で磁化方向が変化する必要があるため、保磁力は小
さい方がよく、好ましくは５０[Oe]以下、より好ましく
は１０[Oe]以下である。ここで保磁力の範囲を５０[Oe]
以下としたのは、５０[Oe]より大きいと磁化方向を変え
るときに、強い外部磁界を発生させる電流が必要になる
ため、磁性薄膜メモリを構成したときに発熱やノイズが
増加し、誤動作をすることがあるからである。尚、磁性
層の保磁力の大きさは、組成、層厚や成膜条件を調整す
ることにより所定の大きさに設定することができるが、
層厚は、５〜１００nmであることが好ましい。５nmより
薄いと膜がアイランド状になるため、電気抵抗が高くな
り好ましくないからである。又、第１磁性層の材料とし
ては、Ｆｅ、ＮｉＦｅ、ＮｉＦｅＣｏ等を用いることが
できる。

【００３３】一方、第２磁性層の保磁力は、第１磁性層
の保磁力より大きくする必要があり、好ましくは５０[O
e]以上、より好ましくは１００[Oe]以上である。ここで
保磁力の範囲を５０[Oe]以上としたのは、５０[Oe]より
小さいと、磁化方向が外部擾乱磁界などの影響で乱さ
れ、メモリが破壊されてしまうことがあるからである。
尚、第２磁性層の保磁力の大きさも、第１磁性層と同様
に、組成、層厚や成膜条件を調整することにより所定の
大きさに設定することができ、層厚については、５〜１
００nmであることが好ましい。又、第２磁性層の材料と
しては、Ｃｏ、ＣｏＦｅ、ＣｏＰｔ、ＭｎＳｂ等を用い
ることができる。

【００３４】上記第１磁性層と第２磁性層の保磁力の差
は２０[Oe]以上は必要で、好ましくは５０[Oe]以上、よ
り好ましくは１００[Oe]以上である。ここで保磁力の差
を２０[Oe]以上としたのは、保磁力の差が２０[Oe]より
小さいと、情報を読み出すときに、第１磁性層の磁化方
向だけを変化させるために加える外部磁界の許容変動範
囲、つまり、この外部磁界を発生させるための電流の許
容変動範囲が小さくなるからである。

【００３５】又、上記磁気トンネリング効果を得るため
には、上記第１磁性層と第２磁性層に挟まれた絶縁層の
層厚は、均一に薄くする必要があり、好ましくは１〜２
０nm、より好ましくは１〜１０nmの範囲である。ここ
で、絶縁層の層厚の範囲を１〜２０nmとしたのは、１nm
より薄いとピンホ−ルが多くなり均一なポテンシャルバ
リアが形成されず、２０nmより厚いとトンネリング効果
が起こらなくなるからである。従って、絶縁層の材料と
しては、薄い層厚でもピンホ−ルなどの発生が少ない材
料が必要とされ、これに適した材料としては、ダイアモ
ンドライクカ−ボン（以下、ＤＬＣという）、ポリパラ
キシリレン、アルミニウムを主成分とする酸化物が挙げ
られるが、ＤＬＣ、又はポリパラキシリレンを用いるこ
とが好ましい。

【００３６】［本発明にかかる磁性薄膜メモリ素子の動
作原理について］本発明にかかる磁性薄膜メモリ素子に
情報を書き込む場合と、磁性薄膜メモリ素子から読み出
す場合について、図１から図３に示した薄膜断面の模式
図を参照して説明する。

【００３７】図１は、この磁性薄膜メモリ素子に、情報
を書き込む場合を示す。同図に示したように、この磁性
薄膜メモリ素子は、絶縁層３を介して積層された第１磁
性層１と第２磁性層２からなる。又、１０は外部磁界を
発生させる書き込み線であり、書き込み線１０を流れる
電流により発生した外部磁界の方向に、第１磁性層１及
び第２磁性層２は磁化される。そして、第２磁性層２の
磁化方向に、２値の「０」、「１」が割り当てられる。

【００３８】図１（ａ）の場合、書き込み線１０を流れ
る電流により、反時計回りの外部磁界１０ａが発生し、
その結果、第１磁性層１の磁化方向は１ａ、第２磁性層
２の磁化方向は２ａになり、（ｂ）の場合、時計回りの
外部磁界１０ｂが発生し、その結果、第１磁性層１の磁
化方向は１ｂ、第２磁性層２の磁化方向は２ｂになる。
尚、書き込みの場合は、第１磁性層１だけでなく第２磁
性層２の磁化方向を変えるのに十分な強度の外部磁界を
加える必要がある。

【００３９】図２は、図１（ａ）に示した反時計回りの
外部磁界１０ａで書き込まれた情報を、読み出す場合を
示す。通常、磁性薄膜メモリ素子に書き込まれた情報
を、読み出す場合には図２（ａ）に示したような反時計
回りの弱い（第１磁性層１の磁化方向だけが変化する磁
界強度）外部磁界１０ａと、（ｂ）に示したような時計
回りの弱い外部磁界１０ｂが、この順で、磁性薄膜メモ
リ素子に加えられるように書き込み線１０に電流を流
す。この際、磁性薄膜メモリ素子と接続する読み出し線
５には電流Ｉｒを流しておく。

【００４０】ここで、反時計回りの弱い外部磁界１０ａ
を加えた場合には、第１磁性層１の磁化方向１ａと、第
２磁性層２の磁化方向２ａが同一方向になり、時計回り
の弱い外部磁界１０ａを加えた場合には、第１磁性層１
の磁化方向１ｂと、第２磁性層２の磁化方向２ａが逆方
向になるため、この外部磁界の変化により、磁性薄膜メ
モリ素子の抵抗値は、低抵抗から高抵抗に変化する。従
って、外部磁界の変化時、つまり、書き込み線１０を流
れる電流を変化させたときに、磁性薄膜メモリ素子の出
力側の電圧Ｖが降下する。

【００４１】図３は、図１（ｂ）に示した時計回りの外
部磁界１０ｂで書き込まれた情報を、読み出す場合を示
す。

【００４２】ここで、反時計回りの弱い外部磁界１０ａ
を加えた場合には、第１磁性層１の磁化方向１ａと、第
２磁性層２の磁化方向２ｂが逆方向になり、時計回りの
弱い外部磁界１０ａを加えた場合には、第１磁性層１の
磁化方向１ｂと、第２磁性層２の磁化方向２ｂが同一方
向になるため、この外部磁界の変化により、磁性薄膜メ
モリ素子の抵抗値は、高抵抗から低抵抗に変化する。従
って、外部磁界の変化時、磁性薄膜メモリ素子の出力側
の電圧Ｖが上昇する。

【００４３】上述のように、書き込み線１０を流れる電
流を変化させるにより、磁性薄膜メモリ素子に加えられ
る外部磁界を変化させた場合、第２磁性層２の磁化方向
により、磁性薄膜メモリ素子の出力側の電圧Ｖの変動に
差異が生じる。

【００４４】尚、外部磁界を取り去ったときに、第１磁
性層の磁化方向と第２磁性層の磁化方向が異なる場合
は、第１磁性層の磁化方向は、第１磁性層より保磁力の
大きい第２磁性層の磁化方向と同一の方向に戻る。従っ
て、マトリックス状に磁性薄膜メモリ素子を配列して磁
性薄膜メモリを構成した場合に、外部磁界を加えていな
い素子は、全て低抵抗になるため、発熱及び発熱による
パワ−損失を小さくすることができる。

【００４５】図４（ａ）は、情報を読み出すときに、書
き込み線を流れる＋側から−側に変化する電流（以下、
再生パルス電流という）を、（ｂ）、（ｃ）は、（ａ）
に示した再生パルス電流を流したときの磁性薄膜メモリ
素子の出力側の電圧Ｖの変動を示す。ここで、同図の
（ａ）に示したように、書き込み線を流れる電流が＋側
から−側に変化したとき、磁性薄膜メモリ素子に加えら
れる外部磁界が変化する。つまり、＋側のとき、図２、
３に示した反時計回りの磁界が発生し、−側のとき、図
２、３に示した反時計回りの磁界が発生する。そして、
この変化時に磁性薄膜メモリ素子の出力側の電圧Ｖは、
第２磁性層の磁化方向に応じて、（ｂ）に示したように
上昇するか、又は（ｃ）に示したように降下する。従っ
て、情報を読み出すときには、書き込み線に再生パルス
電流を流し、そのときに磁性薄膜メモリ素子の出力側と
接続する読み出し線に生じる電圧変動を検出することに
より、第２磁性層の磁化方向を判断することができる。

【００４６】又、情報を読み出すときに、図４（ｄ）に
示したような＋側の電流だけを流しても第２磁性層の磁
化方向を判断することができる。この場合、情報を読み
出すときに、磁性薄膜メモリ素子には、＋側の電流によ
る磁界（図２、３に示した反時計回りの磁界）だけが印
加される。そして、この電流を流したときに磁性薄膜メ
モリ素子の出力側の電圧Ｖは、第２磁性層の磁化方向に
応じて、（ｅ）に示したように変動しないか、又は
（ｃ）に示したように変動する（低下する）。従って、
電流を流したときに電圧変動が生じるか否かを検出する
ことにより、第２磁性層の磁化方向を判断することがで
きる。

【００４７】尚、第２磁性層の２つの磁化方向は、２値
の「０」、「１」に割り当てられているため、第２磁性
層の磁化方向の設定は、磁性薄膜メモリ素子への情報の
書き込みに対応し、第２磁性層の磁化方向の検出は、磁
性薄膜メモリ素子からの情報の読み出しに対応する。

【００４８】［本発明にかかる磁性薄膜メモリについ
て］本発明にかかる磁性薄膜メモリについて、図５から
図８を参照して説明する。

【００４９】図５は、磁性薄膜メモリに於ける１素子部
分の平面図（ａ）とそのＡＡ’断面図（ｂ）を示し、読
み出し線５と接続する第１磁性層１と第２磁性層２が、
絶縁層３を介して積層されている。ここで、第１磁性層
１と第２磁性層２はトンネル接合されていて、第１磁性
層１と第２磁性層２が重なり合った部分がトンネル接合
部になる。又、第２磁性層２の保磁力は、第１磁性層１
の保磁力より大きくしてある。

【００５０】尚、本発明の磁性薄膜メモリ素子に於いて
は、トンネル接合部を流れる読み出し電流は、矢印８に
示したように絶縁層３の膜面に垂直な方向に電流が流れ
るため素子の抵抗が小さくなり、素子の発熱が少なくす
ることができる。又、サブミクロンオ−ダ−の素子が形
成可能となり、メモリを大容量化することができる。

【００５１】又、上記磁性薄膜メモリ素子の磁化容易軸
４と垂直な方向に、書き込み線１０が設けられ、平行な
方向に、書き込み補助線２０が設けられている。そし
て、上記磁性薄膜メモリ素子、書き込み線１０、書き込
み補助線２０は絶縁膜７、絶縁膜６で絶縁されている。

【００５２】図６は、磁性薄膜メモリの平面図（ａ）と
そのＢＢ’断面図（ｂ）を示し、書き込み線１１、１
２、１３と書き込み補助線２１、２２、２３が直交する
部分に、磁性薄膜メモリ素子がマトリックス状に配列さ
れている。ここで、磁性薄膜メモリ素子は、読み出し補
助線方向に直列に接続され、読み出し線を形成してい
る。例えば、ＢＢ’断面に示した部分では、磁性薄膜メ
モリ素子３１、３２、３３が直列に接続された部分が、
読み出し線５になる。

【００５３】このように、磁性薄膜メモリ素子がマトリ
ックス状に配列されている場合に、書き込み線に、磁性
薄膜メモリ素子の第２磁性層の磁化方向を変化させるの
に十分な書き込み電流を流した場合、書き込み電流を流
した書き込み線に沿って配列された磁性薄膜メモリの第
１磁性層及び第２磁性層は、全て書き込み電流により発
生した磁界の方向に磁化されてしまう。つまり、書き込
み電流を流した書き込み線に沿って配列された磁性薄膜
メモリには、全て書き込みが行われる。従って、磁性薄
膜メモリ素子をマトリックス状に配列した場合には、１
本の書き込み線を流れる電流だけでは、磁性薄膜メモリ
素子の一部の素子の磁化方向だけを所望の磁化方向に向
かせること、つまり、一部の素子だけに情報を書き込む
ことができない。

【００５４】ここで、書き込み線と書き込み補助線の双
方に電流を流すことにより、マトリックス状に配列され
た磁性薄膜メモリ素子の一部の素子の磁化方向だけを所
望の磁化方向に向かせる場合、つまり、一部の素子だけ
に情報を書き込む場合について、図７、図８を参照して
説明する。

【００５５】図７（ａ）に於いて、Ｉｗ１は書き込み線
１０を流れる書き込み電流を示し、Ｉｗは書き込み補助
線２０を流れる書き込み補助電流を示す。そして、Ｈｗ
１は、書き込み電流Ｉｗ１により発生した書き込み磁界
を示し、Ｈｗは、書き込み補助電流Ｉｗにより発生した
書き込み補助磁界を示す。ここで、書き込み磁界Ｈｗ１
及び書き込み補助磁界Ｈｗは、共に磁性薄膜メモリ素子
の第２磁性層の保磁力より小さいため、一方の磁界だけ
では、第２磁性層の磁化方向を変えることができない。
しかし、書き込み磁界Ｈｗ１と書き込み補助磁界Ｈｗの
合成磁界Ｈ１は、第２磁性層の保磁力より大きいため、
書き込み電流Ｉｗ１と書き込み補助電流Ｉｗの双方を流
した場合には、第２磁性層の磁化方向を変えることがで
きる。

【００５６】図７（ｂ）は、書き込み磁界Ｈｗ１、書き
込み補助磁界Ｈｗ、合成磁界Ｈ１及び第２磁性層２の磁
化容易軸４を示す。ここで、合成磁界Ｈ１は、第２磁性
層２の保磁力より大きいため、第２磁性層２は、合成磁
界Ｈ１により磁化され、その磁化方向Ｂ１は、合成磁界
Ｈ１の磁化容易軸４に平行な成分の方向になる。尚、書
き込み電流Ｉｗ１により発生する書き込み磁界Ｈｗ１
は、第２磁性層２の磁化容易軸４にほぼ平行で、書き込
み補助電流Ｉｗにより発生する書き込み補助磁界Ｈｗ
は、第２磁性層２の磁化容易軸４にほぼ垂直なので、磁
化方向Ｂ１は、書き込み磁界Ｈｗ１つまり書き込み電流
Ｉｗ１により決まる。

【００５７】図８（ａ）は、図７の書き込み電流Ｉｗ１
と逆の方向に書き込み電流Ｉｗ２を流している。従っ
て、発生する書き込み磁界Ｈｗ２の方向も図７の書き込
み磁界Ｈｗ１と逆の方向になる。従って、（ｂ）に示し
たように第２磁性層の磁化方向Ｂ２も図７の磁化方向Ｂ
１と逆の方向になる。

【００５８】上述のように、マトリックス状に、磁性薄
膜メモリ素子を配列した場合には、磁化方向を変化させ
たい磁性薄膜メモリ素子の部分を通る書き込み線及び書
き込み補助線だけに電流を流すことにより、その部分の
磁性薄膜メモリ素子の磁化方向だけを変えることができ
る。又、磁性薄膜メモリ素子の磁化方向は、書き込み線
を流れる電流の方向により、所望の方向に向けることが
できる。

【００５９】一方、マトリックス状に配列された磁性薄
膜メモリ素子に、書き込まれた情報を読み出す場合に
は、読み出したい磁性薄膜メモリ素子が接続された読み
出し線に読み出し電流を流すと共に、その磁性薄膜メモ
リ素子の部分を通る書き込み線に再生パルス電流を流
し、再生パルス電流を流したときの、読み出し線の電圧
変動を検出することにより、書き込まれた情報である第
２磁性層の磁化方向を判別することができる。

【００６０】（実施例１）保磁力の小さい第１磁性層１
としてＦｅ、保磁力の大きい第２磁性層２としてＣｏ、
絶縁層３としてＤＬＣを用い、Ｆｅ（５０nm）／ＤＬＣ
（２nm）／Ｃｏ（５０nm）の強磁性トンネル接合と磁性
薄膜メモリ素子を作製した。図９は、強磁性トンネル接
合９の磁気抵抗曲線を調べるために作製した試料の斜視
図（ａ）と平面模式図（ｂ）を示す。尚、磁気抵抗曲線
は直流４端子法で印加磁場５００［Oe］のもとで測定し
た。また、１０mm角の大きさのＦｅ／ＤＬＣ／Ｃｏ３層
膜も作製し、ＶＳＭで磁化曲線を調べた。

【００６１】以下に、強磁性トンネル接合を形成する工
程を説明する。

【００６２】まず、ガラス基板上にＤＣスパッタ法によ
り以下に示す成膜条件でＦｅ層を層厚５０nmで形成し
た。

【００６３】到達圧力５×１０^−５Pa Ａｒガス１０ SCCM 成膜圧力０．５ Pa 投入パワ− １００ W 成膜レ−ト０．５ nm／sec こうして得られたＦｅ層を、微細加工技術を用いて１mm
×１０mmの長方形にパタ−ニングし、第１磁性層１とし
た。

【００６４】次に、第１磁性層１の上にプラズマＣＶＤ
法により以下に示す成膜条件でＤＬＣ膜を膜厚２nmで形
成した。

【００６５】到達圧力３×１０^−３Pa エチレンガス１０ SCCM 成膜圧力３ Pa 投入パワ− １００ W 成膜レ−ト１０ nm／min こうして得られたＤＬＣ膜を、φ３mmに微細加工し、絶
縁層３とした。

【００６６】続いて、これを再度ＤＣスパッタ装置に移
し、以下の成膜条件でＣｏ層を層厚５０nmで形成した。

【００６７】到達圧力５×１０^−５Pa Ａｒガス１０ SCCM 成膜圧力０．５ Pa 投入パワ− １００ W 成膜レ−ト０．５ nm／sec こうして得られたＣｏ層を、第１磁性層と同様に微細加
工技術により１mm×１０mmのストライプ状にパタ−ニン
グし、接合面積が１mm×１mmのＦｅ／ＤＬＣ／Ｃｏの強
磁性トンネル接合９を形成し、磁気抵抗曲線を調べた。

【００６８】又、同様の方法で１０mm×１０mmのトンネ
ル接合を形成し、磁化曲線も調べた。その結果、図１０
に示した磁気抵抗曲線と、図１１に示したＶＳＭによる
磁化曲線が得られた。ここで、図１０に示したＭＲ変化
率は（ΔＲ／Ｒ）×１００（Ｒ：抵抗値、ΔＲ：抵抗値
の変化量）で与えられ、本実施例の試料では、印加磁場
１００［Oe］以下で１２％のＭＲ変化率が得られた。

【００６９】このＦｅ／ＤＬＣ／Ｃｏ強磁性トンネル接
合を用いて図５に示したような磁性薄膜メモリ素子を、
以下のよう工程で作製した。

【００７０】まず、ガラス基板上の読み出し線を形成す
る方向に５００［Oe］の磁場を印加しながらＦｅ層を層
厚５０nmで形成した後、微細加工技術を用いて２μm×
１０μmの長方形にパタ−ニングし、第１磁性層１とし
た。このように、磁場を印加しながら成膜することによ
り、形成された磁性層の磁化容易軸が、印加した磁場の
方向に平行になる。

【００７１】次に、第１磁性層１の上にダイアモンドラ
イクカ−ボン（ＤＬＣ）膜を膜厚２nm形成し、微細加工
し、絶縁層３とした。

【００７２】続いて、再度これをＤＣスパッタ装置に移
し、Ｆｅ層の場合と同様の磁場を印加しながら、Ｃｏ層
を層厚５０nmで形成した後、微細加工技術により１μm
×１０μmのストライプ状にパタ−ニングし、第２磁性
層２とした。以上の工程により接合面積が１μm×３μm
のＦｅ／ＤＬＣ／Ｃｏのトンネル接合を形成した。

【００７３】次に、第１磁性層１及び第２磁性層２に接
続するようにＣｒ（５nm）／Ａｕ（２００nm）／Ｃｒ
（５nm）膜を読み出し線５として形成した。

【００７４】続いて、アルミナからなる絶縁膜７をＲＦ
スパッタ法で膜厚２００nm形成した後、再度Ｃｒ（５n
m）／Ａｕ（２００nm）／Ｃｒ（５nm）膜を成膜し、ト
ンネル接合部の上部に読み出し線５と平行な方向に帯状
にパタ−ニングして書き込み補助線２０を形成した。更
に、同様な方法で、膜厚２００nmのアルミナからなる絶
縁膜６と書き込み補助線２０と直角する方向に帯状にパ
ターニングされた書き込み線１０を形成し、磁性薄膜メ
モリ素子とした。

【００７５】こうして得られた磁性薄膜メモリの動作確
認を行ったところ、書き込みと読み出しを正常に行うこ
とができた。つまり、書き込み時には、書き込み電流に
よって発生した磁界の方向に、磁性薄膜メモリ素子の第
１磁性層１及び第２磁性層２が磁化し、読み出し時に
は、再生パルス電流を流すことにより、読み出し線から
所望の電圧変動を得ることができた。

【００７６】（実施例２）実施例１と同様の方法で、表
１に記載の膜構成の強磁性トンネル接合を作製し、磁気
抵抗曲線を調べ、得られた磁気抵抗変化率を表１に示し
た。同表に示したように、いずれの試料についても５〜
２５％のＭＲ変化率が得られることを確認できた。

【００７７】次に、これらの強磁性トンネル接合を用い
た磁性薄膜メモリ素子を作製し、実施例１と同様に動作
確認を行ったところ、書き込みと読み出しを正常に行う
ことができた。

【００７８】比較試料についても同様の方法で、表１に
記載の膜構成でダイアモンドライクカ−ボン膜を絶縁層
とした強磁性トンネル接合を作製し、磁気抵抗曲線を調
べ、得られた磁気抵抗変化率を表１に示した。同表に示
したように、いずれの比較試料も０．１〜０．２％のＭ
Ｒ変化率しか得られなかった。この理由としては、絶縁
層厚が１nmと薄い場合は均一な絶縁層が形成されないた
めピンホ−ルが多くなり、２つの磁性層間で電気的なブ
リッジが形成されてしまうためと考えられる。また、絶
縁層厚が３０nmと厚い場合はトンネル電流が散乱されて
しまうためと考えられる。

【００７９】次に、比較試料の強磁性トンネル接合を用
いた磁性薄膜メモリ素子を作製し、上記試料と同様に動
作確認を行ったところ、正常に動作しなかった。

【００８０】

【表１】

【００８１】（実施例３）実施例１と同様の方法で、表
２に記載の膜構成で、ポリパラキシリレンを絶縁層とし
た強磁性トンネル接合を作製し、磁気抵抗曲線を調べ、
得られた磁気抵抗変化率を表２に示した。同表に示した
ように、いずれの試料についても６〜１３％のＭＲ変化
率が得られることが確認できた。

【００８２】尚、ここでは、ポリパラキシリレン膜は以
下の方法で作製した。まず、原料のジパラキシリレンを
真空下で約１５０℃で気化したのち、炉の中で６００℃
で熱分解し、成膜室で反応圧力２０mTorrでポリパラキ
シリレン膜を作製した。ポリパラキシリレンとしてユニ
オンカ−バイド社のパリレンＮおよびパリレンＣを、成
膜速度は１０nm/minで成膜した。

【００８３】次に、これらの強磁性トンネル接合を用い
た磁性薄膜メモリ素子を作製し、実施例１と同様に動作
確認を行ったところ、書き込みと読み出しを正常に行う
ことができた。

【００８４】比較試料についても同様の方法で、表２に
記載の膜構成でポリパラキシリレンまたはポロモノクロ
パラキシリレンを絶縁層とした強磁性トンネル接合を作
製し、磁気抵抗曲線を調べ、得られた磁気抵抗変化率を
表２に示した。同表に示したように、いずれの比較試料
も０．１〜０．３％のＭＲ変化率しか得られなかった。
この理由としては、絶縁層厚が１nmと薄い場合は均一な
絶縁層が形成されないためピンホ−ルが多くなり、２つ
の磁性層間で電気的なブリッジが形成されてしまうため
と考えられる。また、絶縁層厚が２５nmと厚い場合はト
ンネル電流が散乱されてしまうためと考えられる。

【００８５】次に、比較試料の強磁性トンネル接合を用
いた磁性薄膜メモリ素子を作製し、上記試料と同様に動
作確認を行ったところ、正常に動作しなかった。

【００８６】

【表２】

【００８７】（実施例４）実施例１と同様の方法で、表
３に記載の膜構成で、Ａｌ_２Ｏ_３を絶縁層とした強磁性
トンネル接合を作製し、磁気抵抗曲線を調べ、得られた
磁気抵抗変化率を表３に示した。同表に示したように、
いずれの試料についても１３〜２０％のＭＲ変化率が得
られることが確認できた。

【００８８】尚、ここでは、Ａｌ_２Ｏ_３絶縁層はＡｌ金
属膜をスパッタ法で作製したのち、大気中で２４時間自
然酸化させ、形成した。

【００８９】次に、これらの強磁性トンネル接合を用い
た磁性薄膜メモリ素子を作製し、実施例１と同様に動作
確認を行ったところ、書き込みと読み出しを正常に行う
ことができた。

【００９０】比較試料についても同様の方法で、表３に
記載の膜構成でＡｌ_２Ｏ_３を絶縁層とした強磁性トンネ
ル接合を作製し、磁気抵抗曲線を調べ、得られた磁気抵
抗変化率を表３に示した。同表に示したように、比較試
料では０．２％のＭＲ変化率しか得られなかった。この
理由としては、絶縁層が１nmと薄いためピンホ−ルが多
くなり、上下の磁性層間で電気的にブリッジができるた
めと考えられる。

【００９１】次に、比較試料の強磁性トンネル接合を用
いた磁性薄膜メモリ素子を作製し、上記試料と同様に動
作確認を行ったところ、正常に動作しなかった。

【００９２】

【表３】

【００９３】又、実施例１〜３で作製した磁性薄膜メモ
リ素子の抵抗を調べた結果、１〜５Ωと非常に低かっ
た。この値は同じ大きさのスピンバルブ構造ＧＭＲメモ
リ素子の抵抗の１／１０以下と低い。

【００９４】以上から明瞭なように、本発明によれば、
非常に単純な、磁性層／絶縁層／磁性層の３層構造を有
し、かつ低抵抗な磁性薄膜メモリ素子を提供することが
できる。

【００９５】

【発明の効果】本発明にかかる磁性薄膜メモリ素子は、
以上で説明したように、単純な３層構造で大きなＭＲ変
化率を得ることができるため、低コストで磁性薄膜メモ
リ素子を形成することができる。

【００９６】又、磁性薄膜メモリ素子の抵抗を小さく
し、素子に於ける発熱を少なくすることができる。

【００９７】又、絶縁層の材料として、ダイアモンドラ
イクカ−ボン、ポリパラキシリレン又はアルミニウムを
主成分とする酸化物を用いた場合には、トンネル効果の
得られるトンネル接合を容易に形成することができる。

【００９８】又、非常に薄い磁性層や導電非磁性層等を
形成することなく、単純な製造工程だけで、磁性薄膜メ
モリを製造することができるので、製造歩留を向上させ
ることができる。

【００９９】又、本発明にかかる磁性薄膜メモリ素子は
抵抗が小さく、磁界を印加しない状態では、低抵抗状態
になるので、メモリの大容量化が可能になると共に、低
消費電力の磁性薄膜メモリを提供することができる。

【図面の簡単な説明】

【図１】本発明にかかる磁性薄膜メモリ素子に対する書
き込み操作を説明するための断面図である。

【図２】本発明にかかる磁性薄膜メモリ素子に対する読
み出し操作を説明するための断面図である。

【図３】本発明にかかる磁性薄膜メモリ素子に対する読
み出し操作を説明するための断面図である。

【図４】再生パルス電流の電流波形と再生パルス電流に
より読み出し線に生じる電圧変動を示した波形図であ
る。

【図５】本発明にかかる磁性薄膜メモリ素子の構造を示
した、平面図と断面図である。

【図６】本発明にかかる磁性薄膜メモリの構成を示し
た、平面図と断面図である。

【図７】本発明にかかる磁性薄膜メモリを構成する素子
に対する書き込み操作を説明するための説明図である。

【図８】本発明にかかる磁性薄膜メモリを構成する素子
に対する書き込み操作を説明するための説明図である。

【図９】トンネル接合の試料を示した斜視図と平面図で
ある。

【図１０】実施例１のトンネル接合に於ける磁気抵抗曲
線を示したグラフである。

【図１１】実施例１のトンネル接合に於ける磁化曲線を
示したグラフである。

【図１２】従来の磁性薄膜メモリ素子に対する書き込み
操作を説明するための断面図である。

【図１３】従来の磁性薄膜メモリ素子に対する読み出し
操作を説明するための断面図である。

【図１４】従来の磁性薄膜メモリ素子に対する読み出し
操作を説明するための断面図である。

【符号の説明】

１第１磁性層２第２磁性層３絶縁層４磁化容易軸５読み出し線６、７絶縁膜１０、１１、１２、１３書き込み線２０、２１、２２、２３書き込み補助線

フロントページの続き (72)発明者荒木悟東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内 (72)発明者篠浦治東京都中央区日本橋一丁目13番１号ティーディーケイ株式会社内

Claims

【特許請求の範囲】

【請求項１】絶縁層を挟んで積層された、磁化容易軸
が平行な第１磁性層及び第２磁性層を有し、該第２磁性
層の保磁力は、該第１磁性層の保磁力より大きく、該第
１磁性層と該第２磁性層との間で、トンネル効果が得ら
れる部分があることを特徴とする磁性薄膜メモリ素子。
【請求項２】請求項１記載の磁性薄膜メモリ素子に於
いて、絶縁層の材料としてダイヤモンドライクカーボン
を用いたことを特徴とする磁性薄膜メモリ素子。
【請求項３】請求項１記載の磁性薄膜メモリ素子に於
いて、絶縁層の材料としてポリパラキシレンを用いたこ
とを特徴とする磁性薄膜メモリ素子。
【請求項４】請求項１記載の磁性薄膜メモリ素子に於
いて、絶縁層の材料としてアルミニウムを含有する酸化
物を用いたことを特徴とする磁性薄膜メモリ素子。
【請求項５】請求項１乃至４記載のいずれかの磁性薄
膜メモリ素子が、マトリックス状に配列された記憶素子
部分と、縦又は横方向に並べられた前記磁性薄膜素子
が、直列に接続された読み出し線と、該読み出し線に平
行な方向と垂直な方向に絶縁材を介して設けられた２本
の書き込み線を有することを特徴とする磁性薄膜メモ
リ。