JPH0992618A - 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法および液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 多結晶シリコンの製造方法、薄膜トランジス
タ、その製造方法および液晶表示装置を提供する。 【解決手段】 ガラス基板１上に、ブラックマトリクス
膜２および絶縁膜３を形成する。表示画素電極８とソー
ス電極６およびドレイン電極７を形成する。非晶質シリ
コンの半導体膜、第１の窒化シリコン膜14、酸化シリコ
ン膜15および第２の窒化シリコン層を積層形成する。ゲ
ート電極23がない部分には非晶質シリコンの半導体層、
第１の窒化シリコン膜14および酸化シリコン膜15を残
す。ゲート電極23をマスクとして、自己整合によりゲー
ト電極23の無い部分の酸化シリコン膜15上からリンを添
加し、非晶質シリコンの半導体層41の一部をｎ形非晶質
シリコン層にする。酸化シリコン膜15の上面からレーザ
照射し、ゲート電極23が上方に位置しないリンが添加さ
れたｎ型非晶質シリコン層をｎ型多結晶シリコン層とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、生産性を向上した
多結晶シリコンの製造方法、薄膜トランジスタ、その製
造方法および液晶表示装置に関する。

【０００２】

【従来の技術】近年、生産性、大面積化の観点から逆ス
タガード構造に比べて利点を有する正スタガード構造の
薄膜トランジスタが用いられている。

【０００３】一方、薄膜トランジスタのゲート・ソース
間、ゲート・ドレイン間の寄生容量を小さくするため、
ゲート電極をマスクとして非単結晶シリコン層に不純物
を添加し、ゲート電極をマスクとしてエネルギービーム
となるレーザビームを非単結晶シリコン層に照射し、非
単結晶シリコン層の一部を多結晶化、低抵抗化し、ソー
ス・ドレインコンタクト領域を形成する製造方法の開発
が進められている。

【０００４】また、近年では薄膜トランジスタと駆動回
路とが同一基板上に形成される駆動回路一体型の液晶表
示装置の開発も進められている。そして、この駆動回路
に使用される薄膜トランジスタは高速応答性が要求され
るため、半導体活性層には多結晶シリコンが使用され、
この駆動回路に使用される薄膜トランジスタの多結晶シ
リコンの形成にも、非晶質シリコンにレーザビームを照
射し、多結晶化する方法が開発されている。

【０００５】そして、従来、アクティブマトリクス型の
液晶表示装置のスイッチング素子に使用される薄膜トラ
ンジスタの場合のように、大面積の基板上に形成された
非単結晶シリコン薄膜を、レーザビームによる多結晶化
する場合には、基板への熱的ダメージが生じないようパ
ルス発振が可能なエキシマレーザのアニール装置が使用
されている。

【０００６】また、このエキシマレーザのアニール装置
により均一に非単結晶シリコンを多結晶化するため、エ
キシマレーザを数１００Ｈｚの周波数で発振させなが
ら、エキシマレーザビームを基板上で走査させ、一般的
には非晶質シリコン上から直接レーザビームを照射し、
非単結晶シリコンの多結晶化が行なわれている。

【０００７】そして、非単結晶シリコンは表面反射率が
高いため、照射されたレーザビームの大部分は吸収され
ずに反射され、たとえば膜厚１０００オングストローム
程度の非単結晶シリコンの多結晶化するためには、レー
ザビーム照射は、見かけ上１００数１０ｍＪｃｍ^-2程度
以上のエネルギー密度を必要としている。

【０００８】

【発明が解決しようとする課題】しかしながら、現在の
エキシマレーザのアニール装置の出力はせいぜい数１０
０Ｗ程度であるため、数１００Ｈｚの周波数でレーザを
発振させた場合、レーザビームのスポットサイズを十分
に大きくすることはできない。

【０００９】反対に、スポットサイズを大きくするため
には発振周波数を下げなくてはならず、薄膜トランジス
タが形成されている基板上をレーザビームで照射するた
めには、相当な処理時間を必要とし、スループットを向
上させることが困難である問題を有している。

【００１０】そして、液晶表示装置の大面積化や生産性
の向上のため、使用する基板がますます大面積化するに
従い、レーザアニール工程のスループットが低下してし
まう。このスループット向上のために、アニール装置自
体を高出力化することが考えられるが、高出力化には限
度があるとともに、エネルギー効率上も好ましくない。

【００１１】本発明は、上記問題点に鑑みなされたもの
で、多結晶シリコンの製造方法、薄膜トランジスタ、そ
の製造方法および液晶表示装置を提供することを目的と
する。

【００１２】

【課題を解決するための手段】本発明は、非単結晶シリ
コンにレーザを照射し、非単結晶シリコンを多結晶化す
る多結晶シリコンの製造方法において、前記非単結晶シ
リコン上に光反射率が前記非単結晶シリコンの光反射率
より小さくなるように反射率低減膜を積層し、この反射
率低減膜側からレーザを照射して前記非単結晶シリコン
を多結晶化するものであり、非単結晶シリコン上に光反
射率がこの非単結晶シリコンの光反射率が小さくなるよ
うに反射率低減膜を積層し、この反射率低減膜側からレ
ーザを照射して非単結晶シリコンを多結晶化することに
より、レーザを照射する際のレーザの反射を低減させて
効率良く非晶質シリコンを多結晶化する。

【００１３】また、本発明は、基板上に形成されたソー
ス電極およびドレイン電極と、これらソース電極および
ドレイン電極にそれぞれ接続して配設されソース領域お
よびドレイン領域を形成する非単結晶シリコン半導体層
と、前記ソース電極およびドレイン電極間の上方に位置
して形成されたゲート電極と、このゲート電極および前
記半導体層間に介在して配設されたゲート絶縁膜とを備
え、前記半導体層のソース領域およびドレイン領域は不
純物が添加された多結晶シリコンからなり、前記ゲート
絶縁膜の一部はソース領域およびドレイン領域上に形成
されているものであり、ゲート電極および半導体層間に
介在して配設されたゲート絶縁膜はゲート電極を上部に
有さない部分の厚さより厚いゲート絶縁膜を薄くしてい
るため、たとえばゲート絶縁膜側からレーザを照射した
場合、ゲート電極と自己整合させることにより効率良く
半導体層を多結晶化する。

【００１４】さらに、本発明は、このアレイ基板に対向
して設けられた対向基板と、これらアレイ基板および対
向基板間に挟持された液晶とを具備したものである。

【００１５】また、本発明は、基板上にソース電極およ
びドレイン電極を形成し、これらソース電極およびドレ
イン電極を覆う状態で前記基板上に非単結晶シリコン膜
を形成し、この非単結晶シリコン膜上にこの非単結晶シ
リコン膜より反射率が低くなるように反射率低減膜を形
成し、前記ソース電極および前記ドレイン電極間の上方
の前記反射率低減膜上にゲート絶縁膜を形成し、このゲ
ート絶縁膜上にゲート電極を形成し、前記反射率低減膜
側からレーザを照射して前記非単結晶シリコン膜を多結
晶化して半導体活性層を形成するものである。

【００１６】

【発明の実施の形態】以下、本発明の一実施の形態の液
晶表示装置を図面を参照して説明する。

【００１７】図１に示すように、絶縁基板であるたとえ
ばコーニング社の品番１７３７のガラス基板１の一主面
上にクロム（Ｃｒ）のブラックマトリクス膜２を形成
し、このブラックマトリクス膜２を含むガラス基板１上
に窒化シリコン（ＳｉＮ）の絶縁膜３を形成する。

【００１８】また、絶縁膜３上面のブラックマトリクス
膜２の一部を除いた部分には、ＩＴＯ（Indium Tin Oxi
de）の透明導電膜４およびモリブデン・タングステン合
金の金属膜５が積層形成され、これら二層でソース電極
６およびドレイン電極７を形成するとともに、ソース電
極６と一体の透明導電膜４にて表示画素電極８を構成し
ている。

【００１９】さらに、ソース電極６およびドレイン電極
７のほぼ中間には、非晶質シリコンの半導体層11が形成
され、この半導体層11に連続してそれぞれソース電極６
およびドレイン電極７に接続されるｎ型多結晶シリコン
のソースコンタクト領域の半導体層12およびドレインコ
ンタクト領域の半導体層13が形成されている。

【００２０】また、これら半導体層11，12，13上には、
窒化シリコン（ＳｉＮ）の第１の窒化シリコン膜14、酸
化シリコン（ＳｉＯ）の酸化シリコン膜15および半導体
層11上のみに第２の窒化シリコン膜16が積層形成され、
これら三層にて半導体層11の非単結晶シリコンの表面反
射率より表面反射率が小さくなるように反射率低減膜で
あるゲート絶縁膜17が形成されている。

【００２１】さらに、第２の窒化シリコン膜16上に、ア
ルミニウム（Ａｌ）膜21およびモリブデン（Ｍｏ）膜22
が積層形成され、これら二層にてゲート電極23が形成さ
れ、これらにて正スタガード型の薄膜トランジスタ24を
形成している。

【００２２】またさらに、全面に亘り窒化シリコン（Ｓ
ｉＮ）の絶縁保護膜25が形成され、マトリクスアレイ基
板26が形成されている。

【００２３】一方、絶縁基板であるたとえばコーニング
社の品番１７３７のガラス基板31の一主面にＩＴＯなど
の透明導電膜にて形成された対向電極32が形成され、対
向基板33を形成している。

【００２４】また、アレイ基板26および対向基板33の対
向面側にはポリイミド膜35，36が形成され、反対面側に
は偏光板37，38が貼着され、アレイ基板26および対向基
板33間には、液晶39が封入挟持されている。

【００２５】次に、上記実施の形態の製造工程について
説明する。

【００２６】まず、図２に示すように、ガラス基板１の
一主面上に、ブラックマトリクス膜２および絶縁膜３を
形成する。そして、スパッタリング装置によりＩＴＯの
透明導電膜４とモリブデン・タングステン合金の金属膜
５を積層成膜し、フォトリソグラフィによりエッチング
加工して、表示画素電極８と一体化したソース電極６お
よびドレイン電極７を形成する。。次に、これらソース
電極６、ドレイン電極７および表示画素電極８を覆うよ
うに非晶質シリコンの半導体膜41を１０００オングスト
ローム、第１の窒化シリコン膜14を１００オングストロ
ーム、酸化シリコン膜15を１００オングストローム、お
よび、第２の窒化シリコン層42を４０００オングストロ
ームの膜厚でプラズマＣＶＤ装置により順次積層形成す
る。次いで、アルミニウム膜21およびモリブデン膜22を
スパッタリング装置により積層し、フォトリソグラフィ
によるエッチング加工によりゲート電極23を形成する。

【００２７】また、図３に示すように、同一パターンで
第２の窒化シリコン層42をエッチング除去し、ゲート電
極23がない部分には非晶質シリコンの半導体層41、第１
の窒化シリコン膜14、および、酸化シリコン膜15が残る
ようにする。次いで、レジスト剥離後に、ゲート電極23
をマスクとして、自己整合によりゲート電極23の無い部
分の酸化シリコン膜15上から非質量分離型のイオン注入
装置により加速電圧６０ｋＶ、ドーズ量３×１０¹⁵ｃｍ
^-2のリン（Ｐ）を添加し、非晶質シリコンの半導体層41
の一部をｎ形非晶質シリコン層43，44にする。

【００２８】この後、図４に示すように、波長２４８ｎ
ｍのＫｒｆエキシマレーザ装置により、酸化シリコン膜
15の上面からエネルギー密度７０ｍＪｃｍ^-3でレーザ照
射し、ゲート電極23が上方に位置しないリンが添加され
たｎ型非晶質シリコン層43，44をｎ型多結晶シリコン層
45，46とする。

【００２９】さらに、図５に示すように、ｎ型多結晶シ
リコン層45，46をフォトリソグラフィによりエッチング
加工してソースコンタクト領域およびドレインコンタク
ト領域の半導体層12，13を形成して、薄膜トランジスタ
24を形成する。そして、たとえばプラズマＣＶＤ装置に
より、窒化シリコンなどの絶縁保護膜25で全面を被膜
し、フォトリソグラフィによって表示画素電極８上の窒
化シリコンを除去し、不透明なモリブデン・タングステ
ン合金の金属膜５が残っているので、エッチング除去
し、マトリクスアレイ基板26を形成する。

【００３０】一方、図１に示すように、ガラス基板31に
ＩＴＯの対向電極32を形成して対向基板33を形成する。

【００３１】そして、マトリクスアレイ基板26および対
向基板33の対向面側にポリイミド膜35，36を形成すると
ともに、反対面側に偏光板37，38を貼着する。また、マ
トリクスアレイ基板26および対向基板33を貼り合わせ、
マトリクスアレイ基板26および対向基板33間に液晶39を
封入させて液晶表示基板を形成する。

【００３２】次に、他の実施の形態を図面を参照して説
明する。

【００３３】図９に示すように、絶縁基板としてたとえ
ばコーニング社 品番１７３７のガラス基板51の一主面
上にｎ型多結晶シリコンのソースコンタクト領域および
ドレインコンタクト領域となる半導体層52，53が形成さ
れ、これら半導体層52，53間に非晶質シリコン層54が形
成されている。

【００３４】また、これら半導体層52，53，54上には、
反射率低減膜となった酸化シリコン（ＳｉＯ）の第１の
酸化シリコン膜55が形成され、この第１の酸化シリコン
膜55を覆うように全体に酸化シリコン（ＳｉＯ）の第２
の酸化シリコン膜56が積層形成されている。

【００３５】さらに、この第２の酸化シリコン膜56の上
面の半導体層54の上方にはモリブデン・タンタル合金の
ゲート電極58が形成され、このゲート電極58を含む全面
に酸化シリコン（ＳｉＯ）の層間絶縁層59が形成されて
いる。

【００３６】また、層間絶縁層59の上面の半導体層52，
53，54を下部に有しない部分には、ＩＴＯの表示画素電
極60が形成されている。

【００３７】そして、第１の酸化シリコン膜55、第２の
酸化シリコン膜56および層間絶縁層59にはコンタクトホ
ール61，62が形成されている。また、層間絶縁層59上に
は表示画素電極60に一部が重なるとともに、コンタクト
ホール61，62を介して半導体層52，53に接続されるアル
ミニウム（Ａｌ）のアルミニウム層63が形成され、この
アルミニウム層63上にはモリブデン（Ｍｏ）のモリブデ
ン層64が形成されている。そして、表示画素電極60およ
び半導体層53に接続する部分のアルミニウム層63および
モリブデン層64にてソース電極65が形成され、半導体層
53に接続される部分のアルミニウム層63およびモリブデ
ン層64にてドレイン電極66が形成され、薄膜トランジス
タ67が形成されている。

【００３８】さらに、表面に窒化シリコン（ＳｉＮ）の
保護膜68が形成されてマトリクスアレイ基板69が形成さ
れ、図１ないし図５に示す実施の形態と同様に、対向基
板および液晶と組み合わせることにより、液晶表示装置
が形成される。

【００３９】次に、上記実施の形態の製造工程について
説明する。

【００４０】まず、図６に示すように、ガラス基板51の
一主面上に、プラズマＣＶＤ装置のより半導体しての非
晶質シリコン層71を５００オングストロームの膜厚で形
成し、第１の酸化シリコン層72を１００オングストロー
ムで積層形成する。次いで、波長２４８ｎｍのＫｒｆエ
キシマレーザ装置により、第１の酸化シリコン層72の上
面からエネルギー密度１００ｍＪｃｍ^-2でレーザ照射
し、非晶質シリコンを多結晶シリコン層とする。

【００４１】次いで、図７に示すように、同パターンで
多結晶シリコン層と第１の酸化シリコン層72をフォトリ
ソグラフィによるエッチング加工し、ゲート絶縁膜とし
て第２の酸化シリコン膜56を６００オングストロームの
膜厚でプラズマＣＶＤ装置により順次積層形成する。ま
た、スパッタリング装置によりモリブデン・タンタルの
合金を成膜形成し、フォトリソグラフィによるエッチン
グ加工によりゲート電極58を形成する。そして、レジス
ト剥離後にゲート電極58をマスクとして、自己整合によ
りゲート電極58が上部に位置しない部分に非質量分離型
のイオン注入装置により加速電圧８０ｋＶ、ドーズ量３
×１０¹⁵ｃｍ^-2のリンを添加しリンが添加された多結晶
シリコン領域をｎ型多結晶シリコンのソースコンタクト
領域およびドレインコンタクト領域の半導体層52，53と
する。

【００４２】さらに、図８に示すように、６００℃に加
熱して、添加されたリンを活性化し、たとえばプラズマ
ＣＶＤ装置による酸化シリコンなどの層間絶縁層59で被
覆する。次いで、スパッタリング装置により層間絶縁層
59上にＩＴＯの透明導電膜を積層形成し、フォトリソグ
ラフィによってエッチング加工し表示画素電極60を形成
する。そして、フォトリソグラフィによって第２の酸化
シリコン膜56および層間絶縁層59のソース・ドレイン領
域上にコンタクトホール61，62を形成する。

【００４３】また、図９に示すように、スパッタリング
装置によりアルミニウム層63およびモリブデン層64を積
層形成し、フォトリソグラフィによってエッチング加工
してソース電極65およびドレイン電極66を形成する。さ
らに、全体をたとえばプラズマＣＶＤ装置による窒化シ
リコンなどの保護膜68で被覆し、フォトリソグラフィに
よって周辺電極部と表示画素電極60上をエッチング除去
し、マトリクスアレイ基板が形成される。

【００４４】ここで、レーザ照射による多結晶シリコン
化について図１０を参照して説明する。

【００４５】コーニング社 品番１７３７のガラス基板
の一主面上にプラズマＣＶＤ装置により非晶質シリコン
薄膜を１０００オングストローム形成した後、非質量分
離型のイオン注入装置により面密度３×１０¹⁵ｃｍ^-2の
リン不純物をドープした試料ａ、同様にプラズマＣＶＤ
装置により非晶質シリコンを１０００オングストローム
形成し、非質量分離型のイオン注入装置により面密度３
×１０¹⁵ｃｍ^-2のリン不純物をドープした後、プラズマ
ＣＶＤ装置により窒化シリコン膜を１００オングストロ
ーム形成した試料ｂ、同様にプラズマＣＶＤ装置により
非晶質シリコンを１０００オングストローム形成し、非
質量分離型のイオン注入装置により面密度３×１０¹⁵ｃ
ｍ^-2のリン不純物をドープした後、プラズマＣＶＤ装置
により酸化シリコン膜を１００オングストローム形成し
た試料ｃ、同様にプラズマＣＶＤ装置により非晶質シリ
コン１０００オングストローム形成し、非質量分離型の
イオン注入装置により面密度３×１０¹⁵ｃｍ^-2のリン不
純物をドープした後、プラズマＣＶＤ装置により窒化シ
リコンを１００オングストロームそして酸化シリコン膜
を１００オングストローム形成した試料ｄの４種類の試
料を作製した。

【００４６】そして、これら試料ａ，ｂ，ｃ，ｄに対し
て、試料上面から波長２４８ｎｍのＫｒｆエキシマレー
ザを照射し、非晶質シリコン薄膜の多結晶化を行なっ
た。なお、試料ｂ、ｃ、ｄの３０８ｎｍ波長の光に対す
る表面反射率は、試料ａの表面反射率に対して各々約８
０％、７０％、４５％と低くなっている。また、窒化シ
リコンを１００オングストローム、酸化シリコンを１０
０オングストロームそして窒化シリコンを１００オング
ストロームと酸化シリコン１００オングストロームの積
層膜の光学濃度（ＯＤ）値はいずれも０．０５以下であ
る。

【００４７】また、図１０においては、エキシマレーザ
のエネルギー密度に対する、それぞれの試料の照射後の
導電率を示しており、同濃度のリンを含む非晶質シリコ
ンをレーザアニールにより多結晶化する場合、結晶化率
が高いほど高い導電性を示している。

【００４８】図１０から、非晶質シリコンを直接レーザ
アニールした試料ａではエネルギー密度が１４０〜１６
０ｍＪｃｍ^-2の間で導電率が急激に増加し、非晶質シリ
コンの多結晶化が起こり始めていることを示している。
一方、試料ｂ，ｃ，ｄでは各々エネルギー密度が１００
〜１２０、８０〜１００、６０〜８０ｍＪｃｍ^-2の間
で、試料ａに比較して低エネルギー密度、特に非晶質シ
リコン上に窒化シリコンと酸化シリコンを１００オング
ストロームずつ積層した試料ｄでは試料ａの場合のほぼ
半分のエネルギー密度で導電率が急激に増加して非晶質
シリコンの多結晶化を起こし、特に３種類の反射率低減
膜では窒化シリコンと酸化シリコンの積層膜の場合がレ
ーザーの照射エネルギーの利用効率が優れている。

【００４９】そして、この結果、窒化シリコンと酸化シ
リコンの積層膜が反射率低減膜として特に優れているい
ることがわかり、薄膜トランジスタのゲート絶縁膜に適
用する場合も同様である。

【００５０】上記いずれの実施の形態においても、レー
ザを照射する前の非単結晶シリコン上に反射率低減膜と
しての窒化シリコン膜、酸化シリコン膜あるいは窒化シ
リコンおよび酸化シリコンとの積層膜を形成する場合、
照射するレーザ波長に対して最も表面反射率が低くなる
ような膜厚を選択して形成することが望ましい。

【００５１】そして、非単結晶シリコン層がプラズマＣ
ＶＤ装置により形成される場合、レーザアニールによる
多結晶化の際に水素の脱気が生じ、非晶質シリコンから
の脱気が速やかに行なわれないと、蓄積された水素によ
り反射低減膜あるいは非単結晶シリコン自体をも破壊し
てしまうことがある。そこで、非単結晶シリコン膜から
の水素の脱気を速やかに行レーザ照射にともなう非単結
晶シリコンからの水素の脱気を速やかに行なわせるため
には、非単結晶シリコン上に形成する反射率低減膜は薄
い方が好ましく、特に窒化シリコン膜は水素を通しにく
いので２００オングストローム以下が好ましく、窒化シ
リコン膜および酸化シリコン膜の積層膜の場合にも合計
の膜厚が４００オングストローム以下が好ましい。

【００５２】なお、非晶質シリコンは酸化シリコンとよ
りも窒化シリコンとの方が良好な界面を形成するため、
反射率低減膜が窒化シリコン膜と酸化シリコン膜と積層
膜からなり、これらの膜がゲート絶縁膜の一部にもなっ
ている場合には、界面形成に酸化シリコンの膜質が影響
を与えないよう窒化シリコン膜の膜厚は５０オングスト
ローム以上が好ましい。したがって、水素の脱気と界面
形成の両面を考慮し、窒化シリコン膜の膜厚は５０オン
グストローム以上２００オングストローム以下が特に望
ましい。そして、酸化シリコンおよび窒化シリコンの積
層膜にすることにより、表面反射率を幅広い波長に対し
て低減することができる。

【００５３】一方、非晶質シリコンは酸化シリコンとよ
りも窒化シリコンとの方が良好な界面を形成するため、
窒化シリコン膜のみで反射率低減膜を形成すれば、良好
な界面となる。

【００５４】また、不純物としてのリンを添加した非晶
質シリコンをレーザ照射により多結晶化したが、不純物
を含まない非晶質シリコンを多結晶化した場合において
も、非晶質シリコンに直接レーザ照射するよりも、非晶
質シリコン上に窒化シリコン、酸化シリコンあるいはこ
れらの積層膜を形成した上からレーザ照射を行なった方
が、低エネルギー密度で多結晶化を起こすことが可能で
ある。

【００５５】さらに、非晶質シリコンに不純物を添加し
た後、非晶質シリコン上に反射率低減膜としての窒化シ
リコン、酸化シリコンあるいは積層膜を形成するが、こ
れら反射率低減膜を非晶質シリコン上に形成した後、反
射低減膜上からイオン注入装置により非晶質シリコンに
不純物を添加した後に、非晶質シリコンをレーザ照射に
より多結晶化した場合においても、非晶質シリコンに直
接レーザ照射するよりも、非晶質シリコン上に窒化シリ
コン、酸化シリコンあるい積層膜を形成した上からレー
ザ照射を行なった方が、低エネルギー密度で多結晶化を
起こすことが可能である。

【００５６】上記いずれの実施の形態の場合も、従来と
同出力のレーザアニール装置を用いた場合でもレーザが
表面で反射される量が減少するので、レーザのスポット
面積を広げることを可能にし、基板を走査する時間の短
縮を可能にして連続形成でき、レーザアニール工程のス
ループットを向上できる。

【００５７】また、正スタガードでトップゲート型の薄
膜トランジスタであるため、自己整合を用いることがで
きるとので、ゲート電極とソースコンタクト領域および
ドレインコンタクト領域とが重なることなく、近接でき
る。

【００５８】さらに、反射率低減膜の光学濃度値を０．
１以下にすることにより、反射低減膜自体のエネルギー
ビームに対する吸収も小さくなり、非単結晶シリコン層
でのエネルギーの吸収効率が増加し、照射エネルギービ
ームの利用率が向上する。また、反射率低減膜が窒化シ
リコン、特にプラズマＣＶＤにより形成された窒化シリ
コンのように膜中に水素を含む場合に反射低減膜自体の
光学濃度値が高いと、レーザアニールにより反射低減膜
から水素の脱気が生じたり、反射低減膜が剥がれたりす
る場合があるが、反射率低減膜の光学濃度値を０．１以
下に抑えることにより、照射エネルギービーム利用効率
の低減や、反射率低減膜の剥がれを防止できる。

【００５９】なお、いずれの実施の形態の場合のスイッ
チング素子としての薄膜トランジスタは、たとえばイメ
ージセンサなどに用いることができる。

【００６０】

【発明の効果】本発明によれば、非単結晶シリコン上に
光反射率がこの非単結晶シリコンの光反射率より小さく
なるように反射率低減膜を積層し、この反射率低減膜側
からレーザを照射して非単結晶シリコンを多結晶化する
ことにより、レーザを照射する際のレーザの反射を低減
させて効率良く非晶質シリコンを多結晶化できるので、
生産性を向上できる。

【００６１】また、ゲート電極および半導体層間に介在
して配設されたゲート絶縁膜はゲート電極を上部に有さ
ない部分の厚さより厚いゲート絶縁膜を薄くしているた
め、たとえばゲート絶縁膜側からレーザを照射した場
合、ゲート電極と自己整合させることにより効率良く半
導体層を多結晶化でき、生産性を向上できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の液晶表示装置を示す断
面図である。

【図２】同上液晶表示装置の一製造工程を示す断面図で
ある。

【図３】同上液晶表示装置の図２の次の製造工程を示す
断面図である。

【図４】同上液晶表示装置の図３の次の製造工程を示す
断面図である。

【図５】同上液晶表示装置の図４の次の製造工程を示す
断面図である。

【図６】他の実施の形態のマトリクスアレイ基板を示す
断面図である。

【図７】同上マトリクスアレイ基板の一製造工程を示す
断面図である。

【図８】同上マトリクスアレイ基板の図７の次の製造工
程を示す断面図である。

【図９】同上マトリクスアレイ基板の図８の次の製造工
程を示す断面図である。

【図１０】非晶質シリコン上の導電率およびエネルギー
密度の関係を示すグラフである。

【符号の説明】

１，51 基板 ６，65 ソース電極 ７，66 ドレイン電極 12，13，52，53 半導体層 14，16 窒化シリコン膜 15，56 酸化シリコン膜 23，58 ゲート電極 24，67 薄膜トランジスタ 26，69 マトリクスアレイ基板 33 対向基板 39 液晶 55 反射率低減膜

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｇ

Claims (16)

【特許請求の範囲】
1. 【請求項１】 非単結晶シリコンにレーザを照射し、非
   単結晶シリコンを多結晶化する多結晶シリコンの製造方
   法において、 前記非単結晶シリコン上に光反射率が前記非単結晶シリ
   コンの光反射率より小さくなるように反射率低減膜を積
   層し、 この反射率低減膜側からレーザを照射して前記非単結晶
   シリコンを多結晶化することを特徴とする多結晶シリコ
   ンの製造方法。
2. 【請求項２】 反射率低減膜のレーザに対する光学濃度
   値は、０．１以下であることを特徴とする請求項１記載
   の多結晶シリコンの製造方法。
3. 【請求項３】 反射率低減膜は、酸化シリコンで形成さ
   れることを特徴とする請求項１または２記載の多結晶シ
   リコンの製造方法。
4. 【請求項４】 反射率低減膜は、窒化シリコンで形成さ
   れることを特徴とする請求項１または２記載の多結晶シ
   リコンの製造方法。
5. 【請求項５】 反射率低減膜は、酸化シリコンおよび窒
   化シリコンで積層形成されることを特徴とする請求項１
   または２記載の多結晶シリコンの製造方法。
6. 【請求項６】 酸化シリコンの厚みが窒化シリコンの厚
   みより厚いことを特徴とする請求項５記載の多結晶シリ
   コンの製造方法。
7. 【請求項７】 窒化シリコンの厚さは２００オングスト
   ローム未満で、酸化シリコンおよび窒化シリコンの積層
   された厚さは４００オングストローム以下であることを
   特徴とする請求項６記載の多結晶シリコンの製造方法。
8. 【請求項８】 レーザは、パルス発振であることを特徴
   とする請求項１ないし７いずれか記載の多結晶シリコン
   の製造方法。
9. 【請求項９】 レーザは、波長が２４０ｎｍ以上である
   ことを特徴とする請求項１ないし８いずれか記載の多結
   晶シリコンの製造方法。
10. 【請求項１０】 基板上に形成されたソース電極および
    ドレイン電極と、 これらソース電極およびドレイン電極にそれぞれ接続し
    て配設されソース領域およびドレイン領域を形成する非
    単結晶シリコン半導体層と、 前記ソース電極およびドレイン電極間の上方に位置して
    形成されたゲート電極と、 このゲート電極および前記半導体層間に介在して配設さ
    れたゲート絶縁膜とを備え、 前記半導体層のソース領域およびドレイン領域は不純物
    が添加された多結晶シリコンからなり、前記ゲート絶縁
    膜の一部はソース領域およびドレイン領域上に形成され
    ていることを特徴とする薄膜トランジスタ。
11. 【請求項１１】 ゲート絶縁膜は、酸化シリコン、窒化
    シリコンあるいはこれらの積層膜で形成されることを特
    徴とする請求項１０記載の薄膜トランジスタ。
12. 【請求項１２】 酸化シリコンの厚みが窒化シリコンの
    厚みより厚いことを特徴とする請求項１１記載の薄膜ト
    ランジスタ。
13. 【請求項１３】 窒化シリコンの厚さは２００オングス
    トローム未満で、酸化シリコンおよび窒化シリコンの積
    層された厚さは４００オングストローム以下であること
    を特徴とする請求項１１記載の薄膜トランジスタ。
14. 【請求項１４】 基板上にソース電極およびドレイン電
    極を形成し、 これらソース電極およびドレイン電極を覆う状態で前記
    基板上に非単結晶シリコン膜を形成し、 この非単結晶シリコン膜上にこの非単結晶シリコン膜よ
    り反射率が低くなるように反射率低減膜を形成し、 前記ソース電極および前記ドレイン電極間の上方の前記
    反射率低減膜上にゲート絶縁膜を形成し、 このゲート絶縁膜上にゲート電極を形成し、 前記反射率低減膜側からレーザを照射して前記非単結晶
    シリコン膜を多結晶化して半導体活性層を形成すること
    を特徴とする薄膜トランジスタの製造方法。
15. 【請求項１５】 非単結晶シリコン層にイオンを注入す
    ることを特徴とする請求項１４記載の薄膜トランジスタ
    の製造方法。
16. 【請求項１６】 請求項１０ないし１３いずれか記載の
    薄膜トランジスタが形成されたアレイ基板と、 このアレイ基板に対向して設けられた対向基板と、 これらアレイ基板および対向基板間に挟持された液晶と
    を具備したことを特徴とする液晶表示装置。