JPH0992647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0992647A JPH0992647A JP24640595A JP24640595A JPH0992647A JP H0992647 A JPH0992647 A JP H0992647A JP 24640595 A JP24640595 A JP 24640595A JP 24640595 A JP24640595 A JP 24640595A JP H0992647 A JPH0992647 A JP H0992647A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- semiconductor substrate
- polycrystalline silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 26
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 19
- 238000007254 oxidation reaction Methods 0.000 abstract description 19
- 241000293849 Cordylanthus Species 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 5
- 238000000926 separation method Methods 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 本発明は、バーズビークの長さが短く、しか
も窒化膜の下端部での半導体基板への電気的特性欠陥が
ほとんど発生しない素子分離方法を提供することにあ
る。 【解決手段】 本発明の半導体装置の製造方法は、半導
体基板１上に酸化膜２及び第一窒化膜３を順次形成した
後、第一窒化膜３下端部の半導体基板１との間に残留多
結晶シリコン膜５を形成する工程と、第一窒化膜３及び
残留多結晶シリコン膜５を覆うように第二窒化膜６を形
成する工程と、前記第二窒化膜６をエッチングし側壁窒
化膜７を形成する工程と、前記半導体基板１を酸化して
素子分離酸化膜８を形成する工程とを含むものである。
も窒化膜の下端部での半導体基板への電気的特性欠陥が
ほとんど発生しない素子分離方法を提供することにあ
る。 【解決手段】 本発明の半導体装置の製造方法は、半導
体基板１上に酸化膜２及び第一窒化膜３を順次形成した
後、第一窒化膜３下端部の半導体基板１との間に残留多
結晶シリコン膜５を形成する工程と、第一窒化膜３及び
残留多結晶シリコン膜５を覆うように第二窒化膜６を形
成する工程と、前記第二窒化膜６をエッチングし側壁窒
化膜７を形成する工程と、前記半導体基板１を酸化して
素子分離酸化膜８を形成する工程とを含むものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に素子分離酸化膜の形成方法に関する。
方法に関し、特に素子分離酸化膜の形成方法に関する。
【０００２】
【従来の技術】通常、半導体素子の製造工程において
は、隣接する半導体素子を分離して製造を行う必要があ
る。半導体素子の分離方法として、従来からＬＯＣＯＳ
(Local Oxidation of Silicon) 法が広く用いられてい
る。このＬＯＣＯＳ法を、図４を参照に説明する。ま
ず、図４（ａ）に示すように、半導体基板３１に酸化膜
３２を形成し、その上に窒化膜を形成する。そして、素
子形成予定領域上の窒化膜３３のみを残し、窒化膜を選
択的にエッチング除去する。次に、図４（ｂ）に示すよ
うに、窒化膜３３を耐酸化マスクとして、半導体基板３
１を酸化する。この酸化により、窒化膜３３が覆われて
いない領域には所定膜厚の素子分離酸化膜３４が形成さ
れる。この素子分離酸化膜３４によって隣接する素子形
成領域３５間の分離が達成される。
は、隣接する半導体素子を分離して製造を行う必要があ
る。半導体素子の分離方法として、従来からＬＯＣＯＳ
(Local Oxidation of Silicon) 法が広く用いられてい
る。このＬＯＣＯＳ法を、図４を参照に説明する。ま
ず、図４（ａ）に示すように、半導体基板３１に酸化膜
３２を形成し、その上に窒化膜を形成する。そして、素
子形成予定領域上の窒化膜３３のみを残し、窒化膜を選
択的にエッチング除去する。次に、図４（ｂ）に示すよ
うに、窒化膜３３を耐酸化マスクとして、半導体基板３
１を酸化する。この酸化により、窒化膜３３が覆われて
いない領域には所定膜厚の素子分離酸化膜３４が形成さ
れる。この素子分離酸化膜３４によって隣接する素子形
成領域３５間の分離が達成される。
【０００３】しかし、従来のＬＯＣＯＳ法では、図４
（ｂ）に示すように、酸化膜の成長は半導体基板３１に
垂直方向だけでなく水平方向にも進行する。従って、素
子分離酸化膜３４が窒化膜３３の端から素子形成領域に
食い込むように成長し、いわゆるバーズビーク３６が形
成されていた。このため、実質的な素子形成領域３５の
面積が、小さくなるという欠点があった。
（ｂ）に示すように、酸化膜の成長は半導体基板３１に
垂直方向だけでなく水平方向にも進行する。従って、素
子分離酸化膜３４が窒化膜３３の端から素子形成領域に
食い込むように成長し、いわゆるバーズビーク３６が形
成されていた。このため、実質的な素子形成領域３５の
面積が、小さくなるという欠点があった。
【０００４】この問題を解決するための技術として改良
ＬＯＣＯＳ法が提案されている。この改良ＬＯＣＯＳ法
を図５を参照に説明する。まず、図５（ａ）に示すよう
に、、半導体基板３１に薄い酸化膜３２を形成し、その
上に多結晶シリコン膜３７および窒化膜をこの順で形成
する。そして、素子形成領域上の窒化膜３３のみを残
し、窒化膜を選択的にエッチング除去する。このとき同
時に多結晶シリコン膜３７も最初の膜厚の半分程度の膜
厚となるようエッチングする。
ＬＯＣＯＳ法が提案されている。この改良ＬＯＣＯＳ法
を図５を参照に説明する。まず、図５（ａ）に示すよう
に、、半導体基板３１に薄い酸化膜３２を形成し、その
上に多結晶シリコン膜３７および窒化膜をこの順で形成
する。そして、素子形成領域上の窒化膜３３のみを残
し、窒化膜を選択的にエッチング除去する。このとき同
時に多結晶シリコン膜３７も最初の膜厚の半分程度の膜
厚となるようエッチングする。
【０００５】次に、、図５（ｂ）に示すように、窒化膜
３３を耐酸化マスクとして、半導体基板３１を酸化す
る。従来のＬＯＣＯＳ法と同様に所定膜厚の素子分離酸
化膜３４が形成される。この方法では、多結晶シリコン
膜３７と薄い酸化膜３２を組合わせることにより、バー
ズビーグ３６を抑えるというものである。これは、酸化
時における多結晶シリコン膜３７の酸素成長速度が遅い
ため、多結晶シリコン膜３７の横方向への酸化は小さく
なる。その結果、バーズビーク３６は素子形成領域３５
内にはあまり長く延びてこない。
３３を耐酸化マスクとして、半導体基板３１を酸化す
る。従来のＬＯＣＯＳ法と同様に所定膜厚の素子分離酸
化膜３４が形成される。この方法では、多結晶シリコン
膜３７と薄い酸化膜３２を組合わせることにより、バー
ズビーグ３６を抑えるというものである。これは、酸化
時における多結晶シリコン膜３７の酸素成長速度が遅い
ため、多結晶シリコン膜３７の横方向への酸化は小さく
なる。その結果、バーズビーク３６は素子形成領域３５
内にはあまり長く延びてこない。
【０００６】このようにして、改良ＬＯＣＯＳ法ではバ
ーズビーク３６が短い素子分離酸化膜３４を形成できる
ので、より広い素子形成領域３５を得ることができる。
ーズビーク３６が短い素子分離酸化膜３４を形成できる
ので、より広い素子形成領域３５を得ることができる。
【０００７】
【発明が解決しようとする課題】しかし、改良ＬＯＣＯ
Ｓ法では図５（ｃ）に示すように、バーズビーク３６の
長さＬを短かくして、所定厚さの素子分離酸化膜３４を
得ようとすると、素子分離酸化膜３４が成長するときに
バーズビーク３６下の半導体基板１に発生する応力が、
従来のＬＯＣＯＳ法に比べ大きくなる。特に、膜厚が多
結晶シリコン膜３７と薄い酸化膜３２の合計厚さが約１
０倍くらいある窒化膜３３の下端では、素子分離酸化膜
３４の成長が抑えられため、その応力が半導体基板３１
側により強く加わることになる。この結果、半導体基板
３１に結晶欠陥３８が生じ、電流リーク等の電気的特性
欠陥が発生しやすくなるおそれがあった。
Ｓ法では図５（ｃ）に示すように、バーズビーク３６の
長さＬを短かくして、所定厚さの素子分離酸化膜３４を
得ようとすると、素子分離酸化膜３４が成長するときに
バーズビーク３６下の半導体基板１に発生する応力が、
従来のＬＯＣＯＳ法に比べ大きくなる。特に、膜厚が多
結晶シリコン膜３７と薄い酸化膜３２の合計厚さが約１
０倍くらいある窒化膜３３の下端では、素子分離酸化膜
３４の成長が抑えられため、その応力が半導体基板３１
側により強く加わることになる。この結果、半導体基板
３１に結晶欠陥３８が生じ、電流リーク等の電気的特性
欠陥が発生しやすくなるおそれがあった。
【０００８】本発明の目的は、上述した問題点に鑑み、
バーズビークの長さが短く、しかも窒化膜の下端部での
半導体基板への電気的特性欠陥がほとんど発生しない素
子分離方法を提供することにある。
バーズビークの長さが短く、しかも窒化膜の下端部での
半導体基板への電気的特性欠陥がほとんど発生しない素
子分離方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために次のような構成をとる。すなわち、本発明
の半導体装置の製造方法は、半導体基板上に酸化膜及び
第一窒化膜を順次形成した後、第一窒化膜下端部の半導
体基板との間に残留多結晶シリコン膜を形成する工程
と、前記第一窒化膜及び残留多結晶シリコン膜を覆うよ
うに第二窒化膜を形成する工程と、前記第二窒化膜をエ
ッチングし側壁窒化膜を形成する工程と、前記半導体基
板を酸化して素子分離酸化膜を形成する工程とを含むも
のである。
成するために次のような構成をとる。すなわち、本発明
の半導体装置の製造方法は、半導体基板上に酸化膜及び
第一窒化膜を順次形成した後、第一窒化膜下端部の半導
体基板との間に残留多結晶シリコン膜を形成する工程
と、前記第一窒化膜及び残留多結晶シリコン膜を覆うよ
うに第二窒化膜を形成する工程と、前記第二窒化膜をエ
ッチングし側壁窒化膜を形成する工程と、前記半導体基
板を酸化して素子分離酸化膜を形成する工程とを含むも
のである。
【００１０】本発明の半導体装置の製造方法において
は、素子分離酸化膜を形成する際に、耐酸化性マスクと
して通常使用される第一窒化膜の他に側壁窒化膜を利用
している。この側壁窒化膜が形成されている領域では、
酸素の横方向への拡散が抑制されるので、バーズビーク
が素子形成領域内にはあまり成長せず、広い素子形成領
域を得ることができる。
は、素子分離酸化膜を形成する際に、耐酸化性マスクと
して通常使用される第一窒化膜の他に側壁窒化膜を利用
している。この側壁窒化膜が形成されている領域では、
酸素の横方向への拡散が抑制されるので、バーズビーク
が素子形成領域内にはあまり成長せず、広い素子形成領
域を得ることができる。
【００１１】また、第一窒化膜の下端部に残留多結晶シ
リコン膜を形成することで、素子分離酸化膜の成長時に
生じる応力による半導体基板への物理的ストレスを低減
させている。すなわち、素子分離酸化膜は成長と同時に
体積膨張も起こり、耐酸化性マスクの窒化膜を押し上げ
ようとするが、窒化膜の下端に、結晶粒が多くそれによ
って応力が分散されやすい物質である多結晶シリコン膜
を形成することで体積膨張に伴う応力を吸収している。
この結果、半導体基板に加わる物理的ストレスを大幅に
減らすことができる。
リコン膜を形成することで、素子分離酸化膜の成長時に
生じる応力による半導体基板への物理的ストレスを低減
させている。すなわち、素子分離酸化膜は成長と同時に
体積膨張も起こり、耐酸化性マスクの窒化膜を押し上げ
ようとするが、窒化膜の下端に、結晶粒が多くそれによ
って応力が分散されやすい物質である多結晶シリコン膜
を形成することで体積膨張に伴う応力を吸収している。
この結果、半導体基板に加わる物理的ストレスを大幅に
減らすことができる。
【００１２】また、窒化膜の下端の多結晶シリコン膜自
身が酸化されることで、バーズビークが素子形成領域内
にはあまり成長しない。これは、多結晶シリコン膜の酸
素の拡散速度が、半導体基板材料であるシリコンの拡散
速度の比べ小さいため、多結晶シリコン膜は横方向へは
酸化されにくい。従って、バーズビークは素子形成領域
内にはあまり長く延びることはない。
身が酸化されることで、バーズビークが素子形成領域内
にはあまり成長しない。これは、多結晶シリコン膜の酸
素の拡散速度が、半導体基板材料であるシリコンの拡散
速度の比べ小さいため、多結晶シリコン膜は横方向へは
酸化されにくい。従って、バーズビークは素子形成領域
内にはあまり長く延びることはない。
【００１３】
【発明の実施の形態】以下、本発明の実施例を、図面を
参照しつつ具体的に説明する。図１は本発明に係る半導
体装置の製造方法の実施例の工程順を示す断面図であ
る。まず、図１（ａ）に示すように、シリコン基板など
の半導体基板１の表面全体を、例えば約９００℃の酸化
雰囲気中で熱酸化して膜厚約５００オングストロームの
酸化膜２を形成し、その上に例えばＣＶＤ(Chemical Va
por Deposition)法により窒化膜を形成する。次に、こ
の窒化膜を素子形成領域を除いて選択的にエッチング除
去して、第一窒化膜３を形成する。このエッチングはウ
エットエッチングでもドライエッチングでも良いが、サ
イドエッチングが少ないドライエッチングのほうがより
好ましい。
参照しつつ具体的に説明する。図１は本発明に係る半導
体装置の製造方法の実施例の工程順を示す断面図であ
る。まず、図１（ａ）に示すように、シリコン基板など
の半導体基板１の表面全体を、例えば約９００℃の酸化
雰囲気中で熱酸化して膜厚約５００オングストロームの
酸化膜２を形成し、その上に例えばＣＶＤ(Chemical Va
por Deposition)法により窒化膜を形成する。次に、こ
の窒化膜を素子形成領域を除いて選択的にエッチング除
去して、第一窒化膜３を形成する。このエッチングはウ
エットエッチングでもドライエッチングでも良いが、サ
イドエッチングが少ないドライエッチングのほうがより
好ましい。
【００１４】次いで、図１（ｂ）に示すように、半導体
基板１を、例えばフッ酸水溶液を用いたウエットエッチ
ングで、酸化膜２をエッチング除去する。この場合、第
一窒化膜３がフッ酸水溶液に対してほとんどエッチング
されないので、第一窒化膜３の下に形成されている酸化
膜２の一部が除去され、結果的に第一窒化膜３がオーバ
ーハング形状となる。
基板１を、例えばフッ酸水溶液を用いたウエットエッチ
ングで、酸化膜２をエッチング除去する。この場合、第
一窒化膜３がフッ酸水溶液に対してほとんどエッチング
されないので、第一窒化膜３の下に形成されている酸化
膜２の一部が除去され、結果的に第一窒化膜３がオーバ
ーハング形状となる。
【００１５】次いで、図１（ｃ）に示すように、半導体
基板１及び第一窒化膜３を覆うように、ＣＶＤ法等によ
り膜厚約３００オングストロームの多結晶シリコン膜４
を堆積する。この多結晶シリコン膜４の堆積は、オーバ
ーハング形状の第一窒化膜３と半導体基板１との間にも
多結晶シリコン膜４が堆積されるような条件で行われ
る。
基板１及び第一窒化膜３を覆うように、ＣＶＤ法等によ
り膜厚約３００オングストロームの多結晶シリコン膜４
を堆積する。この多結晶シリコン膜４の堆積は、オーバ
ーハング形状の第一窒化膜３と半導体基板１との間にも
多結晶シリコン膜４が堆積されるような条件で行われ
る。
【００１６】次いで、図１（ｄ）に示すように、多結晶
シリコン膜４を全面エッチバックして除去する。このエ
ッチングでは、半導体基板１及び第一窒化膜３を覆って
いる多結晶シリコン膜のみが除去されるので、第一窒化
膜３と半導体基板１との間の堆積した多結晶シリコン膜
は残留多結晶シリコン膜５として残る。次いで、図２
（ｅ）に示すように、ＣＶＤ法等により半導体基板１及
び第一窒化膜３を覆うように、一定の膜厚でその厚さが
約２０００オングストロームの第二窒化膜６を堆積す
る。
シリコン膜４を全面エッチバックして除去する。このエ
ッチングでは、半導体基板１及び第一窒化膜３を覆って
いる多結晶シリコン膜のみが除去されるので、第一窒化
膜３と半導体基板１との間の堆積した多結晶シリコン膜
は残留多結晶シリコン膜５として残る。次いで、図２
（ｅ）に示すように、ＣＶＤ法等により半導体基板１及
び第一窒化膜３を覆うように、一定の膜厚でその厚さが
約２０００オングストロームの第二窒化膜６を堆積す
る。
【００１７】次いで、図２（ｆ）に示すように、例えば
プラズマエッチングや反応性イオンエッチング等のドラ
イエッチングで、第二窒化膜をエッチング除去する。ド
ライエッチングは異方性エッチングであるので、第二窒
化膜は膜厚方向に同じ厚さ岳だけエッチングされる。そ
の結果、第一窒化膜３及び残留多結晶シリコン膜５の側
壁部分に側壁窒化膜７が形成される。
プラズマエッチングや反応性イオンエッチング等のドラ
イエッチングで、第二窒化膜をエッチング除去する。ド
ライエッチングは異方性エッチングであるので、第二窒
化膜は膜厚方向に同じ厚さ岳だけエッチングされる。そ
の結果、第一窒化膜３及び残留多結晶シリコン膜５の側
壁部分に側壁窒化膜７が形成される。
【００１８】最後に、図２（ｇ）に示すように、第一窒
化膜３及び側壁窒化膜７を耐酸化性のマスクとして、半
導体基板１を酸化雰囲気中で熱酸化する。そうすると、
第一窒化膜３及び側壁窒化膜７で覆われていない領域の
半導体基板１が酸化され、その結果、所定膜厚の素子分
離酸化膜８が形成される。この酸化に伴い残留多結晶シ
リコン膜も一部あるいは大部分もしくは全部が酸化膜９
に変わる。
化膜３及び側壁窒化膜７を耐酸化性のマスクとして、半
導体基板１を酸化雰囲気中で熱酸化する。そうすると、
第一窒化膜３及び側壁窒化膜７で覆われていない領域の
半導体基板１が酸化され、その結果、所定膜厚の素子分
離酸化膜８が形成される。この酸化に伴い残留多結晶シ
リコン膜も一部あるいは大部分もしくは全部が酸化膜９
に変わる。
【００１９】素子分離酸化膜８を形成した後は、素子形
成領域１０上の酸化膜２，９、第一窒化膜３及び側壁窒
化膜７を除去し、通常のプロセスを用いて素子、例えば
ＭＯＳＦＥＴ等を形成する。尚、本実施例では図示しな
かったが、（ｂ）及び（ｄ）の後に、半導体基板１の表
面に膜厚１００オングストロームの酸化膜を形成しても
良い。この酸化膜を形成することで、多結晶シリコン膜
４及び第二窒化膜６をエッチングする際のストッパーと
して利用でき、半導体基板１の表面を保護することがで
きる。
成領域１０上の酸化膜２，９、第一窒化膜３及び側壁窒
化膜７を除去し、通常のプロセスを用いて素子、例えば
ＭＯＳＦＥＴ等を形成する。尚、本実施例では図示しな
かったが、（ｂ）及び（ｄ）の後に、半導体基板１の表
面に膜厚１００オングストロームの酸化膜を形成しても
良い。この酸化膜を形成することで、多結晶シリコン膜
４及び第二窒化膜６をエッチングする際のストッパーと
して利用でき、半導体基板１の表面を保護することがで
きる。
【００２０】次に本発明の作用について図２を参照に説
明する。図３（ａ）は、側壁窒化膜７が形成された後
に、素子分離酸化膜を形成するために行われる酸化処理
の初期段階を示している。初期段階では、半導体基板１
の表面が酸素に接触することで酸化が開始されるが、本
発明の方法では第一窒化膜３に隣接して側壁窒化膜７を
設けているので、これが素子形成領域方向への酸化のス
トッパとして作用し、酸素（Ｏ2） が第一窒化膜３の下
端部から半導体基板１に浸透しない。従って、素子分離
酸化膜がバーズビークとなって、素子形成領域１０内に
成長することはほとんどない。
明する。図３（ａ）は、側壁窒化膜７が形成された後
に、素子分離酸化膜を形成するために行われる酸化処理
の初期段階を示している。初期段階では、半導体基板１
の表面が酸素に接触することで酸化が開始されるが、本
発明の方法では第一窒化膜３に隣接して側壁窒化膜７を
設けているので、これが素子形成領域方向への酸化のス
トッパとして作用し、酸素（Ｏ2） が第一窒化膜３の下
端部から半導体基板１に浸透しない。従って、素子分離
酸化膜がバーズビークとなって、素子形成領域１０内に
成長することはほとんどない。
【００２１】図３（ｂ）は、素子分離酸化膜を形成する
ために行われる酸化処理の最終段階を示している。この
段階では、素子分離酸化膜８が所定の膜厚に達するまで
成長している。この成長にともない側壁窒化膜７は少し
押し上げられる。しかし、第一窒化膜３の下端部には、
結晶粒が多い残留多結晶シリコン膜５が形成されている
ので、酸化に際しての緩衝材の役割を果たし素子分離酸
化膜８の成長にともなう応力を吸収している。従って、
応力は矢印に示すように残留多結晶シリコン膜５に分散
するので、半導体基板１側へ加わる応力はかなり減少す
る。この結果、半導体基板１への物理的ストレスによる
結晶欠陥等の問題もほとんど発生しなくなる。
ために行われる酸化処理の最終段階を示している。この
段階では、素子分離酸化膜８が所定の膜厚に達するまで
成長している。この成長にともない側壁窒化膜７は少し
押し上げられる。しかし、第一窒化膜３の下端部には、
結晶粒が多い残留多結晶シリコン膜５が形成されている
ので、酸化に際しての緩衝材の役割を果たし素子分離酸
化膜８の成長にともなう応力を吸収している。従って、
応力は矢印に示すように残留多結晶シリコン膜５に分散
するので、半導体基板１側へ加わる応力はかなり減少す
る。この結果、半導体基板１への物理的ストレスによる
結晶欠陥等の問題もほとんど発生しなくなる。
【００２２】残留多結晶シリコン膜がこの酸化により、
酸化膜９に変わるが、多結晶シリコン膜の酸化速度が遅
いため、所定膜厚の素子分離酸化膜８を形成する間にお
いても、自身が酸化されるだけで横方向への酸化はほと
んどされない。従って、バーズビークができて素子形成
領域内に達するおそれは少ない。
酸化膜９に変わるが、多結晶シリコン膜の酸化速度が遅
いため、所定膜厚の素子分離酸化膜８を形成する間にお
いても、自身が酸化されるだけで横方向への酸化はほと
んどされない。従って、バーズビークができて素子形成
領域内に達するおそれは少ない。
【００２３】
【発明の効果】以上、説明したように本発明による半導
体装置の製造方法によれば、バーズビーク幅をより小さ
くできて素子形成領域を広くすることができるので、高
集積化が可能となる。また、残留多結晶シリコン膜を設
けているので、素子分離酸化膜の成長に伴う応力を分散
でき、結果として、半導体基板のへの物理的ストレスを
減らすことができる。
体装置の製造方法によれば、バーズビーク幅をより小さ
くできて素子形成領域を広くすることができるので、高
集積化が可能となる。また、残留多結晶シリコン膜を設
けているので、素子分離酸化膜の成長に伴う応力を分散
でき、結果として、半導体基板のへの物理的ストレスを
減らすことができる。
【図１】本発明の半導体装置の製造方法の一部を示す説
明図。
明図。
【図２】本発明の半導体装置の製造方法の一部を示す説
明図。
明図。
【図３】本発明の半導体装置の製造方法の作用を示す説
明図。
明図。
【図４】従来の半導体装置の製造方法を示す説明図。
【図５】従来の半導体装置の製造方法を示す説明図。
１ 半導体基板 ２ 酸化膜 ３ 第一窒化膜 ４ 多結晶シリコン膜 ５ 残留多結晶シリコン膜 ６ 第二窒化膜 ７ 側壁窒化膜 ８ 素子分離酸化膜 ９ 酸化膜 １０ 素子形成領域
Claims (1)
- 【請求項１】 半導体基板上に酸化膜及び第一窒化膜を
順次形成した後、第一窒化膜下端部の半導体基板との間
に残留多結晶シリコン膜を形成する工程と、前記第一窒
化膜及び残留多結晶シリコン膜を覆うように第二窒化膜
を形成する工程と、前記第二窒化膜をエッチングし側壁
窒化膜を形成する工程と、前記半導体基板を酸化して素
子分離酸化膜を形成する工程とを含む半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24640595A JPH0992647A (ja) | 1995-09-25 | 1995-09-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24640595A JPH0992647A (ja) | 1995-09-25 | 1995-09-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992647A true JPH0992647A (ja) | 1997-04-04 |
Family
ID=17148017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24640595A Pending JPH0992647A (ja) | 1995-09-25 | 1995-09-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992647A (ja) |
-
1995
- 1995-09-25 JP JP24640595A patent/JPH0992647A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
| US5236862A (en) | Method of forming oxide isolation | |
| JP2003507879A (ja) | 絶縁領域形成方法 | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH06216120A (ja) | 集積回路の電気的分離構造の形成方法 | |
| JPH09326391A (ja) | 素子分離酸化膜の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| US6306726B1 (en) | Method of forming field oxide | |
| JPH0992647A (ja) | 半導体装置の製造方法 | |
| US6197662B1 (en) | Semiconductor processing method of forming field isolation oxide using a polybuffered mask which includes a base nitride layer on the substrate, and other semiconductor processing methods | |
| US6245644B1 (en) | Methods of forming field oxide and active area regions on a semiconductive substrate | |
| KR930005237B1 (ko) | 반도체장치의 소자분리막 제조방법 | |
| US6225682B1 (en) | Semiconductor memory device having isolation structure and method of fabricating the same | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 | |
| JPH06333921A (ja) | 半導体装置の製造方法 | |
| JPH05243215A (ja) | 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法 | |
| JPH07254594A (ja) | 半導体装置の製造方法 | |
| JPH04269848A (ja) | 半導体装置の素子分離領域の形成方法 |