JPH0992872A - 導波路型半導体受光器 - Google Patents
導波路型半導体受光器Info
- Publication number
- JPH0992872A JPH0992872A JP7247172A JP24717295A JPH0992872A JP H0992872 A JPH0992872 A JP H0992872A JP 7247172 A JP7247172 A JP 7247172A JP 24717295 A JP24717295 A JP 24717295A JP H0992872 A JPH0992872 A JP H0992872A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- waveguide
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 暗電流が少なく、信頼性の高い導波路型半導
体受光器を提供することにある。 【解決手段】 第１の半導体層よりなるクラッド層１３
と、屈折率が第１の半導体層より大きくエネルギーギャ
ップが第１の半導体層より小さい第２の半導体層よりな
る光吸収層１４と、屈折率が第２の半導体層より小さく
エネルギーギャップが第２の半導体層より大きい第３の
半導体層よりなるクラッド層１５とが順次積層された光
導波路と、該第３の半導体層よりなるクラッド層１５上
に設けられたショットキー電極１７と、前記第１の半導
体層１３よりなるクラッド層に至る電気的経路に光吸収
層１４が存しない様に配置された電極１８とを有するこ
とを特徴とする。
体受光器を提供することにある。 【解決手段】 第１の半導体層よりなるクラッド層１３
と、屈折率が第１の半導体層より大きくエネルギーギャ
ップが第１の半導体層より小さい第２の半導体層よりな
る光吸収層１４と、屈折率が第２の半導体層より小さく
エネルギーギャップが第２の半導体層より大きい第３の
半導体層よりなるクラッド層１５とが順次積層された光
導波路と、該第３の半導体層よりなるクラッド層１５上
に設けられたショットキー電極１７と、前記第１の半導
体層１３よりなるクラッド層に至る電気的経路に光吸収
層１４が存しない様に配置された電極１８とを有するこ
とを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、導波路型半導体受
光器に関する。例えば、導波路型ホトダイオードに適用
されるものである。
光器に関する。例えば、導波路型ホトダイオードに適用
されるものである。
【０００２】
【従来の技術】従来の導波路型ホトダイオードの一例の
基本的な構成を図２に示す。同図に示すように、半絶縁
性ＩnＰ基板０１上に、ＩnＰバッファ層０２、ｎ−Ｉn
Ｐ層０３、ｉ−ＩnＧaＡs光吸収層０４及びｐ−ＩnＰ層
０５を順次成長し、その後、導波路型ホトダイオード構
造を形成するように結晶上層部より各層を選択的に除去
し、ｎ−ＩnＰ層０３にｎ型電極０６を、ｐ−ＩnＰ層０
５にｐ型電極０７をそれぞれ形成し、ｐｎ接合を絶縁
物、例えば、ポリイミド０８で覆い、ｐ型電極０７をｐ
型電極パッド０９に引き出したものであり、入射光はダ
イオード端面から入射する構造である。
基本的な構成を図２に示す。同図に示すように、半絶縁
性ＩnＰ基板０１上に、ＩnＰバッファ層０２、ｎ−Ｉn
Ｐ層０３、ｉ−ＩnＧaＡs光吸収層０４及びｐ−ＩnＰ層
０５を順次成長し、その後、導波路型ホトダイオード構
造を形成するように結晶上層部より各層を選択的に除去
し、ｎ−ＩnＰ層０３にｎ型電極０６を、ｐ−ＩnＰ層０
５にｐ型電極０７をそれぞれ形成し、ｐｎ接合を絶縁
物、例えば、ポリイミド０８で覆い、ｐ型電極０７をｐ
型電極パッド０９に引き出したものであり、入射光はダ
イオード端面から入射する構造である。
【０００３】
【発明が解決しようとする課題】前述した導波路型ホト
ダイオードの製造において、ウェットエッチングで加工
する場合、ｐ−ＩnＰ層０５、ｉ−ＩnＧaＡs光吸収層０
４、ｎ−ＩnＰ層０３及びＩnＰバッファ層０２を順次上
層部より選択エッチング液により加工する。ところが、
ウェットエッチングによる結晶加工はエッチング時に結
晶の横方向へのエッチング、即ち、サイドエッチングが
進行し、結晶膜厚が厚くなるほど加工精度を劣化させ、
素子特性にも悪影響を与えるという問題があった。
ダイオードの製造において、ウェットエッチングで加工
する場合、ｐ−ＩnＰ層０５、ｉ−ＩnＧaＡs光吸収層０
４、ｎ−ＩnＰ層０３及びＩnＰバッファ層０２を順次上
層部より選択エッチング液により加工する。ところが、
ウェットエッチングによる結晶加工はエッチング時に結
晶の横方向へのエッチング、即ち、サイドエッチングが
進行し、結晶膜厚が厚くなるほど加工精度を劣化させ、
素子特性にも悪影響を与えるという問題があった。
【０００４】このため、結晶部分の加工精度を高め、更
にサイドエッチングを抑えるため、ドライエッチングに
より結晶部分の加工を行い、加工精度、サイドエッチン
グ等の問題の解決を図っている。しかしながら、ウェッ
ト、ドライのいずれのエッチングにより製造されたホト
ダイオードともｐｎ接合が露出した構造であり、ｐｎ接
合を保護し電気的な絶縁を取って電極の引き出しを行う
には、ｐｎ接合部分に直接に保護膜を形成するか、或い
は、図２に示すように、ポリイミド０８等の絶縁物でｐ
ｎ接合部分を被うことが必要となる。
にサイドエッチングを抑えるため、ドライエッチングに
より結晶部分の加工を行い、加工精度、サイドエッチン
グ等の問題の解決を図っている。しかしながら、ウェッ
ト、ドライのいずれのエッチングにより製造されたホト
ダイオードともｐｎ接合が露出した構造であり、ｐｎ接
合を保護し電気的な絶縁を取って電極の引き出しを行う
には、ｐｎ接合部分に直接に保護膜を形成するか、或い
は、図２に示すように、ポリイミド０８等の絶縁物でｐ
ｎ接合部分を被うことが必要となる。
【０００５】このようにして製造された素子も特性上の
観点からは、ドライエッチングによるｐｎ接合へのエッ
チダメージ、プロセスによるｐｎ接合部分の汚染、更に
絶縁膜、ポリイミド形成ダメージ等により、暗電流増加
を引き起こし、受信感度低下の原因となっており、これ
らのダメージや汚染は素子の信頼性上からも問題となっ
ていた。また、素子作製上の観点から見ると、基板結晶
のサイズが大きくなると、ウェットエッチング、ドライ
エッチングともに加工の均一性が問題となり、素子の作
製歩留が低下する問題が生じてくる。
観点からは、ドライエッチングによるｐｎ接合へのエッ
チダメージ、プロセスによるｐｎ接合部分の汚染、更に
絶縁膜、ポリイミド形成ダメージ等により、暗電流増加
を引き起こし、受信感度低下の原因となっており、これ
らのダメージや汚染は素子の信頼性上からも問題となっ
ていた。また、素子作製上の観点から見ると、基板結晶
のサイズが大きくなると、ウェットエッチング、ドライ
エッチングともに加工の均一性が問題となり、素子の作
製歩留が低下する問題が生じてくる。
【０００６】一般に、ｐｎ接合は結晶の連続成長により
形成する方法、拡散或いはイオン注入により形成でき
る。しかし、何れのｐｎ接合形成方法も、ｐ型不純物の
拡散が生じ易く、ｐｎ接合位置の制御が難しい。更に、
加工ダメージ等を考慮して熱拡散によるｐｎ接合形成を
行う場合、III-Ｖ族化合物半導体では、Ｖ族元素の解離
が起こるため、一般的に石英アンプルを用いた閉管法に
より拡散を行う。このためプロセスを行う結晶の大きさ
に制限が生じてしまう。本発明の目的は、暗電流が少な
く、信頼性の高い導波路型半導体受光器を提供すること
にある。
形成する方法、拡散或いはイオン注入により形成でき
る。しかし、何れのｐｎ接合形成方法も、ｐ型不純物の
拡散が生じ易く、ｐｎ接合位置の制御が難しい。更に、
加工ダメージ等を考慮して熱拡散によるｐｎ接合形成を
行う場合、III-Ｖ族化合物半導体では、Ｖ族元素の解離
が起こるため、一般的に石英アンプルを用いた閉管法に
より拡散を行う。このためプロセスを行う結晶の大きさ
に制限が生じてしまう。本発明の目的は、暗電流が少な
く、信頼性の高い導波路型半導体受光器を提供すること
にある。
【０００７】
【課題を解決するための手段】斯かる目的を達成する本
発明の導波路型半導体受光器に係る構成は、第１の半導
体層よりなるクラッド層と、屈折率が第１の半導体層よ
り大きくエネルギーギャップが第１の半導体層より小さ
い第２の半導体層よりなる光吸収層と、屈折率が第２の
半導体層より小さくエネルギーギャップが第２の半導体
層より大きい第３の半導体層よりなるクラッド層とが順
次積層された光導波路と、該第３の半導体層上に設けら
れたショットキー電極と、前記第１の半導体層よりなる
クラッド層に至る電気的経路に光吸収層が存しない様に
配置された電極とを有することを特徴とする。また、上
記目的を達成する本発明の導波路型半導体受光器に係る
構成は、第１の半導体層よりなるクラッド層と、屈折率
が第１の半導体層より大きくエネルギーギャップが第１
の半導体層より小さい第２の半導体層よりなる光吸収層
と、屈折率が第２の半導体層より小さくエネルギーギャ
ップが第２の半導体層より大きい第３の半導体層よりな
るクラッド層とが半導体基板上に順次積層された光導波
路と、該第３の半導体層上に設けられたショットキー電
極と、前記第１の半導体層よりなるクラッド層上に設け
られた電極とを有することを特徴とする。更に、前記第
３の半導体層よりなるクラッド層は、少なくともアルミ
ニウム及びヒ素とを構成元素として含むIII-Ｖ族化合物
半導体であることを特徴とする。
発明の導波路型半導体受光器に係る構成は、第１の半導
体層よりなるクラッド層と、屈折率が第１の半導体層よ
り大きくエネルギーギャップが第１の半導体層より小さ
い第２の半導体層よりなる光吸収層と、屈折率が第２の
半導体層より小さくエネルギーギャップが第２の半導体
層より大きい第３の半導体層よりなるクラッド層とが順
次積層された光導波路と、該第３の半導体層上に設けら
れたショットキー電極と、前記第１の半導体層よりなる
クラッド層に至る電気的経路に光吸収層が存しない様に
配置された電極とを有することを特徴とする。また、上
記目的を達成する本発明の導波路型半導体受光器に係る
構成は、第１の半導体層よりなるクラッド層と、屈折率
が第１の半導体層より大きくエネルギーギャップが第１
の半導体層より小さい第２の半導体層よりなる光吸収層
と、屈折率が第２の半導体層より小さくエネルギーギャ
ップが第２の半導体層より大きい第３の半導体層よりな
るクラッド層とが半導体基板上に順次積層された光導波
路と、該第３の半導体層上に設けられたショットキー電
極と、前記第１の半導体層よりなるクラッド層上に設け
られた電極とを有することを特徴とする。更に、前記第
３の半導体層よりなるクラッド層は、少なくともアルミ
ニウム及びヒ素とを構成元素として含むIII-Ｖ族化合物
半導体であることを特徴とする。
【０００８】〔作用〕請求項１又は２に係る発明によれ
ば、導波路型半導体受光器を構成するショットキー接合
を任意の位置に選択的に形成できるため、導波路形成を
始めとするプロセス等において、接合部分が直接に外部
にさらされることがない。このため、接合部分のダメー
ジや汚染等が抑制され、これらが原因となって引き起こ
される暗電流の増加が低減される。更に、ショットキー
接合は、金属と半導体の接合のため、各半導体層の厚さ
は結晶成長時で規定され、プロセス等の影響を受けにく
い構造であり、素子設計上及び信頼性の点からも有利と
なる。また、請求項３に係る発明によれば、良好なショ
ットキー接合を形成することができ、より暗電流が少な
い信頼性の高い導波路型半導体受光器を実現できる。
ば、導波路型半導体受光器を構成するショットキー接合
を任意の位置に選択的に形成できるため、導波路形成を
始めとするプロセス等において、接合部分が直接に外部
にさらされることがない。このため、接合部分のダメー
ジや汚染等が抑制され、これらが原因となって引き起こ
される暗電流の増加が低減される。更に、ショットキー
接合は、金属と半導体の接合のため、各半導体層の厚さ
は結晶成長時で規定され、プロセス等の影響を受けにく
い構造であり、素子設計上及び信頼性の点からも有利と
なる。また、請求項３に係る発明によれば、良好なショ
ットキー接合を形成することができ、より暗電流が少な
い信頼性の高い導波路型半導体受光器を実現できる。
【０００９】
〔実施例１〕本発明の第１の実施例を図１に示す。図１
は、基本的な素子の製造方法の主要な工程及びその構造
を示すものである。先ず、図１（ａ）に示すように、有
機金属気相成長法（ＭＯＶＰＥ）により、半絶縁性Ｉn
Ｐ基板１１上に、低不純物ＩnＰバッファ層（例えば、
キャリア濃度１×1015ｃｍ-3、厚さ０．２μｍ）１２、
ｎ−ＩnＰ層（例えば、キャリア濃度５×1018ｃｍ-3、
厚さ１．５μｍ）１３、ノンドープＩnＧaＡs光吸収層
（例えば、キャリア濃度１×1015ｃｍ-3、厚さ５μｍ）
１４及びｎ−ＩnＡlＡs層１５を順次成長する、
は、基本的な素子の製造方法の主要な工程及びその構造
を示すものである。先ず、図１（ａ）に示すように、有
機金属気相成長法（ＭＯＶＰＥ）により、半絶縁性Ｉn
Ｐ基板１１上に、低不純物ＩnＰバッファ層（例えば、
キャリア濃度１×1015ｃｍ-3、厚さ０．２μｍ）１２、
ｎ−ＩnＰ層（例えば、キャリア濃度５×1018ｃｍ-3、
厚さ１．５μｍ）１３、ノンドープＩnＧaＡs光吸収層
（例えば、キャリア濃度１×1015ｃｍ-3、厚さ５μｍ）
１４及びｎ−ＩnＡlＡs層１５を順次成長する、
【００１０】次に、ｎ−ＩnＡlＡs層１５上に、窒化シ
リコン（ＳiＮx）１６を形成し、図１（ｂ）に示すよう
に、ホトワークにより選択的に窓を形成し、更に、図１
（ｃ）に示すように、その窓及びその周辺の窒化シリコ
ン１６上にショットキー電極１７を形成する。引き続
き、図１（ｄ）に示すように、選択的に窒化シリコン膜
１６を除去し、ドライエッチング又はウェットエッチン
グにより、半導体層１５，１４を除去する。
リコン（ＳiＮx）１６を形成し、図１（ｂ）に示すよう
に、ホトワークにより選択的に窓を形成し、更に、図１
（ｃ）に示すように、その窓及びその周辺の窒化シリコ
ン１６上にショットキー電極１７を形成する。引き続
き、図１（ｄ）に示すように、選択的に窒化シリコン膜
１６を除去し、ドライエッチング又はウェットエッチン
グにより、半導体層１５，１４を除去する。
【００１１】その後、半導体表面を含む全体に窒化シリ
コン膜を形成し、図１（ｄ）に示すように、半導体側面
に窒化シリコン膜１６が残るように加工し、最後に、図
１（ｆ）に示すように、ｎ−ＩnＰ層１３上にｎ型電極
１８を形成する。図１（ｇ）は、図１（ｆ）における平
面図である。同図に示すように、ダイオード表面の半導
体表面は電極金属部分を除いて、表面保護膜である窒化
シリコン膜１６に保護されており、光の入射端面は反射
防止膜１９が形成された構造となっている。
コン膜を形成し、図１（ｄ）に示すように、半導体側面
に窒化シリコン膜１６が残るように加工し、最後に、図
１（ｆ）に示すように、ｎ−ＩnＰ層１３上にｎ型電極
１８を形成する。図１（ｇ）は、図１（ｆ）における平
面図である。同図に示すように、ダイオード表面の半導
体表面は電極金属部分を除いて、表面保護膜である窒化
シリコン膜１６に保護されており、光の入射端面は反射
防止膜１９が形成された構造となっている。
【００１２】〔実施例２〕本発明の第２の実施例を図２
に示す。本実施例では、基板２１としてｎ型半導体であ
るＩnＰを用いたものである。即ち、本実施例では、ｎ
型ＩnＰ基板２１の下部に、ｎ型電極１８をショットキ
ー電極１７に対向して形成したものである。その他の構
成は、前述した実施例と同様であり、同様の作用効果を
奏する。
に示す。本実施例では、基板２１としてｎ型半導体であ
るＩnＰを用いたものである。即ち、本実施例では、ｎ
型ＩnＰ基板２１の下部に、ｎ型電極１８をショットキ
ー電極１７に対向して形成したものである。その他の構
成は、前述した実施例と同様であり、同様の作用効果を
奏する。
【００１３】
【発明の効果】以上、実施例に基づいて具体的に説明し
たように、請求項１又は２に係る発明によれば、半導体
受光器を構成するショットキー接合を任意の位置に選択
的に形成できるため、プロセス等における接合部へのダ
メージや汚染が抑制され、これらが原因となって引き起
こされる暗電流の増加が低減される。更に、ショットキ
ー接合であるため、各半導体層の厚さは、プロセス等の
影響を受けにくく、素子設計上及び信頼性の点からも有
利である。また、請求項３に係る発明によれば、良好な
ショットキー接合を形成することができ、より暗電流の
少ない導波路型半導体受光器を実現できる。
たように、請求項１又は２に係る発明によれば、半導体
受光器を構成するショットキー接合を任意の位置に選択
的に形成できるため、プロセス等における接合部へのダ
メージや汚染が抑制され、これらが原因となって引き起
こされる暗電流の増加が低減される。更に、ショットキ
ー接合であるため、各半導体層の厚さは、プロセス等の
影響を受けにくく、素子設計上及び信頼性の点からも有
利である。また、請求項３に係る発明によれば、良好な
ショットキー接合を形成することができ、より暗電流の
少ない導波路型半導体受光器を実現できる。
【図１】本発明の第１の実施例に係る導波路型半導体受
光器の製造方法を示す工程図である。
光器の製造方法を示す工程図である。
【図２】従来の導波路型ホトダイオードの一例を示す構
成図である。
成図である。
【図３】本発明の第２の実施例に係る導波路型半導体受
光器の構成図である。
光器の構成図である。
１１ 半絶縁性ＩnＰ基板 １２ 低不純物ＩnＰバッファ層 １３ ｎ−ＩnＰ層 １４ ノンドープＩnＧaＡs光吸収層 １５ ｎ−ＩnＡlＡs層 １６ 窒化シリコン １７ ショットキー電極 １８ ｎ型電極 １９ 反射防止膜
Claims (3)
- 【請求項１】 第１の半導体層よりなるクラッド層と、
屈折率が第１の半導体層より大きくエネルギーギャップ
が第１の半導体層より小さい第２の半導体層よりなる光
吸収層と、屈折率が第２の半導体層より小さくエネルギ
ーギャップが第２の半導体層より大きい第３の半導体層
よりなるクラッド層とが順次積層された光導波路と、該
第３の半導体層上に設けられたショットキー電極と、前
記第１の半導体層よりなるクラッド層に至る電気的経路
に光吸収層が存しない様に配置された電極とを有するこ
とを特徴とする導波路型半導体受光器。 - 【請求項２】 第１の半導体層よりなるクラッド層と、
屈折率が第１の半導体層より大きくエネルギーギャップ
が第１の半導体層より小さい第２の半導体層よりなる光
吸収層と、屈折率が第２の半導体層より小さくエネルギ
ーギャップが第２の半導体層より大きい第３の半導体層
よりなるクラッド層とが半導体基板上に順次積層された
光導波路と、該第３の半導体層上に設けられたショット
キー電極と、前記第１の半導体層よりなるクラッド層上
に設けられた電極とを有することを特徴とする導波路型
半導体受光器。 - 【請求項３】 前記第３の半導体層よりなるクラッド層
は、少なくともアルミニウム及びヒ素とを構成元素とし
て含むIII-Ｖ族化合物半導体であることを特徴とする請
求項１乃至２記載の導波路型半導体受光器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247172A JPH0992872A (ja) | 1995-09-26 | 1995-09-26 | 導波路型半導体受光器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7247172A JPH0992872A (ja) | 1995-09-26 | 1995-09-26 | 導波路型半導体受光器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992872A true JPH0992872A (ja) | 1997-04-04 |
Family
ID=17159519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7247172A Pending JPH0992872A (ja) | 1995-09-26 | 1995-09-26 | 導波路型半導体受光器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992872A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164841A (ja) * | 1998-10-09 | 2000-06-16 | Stmicroelectronics Srl | 赤外線検出素子及び赤外線検出素子を形成するプロセス |
| GB2384620A (en) * | 2002-01-25 | 2003-07-30 | Denselight Semiconductors Pte | A high speed waveguide photodetector |
-
1995
- 1995-09-26 JP JP7247172A patent/JPH0992872A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164841A (ja) * | 1998-10-09 | 2000-06-16 | Stmicroelectronics Srl | 赤外線検出素子及び赤外線検出素子を形成するプロセス |
| GB2384620A (en) * | 2002-01-25 | 2003-07-30 | Denselight Semiconductors Pte | A high speed waveguide photodetector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0473197B1 (en) | Photo-sensing device | |
| US4481523A (en) | Avalanche photodiodes | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| CN100557826C (zh) | 雪崩光电二极管 | |
| US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
| EP0163295B1 (en) | A semiconductor photodetector and fabrication process for the same | |
| JP4084958B2 (ja) | 半導体受光装置の製造方法 | |
| US6396117B1 (en) | Semiconductor photodetector, method for manufacturing semiconductor photodetector and photodetector module | |
| US8105866B2 (en) | Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer | |
| JP3828982B2 (ja) | 半導体受光素子 | |
| EP3680941B1 (en) | Avalanche photodiode and method for manufacturing same | |
| CN101232057B (zh) | 雪崩光电二极管 | |
| CN113707750A (zh) | 波导耦合的雪崩光电探测器及其制备方法 | |
| JP2002083993A (ja) | 光半導体受光素子およびその製造方法 | |
| JP4094471B2 (ja) | 半導体受光装置 | |
| JPH0992872A (ja) | 導波路型半導体受光器 | |
| JPH05291605A (ja) | 半導体受光素子 | |
| JPH0722641A (ja) | 受光素子 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JPH08250760A (ja) | 半導体受光器及びその製造方法 | |
| JP3172996B2 (ja) | 半導体受光素子 | |
| JP2002299677A (ja) | 半導体受光素子 | |
| JPH0758309A (ja) | 光電子集積回路 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| KR101001832B1 (ko) | 전류차단층을 구비하는 수광소자 어레이 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030617 |