JPH0992986A - プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置 - Google Patents

プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置

Info

Publication number
JPH0992986A
JPH0992986A JP7243002A JP24300295A JPH0992986A JP H0992986 A JPH0992986 A JP H0992986A JP 7243002 A JP7243002 A JP 7243002A JP 24300295 A JP24300295 A JP 24300295A JP H0992986 A JPH0992986 A JP H0992986A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
layer
signal
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7243002A
Other languages
English (en)
Other versions
JP3263705B2 (ja
Inventor
Keitaro Yamagishi
圭太郎 山岸
Akio Goto
昭男 後藤
Akihiro Miura
昭浩 三浦
Eiji Mukai
栄治 向井
Hidefumi Mifuku
英史 御福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Mitsubishi Electric Corp
Original Assignee
Advanced Display Inc
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc, Mitsubishi Electric Corp filed Critical Advanced Display Inc
Priority to JP24300295A priority Critical patent/JP3263705B2/ja
Priority to KR1019960023752A priority patent/KR100246634B1/ko
Priority to TW085107742A priority patent/TW318995B/zh
Priority to US08/673,797 priority patent/US5771158A/en
Priority to EP96110493A priority patent/EP0765053A3/en
Publication of JPH0992986A publication Critical patent/JPH0992986A/ja
Application granted granted Critical
Publication of JP3263705B2 publication Critical patent/JP3263705B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 液晶駆動回路用プリント配線板における信号
接続用貫通ＶＩＡが電源、グランドプレーンを分断する
ことによる電気特性の劣化を防止する。 【解決手段】 多層プリント配線板の長手方向端部側に
信号接続用の貫通ＶＩＡを設け、信号配線層の各層の信
号配線を貫通ＶＩＡの並びに対して傾斜をもった配線と
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子装置で使用さ
れるプリント配線板に係わり、特に液晶表示装置やプラ
ズマディスプレイ装置等のフラットパネル・ディスプレ
イ装置の駆動回路用のプリント配線板およびこのフラッ
トパネル・ディスプレイ駆動回路用のプリント配線板を
使用したフラットパネル・ディスプレイ装置に係わる。
【０００２】
【従来の技術】図１０は、従来の代表的なフラットパネ
ル・ディスプレイ装置である液晶表示装置に使用されて
いる液晶駆動回路用プリント配線板における入出力信号
の接続関係の一例を示す図である。図において、１０１
は液晶駆動回路用プリント配線板が受信する表示データ
信号群（以下、受信信号群と称す）、１０２は液晶駆動
回路用プリント配線板上の論理的な接続を示した回路、
１０３は液晶駆動回路用プリント配線板に搭載される後
述の液晶駆動用のＩＣが図示していない液晶表示部に送
信する表示データ信号群（以下、送信信号群と称す）、
１０４（１０４1〜１０４n）は液晶駆動用のＩＣ、１０
５（１０５1〜１０５n）は液晶駆動用のＩＣ１０４（１
０４1〜１０４n）のｎ個のＩＣのピン番号（１番〜ｍ番
とする）である。液晶駆動回路用プリント配線板には、
同一のＩＣ１０４が複数個（ｎ個とする）搭載され、こ
れらの全てのＩＣの同一番号のピンに受信信号群１０１
からの信号が並列に電気的に接続されている。
【０００３】図１１は、液晶表示部と液晶駆動回路用プ
リント配線板及びこの液晶駆動回路用プリント配線板に
搭載される液晶駆動用のＩＣの物理的形状の一例を示す
図である。図において、１０４は液晶駆動用のＩＣで、
仮に図の最左端側のＩＣから１番目のＩＣ、２番目のＩ
Ｃ、・・・、ｎ番目のＩＣとして、各々１０４1〜１０
４nと符号付けをする。１０６は液晶表示部、１０７は
図１０における受信信号群１０１と接続回路１０２がプ
リント配線された液晶駆動回路用プリント配線板、１０
８はＩＣ１０４が搭載されているＴＣＰ（Ｔａｐｅ Ｃ
ａｒｒｉｅｒＰａｃｋａｇｅ）、１０９はＴＣＰ１０８
を接続するためのＰＡＤである。液晶駆動回路用プリン
ト配線板１０７は極端な長方形で、その上にｎ個のＩＣ
１０４1〜１０４nが一列に配列される。
【０００４】図１０と図１１を基に信号の流れについて
説明する。受信信号群１０１はシステム部から液晶駆動
回路用プリント配線板１０７に直接あるいは間接的に送
り出される表示データであり、単方向のバスで構成され
ている。液晶駆動回路用プリント配線板１０７上では図
１に示す接続関係（１０１および１０２）が物理的電気
的に実現されている。液晶駆動回路用プリント配線板１
０７が受け取った受信信号群１０１はＩＣ１０４（１０
４1〜１０４n）を介して液晶表示部１０６に送信信号群
１０３として送り出される。この送信信号群１０３は液
晶表示部１０６の内部に物理的電気的に実現されてい
る。ＴＣＰ１０８はＩＣ１０４を搭載し、片側が液晶駆
動回路用プリント配線板１０７に、反対側が液晶表示部
１０６に、各々ＰＡＤ１０９で物理的電気的に接続され
ている。
【０００５】図１２は、液晶駆動回路用プリント配線板
１０７の断面構成図である。この液晶駆動回路用プリン
ト配線板１０７は４層で構成されていて、図において、
１１０は表面配線層（表面層とも称す）、１１１は内層
の配線層（単に内層とも称す）、１１２は電源層、１１
３はグランド層、１１４は表面層１１０上の信号と内層
の配線層１１１上の信号とを接続するための貫通ＶＩＡ
である。
【０００６】図１３は、図１２に示した層構成の従来の
液晶駆動回路用プリント配線板１０７の各層の平面図で
ある。図において、１１５はＰＡＤ１０９と貫通ＶＩＡ
１１４とを接続するための引き出し線、１１６は内層１
１１上の信号配線、１１７は電源層１１２上の電源プレ
ーン、１１８はグランド層１１３上のグランドプレー
ン、１１９は貫通ＶＩＡ１１４が複数並ぶことにより電
源プレーン１１７及びグランドプレーン１１８に生じた
穴である。
【０００７】図１１、図１２および図１３を基に信号の
流れについて説明する。受信信号群１０１は、信号配線
１１６、貫通ＶＩＡ１１４、引き出し線１１５、ＰＡＤ
１０９、ＴＣＰ１０８を介して電気的にＩＣ１０４1〜
１０４nの端子に伝搬される。
【０００８】なお、電源及びグランドは、各々電源プレ
ーン１１７とグランドプレーン１１８から各ＩＣ１０４
の電源ピン及びグランドピンに貫通ＶＩＡ１１４を介し
て供給されている。
【０００９】あるいは、図１２及び図１３における電源
層１１２及びグランド層１１３を省略した２層プリント
配線板を用い、電源及びグランドも、プレーンではな
く、太いが信号配線１１６と同様な線で供給している。
【００１０】
【発明が解決しようとする課題】以上のような従来の液
晶駆動回路用プリント配線板においては、以下の問題点
があった。まず、電源層１１２及びグランド層１１３を
用いない２層構成のプリント配線板の場合には、信号配
線１１６の上下いずれにも電源プレーンあるいはグラン
ドプレーンが存在しないため信号配線１１６の特性イン
ピーダンスが定まらない。さらに、電源及びグランドが
線で供給されているため、ＩＣ１０４に供給される電源
及びグランドの電位が不安定であった。
【００１１】また、電源層１１２及びグランド層１１３
を設けて４層構成のプリント配線板とした場合でも、液
晶駆動回路用プリント配線板１０７は極端に細長い多層
プリント配線板で実現されているので、信号配線１１６
は図１３に示した様な極端に長い平行線となるため、貫
通ＶＩＡ１１４が斜め方向に連続した構成となり、長方
形プレーンである電源プレーン１１７およびグランドプ
レーン１１８を横切る穴１１９が、搭載したＩＣの数の
分だけ生じることにより、連続したプレーンにならな
い。従って、部分的に電位差が生じたり電源やグランド
の電位が揺れたりし、十分な給電が果たせないという問
題点があった。
【００１２】さらに、信号配線１１６の方向に対して連
続ではないプレーンが形成されるため、信号配線１１６
の特性インピーダンスが不連続になり伝送波形に特性イ
ンピーダンス不整合による反射が発生したり、信号配線
からの放射ノイズが抑えられずに外部へ漏れたりすると
いう問題点があった。
【００１３】従来の液晶駆動回路用プリント配線板に
は、上記のような電気的に不利な点があったが、今まで
は表示のための動作速度が遅かったり、表示に要するデ
ータ量そのものが少なかったため、実際の表示機能に対
する影響は少なかった。しかし、液晶表示を高精細化す
るには画素数を増加させる必要があり、これに伴い信号
の動作速度の上昇や放射ノイズ源である信号の本数の増
加が生じることにより、上記のような電気的不利が表示
される画面に影響し、データ通りの画面表示が困難とな
ると共に、外部に電磁波を放射するので、外部機器を誤
動作させる等の危険があった。
【００１４】本発明は、以上のような問題点を解決する
ためになされたものであり、高速動作で多量のデータを
扱っても電気的に誤動作のない、プリント配線板および
フラットパネル・ディスプレイ装置用のフラットパネル
・ディスプレイ駆動回路用プリント配線板およびフラッ
トパネル・ディスプレイ装置を提供することを目的とし
ている。
【００１５】
【課題を解決するための手段】第１の発明に係わるプリ
ント配線板は、細長い形状を有する多層で構成されたプ
リント配線板であって、このプリント配線板の長手方向
の一方の端部側に長手方向に平行に、前記プリント配線
板に直接または間接的に搭載されるＩＣの端子と接続す
る第１の貫通ＶＩＡを各ＩＣ対応に各々が一列または複
数の列になるように形成し、前記プリント配線板の長手
方向の他方の端部側に長手方向に平行に、前記プリント
配線板の信号層を形成する第１の層と第２の層との信号
配線を接続する第２の貫通ＶＩＡを各々が一列または複
数の列となるように形成し、前記第１の貫通ＶＩＡと前
記第２の貫通ＶＩＡとを長手方向に直交する線に対して
ずらした位置に配置し、前記第１の層および前記第２の
層における前記第１の貫通ＶＩＡと前記第２の貫通ＶＩ
Ａ間の信号配線をプリント配線板の長手方向に対して角
度をもたせて配線することにより前記ＩＣの同一端子同
士を接続するようにしたしたものである。
【００１６】第２の発明の係わるプリント配線板は、前
記第１の層に前記第１の貫通ＶＩＡと接続して前記ＩＣ
を接続するＰＡＤを前記第１の貫通ＶＩＡと前記プリン
ト配線板の長手方向の端部との間に形成して、前記第１
の層を前記プリント配線板の表面層としたものである。
【００１７】第３の発明に係わるプリント配線板は、前
記表面層を前記ＰＡＤと、前記第１および第２の貫通Ｖ
ＩＡと、で形成し、前記表面層上の信号配線を新たに追
加した配線層上に形成するようにしたものである。
【００１８】第４の発明に係わるプリント配線板は、第
２の発明においてＰＡＤを前記第１の層の信号配線の途
中に形成するようにしたものである。
【００１９】第５の発明に係わるプリント配線板は、細
長い形状を有する多層で構成されたプリント配線板であ
って、このプリント配線板の中央部に長手方向に平行
に、前記プリント配線板に直接または間接的に搭載され
るＩＣの端子と接続する第１の貫通ＶＩＡを各ＩＣ対応
に各々が一列または複数列になるように設け、前記ＩＣ
の同一端子同士の接続をただ１つの配線層のみで行うよ
うにしたものである。
【００２０】第６の発明に係わるプリント配線板は、前
記第１の貫通ＶＩＡと接続するＰＡＤと前記貫通ＶＩＡ
とで形成された表面層と、前記ＩＣの同一端子同士を接
続した信号配線用の信号配線層と、電源層と、グランド
層と、を有するようにしたものである。
【００２１】第７の発明に係わるプリント配線板は、前
記信号配線層の信号配線を分割して、信号配線を新たに
追加した信号配線用の層を含めた複数の層で行うように
したものである。
【００２２】第８の発明に係わるプリント配線板は、前
記第１の貫通ＶＩＡの両側に電源プレーンとグランドプ
レーンとを形成することにより、前記電源層とグランド
層とを１つの給電層で構成するようにしたものである。
【００２３】第９の発明に係わるプリント配線板は、細
長い形状を有する多層で構成されたプリント配線板であ
って、このプリント配線板の中央部に長手方向に平行
に、前記プリント配線板に直接または間接的に搭載され
るＩＣの端子と接続するＰＡＤを各ＩＣ対応に各々が一
列または複数列になるように設け、前記ＩＣの同一端子
同士の接続を表面層のみで行うようにしたものである。
【００２４】第１０の発明に係わるフラットパネル・デ
ィスプレイ駆動回路用プリント配線板は、第１の発明乃
至第９の発明によるプリント配線板をフラットパネル・
ディスプレイ駆動回路用のプリント配線板に使用するよ
うにしたものである。
【００２５】第１１の発明に係わるフラットパネル・デ
ィスプレイ装置は、第１０の発明によるフラットパネル
・ディスプレイ駆動回路用のプリント配線板をフラット
パネル・ディスプレイ装置に使用するようにしたもので
ある。
【００２６】
【発明の実施の形態】
実施の形態１．図１は、本発明によるプリント配線板の
一実施の形態を示す図である。図において、１は第１の
配線層（第１の層）、２は第２の配線層（第２の層）、
３1は１番目のＩＣの各ピン（端子とも称す、図示せ
ず）に接続している貫通ＶＩＡ群、３2は２番目のＩＣ
の各ピン（図示せず）に接続している貫通ＶＩＡ群、・
・・、３3は最後のｎ番目のＩＣの各ピン（図示せず）
に接続している貫通ＶＩＡ群である。４1は１番目のＩ
Ｃと２番目のＩＣの間の配線折り返し用貫通ＶＩＡ群、
４2は２番目のＩＣと３番目のＩＣの間の配線折り返し
用貫通ＶＩＡ群、・・・、４nー1はｎ−１番目のＩＣと
ｎ番目のＩＣの間の配線折り返し用貫通ＶＩＡ群であ
る。５1は１番目のＩＣと２番目のＩＣの間の第１の斜
め方向の配線群、５2は２番目のＩＣと３番目のＩＣの
間の第１の斜め方向の配線群、・・・、５nー1はｎ−１
番目のＩＣとｎ番目のＩＣの間の第１の斜め方向の配線
群で、この第１の斜め方向の配線群５（５1〜５nー1）は
第１の配線層１上に設けられている。６1は１番目のＩ
Ｃと２番目のＩＣの間の第２の斜め方向の配線、６2は
２番目のＩＣと３番目のＩＣの間の第２の斜め方向の配
線群、・・・、６nー1はｎ−１番目のＩＣとｎ番目のＩ
Ｃの間の第２の斜め方向の配線群で、この第２の斜め方
向の配線群６（６1〜６nー1）は第２の配線層２上に設け
られている。貫通ＶＩＡ群３（３1〜３nー1）が１つの長
辺沿いに並び、配線折り返し用貫通ＶＩＡ群４（４1〜
４nー1）がその対辺沿いに並んでいる。
【００２７】なお、説明の便宜上、図の最左端側に配置
されるＩＣを１番目のＩＣとし、順次２番目のＩＣ、・
・・、ｎ番目のＩＣとする。このことは、以下の実施の
形態２以降においても同様である。
【００２８】以下、図を参照しながら本実施の形態にお
ける信号の接続関係について説明する。１番目のＩＣの
各ピンに接続している貫通ＶＩＡ群３1から、第１の配
線層１内に１番目のＩＣと２番目のＩＣの間の第１の斜
め方向の配線群５1が設けられている。その先は１番目
のＩＣと２番目のＩＣの間の配線折り返し用貫通ＶＩＡ
群４1につながり、さらに第２の配線層２内に設けられ
た１番目のＩＣと２番目のＩＣの間の第２の斜め方向の
配線群６1につながっている。この１番目のＩＣと２番
目のＩＣの間の第２の斜め方向の配線群６1の先は、２
番目のＩＣの各ピンに接続している貫通ＶＩＡ群３2に
つながっている。これらのつながり方は１番目のＩＣか
ら最後のｎ番目のＩＣまで、３1→５1→４1→６1→３2
→５2→４2→６2→３3→・・・→３nー1→５nー1→４nー1
→６nー1→３nの順序で行われていて、２つの配線層を用
いた一筆書き配線となっている。
【００２９】以上のように、本実施の形態１によれば、
信号配線を一筆書き配線とすることができるので、分岐
による反射の生じ難い電気特性の良いプリント配線板を
得ることができる。また、本実施の形態によるプリント
配線板を電源層、グランド層を使用した多層プリント配
線板に適用した場合、全ての信号用貫通ＶＩＡ（３1〜
３nおよび４1〜４nー1）をプリント配線板の端部に配置
することができるので、従来例における電源層の電源プ
レーン及びグランド層のグランドプレーンの内部に生じ
たプレーンを横切る穴１１９が存在しなくなる。また、
全ての信号配線が斜め方向なので、従来のように電源あ
るいはグランドプレーン端に平行な配線がある場合に見
られるインピーダンスの増加が起らない。従って、本実
施の形態を特に液晶駆動用プリント配線板に適用する
と、極めて電気特性の良好なプリント配線板を得ること
ができる。
【００３０】なお、上記実施の形態においては、全ての
貫通ＶＩＡをプリント配線板の長辺側の端部に設けるよ
うにしたが、部分的には従来例で説明した配置をしても
構わない。また、上記実施の形態においては、貫通ＶＩ
Ａを一列としたが、使用するＩＣにより複数列となるこ
ともある。また、上記実施の形態においては、プリント
配線板の形状を長方形としたが、必ずしも長方形である
必要はなく、長方形の角部のとれた５角形や６角形であ
ってもよいし、長辺部の１部がとれた形状であってもよ
い。以上のことは、本実施の形態だけでなく以後の実施
の形態においても同じである。
【００３１】実施の形態２．図２は本発明によるプリン
ト配線板の他の実施の形態を示す図であり、本実施の形
態は実施の形態１で説明した本発明の概念を４層のプリ
ント配線板に適用した一例である。図において、７はシ
ステム側から表示のために送り出されるの表示データ信
号の配線群（以下、受信信号配線群と称す）で、論理的
には受信信号群１０１と同じで、これを物理的に実現し
たものである。８（８1〜８n）はＩＣの搭載されたＴＣ
Ｐ（図示せず）と接続するためのＰＡＤ群、９は表面配
線層、１０は内層の配線層、１１は電源層、１２はグラ
ンド層、１３は電源層１１上の電源プレーン、１４はグ
ランド層１２上のグランドプレーンである。貫通ＶＩＡ
群３および４、第１および第２の斜め方向の配線群５お
よび６は実施の形態１と同じである。
【００３２】本実施の形態におけるプリント配線板の層
構成は図１２に示した従来例と同じであり、４層プリン
ト配線板である。表面配線層９として、図１における第
２の配線層２を使用し、内層の配線層１０として、図１
における第２の配線層１を使用している。表面層９に
は、図１における第２の斜め方向の配線群６1〜６
nー1が、内面層１０には、図１における第１の斜め方向
の配線群５1〜５nー1が配線されている。１１、１２は各
々電源層、グランド層である。さらに表面層では、シス
テムから送られてくる表示データ信号１０１の配線７、
およびＩＣを接続するためのＰＡＤ８（８1〜８n）も収
容している。なお、本明細書中では、表面層とは、部品
（ＩＣ接続用のＴＣＰ）の実装される層のことを言い、
その他の層を内層とする。
【００３３】以上のように、本実施の形態によるプリン
ト配線板においても、実施の形態１で述べたことと同じ
ことが言える。すなわち、全ての信号用貫通ＶＩＡ（３
1〜３nおよび４1〜４nー1）をプリント配線板の端部に配
置することができるので、電源層１１の電源プレーン１
３及びグランド層１２のグランドプレーン１４の内部に
は、図１３に示した従来例に見られる様なプレーンを横
切る穴１１９が存在しなくなり、また、全ての配線が斜
め方向なので、従来のように電源あるいはグランドプレ
ーン端に平行な配線がある場合に見られるインピーダン
スの増加が起らない。
【００３４】実施の形態３．図３は本発明によるプリン
ト配線板のさらに他の実施の形態を示す図である。図に
おいて、９は表面層で、層間の信号を接続するための貫
通ＶＩＡとＴＣＰを接続するためのＰＡＤ群８（８1〜
８n）のみが搭載されている。１０1は第１の配線層で図
１における第１の配線層１と同等、１０2は第２の配線
層で図１における第２の配線層と同等である。
【００３５】実施の形態２においては、表面層９を配線
層の１つとして用いていたが、本実施の形態では表面層
と配線層とを分離した構造となっている。これにより、
積層の順序を変えて第１配線層及び第２配線層の両方を
電源プレーンとグランドプレーンとで上下から挟む構成
とすることが可能になり、放射ノイズに対してより一層
強固な構造を実現できる。
【００３６】また、本実施の形態によれば、実施の形態
２と比べて、プリント配線板の幅をＰＡＤ８の長さだけ
小さくできる。
【００３７】従って、本実施の形態は、プリント配線板
の幅を小さくすることが要求される液晶駆動回路用プリ
ント配線板に極めて適したものである。
【００３８】実施の形態４．図４は本発明によるプリン
ト配線板のさらに他の実施の形態を示す図である。図に
おいて、８1は１番目のＩＣのＰＡＤ群、８2は２番目の
ＩＣのＰＡＤ群、・・・、８nは最後のｎ番目のＩＣの
ＰＡＤ群、１５1は１番目のＩＣと２番目のＩＣの間の
１番目の配線折り返し用ＶＩＡ群、１５2は２番目のＩ
Ｃと３番目のＩＣの間の１番目の配線折り返し用ＶＩＡ
群、・・・、１５nー1はｎ−１番目のＩＣと最後のｎ番
目のＩＣの間の１番目の配線折り返し用ＶＩＡ群、１６
1は１番目のＩＣと２番目のＩＣの間の２番目の配線折
り返し用ＶＩＡ群、１６2は２番目のＩＣと３番目のＩ
Ｃの間の２番目の配線折り返し用ＶＩＡ群、・・・、１
６nー1はｎ−１番目のＩＣと最後のｎ番目のＩＣの間の
２番目の配線折り返し用ＶＩＡ群、１７1は２番目のＩ
Ｃに向うため１番目のＩＣのＰＡＤ群８1から出て行く
第１ー１の斜め方向の配線群、１７2は３番目のＩＣに
向うため２番目のＩＣのＰＡＤ群８2から出て行く第１
ー２の斜め方向の配線群、・・・、１７nー1はｎ番目の
ＩＣに向うためｎ−１番目のＩＣのＰＡＤ群８nー1から
出て行く第１ー１の斜め方向の配線群、１８1は２番目
のＩＣのＰＡＤ群８2に入る第１ー２の斜め方向の配線
群、１８2は３番目のＩＣのＰＡＤ群８3に入る第１ー２
の斜め方向の配線群、・・・、１８nー1はｎ番目のＩＣ
のＰＡＤ群８nに入る第１ー２の斜め方向の配線群であ
る。６（６1〜６nー1）は内層の配線層１０上に形成され
た実施の形態１における第２の斜め方向の配線群に相当
する。
【００３９】以下、図を参照しながら本実施の形態にお
けるプリント配線板の信号の接続関係について説明す
る。表面層９を第１配線層とし、同一層に各ＩＣのピン
に接続するＰＡＤ群８1〜８nがある。１番目のＩＣのＰ
ＡＤ群８1から第１ー１の斜め方向の配線群１７1が出
て、１番目のＩＣと２番目のＩＣの間の１番目の配線折
り返し用ＶＩＡ群１５1につながる。次にそこから第２
配線層１０に移り、第２斜め方向の配線群６1が出て、
１番目のＩＣと２番目のＩＣの間の２番目の配線折り返
し用ＶＩＡ群１６1につながる。次にそこから再び第１
配線層９に移り、第１ー２の斜め方向の配線群１８1が
出て、２番目のＩＣのＰＡＤ群８2につながる。これら
のつながり方が１番目のＩＣから最後のｎ番目のＩＣま
で、８1→１７1→１５1→６1→１６1→１８1→８2→１
７2→１５2→６2→１６2→１８2→８3→・・・→８nー1
→１７nー1→１５nー1→６nー1→１６nー1→１８nー1→８nの
順序で行われている。
【００４０】以上のように、本実施の形態によれば、Ｐ
ＡＤと第１配線層を同一の層に設けるようにしたので、
実施の形態２と同様、必ず表面層を第１配線層９として
使用するが、本実施の形態では、ＰＡＤ群８をプリント
配線板の中央部に設けるようにしたので、電源プレーン
１３およびグランドプレーン１４の幅を小さくすること
なく、ＰＡＤ８の長さの分だけプリント配線板の幅を小
さく出来る。また、実施の形態３に比べて、プリント配
線板の層数を１つ減らすことができるので、プリント配
線板の厚みを薄くすることが可能となる。
【００４１】従って、本実施の形態は、プリント配線板
の幅を小さくし、なおかつ厚みを薄くすることが要求さ
れる液晶駆動回路用プリント配線板に極めて適したもの
である。
【００４２】実施の形態５．図５は本発明によるプリン
ト配線板のさらに他の実施の形態を示す図である。図に
おいて、１は第１の配線層、３（３1〜３n）は貫通ＶＩ
Ａ群である。
【００４３】以下、図を参照しながら本実施の形態につ
いて説明する。本実施の形態は、ただ一つの配線層１を
用いている。１番目から最後のｎ番目の各ＩＣのＰＡＤ
（図示せず）につながる各貫通ＶＩＡ群３（３1〜３n）
が、プリント配線板の中央付近に、長辺と平行に、等間
隔で並んでいる。１番目のＩＣの各ピンにつながる貫通
ＶＩＡ群３1から、まず図中上方に配線が行われ、次に
図中右方向に折れ曲がり、次に図中下方向に折れ曲が
り、次に図中右方向に折れ曲がり、最後に図中上方向に
折れ曲がり、２番目のＩＣの各ピンにつながる貫通ＶＩ
Ａ群３2まで配線されている。これが最後のｎ番目のＩ
Ｃの各ピンにつながる貫通ＶＩＡ群３nにつながるまで
繰り返されている。なお、配線は必ずしも上下左右方向
のみで行う必要はなく、斜めあるいは曲線の配線で同様
の接続を行ってもよい。
【００４４】以上のように、本実施の形態によれば、貫
通ＶＩＡをプリント配線板の中央部に集中させることが
できるので、従来例におけるプリント配線板を横断する
ような貫通ＶＩＡ列が存在しなくなるので、本実施の形
態を液晶駆動回路用プリント配線板等の多層プリント配
線板に適用することにより、極めて電気特性の良いプリ
ント配線板を提供することができる。
【００４５】実施の形態６．図６は本発明によるプリン
ト配線板のさらに他の実施の形態を示す図である。本実
施の形態は、実施の形態５を多層プリント配線板に適用
した一例である。図において、９は表面層で、貫通ＶＩ
Ａ群とＰＡＤ群が形成されている。１０は内層の配線
層、１１は電源層、１２はグランド層、１３は電源プレ
ーン、１４はグランドプレーン、１９は貫通ＶＩＡ群に
より生じる穴である。
【００４６】本実施の形態の層構成は図２に示した実施
の形態２と同じであり、４層プリント配線板である。本
実施の形態においては、全ての信号用貫通ＶＩＡがプリ
ント配線板の中央付近に長辺に平行に集中させることが
できる。従って、図１３で示した従来例では電源層１１
２の電源プレーン１１７およびグランド層１１３のグラ
ンドプレーン１１８を横切る斜め方向の穴１１９が存在
したが、本実施の形態においては、電源層１１の電源プ
レーン１３及びグランド層１２のグランドプレーン１４
を横切る穴１９は図６に示すようにプリント配線板の中
央部に長辺方向に平行に一列となるので、給電の堅固さ
を損ねることのない形状になっている。また、積層の順
序を変えることにより内層の配線層１０を電源プレーン
及びグランドプレーンの間に挟むこともでき、放射ノイ
ズに対して強固な構造を実現できる。
【００４７】従って、本実施の形態を採用することによ
り、極めて電気特性の良い液晶駆動回路用プリント配線
板を得ることができる。
【００４８】実施の形態７．図７は本発明によるプリン
ト配線板のさらに他の実施の形態を示す図である。本実
施の形態においては、実施の形態６に対して信号の配線
層を１層増加して、信号配線を２つの系統に分割し、各
々配線するようにしている。表面層９には各ＩＣ搭載用
のＰＡＤを設け、それに接続する貫通ＶＩＡを中央付近
に長辺と平行に配置する。第１の内層配線層１０1にお
いては、各ＩＣのＰＡＤに接続している貫通ＶＩＡの中
で、１つおきに実施の形態５の図５と同様の配線が行わ
れている。第１の内層配線層１０1で配線の行われてい
ない貫通ＶＩＡに対して、第２の内層配線層１０2にお
いて、同じく、実施の形態５の図５と同様の配線が行わ
れている。
【００４９】従って、本実施の形態によれば実施の形態
６と同様、積層の順序を変えて内層の第１配線層１０1
および第２配線層１０2を電源層１１及びグランド層１
２の間に挟んで放射ノイズに対して強固な構造を実現で
きる。さらに本実施の形態によれば、実施の形態６に比
べると１配線層当たりの信号数が半分となるので、本実
施の形態を適用した液晶駆動回路用プリント配線板では
信号配線エリアの幅を最大半分小さくすることができ、
結果としてプリント配線板の幅を小さくすることができ
る。また、配線層をさらに増加することにより１層当た
りの信号線数はさらに減少し、ますますプリント配線板
の幅を小さくすることができる。
【００５０】実施の形態８．図８は本発明によるプリン
ト配線板のさらに他の実施の形態を示す図である。図に
おいて、２０は電源プレーン１３とグランドプレーン１
４の両方を含む給電層である。本実施の形態は、実施の
形態７における電源層１１とグランド層１２を１つの層
にしたものである。
【００５１】以下、図を参照しながら、本実施の形態に
ついて説明する。表面層９、第１の内層配線層１０1、
第２の内層配線層１０2は、図７に示した実施の形態７
と全く同じである。給電層２０は、図７に示した実施の
形態７における電源層１１（あるいはグランド層１２）
のプレーン中の貫通ＶＩＡで生じた穴１９を図中左端か
ら右端までつなげることで、１つの層に２つのプレーン
を設けたものである。
【００５２】以上のように、本実施の形態によれば、１
つの層に、電源プレーン１３とグランドプレーン１４と
を構成できるので、実施の形態７と比較して、多層プリ
ント配線板の層数を１層少なくすることができ、本実施
の形態を液晶駆動回路用プリント配線板に適用すること
により、安価な液晶駆動回路用プリント配線板を提供す
ることができる。
【００５３】実施の形態９．図９は、本発明によるプリ
ント配線板のさらに他の実施の形態を示す図である。本
実施の形態は、図４で示した実施の形態４と図５で示し
た実施の形態５との技術思想を統合したものである。図
において、８（８1〜８n）はプリント配線板の中央部に
設けられたＰＡＤ群、９は表面層である。
【００５４】以下、図を参照しながら、本実施の形態に
ついて説明する。プリント配線板の表面層９の中央付近
に、１番目から最後のｎ番目までの各ＩＣの搭載用ＰＡ
Ｄ群８1〜８nが設けられている。各ＰＡＤ群８間（８1
と８2の間、８2と８3の間、・・・、８nー1と８nの間）
の配線は、実施の形態５における図５で示した各貫通Ｖ
ＩＡ群３間（３1と３2の間、３2と３3の間、・・・、３
nー1と３nの間）の配線方法と同じである。
【００５５】本実施の形態によれば、信号の配線層を１
つの層で実現できるので、本実施の形態を電源層とグラ
ンド層とを含めた多層プリント配線板に適用した場合、
図６に示した実施の形態６と比較して、図６における表
面層９及び内層の配線層１０の両方の役割をただ１つの
層で実現でき、層数が削減される。さらに、図６におけ
る表面層９と内層の配線層１０をつなぐ信号用貫通ＶＩ
Ａ群３（３1〜３n）が不要になり、電源プレーン１３や
グランドプレーン１４の穴は給電用のみとなり、ますま
す給電が強化される。
【００５６】さらに、１つの給電層に電源プレーンとグ
ランドプレーンを設ける実施の形態８を本実施の形態に
対して適用することにより、貫通ＶＩＡ群３による穴１
９の幅が不要な分、各プレーンの幅を広げることが出来
る。
【００５７】以上の各実施の形態においては、プリント
配線板を例に説明したが、この実施の形態で説明したプ
リント配線板を液晶表示装置やプラズマディスプレイ装
置をはじめとするフラットパネル・ディスプレイ装置の
駆動回路用プリント配線板に適用することは容易であ
る。
【００５８】
【発明の効果】以上のように、本発明によれば、細長い
多層プリント配線板において、信号接続用の貫通ＶＩＡ
を上記プリント配線板の長手方向の端部側に長手方向平
行に設け、且つ各ＶＩＡ間の接続を上記プリント配線板
の長手方向に角度をつけて行うようにしたので、電気特
性の良好なプリント配線板を得ることができる。
【００５９】また、多層プリント配線板の層構成を増加
して表面層に信号配線用の配線を設けないようにしたの
で、ＩＣ接続のためのＰＡＤの長さ分プリント配線板の
幅を小さくすることができる。
【００６０】また、ＩＣを接続用のＰＡＤをプリント配
線板の中央部に設けるようにしたので、電源プレーンお
よびグランドプレーンの幅を小さくすることなく、プリ
ント配線板の幅を小さくすることができる。
【００６１】また、信号接続用の貫通ＶＩＡをプリント
配線板の中央部にプリント配線板の長手方向に平行に設
けるようにしたので、電源プレーン、グランドプレーン
においてプレーンが分離されず、電気特性の良好なプリ
ント配線板を得ることができる。
【００６２】また、信号接続用の貫通ＶＩＡをプリント
配線板の中央部にプリント配線板の長手方向に平行に設
けるようにすると共に、表面層には信号接続用の配線を
設けず、さらに、信号線の数を分割して２つの層で配線
するようにしたので、信号線の占めるエリアの半分の幅
だけプリント配線板の幅を小さくすることができる。
【００６３】また、信号接続用の貫通ＶＩＡをプリント
配線板の中央部にプリント配線板の長手方向に平行に設
けるようにすると共に、１つの層で電源プレーンとグラ
ンドプレーンとを形成した給電層を設けるようにしたの
で、プリント配線板の層数を削減することができる。
【００６４】また、プリント配線板の中央部にＩＣ接続
のためのＰＡＤを設け、この表面層だけで信号配線をす
るようにしたので、信号用の貫通ＶＩＡが不要となり、
層数の削減が図れると共に、給電の強化が図れる。
【００６５】また、以上のようなプリント配線板を液晶
表示装置をはじめとするフラットパネル・ディスプレイ
装置の駆動回路用プリント配線板に適用することによ
り、従来のフラットパネル・ディスプレイ駆動回路用プ
リント配線板の問題点を解決して、電源やグランドが一
様なプレーンとなり、十分強固な給電を実現することが
でき、放射ノイズに対しても堅固となり、且つまた、信
号配線の特性インピーダンスの制御が容易になり、高精
度なフラットパネル・ディスプレイ装置が実現できる。
【図面の簡単な説明】
【図１】 この発明によるプリント配線板の実施の形態
１の構成を示す図である。
【図２】 この発明によるプリント配線板の実施の形態
２の構成を示す図である。
【図３】 この発明によるプリント配線板の実施の形態
３の構成を示す図である。
【図４】 この発明によるプリント配線板の実施の形態
４の構成を示す図である。
【図５】 この発明によるプリント配線板の実施の形態
５の構成を示す図である。
【図６】 この発明によるプリント配線板の実施の形態
６の構成を示す図である。
【図７】 この発明によるプリント配線板の実施の形態
７の構成を示す図である。
【図８】 この発明によるプリント配線板の実施の形態
８の構成を示す図である。
【図９】 この発明によるプリント配線板の実施の形態
９の構成を示す図である。
【図１０】 従来の液晶駆動回路用プリント配線板の接
続関係を示す図である。
【図１１】 液晶表示装置の液晶表示部と液晶駆動回路
用プリント配線板の物理的形状を示す図である。
【図１２】 従来の液晶駆動回路用プリント配線板の断
面図である。
【図１３】 従来の液晶駆動回路用プリント配線板の各
層の平面図である。
【符号の説明】
１ 第１の配線層、２ 第２の配線層、３ 貫通ＶＩＡ
群、４ 貫通ＶＩＡ群、５ 第１の配線層上の第１の斜
め方向の配線群、６ 第２の配線層上の第２の斜め方向
の配線群、７ 受信信号配線群、８ ＰＡＤ群、９ 表
面層、１０ 内層の配線層、１１ 電源層、１２ グラ
ンド層、１３ 電源プレーン、１４ グランドプレー
ン、１５ 貫通ＶＩＡ群、１６ 貫通ＶＩＡ群、１７
表面層上の第１ー１の斜め方向の配線群、１８ 表面層
上の第１ー２の斜め方向の配線群、１９ 貫通ＶＩＡ群
により生じる穴、２０ 給電層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 昭浩 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 向井 栄治 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 御福 英史 熊本県菊池郡西合志町御代志997 株式会 社アドバンスト・ディスプレイ内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 細長い形状を有する多層で構成されたプ
    リント配線板であって、このプリント配線板の長手方向
    の一方の端部側に長手方向に平行に、前記プリント配線
    板に直接または間接的に搭載されるＩＣの端子と接続す
    る第１の貫通ＶＩＡを各ＩＣ対応に各々が一列または複
    数の列になるように形成し、前記プリント配線板の長手
    方向の他方の端部側に長手方向に平行に、前記プリント
    配線板の信号層を形成する第１の層と第２の層との信号
    配線を接続する第２の貫通ＶＩＡを各々が一列または複
    数の列となるように形成し、前記第１の貫通ＶＩＡと前
    記第２の貫通ＶＩＡとを長手方向に直交する線に対して
    ずらした位置に配置し、前記第１の層および前記第２の
    層における前記第１の貫通ＶＩＡと前記第２の貫通ＶＩ
    Ａ間の信号配線をプリント配線板の長手方向に対して角
    度をもたせて配線することにより前記ＩＣの同一端子同
    士を接続したことを特徴とするプリント配線板。
  2. 【請求項２】 前記第１の層に前記第１の貫通ＶＩＡと
    接続して前記ＩＣを接続するＰＡＤを前記第１の貫通Ｖ
    ＩＡと前記プリント配線板の長手方向の端部との間に形
    成して、前記第１の層を前記プリント配線板の表面層と
    したことを特徴とする請求項１に記載のプリント配線
    板。
  3. 【請求項３】 前記表面層を前記ＰＡＤと、前記第１お
    よび第２の貫通ＶＩＡと、で形成し、前記表面層上の信
    号配線を新たに追加した配線層上に形成したことを特徴
    とする請求項２に記載のプリント配線板。
  4. 【請求項４】 前記ＰＡＤを前記第１の層の信号配線の
    途中に形成したことを特徴とする請求項２に記載のプリ
    ント配線板。
  5. 【請求項５】 細長い形状を有する多層で構成されたプ
    リント配線板であって、このプリント配線板の中央部に
    長手方向に平行に、前記プリント配線板に直接または間
    接的に搭載されるＩＣの端子と接続する第１の貫通ＶＩ
    Ａを各ＩＣ対応に各々が一列または複数列になるように
    設け、前記ＩＣの同一端子同士の接続をただ１つの配線
    層のみで行うようにしたことを特徴とするプリント配線
    板。
  6. 【請求項６】 前記第１の貫通ＶＩＡと接続するＰＡＤ
    と前記貫通ＶＩＡとで形成された表面層と、前記ＩＣの
    同一端子同士を接続した信号配線用の信号配線層と、電
    源層と、グランド層と、を有することを特徴とする請求
    項５に記載のプリント配線板。
  7. 【請求項７】 前記信号配線層の信号配線を分割して、
    信号配線を新たに追加した信号配線用の層を含めた複数
    の層で行うようにしたことを特徴とする請求項５または
    請求項６に記載のプリント配線板。
  8. 【請求項８】 前記第１の貫通ＶＩＡの両側に電源プレ
    ーンとグランドプレーンとを形成することにより、前記
    電源層とグランド層とを１つの給電層としたことを特徴
    とする請求項６または請求項７に記載のプリント配線
    板。
  9. 【請求項９】 細長い形状を有する多層で構成されたプ
    リント配線板であって、このプリント配線板の中央部に
    長手方向に平行に、前記プリント配線板に直接または間
    接的に搭載されるＩＣの端子と接続するＰＡＤを各ＩＣ
    対応に各々が一列または複数列になるように設け、前記
    ＩＣの同一端子同士の接続を表面層のみで行うようにし
    たことを特徴とするプリント配線板。
  10. 【請求項１０】 請求項１乃至請求項９のいずれかに記
    載のプリント配線板で形成されたフラットパネル・ディ
    スプレイ駆動回路用プリント配線板。
  11. 【請求項１１】 請求項１０に記載のフラットパネル・
    ディスプレイ駆動回路用プリント配線板を使用したフラ
    ットパネル・ディスプレイ装置。
JP24300295A 1995-09-21 1995-09-21 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置 Expired - Fee Related JP3263705B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24300295A JP3263705B2 (ja) 1995-09-21 1995-09-21 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
KR1019960023752A KR100246634B1 (ko) 1995-09-21 1996-06-26 프린트배선판과 플랫패널 디스플레이 구동회로용 프린트배선판 및 플랫패널 디스플레이장치
TW085107742A TW318995B (ja) 1995-09-21 1996-06-27
US08/673,797 US5771158A (en) 1995-09-21 1996-06-27 Printed circuit board, printed circuit board used for flat panel display drive circuit, and flat panel display device
EP96110493A EP0765053A3 (en) 1995-09-21 1996-06-28 Printed circuit board, printed circuit board used for flat panel display drive circuit, and flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24300295A JP3263705B2 (ja) 1995-09-21 1995-09-21 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置

Publications (2)

Publication Number Publication Date
JPH0992986A true JPH0992986A (ja) 1997-04-04
JP3263705B2 JP3263705B2 (ja) 2002-03-11

Family

ID=17097434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24300295A Expired - Fee Related JP3263705B2 (ja) 1995-09-21 1995-09-21 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置

Country Status (5)

Country Link
US (1) US5771158A (ja)
EP (1) EP0765053A3 (ja)
JP (1) JP3263705B2 (ja)
KR (1) KR100246634B1 (ja)
TW (1) TW318995B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295116A (ja) * 2005-03-14 2006-10-26 Ricoh Co Ltd 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法
US7205668B2 (en) * 2004-11-22 2007-04-17 Benq Corporation Multi-layer printed circuit board wiring layout

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067594A (en) 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US6423909B1 (en) * 2001-02-27 2002-07-23 Hewlett-Packard Company Circuit board construction for differential bus distribution
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
TWI269213B (en) * 2004-01-07 2006-12-21 Elan Microelectronics Corp A capacitor type touch pad using thin film and the process thereof
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US20060023107A1 (en) * 2004-08-02 2006-02-02 Bolken Todd O Microelectronic imagers with optics supports having threadless interfaces and methods for manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US20060177999A1 (en) * 2005-02-10 2006-08-10 Micron Technology, Inc. Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) * 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8711570B2 (en) * 2011-06-21 2014-04-29 Apple Inc. Flexible circuit routing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60149079A (ja) * 1984-01-13 1985-08-06 シャープ株式会社 表示体ユニツト接続装置
US4772820A (en) * 1986-09-11 1988-09-20 Copytele, Inc. Monolithic flat panel display apparatus
JPH043025A (ja) * 1990-04-20 1992-01-08 Casio Comput Co Ltd 表示パネルの接続構造
JP2920843B2 (ja) * 1991-03-13 1999-07-19 株式会社日立製作所 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205668B2 (en) * 2004-11-22 2007-04-17 Benq Corporation Multi-layer printed circuit board wiring layout
JP2006295116A (ja) * 2005-03-14 2006-10-26 Ricoh Co Ltd 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法

Also Published As

Publication number Publication date
US5771158A (en) 1998-06-23
TW318995B (ja) 1997-11-01
KR970019784A (ko) 1997-04-30
JP3263705B2 (ja) 2002-03-11
KR100246634B1 (ko) 2000-03-15
EP0765053A3 (en) 1998-04-08
EP0765053A2 (en) 1997-03-26

Similar Documents

Publication Publication Date Title
JPH0992986A (ja) プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
US11789572B2 (en) Display panel and display device
CN108878482B (zh) 一种显示面板及电子装置
CN107180594A (zh) 一种显示面板和显示装置
US8233127B2 (en) Liquid crystal display device
WO2022205551A1 (zh) 覆晶薄膜组、显示面板及显示模组
CN108573682A (zh) 阵列基板、显示面板和显示装置
KR200496376Y1 (ko) 칩 및 디스플레이 패널
WO2023004842A1 (zh) 显示面板及移动终端
CN108831299B (zh) 一种显示面板、显示模组及电子装置
JP2003005670A (ja) 平面表示装置
GB2145561A (en) Driver device mounting
CN117673057A (zh) 一种显示模组和显示装置
WO2023159592A1 (zh) 一种电路板、显示基板及显示装置
CN115602691A (zh) 显示基板和显示设备
US20050110935A1 (en) Semiconductor chip, tape carrier package having the same mounted thereon, and liquid crystal display apparatus including the tape carrier package
US20260033180A1 (en) Display panel and display device
US12144112B2 (en) Display panel and manufacturing method thereof
JPH11305250A (ja) 画像表示装置
CN114677987B (zh) 一种显示面板及显示装置
US20250113613A1 (en) Array substrate, display panel, and display device
CN100565280C (zh) 液晶显示设备
US12052820B2 (en) Connection pad and substrate
CN213092080U (zh) 芯片及显示面板
CN221615486U (zh) 显示基板、显示面板和显示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees