JPH0993086A - スイッチトキャパシタ回路及びこれを用いた信号処理回路 - Google Patents
スイッチトキャパシタ回路及びこれを用いた信号処理回路Info
- Publication number
- JPH0993086A JPH0993086A JP25071595A JP25071595A JPH0993086A JP H0993086 A JPH0993086 A JP H0993086A JP 25071595 A JP25071595 A JP 25071595A JP 25071595 A JP25071595 A JP 25071595A JP H0993086 A JPH0993086 A JP H0993086A
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- terminal
- signal
- circuit
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】 等価抵抗値を、スイッチトキャパシタのスイ
ッチング周波数及びコンデンサ容量に係わりなく、大き
くする。 【解決手段】 一端がアースに接続された５つのコンデ
ンサＣ1 〜Ｃ5 を並列に配置し、信号入力端子２と接地
端子３との間にコンデンサＣ1 〜Ｃ5 の他端をトランジ
スタＴｒ1 〜Ｔｒ6 で順次接続する。互いに隣接するト
ランジスタＴｒ1〜Ｔｒ6 は周波数ｆで交互に開閉す
る。これにより、コンデンサ１個を備えたスイッチトキ
ャパシタからなる等価抵抗回路の５倍の等価抵抗値Ｒ＝
５／ｆＣが得られる。
ッチング周波数及びコンデンサ容量に係わりなく、大き
くする。 【解決手段】 一端がアースに接続された５つのコンデ
ンサＣ1 〜Ｃ5 を並列に配置し、信号入力端子２と接地
端子３との間にコンデンサＣ1 〜Ｃ5 の他端をトランジ
スタＴｒ1 〜Ｔｒ6 で順次接続する。互いに隣接するト
ランジスタＴｒ1〜Ｔｒ6 は周波数ｆで交互に開閉す
る。これにより、コンデンサ１個を備えたスイッチトキ
ャパシタからなる等価抵抗回路の５倍の等価抵抗値Ｒ＝
５／ｆＣが得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチトキャパ
シタ回路及びこれを用いた信号処理回路、特にスイッチ
トキャパシタ回路の抵抗値の増大に関する。
シタ回路及びこれを用いた信号処理回路、特にスイッチ
トキャパシタ回路の抵抗値の増大に関する。
【０００２】
【従来の技術】従来より、半導体集積回路における等価
抵抗として、スイッチトキャパシタが知られており、フ
ィルタ等に広く利用されている。図８にその原理的な構
成を示す。一端がアースに接続された容量Ｃのコンデン
サ４０の他端と、端子４１、４２との間にはそれぞれ切
り換えスイッチ４３が設けられている。これら切り換え
スイッチ４３は、周波数ｆで端子４１側、端子４２側に
交互に接続される。例えば、端子４１に電圧Ｖ0 の電源
を接続し、端子４２にアースを接続すると、１／ｆの時
間にＣＶ0 の電荷が端子４２に移動する。両端子４１、
４２間の電荷の平均的移動を考えれば、両端子間の電流
の大きさはｆＣＶ0 であり、両端子間の抵抗Ｒは次式で
与えられる。
抵抗として、スイッチトキャパシタが知られており、フ
ィルタ等に広く利用されている。図８にその原理的な構
成を示す。一端がアースに接続された容量Ｃのコンデン
サ４０の他端と、端子４１、４２との間にはそれぞれ切
り換えスイッチ４３が設けられている。これら切り換え
スイッチ４３は、周波数ｆで端子４１側、端子４２側に
交互に接続される。例えば、端子４１に電圧Ｖ0 の電源
を接続し、端子４２にアースを接続すると、１／ｆの時
間にＣＶ0 の電荷が端子４２に移動する。両端子４１、
４２間の電荷の平均的移動を考えれば、両端子間の電流
の大きさはｆＣＶ0 であり、両端子間の抵抗Ｒは次式で
与えられる。
【０００３】 Ｒ＝１／ｆ・Ｃ ……（１） 実際の電流はスイッチングにより断続的に流れるのであ
るが、スイッチングの周波数ｆに比してマクロな時間ス
ケールで見れば、図４の回路は等価抵抗回路として作用
する。
るが、スイッチングの周波数ｆに比してマクロな時間ス
ケールで見れば、図４の回路は等価抵抗回路として作用
する。
【０００４】そして、この等価抵抗回路は、周波数ｆを
変えることにより、抵抗値Ｒを制御できるという利点が
ある。
変えることにより、抵抗値Ｒを制御できるという利点が
ある。
【０００５】
【発明が解決しようとする課題】ここで、従来は、この
スイッチトキャパシタの抵抗値を大きくしたいという要
求はなかった。しかし、スイッチトキャパシタの用途を
拡げた場合、用途によっては、スイッチトキャパシタの
抵抗値Ｒを大きしたいという要求が生じる場合もある。
スイッチトキャパシタの抵抗値Ｒを大きくするために
は、スイッチング周波数ｆ又は容量Ｃを小さい値にする
必要がある。ところが、約０．５ｐＦ以下のコンデンサ
を集積回路上で精度良く実現することは、技術上困難で
あり、容量Ｃを小さくして抵抗値Ｒを大きくする方法で
は限界がある。スイッチトキャパシタ回路を信号処理に
用いる場合、スイッチング周波数ｆはエリアジングの関
係から信号の周波数より、十分高い必要がある。従っ
て、スイッチング周波数ｆも無制限に下げることはでき
ない。
スイッチトキャパシタの抵抗値を大きくしたいという要
求はなかった。しかし、スイッチトキャパシタの用途を
拡げた場合、用途によっては、スイッチトキャパシタの
抵抗値Ｒを大きしたいという要求が生じる場合もある。
スイッチトキャパシタの抵抗値Ｒを大きくするために
は、スイッチング周波数ｆ又は容量Ｃを小さい値にする
必要がある。ところが、約０．５ｐＦ以下のコンデンサ
を集積回路上で精度良く実現することは、技術上困難で
あり、容量Ｃを小さくして抵抗値Ｒを大きくする方法で
は限界がある。スイッチトキャパシタ回路を信号処理に
用いる場合、スイッチング周波数ｆはエリアジングの関
係から信号の周波数より、十分高い必要がある。従っ
て、スイッチング周波数ｆも無制限に下げることはでき
ない。
【０００６】このように、従来のスイッチトキャパシタ
回路においては、その抵抗値Ｒに実用上の上限がある。
回路においては、その抵抗値Ｒに実用上の上限がある。
【０００７】本発明は、スイッチング周波数ｆ及び容量
Ｃを実用的な値に保ったまま抵抗値Ｒを十分大きくする
ことができるスイッチトキャパシタ回路及びこれを用い
た信号処理回路を提供することを目的とする。
Ｃを実用的な値に保ったまま抵抗値Ｒを十分大きくする
ことができるスイッチトキャパシタ回路及びこれを用い
た信号処理回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係るスイッチト
キャパシタ回路は、一端が定電圧源に接続されたコンデ
ンサの他端を、切り換えスイッチにより、第１端子又は
第２端子に交互に接続するスイッチトキャパシタを複数
設け、１つのスイッチトキャパシタの第２端子を隣接す
るスイッチトキャパシタの第１端子に接続することによ
って、複数のスイッチトキャパシタを順次接続すると共
に、隣接する２つのスイッチトキャパシタにおけるスイ
ッチの切り換えの極性を反対として、隣接する２つのス
イッチトキャパシタのコンデンサ同士を間欠的に接続
し、第１端子と最後のスイッチトキャパシタの第２端子
の間の等価抵抗として作用することを特徴とする。
キャパシタ回路は、一端が定電圧源に接続されたコンデ
ンサの他端を、切り換えスイッチにより、第１端子又は
第２端子に交互に接続するスイッチトキャパシタを複数
設け、１つのスイッチトキャパシタの第２端子を隣接す
るスイッチトキャパシタの第１端子に接続することによ
って、複数のスイッチトキャパシタを順次接続すると共
に、隣接する２つのスイッチトキャパシタにおけるスイ
ッチの切り換えの極性を反対として、隣接する２つのス
イッチトキャパシタのコンデンサ同士を間欠的に接続
し、第１端子と最後のスイッチトキャパシタの第２端子
の間の等価抵抗として作用することを特徴とする。
【０００９】複数のスイッチトキャパシタは、順次隣接
するスイッチトキャパシタに電荷を転送するが、隣接す
るスイッチトキャパシタのコンデンサが短絡された状態
で転送される電荷量は、両者の電圧が同一になるまでで
ある。そこで、スイッチトキャパシタの蓄積する電荷量
は順次減少する。そして、スイッチトキャパシタ回路の
電流量は、最終のスイッチトキャパシタの電荷量、すな
わち定電圧源（例えばアース）に流れる電荷量で決定さ
れるため、スイッチトキャパシタを複数設けることによ
って、その抵抗値を増大することができる。
するスイッチトキャパシタに電荷を転送するが、隣接す
るスイッチトキャパシタのコンデンサが短絡された状態
で転送される電荷量は、両者の電圧が同一になるまでで
ある。そこで、スイッチトキャパシタの蓄積する電荷量
は順次減少する。そして、スイッチトキャパシタ回路の
電流量は、最終のスイッチトキャパシタの電荷量、すな
わち定電圧源（例えばアース）に流れる電荷量で決定さ
れるため、スイッチトキャパシタを複数設けることによ
って、その抵抗値を増大することができる。
【００１０】従って、本発明によれば、スイッチング周
波数ｆ及び容量Ｃを小さくすることなく、等価的な抵抗
値Ｒが大きくなる。従って、半導体集積回路において、
高抵抗を得ることができる。
波数ｆ及び容量Ｃを小さくすることなく、等価的な抵抗
値Ｒが大きくなる。従って、半導体集積回路において、
高抵抗を得ることができる。
【００１１】また、本発明の信号処理回路は、非反転入
力端に信号が入力され、反転入力端が接続された出力端
から信号を出力するバッファアンプと、一端が上記バッ
ファアンプの非反転入力端に接続され、他端が定電圧源
に接続された等価抵抗回路と、を有し、上記等価抵抗回
路が上述のスイッチトキャパシタ回路であることを特徴
とする。
力端に信号が入力され、反転入力端が接続された出力端
から信号を出力するバッファアンプと、一端が上記バッ
ファアンプの非反転入力端に接続され、他端が定電圧源
に接続された等価抵抗回路と、を有し、上記等価抵抗回
路が上述のスイッチトキャパシタ回路であることを特徴
とする。
【００１２】信号は、スイッチトキャパシタ回路によっ
て、電圧信号に変換される。そして、この電圧信号がバ
ッファアンプにより十分な電流能力の信号に増幅され
る。ここで、スイッチトキャパシタ回路は、上述の複数
のスイッチトキャパシタを利用した回路であるため、こ
この抵抗を大きくすることができる。従って、微弱な電
流信号であっても、十分な電圧として、バッファアンプ
に供給することができる。
て、電圧信号に変換される。そして、この電圧信号がバ
ッファアンプにより十分な電流能力の信号に増幅され
る。ここで、スイッチトキャパシタ回路は、上述の複数
のスイッチトキャパシタを利用した回路であるため、こ
この抵抗を大きくすることができる。従って、微弱な電
流信号であっても、十分な電圧として、バッファアンプ
に供給することができる。
【００１３】また、本発明の信号処理回路は、反転入力
端と出力端が接続された第１及び第２のバッファアンプ
と、一端が上記第１及び第２のバッファアンプの非反転
入力端にそれぞれ接続され、他端が定電圧源に接続され
た第１及び第２の等価抵抗回路と、第１及び第２のバッ
ファアンプの出力が２つの入力端に入力され、両バッフ
ァアンプの出力の差についての信号を出力する差動増幅
器と、を有し、上記第１及び第２の等価抵抗回路は、実
質的に同一構成の請求項１に記載のスイッチトキャパシ
タ回路であると共に、上記第１及び第２のバッファアン
プのいずれか一方にのみ信号を入力して、差動増幅器の
出力に出力信号を得ることを特徴とする。
端と出力端が接続された第１及び第２のバッファアンプ
と、一端が上記第１及び第２のバッファアンプの非反転
入力端にそれぞれ接続され、他端が定電圧源に接続され
た第１及び第２の等価抵抗回路と、第１及び第２のバッ
ファアンプの出力が２つの入力端に入力され、両バッフ
ァアンプの出力の差についての信号を出力する差動増幅
器と、を有し、上記第１及び第２の等価抵抗回路は、実
質的に同一構成の請求項１に記載のスイッチトキャパシ
タ回路であると共に、上記第１及び第２のバッファアン
プのいずれか一方にのみ信号を入力して、差動増幅器の
出力に出力信号を得ることを特徴とする。
【００１４】入力される信号は、第１又は第２のバッフ
ァアンプの一方のみに信号が入力されるため、このバッ
ファアンプから信号が出力される。他方のバッファアン
プには信号が入力されないため、信号は出力されない
が、スイッチトキャパシタ回路におけるスイッチングノ
イズやオフセット電圧などが他方のバッファアンプから
出力される。そして、２つのバッファアンプの出力同士
を減算するため、スイッチングノイズやオフセット電圧
が除去され、信号成分のみが差動増幅器の出力に得られ
る。
ァアンプの一方のみに信号が入力されるため、このバッ
ファアンプから信号が出力される。他方のバッファアン
プには信号が入力されないため、信号は出力されない
が、スイッチトキャパシタ回路におけるスイッチングノ
イズやオフセット電圧などが他方のバッファアンプから
出力される。そして、２つのバッファアンプの出力同士
を減算するため、スイッチングノイズやオフセット電圧
が除去され、信号成分のみが差動増幅器の出力に得られ
る。
【００１５】このように、本回路によれば、スイッチト
キャパシタ回路を用いたために生じる信号処理における
不具合を効果的に解消することができる。
キャパシタ回路を用いたために生じる信号処理における
不具合を効果的に解消することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１７】［実施形態１］図１は、本発明の実施形態
であるスイッチトキャパシタ回路の構成図である。信号
入力端子２と接地端子３の間に、５つのコンデンサＣ1
〜Ｃ5 の各一端が順次、６個のＭＯＳトランジスタＴｒ
1 〜Ｔｒ6 により接続されている。コンデンサＣ1 〜Ｃ
5 の他端は接地されている。トランジスタＴｒ1 、Ｔｒ
3 、Ｔｒ5 のゲート電極にはクロックφ2 が供給され、
トランジスタＴｒ2 、Ｔｒ4 、Ｔｒ6のゲート電極はク
ロックφ1 が供給される。クロックφ1 とφ2 とは、図
２に示すように、ともに周波数ｆで、互いに逆の位相を
有している。従って、各コンデンサＣ1 〜Ｃ5 の一端に
接続されたトランジスタスイッチＴｒ1 、Ｔｒ3 、Ｔｒ
5 とＴｒ2 、Ｔｒ4 、Ｔｒ6 は交互に開閉され、トラン
ジスタＴｒ1 〜Ｔｒ6 は、従来例における切り換えスイ
ッチとして作用する。そして、クロックφ1 が「Ｈ」の
時に、トランジスタＴｒ2 、Ｔｒ4 、Ｔｒ6 がオンし、
コンデンサＣ1 とＣ2 、コンデンサＣ3 とＣ4 、コンデ
ンサＣ5 と信号入力端子２が接続され、クロックφ2 が
「Ｈ」の時に、トランジスタＴｒ1 、Ｔｒ3 、Ｔｒ5 が
オンし、接地端子３とコンデンサＣ1 、コンデンサＣ2
とＣ3 、コンデンサＣ4 とＣ5 が接続される。なお、５
つのコンデンサＣ1 〜Ｃ5 は、全て等しい容量Ｃを有す
る。この容量Ｃは、容易に形成できる範囲で、できるだ
け小さい容量（１ｐＦ程度）である。
であるスイッチトキャパシタ回路の構成図である。信号
入力端子２と接地端子３の間に、５つのコンデンサＣ1
〜Ｃ5 の各一端が順次、６個のＭＯＳトランジスタＴｒ
1 〜Ｔｒ6 により接続されている。コンデンサＣ1 〜Ｃ
5 の他端は接地されている。トランジスタＴｒ1 、Ｔｒ
3 、Ｔｒ5 のゲート電極にはクロックφ2 が供給され、
トランジスタＴｒ2 、Ｔｒ4 、Ｔｒ6のゲート電極はク
ロックφ1 が供給される。クロックφ1 とφ2 とは、図
２に示すように、ともに周波数ｆで、互いに逆の位相を
有している。従って、各コンデンサＣ1 〜Ｃ5 の一端に
接続されたトランジスタスイッチＴｒ1 、Ｔｒ3 、Ｔｒ
5 とＴｒ2 、Ｔｒ4 、Ｔｒ6 は交互に開閉され、トラン
ジスタＴｒ1 〜Ｔｒ6 は、従来例における切り換えスイ
ッチとして作用する。そして、クロックφ1 が「Ｈ」の
時に、トランジスタＴｒ2 、Ｔｒ4 、Ｔｒ6 がオンし、
コンデンサＣ1 とＣ2 、コンデンサＣ3 とＣ4 、コンデ
ンサＣ5 と信号入力端子２が接続され、クロックφ2 が
「Ｈ」の時に、トランジスタＴｒ1 、Ｔｒ3 、Ｔｒ5 が
オンし、接地端子３とコンデンサＣ1 、コンデンサＣ2
とＣ3 、コンデンサＣ4 とＣ5 が接続される。なお、５
つのコンデンサＣ1 〜Ｃ5 は、全て等しい容量Ｃを有す
る。この容量Ｃは、容易に形成できる範囲で、できるだ
け小さい容量（１ｐＦ程度）である。
【００１８】次に、このスイッチトキャパシタ回路の原
理的な動作を説明する。コンデンサＣ1 〜Ｃ5 に電荷が
蓄積されていない初期状態において、信号入力端子２を
電源に接続して、電圧Ｖを供給する。そして、クロック
φ1 、φ2 を各トランジスタＴｒ1 〜Ｔｒ6 のゲート電
極に印加するが、初めにＴｒ1 が導通状態（オン）とな
ると（このときＴｒ3 、Ｔｒ5 もＯＮ、Ｔｒ2 、Ｔ
ｒ4 、Ｔｒ6 はオフである。）Ｃ1 は充電されて、ＣＶ
で表される量の電荷Ｑがここに蓄積される。ここで、Ｑ
＝ＣＶと表す。次に、Ｔｒ2 が導通状態（オン）となる
と（このときＴｒ4、Ｔｒ6 もＯＮ、Ｔｒ1 、Ｔｒ3 、
Ｔｒ5 はオフである。）、Ｃ2 にＣ1 が接続され、Ｃ1
に蓄積されていた電荷Ｑの一部がＣ2 に移動する。この
移動量は、Ｃ1 とＣ2 との各両端の電圧差が等しくなる
ように決まる。Ｃ1 とＣ2 とは、同じ容量Ｃを有してい
るので、この移動量はＱ／２である。以降、Ｔｒ1 、Ｔ
ｒ3 、Ｔｒ5 の３つとＴｒ2 、Ｔｒ4 、Ｔｒ6 の３つと
は交互にオンとなり、オンとなったトランジスタＴｒ1
〜Ｔｒ6 により接続された２つのコンデンサ間では電荷
が上述同様、両者に蓄積された電荷が平均されるように
移動する。上記初期状態を時刻ｔ＝０とし、以降クロッ
ク毎にｔ＝１、２、…と時刻をカウントすることとし、
表１にｔ＝０〜１２におけるコンデンサＣ1 〜Ｃ5 に蓄
積される電荷の推移と、十分時間が経った平衡状態とを
示す。表１において、Ｃ1 〜Ｃ5 の欄に示す数字は上記
電荷Ｑに対する各コンデンサに蓄積される電荷の比であ
り、またｎは十分大きな自然数である。
理的な動作を説明する。コンデンサＣ1 〜Ｃ5 に電荷が
蓄積されていない初期状態において、信号入力端子２を
電源に接続して、電圧Ｖを供給する。そして、クロック
φ1 、φ2 を各トランジスタＴｒ1 〜Ｔｒ6 のゲート電
極に印加するが、初めにＴｒ1 が導通状態（オン）とな
ると（このときＴｒ3 、Ｔｒ5 もＯＮ、Ｔｒ2 、Ｔ
ｒ4 、Ｔｒ6 はオフである。）Ｃ1 は充電されて、ＣＶ
で表される量の電荷Ｑがここに蓄積される。ここで、Ｑ
＝ＣＶと表す。次に、Ｔｒ2 が導通状態（オン）となる
と（このときＴｒ4、Ｔｒ6 もＯＮ、Ｔｒ1 、Ｔｒ3 、
Ｔｒ5 はオフである。）、Ｃ2 にＣ1 が接続され、Ｃ1
に蓄積されていた電荷Ｑの一部がＣ2 に移動する。この
移動量は、Ｃ1 とＣ2 との各両端の電圧差が等しくなる
ように決まる。Ｃ1 とＣ2 とは、同じ容量Ｃを有してい
るので、この移動量はＱ／２である。以降、Ｔｒ1 、Ｔ
ｒ3 、Ｔｒ5 の３つとＴｒ2 、Ｔｒ4 、Ｔｒ6 の３つと
は交互にオンとなり、オンとなったトランジスタＴｒ1
〜Ｔｒ6 により接続された２つのコンデンサ間では電荷
が上述同様、両者に蓄積された電荷が平均されるように
移動する。上記初期状態を時刻ｔ＝０とし、以降クロッ
ク毎にｔ＝１、２、…と時刻をカウントすることとし、
表１にｔ＝０〜１２におけるコンデンサＣ1 〜Ｃ5 に蓄
積される電荷の推移と、十分時間が経った平衡状態とを
示す。表１において、Ｃ1 〜Ｃ5 の欄に示す数字は上記
電荷Ｑに対する各コンデンサに蓄積される電荷の比であ
り、またｎは十分大きな自然数である。
【００１９】
【表１】 従来のコンデンサ１個のスイッチトキャパシタ回路と、
本実施形態のコンデンサ５個のスイッチトキャパシタ回
路を比較する。同一の電圧Ｖをスイッチトキャパシタ回
路の両端に印加した場合、クロックの１サイクル当たり
に流れる電荷量は、前者においてはＱであるのに対し、
後者の定常的な状態においてはＱ／５である。つまり、
本実施形態において流れる電流は従来の１／５であり、
その等価抵抗値Ｒは前者の５倍となる。すなわち、本実
施形態における抵抗値は、次のようになる。
本実施形態のコンデンサ５個のスイッチトキャパシタ回
路を比較する。同一の電圧Ｖをスイッチトキャパシタ回
路の両端に印加した場合、クロックの１サイクル当たり
に流れる電荷量は、前者においてはＱであるのに対し、
後者の定常的な状態においてはＱ／５である。つまり、
本実施形態において流れる電流は従来の１／５であり、
その等価抵抗値Ｒは前者の５倍となる。すなわち、本実
施形態における抵抗値は、次のようになる。
【００２０】 Ｒ＝５／ｆＣ ……（２） スイッチトキャパシタの数をＮ個にすれば、その抵抗値
Ｒは、 Ｒ＝Ｎ／ｆＣ ……（３） となる。
Ｒは、 Ｒ＝Ｎ／ｆＣ ……（３） となる。
【００２１】このように、本実施形態によれば、スイッ
チトキャパシタを接続する数を増やすことによって、抵
抗値を大きくすることができる。従って、従来得られな
かった大抵抗を得ることができる。
チトキャパシタを接続する数を増やすことによって、抵
抗値を大きくすることができる。従って、従来得られな
かった大抵抗を得ることができる。
【００２２】さらに、スイッチング周波数ｆを調整する
ことで、抵抗値Ｒを変更できる。そこで、半導体集積回
路において、抵抗値の絶対値を任意のものに設定できる
という効果も得られる。すなわち、半導体集積回路にお
ける拡散抵抗等は抵抗値の絶対値を決定することが困難
であるが、本回路では、スイッチング周波数の調整によ
って、その絶対値を所望のものに設定できる。
ことで、抵抗値Ｒを変更できる。そこで、半導体集積回
路において、抵抗値の絶対値を任意のものに設定できる
という効果も得られる。すなわち、半導体集積回路にお
ける拡散抵抗等は抵抗値の絶対値を決定することが困難
であるが、本回路では、スイッチング周波数の調整によ
って、その絶対値を所望のものに設定できる。
【００２３】［実施形態２］図３は、本発明の実施形態
であって、フォトダイオードからの電流信号を電圧信号
に変換する信号処理回路の構成図である。スイッチトキ
ャパシタ回路１０は、図１に示したスイッチトキャパシ
タ回路であって上記実施形態１で説明したものである。
このスイッチトキャパシタ回路１０の一方の端子４２は
接地され、他方の端子４１は、出力端と反転入力端が接
続されたバッファアンプ１１の非反転入力端に接続され
ている。そして、この非反転入力端には、信号発生源で
あるフォトダイオード１４が接続されている。このフォ
トダイオード１４は、通常集積回路に外付けされるが、
同一の集積回路内に形成し、ここにのみ光が当たるよう
にしてもよい。
であって、フォトダイオードからの電流信号を電圧信号
に変換する信号処理回路の構成図である。スイッチトキ
ャパシタ回路１０は、図１に示したスイッチトキャパシ
タ回路であって上記実施形態１で説明したものである。
このスイッチトキャパシタ回路１０の一方の端子４２は
接地され、他方の端子４１は、出力端と反転入力端が接
続されたバッファアンプ１１の非反転入力端に接続され
ている。そして、この非反転入力端には、信号発生源で
あるフォトダイオード１４が接続されている。このフォ
トダイオード１４は、通常集積回路に外付けされるが、
同一の集積回路内に形成し、ここにのみ光が当たるよう
にしてもよい。
【００２４】この信号処理回路の動作を説明する。フォ
トダイオード１４により生ずる電流信号ｉ(t) は、クロ
ックφ1 、φ2 が印加されているスイッチトキャパシタ
回路１０を電流ｉ(t) としてアースに流れる。このと
き、これによって、スイッチトキャパシタ回路１０では
等価抵抗値Ｒに応じて電位差を生じ、その上流側である
バッファアンプ１１の非反転入力端には、電圧信号ｖ
(t) ＝Ｒ・ｉ(t) が生じる。ここで、バッファアンプ１
１は非反転入力端に対して高インピーダンスであり、電
圧信号ｖ(t) に影響を及ぼすことなく、出力にｖ(t) に
応じた十分な電流能力を持つ電圧信号を出力する。すな
わち、フォトダイオード１４に生じる僅かな電流信号を
十分な電流能力の信号に変換することができる。
トダイオード１４により生ずる電流信号ｉ(t) は、クロ
ックφ1 、φ2 が印加されているスイッチトキャパシタ
回路１０を電流ｉ(t) としてアースに流れる。このと
き、これによって、スイッチトキャパシタ回路１０では
等価抵抗値Ｒに応じて電位差を生じ、その上流側である
バッファアンプ１１の非反転入力端には、電圧信号ｖ
(t) ＝Ｒ・ｉ(t) が生じる。ここで、バッファアンプ１
１は非反転入力端に対して高インピーダンスであり、電
圧信号ｖ(t) に影響を及ぼすことなく、出力にｖ(t) に
応じた十分な電流能力を持つ電圧信号を出力する。すな
わち、フォトダイオード１４に生じる僅かな電流信号を
十分な電流能力の信号に変換することができる。
【００２５】そして、スイッチトキャパシタ回路１０は
実施形態１で説明したように、容量Ｃ、スイッチング周
波数ｆを実用的なものに維持しつつ、十分大きな抵抗値
を得ることができる。
実施形態１で説明したように、容量Ｃ、スイッチング周
波数ｆを実用的なものに維持しつつ、十分大きな抵抗値
を得ることができる。
【００２６】［実施形態３］図４は、本発明の実施形態
であって、フォトダイオードからの電荷信号を電圧信号
に変換する信号処理回路の構成図である。スイッチトキ
ャパシタ回路２０、２１は、図１に示したものと、同一
構成である。このスイッチトキャパシタ回路２０、２１
の各一端は接地され、各他端はバッファアンプ２２、２
３の非反転入力端にそれぞれ接続されている。バッファ
アンプ２２の非反転入力端には、フォトダイオード２５
が接続されている。バッファアンプ２２、２３の出力
は、コンパレータ２６の２つの入力とされている。
であって、フォトダイオードからの電荷信号を電圧信号
に変換する信号処理回路の構成図である。スイッチトキ
ャパシタ回路２０、２１は、図１に示したものと、同一
構成である。このスイッチトキャパシタ回路２０、２１
の各一端は接地され、各他端はバッファアンプ２２、２
３の非反転入力端にそれぞれ接続されている。バッファ
アンプ２２の非反転入力端には、フォトダイオード２５
が接続されている。バッファアンプ２２、２３の出力
は、コンパレータ２６の２つの入力とされている。
【００２７】この信号処理回路の動作を説明する。フォ
トダイオード２５が接続されたバッファアンプ２２の出
力信号は、実施形態２と同じである。この出力信号は、
スイッチトキャパシタ回路２０におけるスイッチングノ
イズやオフセット電圧を含んでいる。そこで、フォトダ
イオードが接続されていない以外はスイッチトキャパシ
タ回路２０及びバッファアンプ２２からなる系と同一構
成のスイッチトキャパシタ回路２１及びバッファアンプ
２３からなる系を設け、両系の出力の差をコンパレータ
２６から取り出す。両系で生じるスイッチングノイズ、
オフセット電圧は基本的に等しいので、信号端子２８に
得られる出力信号から、これらスイッチングノイズ、オ
フセット電圧を相殺、除去することができる。なお、回
路中の抵抗は、処理の安定化を保持するためのものであ
る。
トダイオード２５が接続されたバッファアンプ２２の出
力信号は、実施形態２と同じである。この出力信号は、
スイッチトキャパシタ回路２０におけるスイッチングノ
イズやオフセット電圧を含んでいる。そこで、フォトダ
イオードが接続されていない以外はスイッチトキャパシ
タ回路２０及びバッファアンプ２２からなる系と同一構
成のスイッチトキャパシタ回路２１及びバッファアンプ
２３からなる系を設け、両系の出力の差をコンパレータ
２６から取り出す。両系で生じるスイッチングノイズ、
オフセット電圧は基本的に等しいので、信号端子２８に
得られる出力信号から、これらスイッチングノイズ、オ
フセット電圧を相殺、除去することができる。なお、回
路中の抵抗は、処理の安定化を保持するためのものであ
る。
【００２８】
【実施例１】図４に示した実施形態の回路において、ス
イッチトキャパシタ回路２０、２１のコンデンサの容量
を１ｐＦ、スイッチング周波数を３０ｋＨｚ程度、抵抗
値を１００ｋΩ程度に設定し、フォトダイオード２５か
らの信号を実際に処理してみた。この結果を図５に示
す。このように、好適な光−電圧変換特性が得られるこ
とが理解される。
イッチトキャパシタ回路２０、２１のコンデンサの容量
を１ｐＦ、スイッチング周波数を３０ｋＨｚ程度、抵抗
値を１００ｋΩ程度に設定し、フォトダイオード２５か
らの信号を実際に処理してみた。この結果を図５に示
す。このように、好適な光−電圧変換特性が得られるこ
とが理解される。
【００２９】
【実施例２】図６に、図３の実施形態２と同様の回路を
ディスクリート部品で構成した実験例の構成を示す。こ
の例では、コンデンサＣ1 〜Ｃ5 を１００ｐＦ、とし、
交流の信号源からの信号を１μＦのコンデンサを介し、
バッファアンプ１１に入力した。実際の半導体集積回路
では、コンデンサＣ1 〜Ｃ5 は１ｐＦ程度のものが用い
られた。
ディスクリート部品で構成した実験例の構成を示す。こ
の例では、コンデンサＣ1 〜Ｃ5 を１００ｐＦ、とし、
交流の信号源からの信号を１μＦのコンデンサを介し、
バッファアンプ１１に入力した。実際の半導体集積回路
では、コンデンサＣ1 〜Ｃ5 は１ｐＦ程度のものが用い
られた。
【００３０】スイッチング周波数を３１．４ｋＨｚとし
て、信号源の周波数を変更した際のバッファアンプ１１
の出力の状態を図６に示す。ここで、図５におけるＳ
１，Ｓ２，Ｓ３の点で、アースした場合の出力の特性を
示している。また、ゲインは、入力信号レベルと出力信
号レベルの比であり、位相は、入力信号の位相と出力信
号の位相差である。
て、信号源の周波数を変更した際のバッファアンプ１１
の出力の状態を図６に示す。ここで、図５におけるＳ
１，Ｓ２，Ｓ３の点で、アースした場合の出力の特性を
示している。また、ゲインは、入力信号レベルと出力信
号レベルの比であり、位相は、入力信号の位相と出力信
号の位相差である。
【００３１】図７より、スイッチトキャパシタの数を増
加することで、抵抗値が大きく、信号の減衰が小さくな
っていることが理解される。なお、この図においては、
通常の表記に合わせ、トランジスタＴｒをスイッチで表
した。
加することで、抵抗値が大きく、信号の減衰が小さくな
っていることが理解される。なお、この図においては、
通常の表記に合わせ、トランジスタＴｒをスイッチで表
した。
【図１】 実施形態１の回路構成図である。
【図２】 スイッチングクロックを示す波形図である。
【図３】 実施形態２の回路構成図である。
【図４】 実施形態３の回路構成図である。
【図５】 実施例１の光−電圧変換特性図である。
【図６】 実施例２の回路構成図である。
【図７】 実施例２の処理特性図である。
【図８】 従来の等価抵抗回路の回路構成図である。
Ｃ1 〜Ｃ5 コンデンサ、Ｔｒ1 〜Ｔｒ6 トランジス
タ、２ 信号入力端子、３ 接地端子、１０，２０，２
１ スイッチトキャパシタ回路、１１，２２，２３ バ
ッファアンプ、１２ 入力端子、１４，２５ フォトダ
イオード、２６コンパレータ。
タ、２ 信号入力端子、３ 接地端子、１０，２０，２
１ スイッチトキャパシタ回路、１１，２２，２３ バ
ッファアンプ、１２ 入力端子、１４，２５ フォトダ
イオード、２６コンパレータ。
Claims (3)
- 【請求項１】 一端が定電圧源に接続されたコンデンサ
の他端を、切り換えスイッチにより、第１端子又は第２
端子に交互に接続するスイッチトキャパシタを複数設
け、 １つのスイッチトキャパシタの第２端子を隣接するスイ
ッチトキャパシタの第１端子に接続することによって、
複数のスイッチトキャパシタを順次接続すると共に、 隣接する２つのスイッチトキャパシタにおけるスイッチ
の切り換えの極性を反対として、隣接する２つのスイッ
チトキャパシタのコンデンサ同士を間欠的に接続し、 最初のスイッチトキャパシタの第１端子と最後のスイッ
チトキャパシタの第２端子の間の等価抵抗として作用す
ることを特徴とするスイッチトキャパシタ回路。 - 【請求項２】 請求項１に記載のスイッチトキャパシタ
回路を用いた信号処理回路であって、 非反転入力端に信号が入力され、反転入力端が接続され
た出力端から信号を出力するバッファアンプと、 一端が上記バッファアンプの非反転入力端に接続され、
他端が定電圧源に接続された等価抵抗回路と、 を有し、 上記等価抵抗回路が請求項１に記載のスイッチトキャパ
シタ回路であることを特徴とする信号処理回路。 - 【請求項３】 請求項１に記載のスイッチトキャパシタ
回路であって、 反転入力端と出力端が接続された第１及び第２のバッフ
ァアンプと、 一端が上記第１及び第２のバッファアンプの非反転入力
端にそれぞれ接続され、他端が定電圧源に接続された第
１及び第２の等価抵抗回路と、 第１及び第２のバッファアンプの出力が２つの入力端に
入力され、両バッファアンプの出力の差についての信号
を出力する差動増幅器と、 を有し、 上記第１及び第２の等価抵抗回路は、実質的に同一構成
の請求項１に記載のスイッチトキャパシタ回路であると
共に、上記第１及び第２のバッファアンプのいずれか一
方にのみ信号を入力して、差動増幅器の出力に出力信号
を得ることを特徴とする信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25071595A JPH0993086A (ja) | 1995-09-28 | 1995-09-28 | スイッチトキャパシタ回路及びこれを用いた信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25071595A JPH0993086A (ja) | 1995-09-28 | 1995-09-28 | スイッチトキャパシタ回路及びこれを用いた信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0993086A true JPH0993086A (ja) | 1997-04-04 |
Family
ID=17211979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25071595A Pending JPH0993086A (ja) | 1995-09-28 | 1995-09-28 | スイッチトキャパシタ回路及びこれを用いた信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0993086A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006007704A1 (en) * | 2004-07-16 | 2006-01-26 | Dofasco Inc. | Flatness monitor |
| JP2006129109A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | フィルタ |
| JP2007536799A (ja) * | 2004-05-07 | 2007-12-13 | ラティス セミコンダクタ コーポレイション | 低ジッタのスイッチドキャパシタ周波数シンセサイザのための制御信号の生成 |
| JP2008187432A (ja) * | 2007-01-30 | 2008-08-14 | Sharp Corp | 定電流源、ランプ電圧発生回路、ａ／ｄ変換器 |
| JP2008236281A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | キャパシタ回路、キャリブレーション回路、コンパレータ及び電圧比較器 |
-
1995
- 1995-09-28 JP JP25071595A patent/JPH0993086A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007536799A (ja) * | 2004-05-07 | 2007-12-13 | ラティス セミコンダクタ コーポレイション | 低ジッタのスイッチドキャパシタ周波数シンセサイザのための制御信号の生成 |
| WO2006007704A1 (en) * | 2004-07-16 | 2006-01-26 | Dofasco Inc. | Flatness monitor |
| JP2006129109A (ja) * | 2004-10-29 | 2006-05-18 | Sanyo Electric Co Ltd | フィルタ |
| JP2008187432A (ja) * | 2007-01-30 | 2008-08-14 | Sharp Corp | 定電流源、ランプ電圧発生回路、ａ／ｄ変換器 |
| JP2008236281A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | キャパシタ回路、キャリブレーション回路、コンパレータ及び電圧比較器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007299B1 (ko) | 반도체 집적회로 | |
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| JP3841428B2 (ja) | 電荷移送装置 | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPH0211173B2 (ja) | ||
| JP3079368B2 (ja) | スイッチトキャパシタ増幅回路 | |
| GB2125995A (en) | Improvements in or relating to circuits including a transconductance element | |
| CN111555727B (zh) | 一种高增益低噪声的开关电容可调增益放大器 | |
| JPH07114335B2 (ja) | 緩衝回路 | |
| US5376891A (en) | Phase-sensitive rectifier arrangement with integration effect | |
| JPH10505699A (ja) | 電流積分器 | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| JP3916560B2 (ja) | キャパシタ切替えパイプライン・アナログデジタル変換器 | |
| CN117978106B (zh) | 一种共模反馈电路及全差分放大电路 | |
| JP3703387B2 (ja) | サンプル＆ホールド回路 | |
| JP4342613B2 (ja) | スイッチトキャパシタ回路 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPH10293999A (ja) | サンプルホールド回路 | |
| JPH06301800A (ja) | スイッチトキャパシタ積分器 | |
| KR0174708B1 (ko) | 스위치드 커패시터를 갖는 액티브 필터 | |
| JPS63251820A (ja) | 定電流源回路 | |
| JPS60198915A (ja) | 電圧比較器 | |
| JPS6057600A (ja) | サンプルホ−ルド回路 |