JPH0993101A - コイル駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 従来のイグナイタは、イグニッションコイル
において生じる高電圧の逆起電力から回路を保護するた
めハイブリッドＩＣで構成されていたため、システムが
高価になるとともに、小型化が困難であり、信頼性もワ
ンチップのＩＣに比べて低いという問題点があった。 【解決手段】 コイルに電流を流す電流スイッチとして
ＩＧＢトランジスタを使用するとともに、ＩＧＢトラン
ジスタに流れる電流を検出する電流検出回路をＭＯＳＦ
ＥＴにより構成し、さらにＩＧＢトランジスタのゲート
と接地点との間にＭＯＳＦＥＴを設けて、ＩＧＢトラン
ジスタに流れる電流が所定値以上になったことを電流検
出回路が検出したときに上記ＭＯＳＦＥＴをオンさせて
ＩＧＢトランジスタの電流を抑えるようにした。 【効果】 コイルに電流を流す電流スイッチとして高耐
圧のＩＧＢトランジスタを使用しているため、このＩＧ
Ｂトランジスタとこれに流れる電流を制限する回路とを
１つの半導体チップ上に形成してワンチップ化を図るこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流スイッチ回路
さらにはコイル駆動回路に適用して有効な技術に関し、
例えばＩＧＢＴ（アイソレーション・ゲート・バイポー
ラ・トランジスタ）を電流スイッチとして用いるととも
に電流制限回路を備えたワンチップのイグナイタに利用
して有効な技術に関する。

【０００２】

【従来の技術】従来、自動車エンジンのイグニッション
コイルを駆動するイグナイタとしては、ダーリントン・
パワー・トランジスタを電流スイッチとして用いるとと
もにこのトランジスタに流れる電流を制限するための電
流制御回路を設けたものが知られている（株式会社山海
堂平成５年８月５日発行、「新電子制御ガソリン噴射」
第１５２頁〜第１５５頁参照）。

【０００３】一方、近年、自動車のエンジン制御にはマ
イクロコンピュータが広く使用されるようになってきて
いる。かかるマイコン制御においては、イグニッション
コイルを駆動するイグナイタとしてマイコンからの信号
によって直接制御できるものが望まれている。また、従
来、イグニッションコイルで発生した２次高電圧はディ
ストリビュータを介して所定のタイミングで各プラグに
供給する方式が一般に採用されていたが、近年これに代
えて、イグニッションコイルで発生した２次高電圧を直
接プラグに供給する方式が実用化されつつある。

【０００４】

【発明が解決しようとする課題】従来のイグナイタは、
イグニッションコイルにおいて生じる高電圧の逆起電力
から回路を保護するためハイブリッドＩＣで構成される
ことが多かった。しかしながら、ハイブリッドＩＣでは
システムが高価になるとともに、小型化が困難であり、
信頼性もワンチップのＩＣに比べて低いという問題点が
あった。

【０００５】この発明は上記のような問題点に着目して
なされたもので、その目的とするところは、低価格で小
型化可能であるとともに信頼性の高いイグナイタを提供
することにある。

【０００６】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【０００８】すなわち、コイルに電流を流す電流スイッ
チとしてＩＧＢトランジスタを使用するとともに、ＩＧ
Ｂトランジスタに流れる電流を検出する電流検出回路を
ＭＯＳＦＥＴにより構成し、さらにＩＧＢトランジスタ
のゲートと接地点との間に保護用スイッチＭＯＳＦＥＴ
を設けて、ＩＧＢトランジスタに流れる電流が所定値以
上になったことを電流検出回路が検出したときに上記保
護用スイッチＭＯＳＦＥＴをオンさせてＩＧＢトランジ
スタの電流を抑えるようにしたものである。

【０００９】また、ＩＧＢトランジスタとＭＯＳＦＥＴ
とバイポーラ・トランジスタとを備えた半導体集積回路
において、バイポーラ・トランジスタとして、ＭＯＳＦ
ＥＴのソース、ドレイン領域となる拡散領域をコレクタ
およびエミッタ領域とし、ＭＯＳＦＥＴの基体となる拡
散領域（ソース，ドレイン領域と異なる導電体の領域）
をベース領域とする横型バイポーラ・トランジスタを用
いるとともに、上記コレクタおよびエミッタ領域の下方
には、ＩＧＢトランジスタのコレクタ抵抗を下げるため
に形成されるウェル領域と同一工程で形成されるウェル
領域を設けるようにする。

【００１０】上記した手段によれば、コイルに電流を流
す電流スイッチとして高耐圧のＩＧＢトランジスタを使
用しているため、このＩＧＢトランジスタとこれに流れ
る電流を制限する回路とを１つの半導体チップ上に形成
してワンチップ化を図ることができ、これによって低価
格で小型化可能であるとともに信頼性の高いイグナイタ
を提供するという上記目的を達成することができるよう
になる。

【００１１】また、回路を構成するバイポーラ・トラン
ジスタとして横型バイポーラ・トランジスタを用いるこ
とにより、製造プロセスを何ら変更することなくＩＧＢ
トランジスタとバイポーラ・トランジスタとＭＯＳＦＥ
Ｔを同一半導体チップ上に形成してワンチップのイグナ
イタを構成することができ、これによってさらにコスト
の低減を図ることができる。

【００１２】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１３】（第１実施例）図１に本発明を適用したイ
グナイタの第１実施例の回路を示す。この実施例のイグ
ナイタ回路は、公知の半導体製造技術によってシリコン
のような１つの半導体チップ上に形成される。

【００１４】図１において、１は、イグニッションコイ
ルの１次側コイルＬに接続される電流出力端子ＯＵＴと
接地点（０Ｖ）のような電位に接続される電源電圧端子
ＧＮＤとの間に接続された電流出力用のＩＧＢトランジ
スタ、２はこの電流出力用トランジスタ１と並列に接続
されこのトランジスタ１のコレクタ電流の数百〜数千分
の１のコレクタ電流が流れるように構成された電流検出
用のＩＧＢトランジスタである。上記ＩＧＢトランジス
タ１および２のゲートには、抵抗Ｒ１を介して外部から
入力端子ＩＮに入力された信号が印加されるように構成
されている。

【００１５】入力端子ＩＮと電源電圧端子ＧＮＤとの間
には、抵抗Ｒ２とツェナーダイオードＤｚとが直列に接
続されている。また、上記ＩＧＢトランジスタ２のエミ
ッタと電源電圧端子ＧＮＤとの間にはバイポーラ・トラ
ンジスタ３が接続されている。このバイポーラ・トラン
ジスタ３はコレクタとベースとが結合されそのベースに
はエミッタが電源電圧端子ＧＮＤに接続されたバイポー
ラ・トランジスタ４のベースが接続されており、バイポ
ーラ・トランジスタ３と４とによってカレントミラー回
路が構成されている。上記バイポーラ・トランジスタ４
のコレクタは抵抗Ｒ３を介して、上記抵抗Ｒ２とツェナ
ーダイオードＤｚとの接続ノードＮ１に接続されてい
る。

【００１６】さらに、入力端子ＩＮと電源電圧端子ＧＮ
Ｄとの間には抵抗Ｒ４とＭＯＳＦＥＴ５とが直列に接続
されており、このＭＯＳＦＥＴ５のゲートに上記バイポ
ーラ・トランジスタ４のコレクタが接続されている。ま
た、上記ＩＧＢトランジスタ１，２のゲートと電源電圧
端子ＧＮＤとの間にＭＯＳＦＥＴ６が接続され、このＭ
ＯＳＦＥＴ６のゲートに上記ＭＯＳＦＥＴ５のドレイン
電圧が印加されている。

【００１７】上記のように構成されたイグナイタ回路
は、マイクロコンピュータから入力端子ＩＮに点火時期
を示すパルス信号が入力されると、ＩＧＢトランジスタ
１，２がオン状態にされて出力端子ＯＵＴに接続されて
いるイグニッションコイルの１次側に電流を流す。この
ときＩＧＢトランジスタ１には１０Ａのような大きな電
流が流れ、ＩＧＢトランジスタ２にはその１０００分の
１の約１０ｍＡの電流が流れるように、ＩＧＢトランジ
スタ１，２の面積比が設定されている。一方、図１の回
路では、ＩＧＢトランジスタ２に流れた電流はバイポー
ラ・トランジスタ３にそのまま流れるため、カレントミ
ラーによりバイポーラ・トランジスタ４にも１０ｍＡの
電流が流される。このような定常状態においてバイポー
ラ・トランジスタ４のコレクタ電位がＭＯＳＦＥＴ５の
しきい値電圧よりも高くなるように抵抗Ｒ３の値が設定
されている。

【００１８】ところが、ＩＧＢトランジスタ１に流れる
出力電流が増大するとこれに応じてカレントミラー回路
に流れる電流も増加し、抵抗Ｒ３の電圧降下でバイポー
ラ・トランジスタ４のコレクタ電圧がＭＯＳＦＥＴ５の
しきい値電圧よりも低くなる。すると、ＭＯＳＦＥＴ５
がオン状態からオフ状態に移行してドレイン電圧が上昇
し、これによってＭＯＳＦＥＴ６がオフからオンへ変わ
る。その結果、ＭＯＳＦＥＴ６に電流が流れ、抵抗Ｒ１
の電圧降下でＩＧＢトランジスタ１，２のゲート電圧が
下がり、出力電流が減少するように動作する。以上のよ
うな動作によりこの実施例のイグナイタ回路は、ＩＧＢ
トランジスタ１によって流される出力電流がある一定値
以上にならないように抑制される。また、抵抗Ｒ１を適
当な値に設定することによって、ＭＯＳＦＥＴ６がオン
したときにＩＧＢトランジスタ１のゲートに所定の電圧
が印加されて所定の出力電流が流れるように制御するこ
とができる。

【００１９】また、自動車用制御回路では、バッテリを
電源電圧とするため、イグナイタ回路の入力信号のレベ
ルが比較的変動し易い。しかるに上記実施例では、入力
端子ＩＮと電源電圧端子ＧＮＤとの間に抵抗Ｒ２とツェ
ナーダイオードＤｚとが直列に接続され、抵抗Ｒ２とツ
ェナーダイオードＤｚとの接続ノードＮ１にカレントミ
ラー回路を構成するトランジスタ４のコレクタが抵抗Ｒ
３を介して接続されている。そのため、入力信号のレベ
ルが変化してもツェナーダイオードＤｚの逆方向電圧に
よりノードＮ１の電位がクランプされ、安定した電流検
出動作が可能とされる。

【００２０】以下、上記イグナイタ回路を構成するＩＧ
Ｂトランジスタ１，２、バイポーラ・トランジスタ３，
４およびＭＯＳＦＥＴ５，６の具体的なデバイス構造例
について説明する。

【００２１】回路が形成される半導体基板１０は、Ｐ＋
型単結晶シリコンチップ１１の上にＮ＋型バッファ層１
２が形成され、その上にＮ−型エピタキシャル層１３が
形成されたものである。基板１０の裏面には半田層２１
によって銅製ステム２２が接着され、出力端子とされて
いる。

【００２２】まず、ＭＯＳＦＥＴの構造から説明する。
この実施例で使用されるＭＯＳＦＥＴはＮチャンネル型
であり、基体となるＰ＋型領域３１がＮ−型エピタキシ
ャル層１３の表面に形成され、このＰ＋型領域３１の表
面に適当な間隔をおいてソース、ドレイン領域となるＮ
＋型領域３２，３３が形成されている。そして、このＮ
＋型領域３２と３３との間のエピタキシャル層表面上に
絶縁膜を介してポリシリコン層からなるゲート電極３４
が形成されている。上記Ｐ＋型領域３１は接地電位にバ
イアスされる。

【００２３】次に、ＩＧＢトランジスタの構造について
説明する。ＩＧＢトランジスタのエミッタ領域となるＮ
＋型領域４２は、上記ＭＯＳＦＥＴの基体領域となるＰ
＋型領域３１と同一工程にて形成されるＰ＋型領域４１
の表面に形成されている。このＮ＋型領域４２はＭＯＳ
ＦＥＴのソース，ドレイン領域となるＮ＋型領域３２，
３３と同一工程にて形成されるとともに、このＮ＋型領
域４２の表面からＰ＋型領域４１の表面にかけてエミッ
タ電極４３が形成されている。上記Ｎ＋型領域４２とＰ
＋型領域４１の組合せ構造は、エピタキシャル層１３の
表面に適当な間隔をおいて２組形成されており、かかる
Ｐ＋型領域４１間のエピタキシャル層表面上に絶縁膜を
介してポリシリコン層からなるゲート電極４４が形成さ
れている。このゲート電極４４に対応してエピタキシャ
ル層１３の表面には上記Ｐ＋型領域４１と一部重複する
ようにＰ＋型ウェル領域４５が形成されている。

【００２４】上記のような構造のＩＧＢトランジスタに
おいては、ゲート電極４４に数ボルト（図１の実施例で
は８Ｖ）の正の電圧が印加されるとＰ＋型領域４１の表
面に反転層が形成される。このとき基板裏面のステム２
２に１２Ｖのような比較的高い電圧が印加されている
と、上記反転層を通してエミッタ領域４２から基板裏面
に向かって電子が流れ、トランジスタがオン状態とな
る。この際、Ｐ＋型領域４１間にＰ＋型ウェル領域４５
が形成されているため、これがＩＧＢトランジスタのコ
レクタ抵抗を下げる作用をなし電流が流れ易くなる。

【００２５】図１のイグナイタ回路では、ＩＧＢトラン
ジスタ１がオンからオフに切り換わった際にコイルの逆
起電力によってトランジスタ１のコレクタに３００Ｖ程
度の電圧が印加される。しかるに、本実施例において
は、ＭＯＳＦＥＴの基体となるＰ＋型領域３１の下方に
高耐圧のＮ−型エピタキシャル層１３が形成されている
ので、たとえＩＧＢトランジスタの部分で上記のような
高電圧が発生したとしても、Ｎ−型エピタキシャル層１
３がＩＧＢトランジスタとＭＯＳＦＥＴとの間に介在す
ることになるため、絶縁体分離構造によらず上記コイル
の逆起電力によるＭＯＳＦＥＴの破壊を防止することが
でき、電流出力用のトランジスタ１とその電流制限回路
を同一チップ上に形成すること（ワンチップ化）が可能
とされる。

【００２６】次に、カレントミラー回路を構成するバイ
ポーラ・トランジスタ３，４の構造の一例を説明する。
前述したようにこの実施例ではバイポーラ・トランジス
タは横型トランジスタとして構成されている。

【００２７】バイポーラ・トランジスタのベース領域と
なるＰ＋型領域５１は、上記ＭＯＳＦＥＴの基体領域と
なるＰ＋型領域３１と同一工程にて形成され、このＰ＋
型領域５１の表面にコレクタ領域となるリング状のＮ＋
型領域５２がソース，ドレイン領域となるＮ＋型領域３
２，３３と同一工程にて形成され、このリング状Ｎ＋型
領域５２の内側に適当な距離をおいてエミッタ領域とな
るＮ＋型領域５３が形成されている。上記コレクタ領域
となる上記Ｎ＋型領域５２に対応してその下方にはこれ
よりも一回り大きなＰ＋型ウェル領域５５がベース領域
としてのＰ＋型領域５１と一部重複するように形成され
ている。このＰ＋型ウェル領域５５は前述したＩＧＢト
ランジスタにおけるＰ＋型ウェル領域４５と同一の工程
で形成される。

【００２８】上記Ｐ＋型ウェル領域５５が形成されてい
ることによりワンチップ化されたイグナイタ回路におい
てバイポーラ・トランジスタを横型に形成した場合にも
リーク電流を防止することができる。すなわち、Ｐ＋型
ウェル領域５５が存在しないと、基板裏面のステム２２
に１２Ｖのような電圧が印加されたときに、基板１１か
らエミッタ領域としてのＮ＋型ウェル領域５３に向かっ
てリーク電流が流れてしまうが、Ｐ＋型ウェル領域５５
を設けることにより、そのようなリーク電流を有効に防
止することが可能となる。

【００２９】また、上記実施例では、カレントミラー回
路を構成するトランジスタを横型バイポーラ・トランジ
スタで構成しているため、製造プロセスを何ら変更する
ことなくＩＧＢトランジスタとバイポーラ・トランジス
タとＭＯＳＦＥＴを同一半導体チップ上に形成してワン
チップのイグナイタを構成することができ、これによっ
てコストの低減を図ることができる。

【００３０】さらに、この実施例においては、イグナイ
タ回路を構成する抵抗Ｒ１〜Ｒ４として、エピタキシャ
ル層１３上に絶縁膜を形成しその上にノンドープのポリ
シリコン層を形成したポリシリコン抵抗を使用してい
る。また、ツェナーダイオードに関しても、この実施例
では、エピタキシャル層１３上に絶縁膜を形成しその上
にノンドープのポリシリコン層の島を形成し、その島の
半分にＰ型不純物をまた残りの半分にＮ型不純物を導入
することによりＰＮ接合としたものをツェナーダイオー
ドＤｚとして使用している。なお、上記抵抗およびツェ
ナーダイオードを構成するポリシリコン層は、ＭＯＳＦ
ＥＴ５，６のゲート電極となるポリシリコン層と同一工
程で形成しても良いし、別の工程で形成するようにして
も良い。

【００３１】図３に図１のイグナイタ回路の変形例を示
す。この実施例は、イグニッションコイルの１次側コイ
ルの端子間がショートした場合の保護回路を設けたもの
である。この実施例では、電流出力用のＩＧＢトランジ
スタ１と並列に抵抗分圧回路７を設けるとともに、ＭＯ
ＳＦＥＴ６と並列に接続されたＭＯＳＦＥＴ８を設け、
上記分圧回路７で発生した電圧でこのＭＯＳＦＥＴ８を
制御することで回路の保護を図っている。この実施例で
は、回路が正常な状態では分圧回路７の出力電圧がＭＯ
ＳＦＥＴ８のしきい値電圧を越えないように抵抗比を設
定しておく。しかして、１次側コイルの端子間がショー
トすると出力端子からコイルの抵抗が見えなくなること
により分圧回路７にかかる電圧が高くなる。すると、分
圧回路７の出力電圧が上昇してＭＯＳＦＥＴ８のしきい
値電圧を越え、ＭＯＳＦＥＴ８がオン状態にされる。そ
の結果、ＩＧＢトランジスタ１のゲート電圧が低下され
て出力電流が減少するように動作する。

【００３２】なお、上記分圧回路７とともに、例えば抵
抗とダイオードの温度特性の相違を利用してこれらを直
列に接続してその接続ノードの電位の変化をトランジス
タで増幅するようにした温度検出回路を設け、該温度検
出回路の出力信号と上記分圧回路の出力信号との論理和
をとるＮＯＲゲートを設けてこのＮＯＲゲートの出力信
号で上記保護用のＭＯＳＦＥＴ８を制御するように構成
して、温度上昇による回路の破壊を防止するようにして
もよい。

【００３３】（第２実施例）図５に本発明の第２の実施
例に係るイグナイタ回路を示す。この実施例のイグナイ
タ回路は、ＩＧＢトランジスタとＭＯＳＦＥＴとによっ
て構成したもので、第１の実施例と同様に、公知の半導
体製造技術によってシリコンのような１つの半導体チッ
プ上に形成される。

【００３４】この実施例のイグナイタ回路は、第１の実
施例と同様に、電流出力端子ＯＵＴと電源電圧端子ＧＮ
Ｄとの間に接続された電流出力用のＩＧＢトランジスタ
１と、この電流出力用トランジスタ１と並列に接続され
このトランジスタ１のコレクタ電流の数百〜数千分の１
のコレクタ電流が流れるように構成された電流検出用の
ＩＧＢトランジスタ２を備えている。上記ＩＧＢトラン
ジスタ１および２のゲートには、抵抗Ｒ１を介して外部
から入力端子ＩＮに入力された信号が印加されるととも
に、ＩＧＢトランジスタ２のエミッタと電源電圧端子Ｇ
ＮＤとの間には５Ωのような比較的小さな抵抗値を有す
る抵抗Ｒ６が接続されている。そして、この抵抗Ｒ６の
電圧降下で発生する定常状態で約５０ｍＶの電圧が、ソ
ース入力のＭＯＳＦＥＴ Ｍ２とそのゲートバイアス電
圧を与える参照側ＭＯＳＦＥＴＭ１とからなるソース入
力差動出力型増幅回路１１に入力されている。

【００３５】上記ＭＯＳＦＥＴ Ｍ２のドレインは数ｋ
Ωの抵抗Ｒ４を介して入力端子ＩＮに接続され、ＭＯＳ
ＦＥＴ Ｍ１のドレインは数百Ωの抵抗Ｒ３，Ｒ５を介
して入力端子ＩＮに、またソースは数百Ωの抵抗Ｒ７を
介して電源電圧端子ＧＮＤに接続されている。さらに、
ＭＯＳＦＥＴ Ｍ１はゲートとドレインが結合されたダ
イオード接続とされるとともに、そのドレイン電圧がバ
イアス電圧として上記入力ＭＯＳＦＥＴ Ｍ２のゲート
に印加されている。上記ＭＯＳＦＥＴ Ｍ２とＭ１はそ
のチャンネル幅Ｗが１００：１のような比に設定される
とともに、上記抵抗Ｒ４とＲ３の比および抵抗Ｒ６とＲ
７との比が１：１００のような値に設定されている。こ
れによって、ＭＯＳＦＥＴ Ｍ２に流れる１０ｍＡの電
流Ｉ２に対してその１００分の１の０．１ｍＡのような
小さな電流がＭＯＳＦＥＴ Ｍ１に流れるようにして、
回路の低消費電力化を図っている。

【００３６】さらに、この実施例では参照側のＭＯＳＦ
ＥＴ Ｍ１のソースに、上記抵抗Ｒ３，Ｒ５と並列に抵
抗Ｒ８を接続し、この抵抗Ｒ８を適当な値（例えばＲ６
の５Ωに対して３．８５Ω）に設定することによって、
ＭＯＳＦＥＴ Ｍ１のソース電圧が５０ｍＶのような一
定の電圧に固定されるように構成されている。なお、製
造プロセスのばらつきにより上記ソース電圧が所定値
（５０ｍＶ）からずれた場合にこれを補正できるように
するため、上記抵抗Ｒ８と並列に複数の調整用抵抗とポ
リシリコン・ヒューズとからなるようなトリミング回路
を設け、上記ヒューズを切断するか否かによって抵抗Ｒ
８との合成抵抗を変えられるように構成しても良い。

【００３７】上記ソース入力差動出力型増幅回路１１の
差動出力は、ソースが共通接続された一対の差動ＭＯＳ
ＦＥＴ Ｍ１１，Ｍ１２とその負荷抵抗Ｒ１１，Ｒ１２
と共通ソースに接続された定電流用ＭＯＳＦＥＴ Ｍ１
３とからなる第１の差動増幅回路１２に入力され、さら
にこの第１の差動増幅回路１２の出力はソースが共通接
続された一対の差動ＭＯＳＦＥＴ Ｍ２１，Ｍ２２とそ
の負荷抵抗Ｒ２１，Ｒ２２と共通ソースに接続された定
電流用ＭＯＳＦＥＴ Ｍ２３とからなる第２の差動増幅
回路１３に入力されている。上記抵抗Ｒ１１，Ｒ１２，
Ｒ２１，Ｒ２２は、この実施例では十数ｋΩに設定され
ている。そして、上記第２の差動増幅回路１３の出力ノ
ードＮ22の電圧が、上記ＩＧＢトランジスタ１，２のゲ
ートと電源電圧端子ＧＮＤとの間に接続された保護用ス
イッチＭＯＳＦＥＴ６のゲートに印加され、電流検出用
ＩＧＢトランジスタ２に流れる電流が１０ｍＡを越える
とＭＯＳＦＥＴ６がオンして、抵抗Ｒ１の電圧降下でＩ
ＧＢトランジスタ１，２のゲート電圧を下げ、出力電流
Ｉ１を抑えるように構成されている。

【００３８】１４は上記差動増幅回路１２，１３の定電
流用ＭＯＳＦＥＴ Ｍ１３，Ｍ２３のゲートにバイアス
電圧を与えるバイアス回路で、このバイアス回路１４
は、抵抗Ｒ１３と、ゲートとドレインが結合されたダイ
オード接続のＭＯＳＦＥＴ Ｍ１４とが、入力端子ＩＮ
と電源電圧端子ＧＮＤとの間に直列接続されてなる。バ
イアス回路１４を構成する上記ＭＯＳＦＥＴ Ｍ１４と
上記差動増幅回路１２，１３の定電流用ＭＯＳＦＥＴ
Ｍ１３，Ｍ２３とが、ゲート共通接続されることにより
カレントミラー回路を構成し、バイアス回路１４に流れ
る電流と同じ大きさの電流が上記第１差動増幅回路１２
および第２差動増幅回路１３に流れるようにされてい
る。

【００３９】図６に図５のイグナイタ回路のＩＧＢトラ
ンジスタ２に流れる電流Ｉ２が変化したときにＭＯＳＦ
ＥＴ６を通してフィードバックがかからない場合（保護
用スイッチＭＯＳＦＥＴ６を切り離した場合）の各増幅
回路１１，１２，１３の出力の変化を、また、図７に電
流Ｉ２が変化したときにＭＯＳＦＥＴ６を通してトラン
ジスタ１，２のゲートにフィードバックがかかった場合
の各増幅回路１１，１２，１３の出力の変化をシミュレ
ーションによって調べた結果をそれぞれ示す。図６，図
７において、Ａはソース入力差動出力型増幅回路１１の
入力ＭＯＳＦＥＴ Ｍ２側の出力の変化、Ａ’はソース
入力差動出力型増幅回路１１の参照ＭＯＳＦＥＴ Ｍ１
側の出力の変化、Ｂ，Ｂ’は第１差動増幅回路１２の出
力の変化、Ｃ，Ｃ’は第２差動増幅回路１３の出力の変
化をそれぞれ示す。

【００４０】初段のソース入力差動出力型増幅回路１１
の増幅率は、ＭＯＳＦＥＴ Ｍ１，Ｍ２のｇｍ（コンダ
クタンス）と負荷抵抗Ｒ３，Ｒ４との積で決まり、出力
電圧（ノードＮ３，Ｎ５の電位）Ｖn3，Ｖn5は、図６の
Ａ，Ａ’より、Ｖn5が約２．１５Ｖ（一定）であるのに
対し、Ｖn3は１０ｍＡをＶn5とのクロス点として電流Ｉ
２の増加に従ってほぼ直線的に増加するリニアな特性を
示すことが分かる。

【００４１】一方、保護用スイッチＭＯＳＦＥＴ６を通
してトランジスタ１，２のゲートにフィードバックがか
かっている場合における電流Ｉ２が変化したときの各増
幅回路１１，１２，１３の出力の変化は、図７から明ら
かなように、電流Ｉ２が１０ｍＡを越えるとそれぞれ一
定値となる。これは、電流Ｉ２が１０ｍＡを越えると増
幅回路１２の出力Ｖｎ２１がＭＯＳＦＥＴ６のしきい値
（約１．６Ｖ）を越え、ＭＯＳＦＥＴ６がオンしてＩＧ
Ｂトランジスタ１，２のゲート電圧がクランプされ、電
流Ｉ２が増加しなくなるためである。

【００４２】上記のような動作によりこの実施例のイグ
ナイタ回路は、図８に示すように、電流Ｉ２が１０ｍＡ
まではＩＧＢトランジスタ１によって流される出力電流
Ｉ１が電流Ｉ２に比例して増加し、一定値（１０Ａ）以
上にならないように抑制することができる。しかも、初
段増幅回路にソース入力差動出力型増幅回路を使用して
いるため、温度変動に対する特性の変化が少なく、図１
の実施例の回路に比べて温度特性が良好であるという利
点を備えている。

【００４３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、第
２の実施例にも上記第１の実施例におけるツェナーダイ
オードＤｚを設けたり、ツェナーダイオードＤｚを、図
４に示すように、ゲートとドレインが結合されたいわゆ
るダイオード接続のＭＯＳＦＥＴを適当な数だけ直列に
接続したものに置き換えることも可能である。

【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である自動車
エンジン制御用のイグナイタに適用した場合について説
明したが、この発明はそれに限定されるものでなく、モ
ータその他コイルを駆動する回路でスイッチング時にコ
イルに高い逆起電力が生じるような回路に利用すること
ができる。

【００４５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００４６】すなわち、低価格で小型化可能であるとと
もに信頼性の高いイグナイタを実現することができる。
また、マイクロコンピュータからの出力信号によって直
接駆動可能なイグナイタを得ることができる。その結
果、イグナイタをイグニッションコイルとともにプラグ
の頭部に一体に取り付けることが容易となり、エンジン
のヘッドカバーをコンパクトに構成することが可能とな
る。

【図面の簡単な説明】

【図１】本発明を適用したイグナイタ回路の一実施例を
示す回路図。

【図２】図１のイグナイタ回路を構成するＩＧＢトラン
ジスタ、バイポーラ・トランジスタおよびＭＯＳＦＥＴ
の具体的なデバイス構造例を示す断面図。

【図３】本発明を適用したイグナイタ回路の他の実施例
を示す回路図。

【図４】本発明を適用したイグナイタ回路の変形例を示
す回路図。

【図５】本発明の第２の実施例に係るイグナイタ回路を
示す回路図。

【図６】図５のイグナイタ回路のＩＧＢトランジスタ２
に流れる電流Ｉ２が変化したときにＭＯＳＦＥＴ６を通
してフィードバックがかからない場合の各増幅回路１
１，１２，１３の出力の変化を示す特性図。

【図７】電流Ｉ２が変化したときにＭＯＳＦＥＴ６を通
してトランジスタ１，２のゲートにフィードバックがか
かった場合の各増幅回路１１，１２，１３の出力の変化
を示す特性図。

【図８】実施例のイグナイタ回路における電流検出用Ｉ
ＧＢトランジスタの電流Ｉ２と電流出力用ＩＧＢトラン
ジスタ１の出力電流Ｉ１との関係を示す特性図。

【符号の説明】

１ 電流出力用ＩＧＢトランジスタ ３，４ カレントミラー回路を構成するバイポーラ・ト
ランジスタ ５，６ ＭＯＳＦＥＴ １１ ソース入力差動出力型増幅回路 １２ 第１差動増幅回路 １３ 第２差動増幅回路 １４ バイアス回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 コイルが接続される出力端子と電源電圧
   端子にエミッタとコレクタが接続されゲートに入力信号
   が印加される電流出力用絶縁ゲート型バイポーラ・トラ
   ンジスタと、該トランジスタと並列に接続され出力電流
   に比例した小さな電流を流す第２の絶縁ゲート型バイポ
   ーラ・トランジスタと、該第２の絶縁ゲート型バイポー
   ラ・トランジスタに流れる電流を検出する電流検出回路
   と、上記絶縁ゲート型バイポーラ・トランジスタのゲー
   トと上記電源電圧端子との間に接続され上記電流出力用
   絶縁ゲート型バイポーラ・トランジスタに流れる電流が
   所定値以上になったことを上記電流検出回路が検出した
   ときにオンされて上記電流出力用絶縁ゲート型バイポー
   ラ・トランジスタの制御電圧を抑制するスイッチＭＯＳ
   ＦＥＴとを備えてなることを特徴とするコイル駆動回
   路。
2. 【請求項２】 上記出力電流が異常に上昇したことを検
   出する異常検出手段および該異常検出手段により異常が
   検出されたときに上記出力電流を遮断する保護手段を備
   えてなることを特徴とする請求項１に記載のコイル駆動
   回路。
3. 【請求項３】 温度検出手段と該温度検出手段により温
   度が異常異常に上昇したことが検出されたときに上記出
   力電流を遮断する保護手段を備えてなることを特徴とす
   る請求項１または２に記載のコイル駆動回路。
4. 【請求項４】 コイルが接続される出力端子と電源電圧
   端子にエミッタとコレクタが接続されゲートに入力信号
   が印加される電流出力用絶縁ゲート型バイポーラ・トラ
   ンジスタと、該トランジスタと並列に接続され出力電流
   に比例した小さな電流を流す第２の絶縁ゲート型バイポ
   ーラ・トランジスタと、該第２の絶縁ゲート型バイポー
   ラ・トランジスタに流れる電流を電圧に変換して増幅す
   るＭＯＳＦＥＴからなる増幅回路と、該増幅回路の出力
   電圧が所定値以上になったときにオンされて上記電流出
   力用絶縁ゲート型バイポーラ・トランジスタの制御電圧
   を抑制するスイッチＭＯＳＦＥＴとを備えてなることを
   特徴とするコイル駆動回路。
5. 【請求項５】 上記増幅回路は、ゲートが共通に接続さ
   れた一対のＭＯＳＦＥＴと、それらのドレインに各々接
   続された負荷抵抗と、ソースに各々接続された抵抗とを
   含み、この抵抗の一方に上記第２の絶縁ゲート型バイポ
   ーラ・トランジスタの電流を流しこれによって生じた電
   圧を上記ＭＯＳＦＥＴの一方のソースに入力させるよう
   に構成されたソース入力差動出力型増幅回路であること
   を特徴とする請求項４に記載のコイル駆動回路。
6. 【請求項６】 上記増幅回路は、上記ソース入力差動出
   力型増幅回路の次段に、ソースが共通に接続された一対
   のＭＯＳＦＥＴとそれらのドレインに各々接続された負
   荷抵抗と共通ソースに接続された定電流源とからなる差
   動増幅回路が接続されてなることを特徴とする請求項５
   に記載のコイル駆動回路。
7. 【請求項７】 絶縁ゲート型バイポーラ・トランジスタ
   と、バイポーラ・トランジスタと、ＭＯＳＦＥＴとを備
   えた半導体装置において、上記バイポーラ・トランジス
   タとして、上記ＭＯＳＦＥＴのソース、ドレイン領域と
   同一工程により形成された拡散領域をコレクタおよびエ
   ミッタ領域とし、上記ＭＯＳＦＥＴの基体となる拡散領
   域と同一工程により形成された拡散領域をベース領域と
   する横型バイポーラ・トランジスタを用いるようにした
   ことを特徴とする半導体装置。
8. 【請求項８】 上記横型バイポーラ・トランジスタのコ
   レクタおよびエミッタ領域となる拡散領域の下方には、
   上記絶縁ゲート型トランジスタのコレクタ抵抗を下げる
   ために形成されるウェル領域と同一工程で形成されるウ
   ェル領域を設けたことを特徴とする請求項７に記載の半
   導体装置。