JPH0997946A - 半導体レーザ及びその製造方法 - Google Patents

半導体レーザ及びその製造方法

Info

Publication number
JPH0997946A
JPH0997946A JP8186466A JP18646696A JPH0997946A JP H0997946 A JPH0997946 A JP H0997946A JP 8186466 A JP8186466 A JP 8186466A JP 18646696 A JP18646696 A JP 18646696A JP H0997946 A JPH0997946 A JP H0997946A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
conductivity type
mesa
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8186466A
Other languages
English (en)
Inventor
Kiyoshi Fujiwara
潔 冨士原
Yoshihiro Mori
義弘 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8186466A priority Critical patent/JPH0997946A/ja
Publication of JPH0997946A publication Critical patent/JPH0997946A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/02365—Fixing laser chips on mounts by clamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34373—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AsP

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 高バイアス駆動時に光出力の飽和の少ない半
導体レーザを実現する。 【解決手段】 n-InP基板1上形成した埋め込み型へテロ
構造において、活性層の直上以外の領域にp-InGaAsPコ
ンタクト層を形成し、さらにp-InGaAsPコンタクト層の
上にｐ型電極を形成し、さらに金属多層膜を蒸着する。
この構造により、半導体レーザをヒートシンクに取り付
けた際に、活性層とはんだ材との間に熱伝導の悪いInGa
AsP層や絶縁膜が存在しなくなり、放熱特性が向上し
て、高バイアス駆動時でも光出力飽和の少ない特性の半
導体レーザが実現できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メサ構造を有して
いて、安定な横モード制御を実現できる半導体レーザ、
及びそのような半導体レーザの製造方法に関する。
【０００２】
【従来の技術】半導体レーザの構造として、活性層の周
囲を、エネルギーギャップが大きく且つ屈折率の小さな
半導体材料で覆った埋め込み型へテロ構造が広く用いら
れている。このような埋め込み型へテロ構造を有する半
導体レーザは、発振しきい電流値が低く、また発振横モ
ードが安定している等の優れた特性を有しており、光フ
ァイバ通信用或いは光情報処理用の光源として利用され
ている。
【０００３】埋め込み型ヘテロ構造を有する従来の半導
体レーザの構造の一例を、図９に示す。
【０００４】図９の従来の半導体レーザ５０では、n-In
P基板１の表面の上に、n-InPクラッド層２とInGaAsP活
性層３とp-InPクラッド層４とを含むメサストライプ２
０をエッチングにより形成し、その後に、液相エピタキ
シャル成長法或いは気相エピタキシャル成長法によって
p-InP電流ブロック層５及びn-InP電流ブロック層６をメ
サストライプ２０の側面に成長させる。さらに、p-InP
埋め込み層７及びp-InGaAsPコンタクト層８をメサスト
ライプ２０と電流ブロック層５及び６を覆うように成長
させて、埋め込み型へテロ構造を形成する。
【０００５】次に、形成された埋め込み型ヘテロ構造の
全面をシリコン酸化膜９で覆った後に、フォトリソグラ
フ及びエッチングによって、活性層３の上部に相当する
領域のシリコン酸化膜９を除去する。このようにシリコ
ン酸化膜９を除去した領域には、ｐ型電極１０を形成す
る。さらに、金属多層膜１１を、シリコン酸化膜９及び
ｐ型電極１０の全面に蒸着する。最後に、n-InP基板１
の裏面にｎ型電極１２を形成する。
【０００６】以上の工程で作製された半導体レーザ５０
は、実際の使用に際しては、放熱特性を向上させるため
に図１０に示すようにヒートシンク１３にはんだ材１４
によってジャンクションダウンで取り付けられる。
【０００７】
【発明が解決しようとする課題】しかし、上記のような
構造を有する従来の半導体レーザ５０において、ｐ型電
極１０の周囲に存在するシリコン酸化膜９（熱伝導率：
約0.08W/cm・K）や、それらの下に位置するInGaAsP或い
はInGaAsから構成されるコンタクト層８（熱伝導率：約
0.05W/cm・K）は、クラッド層４を構成するInP（熱伝導
率：約0.6W/cm・K）に比べて熱伝導率が低い。そのため
に、これらの層８及び９が熱伝導に対するバリアとして
作用して、ｐ型電極１０と活性層３との間で発生する熱
をヒートシンク１３へ効率良く逃がすことができない。
【０００８】上記のような放熱特性における現象は、駆
動電流が１００ｍＡ程度の低バイアス駆動時には大きな
問題にはならないが、駆動電流が５００ｍＡ程度の高バ
イアス駆動時には光出力の顕著な飽和をもたらし、半導
体レーザの動作特性に悪影響を与える。
【０００９】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、（１）放熱特性が向上し
て高バイアス駆動時での光出力の飽和が低減された半導
体レーザを提供すること、及び、（２）そのような半導
体レーザの製造方法を提供すること、である。
【００１０】
【課題を解決するための手段】本発明の半導体レーザ
は、第１の導電型の基板と、該基板の上に設けられた、
少なくとも第１の導電型のクラッド層と活性層と第２の
導電型のクラッド層とを含む積層構造を有するメサと、
該メサの両側に設けられた電流ブロック層と、該メサと
該電流ブロック層との上に設けられた第２の導電型の埋
め込み層と、該埋め込み層の上の所定の領域に設けられ
た第２の導電型のコンタクト層と、を備え、該所定の領
域は該メサの直上部を含まず、そのことによって上記目
的が達成される。
【００１１】ある実施形態では、前記埋め込み層の上で
あって前記コンタクト層が設けられていない領域に設け
られた金属層をさらに備えている。好ましくは、前記金
属層が、はんだ材を構成する金属元素の前記埋め込み層
への侵入を阻止する元素で構成されている。
【００１２】他の実施形態では、前記埋め込み層と前記
コンタクト層との上に設けられたノンアロイ電極をさら
に備えている。好ましくは、前記ノンアロイ電極が白金
を含む層で構成されている。
【００１３】さらに他の実施形態では、前記埋め込み層
の上であって前記コンタクト層が設けられていない領域
に、熱伝導率の良い半導体層がさらに設けられている。
好ましくは、前記半導体層の厚みが、前記活性層からし
みだした光に対する十分な閉じ込め効果を示す値であっ
て、且つ、十分な放熱効果を示す値に設定されている。
【００１４】好ましくは、前記コンタクト層が設けられ
ていない領域の幅が、前記メサの幅の約２倍以上且つ約
１０倍以下の値に設定されている。
【００１５】さらに他の実施形態では、前記メサの直下
に相当する領域の基板に凹部が設けられていて、該凹部
には高熱伝導性材料層が設けられている。好ましくは、
前記高熱伝導性材料層が金属層である。
【００１６】本発明の他の局面によれば、半導体レーザ
が、第１の導電型の基板と、該基板の上に設けられた、
少なくとも第１の導電型のクラッド層と活性層と第２の
導電型のクラッド層とを含む積層構造を有するメサと、
該メサの両側に設けられた電流ブロック層と、該メサと
該電流ブロック層との上に設けられた第２の導電型の埋
め込み層と、該埋め込み層の上に共振器方向に所定の間
隔で設けられた、該共振器方向に垂直な方向にはストラ
イプ状である第２の導電型のコンタクト層と、を備えて
いて、そのことにより上記目的が達成される。
【００１７】ある実施形態では、前記埋め込み層と前記
コンタクト層との上に設けられたノンアロイ電極をさら
に備えている。好ましくは、前記ノンアロイ電極が白金
を含む層で構成されている。
【００１８】他の実施形態では、前記メサの直下に相当
する領域の基板に凹部が設けられていて、該凹部には高
熱伝導性材料層が設けられている。好ましくは、前記高
熱伝導性材料層が金属層である。
【００１９】本発明のさらに他の局面によれば、半導体
レーザが、第１の導電型の基板と、該基板の上に設けら
れた、少なくとも第１の導電型のクラッド層と活性層と
第２の導電型のクラッド層とを含む積層構造を有するメ
サと、該メサの両側に設けられた電流ブロック層と、該
メサと該電流ブロック層との上に設けられた第２の導電
型の埋め込み層と、を備え、該メサの直下に相当する領
域の基板に凹部が設けられていて、該凹部には高熱伝導
性材料層が設けられていて、そのことによって上記目的
が達成される。
【００２０】好ましくは、前記高熱伝導性材料層が金属
層である。
【００２１】本発明の半導体レーザの製造方法は、第１
の導電型の基板の上に、共振器方向に平行なストライプ
状の活性層を含むとともに最上層が第２の導電型のコン
タクト層である、埋め込み型ヘテロ構造を設ける工程
と、該コンタクト層の上であって該活性層の直上に相当
する第１の領域を除く第２の領域を絶縁膜でマスクする
工程と、該第１の領域における該コンタクト層をエッチ
ングする工程と、該絶縁膜を除去する工程と、該第２の
領域における該コンタクト層の上に電極を形成する工程
と、を包含し、そのことにより上記目的が達成される。
【００２２】本発明の他の局面によれば、半導体レーザ
の製造方法が、第１の導電型の基板の上に、共振器方向
に平行なストライプ状の活性層を含むとともに最上層が
第２の導電型のコンタクト層である、埋め込み型ヘテロ
構造を設ける工程と、該コンタクト層の上に、該共振器
方向に対して垂直な方向にストライプ状に絶縁膜でマス
クを形成する工程と、該マスクを用いて該コンタクト層
をエッチングする工程と、該マスクを除去する工程と、
該コンタクト層の上に電極を形成する工程と、を包含し
ており、そのことにより上記目的が達成される。
【００２３】本発明のさらに他の局面によれば、半導体
レーザの製造方法が、第１の導電型の基板の上に、少な
くとも第１の導電型のクラッド層と活性層と第２の導電
型のクラッド層とを含む積層構造を有するメサを設ける
工程と、該メサの両側に、電流ブロック層と第２の導電
型の埋め込み層と第２の導電型のコンタクト層とを順次
積層する工程と、該メサの上に第２の導電型の埋め込み
層を設ける工程と、該コンタクト層の上に電極を形成す
る工程と、を包含しており、そのことにより上記目的が
達成される。
【００２４】本発明のさらに他の局面によれば、半導体
レーザの製造方法が、第１の導電型の基板の上に、共振
器方向に平行なストライプ状の活性層を含むとともに最
上層が第２の導電型のコンタクト層である、埋め込み型
ヘテロ構造を設ける工程と、該活性層の直下に相当する
領域の基板に凹部を設ける工程と、該凹部に高熱伝導性
材料を埋め込む工程と、を包含しており、そのことによ
り上記目的が達成される。
【００２５】以下、作用について説明する。
【００２６】上記の構成を有する半導体レーザでは、動
作時の放熱特性を向上させる目的で半導体レーザをヒー
トシンクに取り付けた際に、従来構造による半導体レー
ザとは異なって、レーザ構造中の活性層とヒートシンク
との間に熱伝導率の低い絶縁膜（シリコン酸化膜）やIn
GaAsP或いはInGaAsからなるコンタクト層が存在しない
構造が得られる。これによって、放熱特性が向上する。
【００２７】また、メサ直下の基板に凹部を設けて熱伝
導性に優れた材料層をその凹部に設けることによって、
基板側からも熱が放散される。これによって、さらなる
放熱特性の向上が可能となる。
【００２８】
【発明の実施の形態】以下、添付の図面を参照して、本
発明の様々な実施形態を説明する。
【００２９】（第１の実施形態）図１（ａ）〜（ｄ）及
び図２を参照して、本発明の第１の実施形態による半導
体レーザ１００の構成及びその製造方法を説明する。
【００３０】まず、図１（ａ）に示すように、n-InP基
板１０１の上に、厚さ約５μｍのn-InPクラッド層１０
２、厚さ約５００ｎｍのn-InGaAsP光導波路層１１５、
厚さ約５ｎｍのInGaAsP井戸層と厚さ約１０ｎｍのInGaA
sPバリア層との５ペアからなる多重量子井戸活性層１１
６、厚さ約５００ｎｍのp-InGaAsP光導波路層１１７、
及び厚さ約０．５μｍのp-InPクラッド層１０４を順次
エピタキシャル成長させて、半導体多層構造を形成す
る。その後に、フォトリソグラフ及びエッチングにより
幅約２μｍのメサストライプ１２０を形成する。続い
て、液相エピタキシャル成長法によってp-InP電流ブロ
ック層１０５及びn-InP電流ブロック層１０６をメサス
トライプ１２０の側面に成長させる。さらに、p-InP埋
め込み層１０７及びp-InGaAsPコンタクト層１０８をメ
サストライプ１２０と電流ブロック層１０５及び１０６
を覆うように成長させて、埋め込み型へテロ構造を形成
する。
【００３１】さらに、コンタクト層１０８の上に厚さ約
０．１５μｍの酸化シリコン膜（ＳｉＯ2）膜１０９を
堆積し、適切なパターンのレジストマスクを用いて、メ
サストライプ１２０の直上に相当する領域の酸化シリコ
ン膜１０９を除去する。その後に、さらに硫酸系エッチ
ャントを用いて、p-InGaAsPコンタクト層１０８の露出
した部分をエッチングで除去する。これによって、図１
（ｂ）に示すように、メサストライプ１２０の直上の領
域におけるコンタクト層１０８（及び酸化シリコン層１
０９）に開口部を形成する。
【００３２】ここで、エッチングによって除去すべきp-
InGaAsPコンタクト層１０８の幅は、メサストライプ１
２０の幅（すなわち活性層１１６の幅）の約２倍〜約１
０倍に設定することが好ましい。コンタクト層１０８の
開口部の幅がメサストライプ１２０の幅の約２倍よりも
小さいと、半導体レーザ１００をジャンクションダウン
でヒートシンク１１３にボンディングした際に、十分な
放熱効果が得られない。一方、コンタクト層１０８の開
口部の幅がメサストライプ１２０の幅の約１０倍よりも
大きいと、活性層１１６の温度上昇を抑制するための放
熱の観点からは効果的であるが、コンタクト層１０８と
活性層１１６との間の距離が長くなってその間の抵抗成
分が増加する。そのため、この抵抗による発熱量が増加
して、結果的にレーザ出力の飽和を招くことになる。
【００３３】図１１は、メサストライプ１２０の幅（す
なわち、活性層１１６の幅）が約２μｍである場合にお
ける、コンタクト層１０８の開口部の幅（横軸）に対す
る活性層１１６の温度上昇分（△Ｔ）及びコンタクト層
１０８と活性層１１６との間の抵抗成分の増加分（△
Ｒ）の変化を示している。開口部の幅が約４μｍ、すな
わちメサストライプ１２０の幅の約２倍よりも小さい
と、活性層１１６における温度上昇（△Ｔ）が顕著にな
る。一方、開口部の幅が約２０μｍ、すなわちメサスト
ライプ１２０の幅の約１０倍よりも大きいと、コンタク
ト層１０８と活性層１１６との間の抵抗成分の増加（△
Ｒ）が顕著になる。
【００３４】上記のようにコンタクト層１０８に開口部
を形成した後に、酸化シリコン膜１０９を除去する。そ
の後に、コンタクト層１０８の全面にレジストをコーテ
ィングし、さらにフォトリソグラフでレジストを適切に
パターニングする。このようにパターニングされたレジ
ストをマスクとして使用して、メサストライプ１２０の
直上領域の近傍におけるp-InGaAsPコンタクト層１０８
の上に金と亜鉛との合金膜、或いは金／亜鉛／金からな
る金属多層膜を蒸着する。さらに、リフトオフ及び約３
５０℃でのアニーリングを行って、図１（ｃ）に示すよ
うに２本のストライプ状のｐ型電極１１０を形成する。
【００３５】その後に、図１（ｄ）に示すように、ｐ型
電極１１０及びコンタクト層１０８を覆うようにチタ
ン、白金及び金から構成される金属多層膜１１１を蒸着
する。ここでチタンを用いるのは半導体材料に対する密
着性が良いためであり、同様に良好な密着性を有する他
の金属、例えばクロム等を用いることもできる。また、
白金を用いるのは、半導体材料の内部への金の拡散を防
ぐためであり、この目的を満たすことができれば、層を
薄くしたり他の金属材料を使用したりすることができ
る。
【００３６】最後に、n-InP基板１０１の裏面に金、
錫、クロム、白金及び金からなるｎ型電極１１２を形成
し、これによって半導体レーザ１００が完成する。
【００３７】以上の工程で製造された半導体レーザ１０
０は、図２に示すように、従来技術における場合と同様
にはんだ材１１４でヒートシンク１１３にボンディング
する。このとき、本発明によれば、半導体レーザ１００
の内部で発生した熱は、コンタクト層１０８やシリコン
酸化膜（絶縁膜）１０９により遮られることなく放散さ
れる。その結果、高バイアス駆動時でも、光出力の飽和
の少ない良好な動作特性が実現できる。
【００３８】以上の説明では電流ブロック層の形成に液
相エピタキシャル成長法を用いているが、代わりに気相
エピタキシャル成長法を用いても同様の効果が得られ
る。また、電流ブロック層１０５及び１０６をInPによ
って構成しているが、活性層１１６よりも大きなエネル
ギーギャップを有する材料であればよく、例えばInGaAs
Pを用いることができる。或いは、半絶縁層を用いても
よい。
【００３９】（第２の実施形態）図３（ａ）〜（ｄ）を
参照して、本発明の第２の実施形態による半導体レーザ
２００の構成及びその製造方法を説明する。
【００４０】先に説明した第１の実施形態における半導
体レーザ１００で使用している電極は、金と亜鉛との合
金層或いは金／亜鉛／金の金属多層膜を順次蒸着した後
に、リフトオフ及び約３５０℃でのアニーリングを行っ
て半導体材料との間の合金層を形成してオーム接触を得
るアロイ電極である。このようなアロイ電極では、コン
タクト層を約０．５μｍ以上に厚くしないと、合金層で
発生した欠陥により半導体レーザの寿命が低下すること
がある。しかし、コンタクトの構成材料であるInGaAsP
は熱伝導率が小さいために、放熱性の観点からはコンタ
クト層１０８はできるだけ薄いことが好ましい。
【００４１】そこで、本実施形態の半導体レーザ２００
では、半導体材料との間での合金化が少ないノンアロイ
電極を用いることによって、半導体レーザの放熱特性を
さらに向上させる。
【００４２】まず、図３（ａ）に示すように、n-InP基
板２０１の上に、厚さ約５μｍのn-InPクラッド層２０
２、厚さ約５００ｎｍのn-InGaAsP光導波路層２１５、
厚さ約５ｎｍのInGaAsP井戸層と厚さ約１０ｎｍのInGaA
sPバリア層との５ペアからなる多重量子井戸活性層２１
６、厚さ約５００ｎｍのp-InGaAsP光導波路層２１７、
及び厚さ約０．５μｍのp-InPクラッド層２０４を順次
エピタキシャル成長させて、半導体多層構造を形成す
る。その後に、フォトリソグラフ及びエッチングにより
幅約２μｍのメサストライプ２２０を形成する。続い
て、液相エピタキシャル成長法によってp-InP電流ブロ
ック層２０５及びn-InP電流ブロック層２０６をメサス
トライプ２２０の側面に成長させる。さらに、p-InP埋
め込み層２０７及びp-InGaAsコンタクト層２１８をメサ
ストライプ２２０と電流ブロック層２０５及び２０６を
覆うように成長させて、埋め込み型へテロ構造を形成す
る。
【００４３】ここで、コンタクト層２１８の構成材料と
して、第１の実施形態におけるp-InGaAsPではなくp-InG
aAsを用いているのは、p-InGaAsのバンドギャップの方
が狭いためにオーミック接触を容易に得ることができる
ためである。
【００４４】さらに、コンタクト層２１８の上に厚さ約
０．１５μｍの酸化シリコン膜２０９を堆積し、さらに
レジストを用いて活性層２１６を含むメサストライプ２
２０を挟んで対称に２本のストライプマスク２１９を形
成する。そして、このストライプマスク２１９を用いて
酸化シリコン膜２０９をパターニングする。その後に、
さらに硫酸系エッチャントを用いて、コンタクト層２１
８の露出した部分をエッチングで除去する。これによっ
て、図３（ｂ）に示すように、活性層２１６を含むメサ
ストライプ２２０を挟んで対称な２本のストライプ状の
コンタクト層２１８を形成する。
【００４５】上記のようにコンタクト層２１８をストラ
イプ状にパターニングした後に、ストライプマスク２１
９及び酸化シリコン膜２０９を除去する。その後に、埋
め込み層２０７及びコンタクト層２１８の全面を覆うよ
うにチタンと白金とからなる金属多層膜を蒸着し、約４
５０℃でのアニーリングを行って、図３（ｃ）に示すよ
うにｐ型電極２１０を形成する。ここで、ｐ型電極２１
０に対するオーミック接触が得られる領域は、p-InGaAs
コンタクト層２１８の上のみである。他の領域では、p-
InPからなる埋め込み層２０７とｐ型電極２１０とが直
接接触しているが、本実施形態におけるｐ型電極２１０
はノンアロイ電極であるために、合金化によるストレス
の発生や半導体材料の内部への金属の拡散はほとんど発
生せず、これらの現象に伴う半導体レーザの動作特性の
劣化は生じない。
【００４６】その後に、図３（ｄ）に示すように、ｐ型
電極２１０を覆うようにチタン、白金及び金から構成さ
れる金属多層膜２１１を蒸着する。最後に、n-InP基板
２０１の裏面に金、錫、クロム、白金及び金からなるｎ
型電極２１２を形成し、これによって半導体レーザ２０
０が完成する。
【００４７】以上の工程で製造された半導体レーザ２０
０は、先に説明した第１の実施形態の半導体レーザ１０
０のように、はんだ材でヒートシンクにボンディングし
て使用する。このとき、第１の実施形態においてと同様
に半導体レーザ２００の内部で発生した熱が効率的に放
散されるので、高バイアス駆動時でも光出力の飽和の少
ない良好な動作特性が実現できる。特に、本実施形態の
半導体レーザ２００では、オーミック接触を得る部分以
外のp-InGaAsコンタクト層２１８をエッチングで除去し
てあるので、放熱特性がさらに改善される。
【００４８】（第３の実施形態）図４（ａ）〜（ｅ）を
参照して、本発明の第３の実施形態による半導体レーザ
３００の構成及びその製造方法を説明する。なお、図４
（ｂ）〜（ｄ）は、図４（ａ）の線Ａ−Ａ‘に沿った断
面図である。
【００４９】これまでに説明した第１及び２の実施形態
における半導体レーザ１００及び２００の構成では、メ
サストライプ１２０或いは２２０の直上にｐ型電極１１
０或いは２１０が無いために、電流が斜めに活性層１１
６或いは２１６に注入される。このため、ｐ型電極１１
０或いは２１０と活性層１１６或いは２１６との間で若
干の抵抗の増加が発生する。
【００５０】そこで、本実施形態の半導体レーザ３００
では、上記の抵抗増加を抑えながら放熱特性の向上を実
現する。
【００５１】まず、図４（ａ）に示すように、n-InP基
板３０１の上に、厚さ約５μｍのn-InPクラッド層３０
２、厚さ約５００ｎｍのn-InGaAsP光導波路層３１５、
厚さ約５ｎｍのInGaAsP井戸層と厚さ約１０ｎｍのInGaA
sPバリア層との５ペアからなる多重量子井戸活性層３１
６、厚さ約５００ｎｍのp-InGaAsP光導波路層３１７、
及び厚さ約０．５μｍのp-InPクラッド層３０４を順次
エピタキシャル成長させて、半導体多層構造を形成す
る。その後に、フォトリソグラフ及びエッチングにより
幅約２μｍのメサストライプ３２０を形成する。続い
て、液相エピタキシャル成長法によってp-InP電流ブロ
ック層３０５及びn-InP電流ブロック層３０６をメサス
トライプ３２０の側面に成長させる。さらに、p-InP埋
め込み層３０７及びp-InGaAsコンタクト層３１８をメサ
ストライプ３２０と電流ブロック層３０５及び３０６を
覆うように成長させて、埋め込み型へテロ構造を形成す
る。
【００５２】さらに、コンタクト層３１８の上に厚さ約
０．１５μｍの酸化シリコン膜３０９を堆積し、さらに
レジストを用いて共振器方向に直交するような幅約５μ
ｍの複数のストライプマスク３１９を、所定の間隔、例
えば約３μｍ間隔で形成する。そして、このストライプ
マスク３１９を用いて、酸化シリコン膜３０９を所定の
パターンにエッチングする。その後に、さらに硫酸系エ
ッチャントを用いて、コンタクト層３１８の露出した部
分をエッチングで除去する。これによって、図４（ｂ）
に示すように、コンタクト層３１８（及び酸化シリコン
層３０９）に約３μｍ間隔で複数のストライプ状の開口
部を形成する。
【００５３】上記のようにコンタクト層３１８に開口部
を形成した後に、ストライプマスク３１９及び酸化シリ
コン膜３０９を除去する。その後に、埋め込み層３０７
及びコンタクト層３１８の全面を覆うようにチタンと白
金とからなる金属多層膜を蒸着し、約４５０℃でのアニ
ーリングを行って、図４（ｃ）に示すようにｐ型電極３
１０を形成する。
【００５４】その後に、図４（ｄ）に示すように、ｐ型
電極３１０を覆うようにチタン、白金及び金から構成さ
れる金属多層膜３１１を蒸着する。最後に、n-InP基板
３０１の裏面に金、錫、クロム、白金及び金からなるｎ
型電極３１２を形成し、これによって、図４（ｅ）に斜
視図として示すような構成を有する半導体レーザ３００
が完成する。
【００５５】以上の工程で製造された半導体レーザ３０
０は、先に説明した第１及び第２の実施形態の半導体レ
ーザ１００及び２００のように、はんだ材でヒートシン
クにボンディングして使用する。このとき、第１及び第
２の実施形態においてと同様に半導体レーザ３００の内
部で発生した熱が効率的に放散されるので、高バイアス
駆動時でも光出力の飽和の少ない良好な動作特性が実現
できる。さらに、本実施形態の半導体レーザ３００で
は、ｐ型電極３１０と活性層３１６との間の抵抗を増加
させることなく、放熱特性を改善させることができる。
【００５６】なお、以上の説明では、ストライプ状に形
成される隣接するコンタクト層３１８の間隔（以下では
Ｗ１とする）を約３μｍ、及びコンタクト層３１８の幅
（以下ではＷ２とする）を約５μｍとしている。或い
は、Ｗ１及びＷ２を他の値に設定することも可能であ
る。但し、その場合には、コンタクト層３１８から活性
層３１６への均一な電流注入を実現するような寸法に、
Ｗ１及びＷ２を設定することが望ましい。これは、電流
が均一に活性層３１６に注入されないと、発光効率が低
下するためである。
【００５７】具体的には、コンタクト層３１８の間隔Ｗ
１が、コンタクト層３１８から活性層３０４までの距離
ｄよりも狭く（Ｗ１＜ｄ）、一方、コンタクト層３１８
の幅Ｗ２はその間隔Ｗ１よりも広い（Ｗ２＞Ｗ１）こと
が望ましい。例えば、ｄ＝約２．５μｍであるときに、
Ｗ１＝約２μｍ及びＷ２＝約５μｍとすることができ
る。
【００５８】（第４の実施形態）図５（ａ）〜（ｃ）を
参照して、本発明の第４の実施形態による半導体レーザ
４００の構成及びその製造方法を説明する。
【００５９】本実施形態でも、先の第３の実施形態の場
合と同様に、ｐ型電極から活性層にかけての抵抗の増加
を抑えながら、放熱特性の向上を実現する。具体的に
は、ｐ型電極から活性層までの距離を短くすることによ
って、抵抗の増加を抑制する。
【００６０】まず、図５（ａ）に示すように、n-InP基
板４０１の上に、厚さ約５μｍのn-InPクラッド層４０
２、厚さ約５００ｎｍのn-InGaAsP光導波路層４１５、
厚さ約５ｎｍのInGaAsP井戸層と厚さ約１０ｎｍのInGaA
sPバリア層との５ペアからなる多重量子井戸活性層４１
６、厚さ約５００ｎｍのp-InGaAsP光導波路層４１７、
及び厚さ約０．５μｍのp-InPクラッド層４０４を順次
エピタキシャル成長させて、半導体多層構造を形成す
る。その後に、フォトリソグラフ及びエッチングにより
幅約２μｍのメサストライプ４２０を形成する。続い
て、気相エピタキシャル成長法によってp-InP電流ブロ
ック層４０５及びn-InP電流ブロック層４０６をメサス
トライプ４２０の側面に成長させる。さらに、メサスト
ライプ４２０の直上を含む領域に酸化シリコン膜４０９
をストライプ状に形成した後に、p-InP埋め込み層４０
７及びp-InGaAsコンタクト層４１８を、酸化シリコン膜
４０９でよってマスクされていない領域に電流ブロック
層４０６を覆うように成長させて、埋め込み型へテロ構
造を形成する。
【００６１】その後に、先に形成した酸化シリコン膜４
０９を除去した後に、さらに、コンタクト層４１８の上
に他の酸化シリコン膜４１９を堆積する。この酸化シリ
コン膜４１９をマスクとして用いて、気相エピタキシャ
ル成長法によってマスクされていないメサストライプ４
２０の直上に相当する領域に、図５（ｂ）に示すように
p-InP埋め込み層４３０を成長させる。
【００６２】その後、酸化シリコン膜４１９を除去し、
埋め込み層４３０及びコンタクト層４１８の全面を覆う
ようにチタンと白金とからなる金属多層膜を蒸着し、約
４５０℃でのアニーリングを行って、ｐ型電極４１０を
形成する。その後に、ｐ型電極４１０を覆うようにチタ
ン、白金及び金から構成される金属多層膜４１１を蒸着
する。最後に、n-InP基板４０１の裏面に金、錫、クロ
ム、白金及び金からなるｎ型電極４１２を形成し、これ
によって、図５（ｃ）に示すように半導体レーザ４００
が完成する。
【００６３】以上の工程で製造された半導体レーザ４０
０は、これまでに説明した第１〜第３の実施形態の半導
体レーザ１００〜３００のように、はんだ材でヒートシ
ンクにボンディングして使用する。このとき、第１〜第
３の実施形態においてと同様に半導体レーザ４００の内
部で発生した熱が効率的に放散されるので、高バイアス
駆動時でも光出力の飽和の少ない良好な動作特性が実現
できる。特に、本実施形態の半導体レーザ４００では、
メサストライプ４２０の直上に相当する領域には、凸型
の形状を有する埋め込み層４３０が形成されている。上
記のように半導体レーザ４００をヒートシンクへ取り付
ける際には、この凸状の埋め込み層がはんだ材に押し込
まれるかたちになるので、はんだ材が半導体レーザ４０
０の上面に十分に密着して、両者の間にボイドが発生し
難い。この結果、組立後の半導体レーザの動作特性の劣
化を抑制することができる。
【００６４】（第５の実施形態）図６（ａ）〜（ｄ）及
び図７を参照して、本発明の第５の実施形態による半導
体レーザ５００の構成及びその製造方法を説明する。
【００６５】本実施形態の半導体レーザ５００では、基
板側からの放熱を可能にすることで、放熱特性をさらに
向上させる。
【００６６】まず、図６（ａ）に示すように、n-InP基
板５０１の上に、厚さ約５μｍのn-InPクラッド層５０
２、厚さ約５００ｎｍのn-InGaAsP光導波路層５１５、
厚さ約５ｎｍのInGaAsP井戸層と厚さ約１０ｎｍのInGaA
sPバリア層との５ペアからなる多重量子井戸活性層５１
６、厚さ約５００ｎｍのp-InGaAsP光導波路層５１７、
及び厚さ約０．５μｍのp-InPクラッド層５０４を順次
エピタキシャル成長させて、半導体多層構造を形成す
る。その後に、フォトリソグラフ及びエッチングにより
幅約２μｍのメサストライプ５２０を形成する。続い
て、液相エピタキシャル成長法によってp-InP電流ブロ
ック層５０５及びn-InP電流ブロック層５０６をメサス
トライプ５２０の側面に成長させる。さらに、p-InP埋
め込み層５０７及びp-InGaAsコンタクト層５１８をメサ
ストライプ５２０と電流ブロック層５０５及び５０６を
覆うように成長させて、埋め込み型へテロ構造を形成す
る。
【００６７】さらに、コンタクト層５１８の上に厚さ約
０．１５μｍの酸化シリコン膜を堆積し、さらにレジス
トを用いて活性層５１６を含むメサストライプ５２０を
挟んで対称に２本のストライプマスクを形成する。そし
て、このストライプマスクを用いて酸化シリコン膜をパ
ターニングする。その後に、さらに硫酸系エッチャント
を用いて、コンタクト層５１８の露出した部分をエッチ
ングで除去する。これによって、活性層５１６を含むメ
サストライプ５２０を挟んで対称な２本のストライプ状
のコンタクト層５１８を形成する。
【００６８】上記のようにコンタクト層５１８をストラ
イプ状にパターニングした後に、ストライプマスク及び
酸化シリコン膜を除去する。その後に、埋め込み層５０
７及びコンタクト層５１８の全面を覆うようにチタンと
白金とからなる金属多層膜を蒸着し、約４５０℃でのア
ニーリングを行ってｐ型電極５１０を形成する。その後
に、ｐ型電極５１０を覆うようにチタン、白金及び金か
ら構成される金属多層膜５１１を蒸着して、図６（ａ）
に示す構成を得る。
【００６９】次に、図６（ｂ）に示すように、基板５０
１の裏面側に酸化シリコン膜５０９を堆積した後に、所
定のパターンのレジストマスク５１９を酸化シリコン膜
５０９の上に形成する。そして、レジストマスク５１９
を用いて、メサストライプ５２０、すなわち活性層５１
６の直下に相当する領域の酸化シリコン膜５０９を除去
し、さらに塩酸系のエッチング液でn-InP基板５０１を
約５０μｍだけエッチングする。
【００７０】次に、レジストマスク５１９及び酸化シリ
コン膜５０９を除去し、さらに、チップをへき開で切り
出し易い厚みになるまで、塩酸と硝酸との混合液を用い
てn-InP基板５０１をエッチングする。このとき、活性
層５０４の直下の領域は、ウェットエッチングの実施に
先立ってあらかじめエッチングされて他の領域よりも厚
さが５０μｍだけ薄くなっていたが、ウェットエッチン
グの性質からその厚さの差が維持される。また、ウェッ
トエッチングでは、凹部領域は平坦部に比べてエッチン
グされやすい。従って、基板５０１が全体として約１０
０μｍの厚さになるまでエッチングした場合、活性層５
１６の直下の領域における基板５０１の厚さは約４０μ
ｍ以下になる。
【００７１】次に、図６（ｃ）に示すように、エッチン
グされた基板５０１の裏面の全体に金、錫、クロム、白
金、及び金からなるｎ型電極５１２を形成する。
【００７２】さらに、活性層５１６の直下の凹部（すな
わち溝状の部分）を除いた基板５０１の裏面をレジスト
マスクで覆って金めっきを行って、図６（ｄ）に示すよ
うに基板５０１の凹部に金めっき層５２１を埋め込む。
【００７３】以上のプロセスで作製したウェハからチッ
プを切り出した後に、図７に示すように、活性層５１６
の側をヒートシンク５１３にはんだ材５１４によって取
り付ける。一方、基板５０１の側には、熱伝導の良い銅
製のコンタクトブロック５２７を、やはりはんだ材５１
４によって取り付ける。
【００７４】以上のような本実施形態の半導体レーザ５
００の構成では、ヒートシンク５１３及びコンタクトブ
ロック５２７の双方からの放熱が可能になるので、放熱
特性がさらに向上して、さらに高バイアス時に至るまで
出力の飽和を抑えることが可能となる。
【００７５】（第６の実施形態）図８（ａ）〜（ｄ）を
参照して、本発明の第６の実施形態による半導体レーザ
６００の構成及びその製造方法を説明する。これまでの
各実施形態では、半導体レーザがn-InP基板の上に形成
されているが、本実施形態の半導体レーザ６００は、p-
InP基板の上に形成される。
【００７６】まず、図８（ａ）に示すように、p-InP基
板６２３の上に、厚さ約５μｍのp-InPクラッド層６２
４、厚さ約５００ｎｍのp-InGaAsP光導波路層６２５、
厚さ約５ｎｍのInGaAsP井戸層と厚さ約１０ｎｍのInGaA
sPバリア層との５ペアからなる多重量子井戸活性層６１
６、厚さ約５００ｎｍのn-InGaAsP光導波路層６２６、
及び厚さ約０．５μｍのn-InPクラッド層６２７を順次
エピタキシャル成長させて、半導体多層構造を形成す
る。その後に、酸化シリコン膜６０９をマスクとして用
いるフォトリソグラフ及びエッチングにより、幅約２μ
ｍのメサストライプ６７０を形成する。さらに、気相エ
ピタキシャル成長法によって、半絶縁性のInP電流ブロ
ック層６２８をメサストライプ６７０の側面に成長させ
る。
【００７７】続いて、酸化シリコン膜６０９を除去した
後に、再び気相エピタキシャル成長法によって、n-InP
埋め込み層６２９及びn-InGaAsPコンタクト層６３０を
メサストライプ６７０と電流ブロック層６２８を覆うよ
うに成長させる。これによって、図８（ｂ）に示すよう
に、埋め込み型へテロ構造を形成する。
【００７８】その後に、コンタクト層６３０の上に厚さ
約０．１５μｍの酸化シリコン膜を堆積し、さらにレジ
ストを用いて、活性層６１６を含むメサストライプ６７
０を挟んで対称に２本の電極形成用の溝を設ける。そし
て、酸化シリコン膜を除去して、金と錫との合金膜、或
いは金とゲルマニウムとの合金膜をコンタクト層６３０
の上に蒸着する。さらに、リフトオフ及び約３５０℃で
のアニーリングを行って、図８（ｃ）に示すように２本
のストライプ状のｎ型電極６３１を形成する。
【００７９】さらに、適切なパターンのレジストマスク
を形成して、活性層６１６（メサストライプ６７０）の
直上の領域を除いて、上記のｎ型電極６３１を含めてマ
スクする。そして、このマスクを用いてコンタクト層６
３０をエッチングして、メサストライプ６７０の直上の
領域のコンタクト層６３０に開口部を設ける。
【００８０】その後に、図８（ｄ）に示すように、ｎ型
電極６３１及びコンタクト層６３０を覆うようにチタ
ン、白金及び金から構成される金属多層膜６１１を蒸着
する。最後に、p-InP基板６２３の裏面に金及び亜鉛か
らなるｐ型電極６３２を形成し、これによって半導体レ
ーザ６００が完成する。
【００８１】以上の工程で製造された半導体レーザ６０
０は、これまでの各実施形態の場合と同様にはんだ材で
ヒートシンクにボンディングされて使用されるが、これ
までの場合と同様に、半導体レーザ６００の内部で発生
した熱がコンタクト層などににより遮られることなく放
散される。その結果、高バイアス駆動時でも、光出力の
飽和の少ない良好な動作特性が実現できる。
【００８２】本実施形態の以上の説明では、第１の実施
形態における半導体レーザ１００の構造に近い構成を例
にとってｐ型及びｎ型の極性を逆転させた場合を説明し
ているが、他の実施形態の半導体レーザ２００〜５００
の構成においても極性を反転させることは可能であり、
同様の効果が得られる。
【００８３】なお、以上の説明では、ＩｎＰ系材料で構
成された半導体レーザを例にとって本発明を説明してい
るが、本発明の適用はこれに限られない。AlGaInP系
（例えば、AlGaInP）の赤色レーザ、ＧａＮ系の青色レ
ーザ（例えば、AlGaInN）、或いはZnSe系（例えば、ZnM
gSSe）の青色レーザのコンタクト構造に対しても、本発
明を適用することができる。これらの３元もしくは４元
混晶から構成されるコンタクト構造に本発明を適用すれ
ば、放熱性を向上させることができる。
【００８４】
【発明の効果】以上に詳細に示したように、本発明によ
れば、半導体レーザの活性層の直上にInGaAsP層やInGaA
s層、或いは酸化シリコン（ＳｉＯ2）膜のような絶縁膜
など、熱伝導率の低い材料の層を形成しない。これによ
って、高バイアス電流を印加して半導体レーザを駆動す
る際にも、半導体積層構造の内部で発生した熱を効率良
く放散することができて、光出力の飽和が少ない良好な
特性を実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に
おける半導体レーザの製造工程を示す断面図である。
【図２】図１の半導体レーザをヒートシンクに取り付け
た状態を示す断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施形態に
おける半導体レーザの製造工程を示す断面図である。
【図４】（ａ）は、本発明の第３の実施形態における半
導体レーザの製造工程を示す断面図であり、（ｂ）〜
（ｄ）は、（ａ）の線Ａ−Ａ‘に沿って他の製造工程を
示す断面図であり、（ｅ）は、本発明の第３の実施形態
における半導体レーザの構成を示す斜視図である。
【図５】（ａ）〜（ｃ）は、本発明の第４の実施形態に
おける半導体レーザの製造工程を示す断面図である。
【図６】（ａ）〜（ｄ）は、本発明の第５の実施形態に
おける半導体レーザの製造工程を示す断面図である。
【図７】図６の半導体レーザをヒートシンクに取り付け
た状態を示す断面図である。
【図８】（ａ）〜（ｄ）は、本発明の第６の実施形態に
おける半導体レーザの製造工程を示す断面図である。
【図９】従来の半導体レーザの構造を示す断面図であ
る。
【図１０】図９の従来の半導体レーザをヒートシンクに
取り付けた状態を示す断面図である。
【図１１】コンタクト層の開口部の幅に対する活性層の
温度上昇分（△Ｔ）及びコンタクト層と活性層との間の
抵抗成分の増加分（△Ｒ）の変化を示すグラフである。
【符号の説明】 １０１ n-InP基板 １０２ n-InPクラッド層 １０４ p-InPクラッド層 １０５ p-InP電流ブロック層 １０６ n-InP電流ブロック層 １０７ p-InP埋め込み層 １０８ p-InGaAsPコンタクト層 １０９ 酸化シリコン膜 １１０ ｐ型電極 １１１ 金属多層膜 １１２ ｎ型電極 １１３ ヒートシンク １１４ はんだ材 １１５ n-InGaAsP光導波路層 １１６ 多重量子井戸活性層 １１７ p-InGaAsP光導波路層 １２０ メサストライプ ２０１、３０１、４０１ n-InP基板 ２０２、３０２、４０２ n-InPクラッド層 ２０４、３０４、４０４ p-InPクラッド層 ２０５、３０５、４０５ p-InP電流ブロック層 ２０６、３０６、４０６ n-InP電流ブロック層 ２０７、３０７、４０７ p-InP埋め込み層 ２０９、３０９、４０９ 酸化シリコン膜 ２１０、３１０、４１０ ｐ型電極 ２１１、３１１、４１１ 金属多層膜 ２１２、３１２、４１２ ｎ型電極 ２１５、３１５、４１５ n-InGaAsP光導波路層 ２１６、３１６、４１６ 多重量子井戸活性層 ２１７、３１７、４１７ p-InGaAsP光導波路層 ２１８、３１８、４１８ p-InGaAsコンタクト層 ２１９、３１９ ストライプマスク ２２０、３２０、４２０ メサストライプ ４１９ 酸化シリコン膜 ４３０ p-InP埋め込み層 ５０１ n-InP基板 ５０２ n-InPクラッド層 ５０４ p-InPクラッド層 ５０５ p-InP電流ブロック層 ５０６ n-InP電流ブロック層 ５０７ p-InP埋め込み層 ５１０ ｐ型電極 ５１１ 金属多層膜 ５１２ ｎ型電極 ５１３ ヒートシンク ５１４ はんだ材 ５１５ n-InGaAsP光導波路層 ５１６ 多重量子井戸活性層 ５１７ p-InGaAsP光導波路層 ５１８ p-InGaAsコンタクト層 ５１９ レジストマスク ５２０ メサストライプ ５２１ 金メッキ層 ５２７ コンタクトブロック ６０９ 酸化シリコン膜 ６１６ 多重量子井戸活性層 ６２３ p-InP基板 ６２４ p-InPクラッド層 ６２５ p-InGaAsP光導波路層 ６２６ n-InGaAsP光導波路層 ６２７ n-InPクラッド層 ６２８ 半絶縁InP電流ブロック層 ６２９ n-InP埋め込み層 ６３０ n-InGaAsPコンタクト層 ６３１ ｎ型電極 ６３２ ｐ型電極 ６７０ メサストライプ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 第１の導電型の基板と、 該基板の上に設けられた、少なくとも第１の導電型のク
    ラッド層と活性層と第２の導電型のクラッド層とを含む
    積層構造を有するメサと、 該メサの両側に設けられた電流ブロック層と、 該メサと該電流ブロック層との上に設けられた第２の導
    電型の埋め込み層と、 該埋め込み層の上の所定の領域に設けられた第２の導電
    型のコンタクト層と、を備え、 該所定の領域は該メサの直上部を含まない、半導体レー
    ザ。
  2. 【請求項２】 前記埋め込み層の上であって前記コンタ
    クト層が設けられていない領域に設けられた金属層をさ
    らに備えている、請求項１に記載の半導体レーザ。
  3. 【請求項３】 前記金属層が、はんだ材を構成する金属
    元素の前記埋め込み層への侵入を阻止する元素で構成さ
    れている、請求項２に記載の半導体レーザ。
  4. 【請求項４】 前記埋め込み層と前記コンタクト層との
    上に設けられたノンアロイ電極をさらに備えている、請
    求項１に記載の半導体レーザ。
  5. 【請求項５】 前記ノンアロイ電極が白金を含む層で構
    成されている、請求項４に記載の半導体レーザ。
  6. 【請求項６】 前記埋め込み層の上であって前記コンタ
    クト層が設けられていない領域に、熱伝導率の良い半導
    体層がさらに設けられている、請求項１に記載の半導体
    レーザ。
  7. 【請求項７】 前記半導体層の厚みが、前記活性層から
    しみだした光に対する十分な閉じ込め効果を示す値であ
    って、且つ、十分な放熱効果を示す値に設定されてい
    る、請求項６に記載の半導体レーザ。
  8. 【請求項８】 前記コンタクト層が設けられていない領
    域の幅が、前記メサの幅の約２倍以上且つ約１０倍以下
    の値に設定されている、請求項１に記載の半導体レー
    ザ。
  9. 【請求項９】 前記メサの直下に相当する領域の基板に
    凹部が設けられていて、該凹部には高熱伝導性材料層が
    設けられている、請求項１に記載の半導体レーザ。
  10. 【請求項１０】 前記高熱伝導性材料層が金属層であ
    る、請求項９に記載の半導体レーザ。
  11. 【請求項１１】 第１の導電型の基板と、 該基板の上に設けられた、少なくとも第１の導電型のク
    ラッド層と活性層と第２の導電型のクラッド層とを含む
    積層構造を有するメサと、 該メサの両側に設けられた電流ブロック層と、 該メサと該電流ブロック層との上に設けられた第２の導
    電型の埋め込み層と、 該埋め込み層の上に共振器方向に所定の間隔で設けられ
    た、該共振器方向に垂直な方向にはストライプ状である
    第２の導電型のコンタクト層と、を備える、半導体レー
    ザ。
  12. 【請求項１２】 前記埋め込み層と前記コンタクト層と
    の上に設けられたノンアロイ電極をさらに備えている、
    請求項１１に記載の半導体レーザ。
  13. 【請求項１３】 前記ノンアロイ電極が白金を含む層で
    構成されている、請求項１２に記載の半導体レーザ。
  14. 【請求項１４】 前記メサの直下に相当する領域の基板
    に凹部が設けられていて、該凹部には高熱伝導性材料層
    が設けられている、請求項１１に記載の半導体レーザ。
  15. 【請求項１５】 前記高熱伝導性材料層が金属層であ
    る、請求項１４に記載の半導体レーザ。
  16. 【請求項１６】 第１の導電型の基板と、 該基板の上に設けられた、少なくとも第１の導電型のク
    ラッド層と活性層と第２の導電型のクラッド層とを含む
    積層構造を有するメサと、 該メサの両側に設けられた電流ブロック層と、 該メサと該電流ブロック層との上に設けられた第２の導
    電型の埋め込み層と、を備え、 該メサの直下に相当する領域の基板に凹部が設けられて
    いて、該凹部には高熱伝導性材料層が設けられている、
    半導体レーザ。
  17. 【請求項１７】 前記高熱伝導性材料層が金属層であ
    る、請求項１６に記載の半導体レーザ。
  18. 【請求項１８】 第１の導電型の基板の上に、共振器方
    向に平行なストライプ状の活性層を含むとともに最上層
    が第２の導電型のコンタクト層である、埋め込み型ヘテ
    ロ構造を設ける工程と、 該コンタクト層の上であって該活性層の直上に相当する
    第１の領域を除く第２の領域を絶縁膜でマスクする工程
    と、 該第１の領域における該コンタクト層をエッチングする
    工程と、 該絶縁膜を除去する工程と、 該第２の領域における該コンタクト層の上に電極を形成
    する工程と、を包含する、半導体レーザの製造方法。
  19. 【請求項１９】 第１の導電型の基板の上に、共振器方
    向に平行なストライプ状の活性層を含むとともに最上層
    が第２の導電型のコンタクト層である、埋め込み型ヘテ
    ロ構造を設ける工程と、 該コンタクト層の上に、該共振器方向に対して垂直な方
    向にストライプ状に絶縁膜でマスクを形成する工程と、 該マスクを用いて該コンタクト層をエッチングする工程
    と、 該マスクを除去する工程と、 該コンタクト層の上に電極を形成する工程と、を包含す
    る、半導体レーザの製造方法。
  20. 【請求項２０】 第１の導電型の基板の上に、少なくと
    も第１の導電型のクラッド層と活性層と第２の導電型の
    クラッド層とを含む積層構造を有するメサを設ける工程
    と、 該メサの両側に、電流ブロック層と第２の導電型の埋め
    込み層と第２の導電型のコンタクト層とを順次積層する
    工程と、 該メサの上に第２の導電型の埋め込み層を設ける工程
    と、 該コンタクト層の上に電極を形成する工程と、を包含す
    る半導体レーザの製造方法。
  21. 【請求項２１】 第１の導電型の基板の上に、共振器方
    向に平行なストライプ状の活性層を含むとともに最上層
    が第２の導電型のコンタクト層である、埋め込み型ヘテ
    ロ構造を設ける工程と、 該活性層の直下に相当する領域の基板に凹部を設ける工
    程と、 該凹部に高熱伝導性材料を埋め込む工程と、を包含す
    る、半導体レーザの製造方法。
JP8186466A 1995-07-21 1996-07-16 半導体レーザ及びその製造方法 Pending JPH0997946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8186466A JPH0997946A (ja) 1995-07-21 1996-07-16 半導体レーザ及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18521395 1995-07-21
JP7-185213 1995-07-21
JP8186466A JPH0997946A (ja) 1995-07-21 1996-07-16 半導体レーザ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0997946A true JPH0997946A (ja) 1997-04-08

Family

ID=16166858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8186466A Pending JPH0997946A (ja) 1995-07-21 1996-07-16 半導体レーザ及びその製造方法

Country Status (2)

Country Link
US (2) US5949808A (ja)
JP (1) JPH0997946A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060300A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The 面発光レーザ素子及び面発光レーザアレイ
JP2007059831A (ja) * 2005-08-26 2007-03-08 Furukawa Electric Co Ltd:The 面発光レーザ素子、光送信モジュール、光コネクタおよび光通信システム
JP2012134346A (ja) * 2010-12-22 2012-07-12 Opnext Japan Inc 半導体レーザ装置
JPWO2024134788A1 (ja) * 2022-12-20 2024-06-27
JP7710626B1 (ja) * 2024-06-11 2025-07-18 三菱電機株式会社 光半導体装置及び光半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6738403B2 (en) * 2000-04-06 2004-05-18 Fuji Photo Film Co., Ltd. Semiconductor laser element and semiconductor laser
EP3506000B1 (en) * 2017-12-29 2020-10-07 IMEC vzw Iii-v semiconductor waveguide nanoridge structure
CN115989620B (zh) * 2020-09-04 2025-02-25 三菱电机株式会社 半导体激光器以及半导体激光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52116185A (en) * 1976-03-26 1977-09-29 Hitachi Ltd Mesa-type semiconductor laser
NL8201409A (nl) * 1982-04-02 1983-11-01 Philips Nv Halfgeleiderlaser en werkwijze ter vervaardiging ervan.
JPS58190087A (ja) * 1982-04-28 1983-11-05 Toshiba Corp 半導体レ−ザ装置
JPH02305488A (ja) * 1989-05-19 1990-12-19 Fujitsu Ltd 半導体発光装置
JPH03104183A (ja) * 1989-09-18 1991-05-01 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH03263890A (ja) * 1990-03-14 1991-11-25 Matsushita Electron Corp 半導体レーザ装置およびその製造方法
JP2553731B2 (ja) * 1990-04-13 1996-11-13 三菱電機株式会社 半導体光素子
JPH0435080A (ja) * 1990-05-31 1992-02-05 Nec Corp 埋め込み型半導体レーザ
US5245622A (en) * 1992-05-07 1993-09-14 Bandgap Technology Corporation Vertical-cavity surface-emitting lasers with intra-cavity structures
JP2879875B2 (ja) * 1993-01-11 1999-04-05 ローム株式会社 半導体レーザ素子およびその製造方法
JPH06350190A (ja) * 1993-06-07 1994-12-22 Furukawa Electric Co Ltd:The 波長制御型面発光半導体レーザ
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
JP3461632B2 (ja) * 1995-08-28 2003-10-27 三菱電機株式会社 半導体レーザ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060300A (ja) * 2001-08-14 2003-02-28 Furukawa Electric Co Ltd:The 面発光レーザ素子及び面発光レーザアレイ
JP2007059831A (ja) * 2005-08-26 2007-03-08 Furukawa Electric Co Ltd:The 面発光レーザ素子、光送信モジュール、光コネクタおよび光通信システム
JP2012134346A (ja) * 2010-12-22 2012-07-12 Opnext Japan Inc 半導体レーザ装置
JPWO2024134788A1 (ja) * 2022-12-20 2024-06-27
WO2024134788A1 (ja) * 2022-12-20 2024-06-27 三菱電機株式会社 半導体光素子
JP7710626B1 (ja) * 2024-06-11 2025-07-18 三菱電機株式会社 光半導体装置及び光半導体装置の製造方法

Also Published As

Publication number Publication date
US5949808A (en) 1999-09-07
US6108361A (en) 2000-08-22

Similar Documents

Publication Publication Date Title
US11626707B2 (en) Semiconductor laser diode
JP3230785B2 (ja) 半導体レーザおよびその製造方法
US20080130698A1 (en) Nitride-based semiconductor device and method of fabricating the same
US20060039428A1 (en) Semiconductor laser device and manufacturing method therefor
JP4583058B2 (ja) 半導体レーザ素子
JPH0997946A (ja) 半導体レーザ及びその製造方法
TWI737336B (zh) 半導體光積體元件及半導體光積體元件之製造方法
JP2018139264A (ja) 光半導体素子及びその製造方法
JP2000299528A (ja) 半導体レーザおよびその製造方法
US5790577A (en) High output semiconductor laser element having robust electrode structure
JP2018098264A (ja) 量子カスケード半導体レーザ
JP3344096B2 (ja) 半導体レーザ及びその製造方法
JP7145936B2 (ja) 半導体レーザおよびその製造方法
US20050190806A1 (en) Semiconductor laser and manufacturing method therefor
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JPH08125270A (ja) 積層型半導体レーザ
JPH10261830A (ja) 面発光型半導体レーザおよびその製造方法
JP2004363147A (ja) 半導体レーザ素子およびその製造方法
JP3505913B2 (ja) 半導体発光装置の製造方法
JPS59155979A (ja) 半導体レ−ザの製造方法
WO2024085108A1 (ja) 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、及び半導体発光装置の製造方法
JP2708949B2 (ja) 半導体レーザ装置の製造方法
JPH11354880A (ja) 半導体レーザ素子およびその製造方法
JP4441085B2 (ja) 半導体レーザ素子及びその製造方法
JP3033664B2 (ja) 半導体レーザ装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990318