JPH0998030A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0998030A JPH0998030A JP25603595A JP25603595A JPH0998030A JP H0998030 A JPH0998030 A JP H0998030A JP 25603595 A JP25603595 A JP 25603595A JP 25603595 A JP25603595 A JP 25603595A JP H0998030 A JPH0998030 A JP H0998030A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- substrate
- resistance
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 帰還増幅器を構成する半導体集積回路を製造
する場合、トランジスタに内在する対半導体基板寄生素
子の影響を受けて生ずる増幅率の帯域内偏差をなくすこ
とが可能な技術を提供する。 【解決手段】 トランジスタＱに内在する対半導体基板
寄生素子（基板抵抗Ｒｓ、基板容量Ｃｓおよびコレクタ
・基板間容量Ｃｔｓ）とインピーダンス負荷（負荷抵抗
ＲＬ）との並列インピーダンスの周波数特性に対して、
これと同一の周波数特性を有する帰還回路ＦＣを構成す
る抵抗Ｒｘと容量Ｃｘを、帰還増幅器の帰還抵抗ＲＥに
並列に接続されるように半導体基板２に形成する。これ
により、対半導体基板寄生素子に原因する周波数特性は
帰還回路ＦＣによって補償されるようになるので、中間
周波数ｆｏを越える中間周波数帯域ＭＢにおいても増幅
率Ｇの低下を防止することができる。
する場合、トランジスタに内在する対半導体基板寄生素
子の影響を受けて生ずる増幅率の帯域内偏差をなくすこ
とが可能な技術を提供する。 【解決手段】 トランジスタＱに内在する対半導体基板
寄生素子（基板抵抗Ｒｓ、基板容量Ｃｓおよびコレクタ
・基板間容量Ｃｔｓ）とインピーダンス負荷（負荷抵抗
ＲＬ）との並列インピーダンスの周波数特性に対して、
これと同一の周波数特性を有する帰還回路ＦＣを構成す
る抵抗Ｒｘと容量Ｃｘを、帰還増幅器の帰還抵抗ＲＥに
並列に接続されるように半導体基板２に形成する。これ
により、対半導体基板寄生素子に原因する周波数特性は
帰還回路ＦＣによって補償されるようになるので、中間
周波数ｆｏを越える中間周波数帯域ＭＢにおいても増幅
率Ｇの低下を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
関し、特に、半導体基板に形成したトランジスタを含む
複数の回路素子によって帰還増幅器を構成する場合に、
トランジスタに内在する対半導体基板寄生素子の影響を
防止する半導体集積回路に適用して有効な技術に関する
ものである。
関し、特に、半導体基板に形成したトランジスタを含む
複数の回路素子によって帰還増幅器を構成する場合に、
トランジスタに内在する対半導体基板寄生素子の影響を
防止する半導体集積回路に適用して有効な技術に関する
ものである。
【０００２】
【従来の技術】最近、特に超高周波領域で使用するＬＳ
Ｉの要求が高まっている。この超高周波用ＬＳＩは、例
えばベースバンド光通信のように１０（Ｇｂｉｔ／ｓ）
もの伝送速度を必要とする光伝送用の広帯域増幅器を構
成する場合に用いられる。
Ｉの要求が高まっている。この超高周波用ＬＳＩは、例
えばベースバンド光通信のように１０（Ｇｂｉｔ／ｓ）
もの伝送速度を必要とする光伝送用の広帯域増幅器を構
成する場合に用いられる。
【０００３】このようなＬＳＩを通常広く用いられてい
るＳｉ基板を用いて製造した場合、Ｓｉ基板は抵抗値が
絶縁物に比較して小さいので、寄生素子として基板抵抗
Ｒｓおよび基板容量Ｃｓが形成されるようになり、等価
的にこれら基板抵抗Ｒｓと基板容量Ｃｓとの並列回路が
形成されるようになる。例えば、ＩＳＳＣＣ ＤＩＧＥ
ＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ、ｐｐ
２０２−２０３、Ｆｅｂ．１９９２には、そのように基
板抵抗Ｒｓと基板容量Ｃｓとの並列回路がモデル化され
たＳｉ基板が示されている。
るＳｉ基板を用いて製造した場合、Ｓｉ基板は抵抗値が
絶縁物に比較して小さいので、寄生素子として基板抵抗
Ｒｓおよび基板容量Ｃｓが形成されるようになり、等価
的にこれら基板抵抗Ｒｓと基板容量Ｃｓとの並列回路が
形成されるようになる。例えば、ＩＳＳＣＣ ＤＩＧＥ
ＳＴ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ、ｐｐ
２０２−２０３、Ｆｅｂ．１９９２には、そのように基
板抵抗Ｒｓと基板容量Ｃｓとの並列回路がモデル化され
たＳｉ基板が示されている。
【０００４】また、Ｓｉ基板に例えばバイポーラ型トラ
ンジスタ（以下、単にトランジスタと称する）を形成す
ると、Ｓｉ基板とコレクタとの間に他の寄生素子として
コレクタ・基板間容量Ｃｔｓが形成されるようになる。
従って、Ｓｉ基板にトランジスタを形成したとすると、
基板抵抗Ｒｓ、基板容量Ｃｓおよびコレクタ・基板間容
量Ｃｔｓからなる対半導体基板寄生素子が形成されるよ
うになり、これらの寄生素子はトランジスタに内在して
いることになる。
ンジスタ（以下、単にトランジスタと称する）を形成す
ると、Ｓｉ基板とコレクタとの間に他の寄生素子として
コレクタ・基板間容量Ｃｔｓが形成されるようになる。
従って、Ｓｉ基板にトランジスタを形成したとすると、
基板抵抗Ｒｓ、基板容量Ｃｓおよびコレクタ・基板間容
量Ｃｔｓからなる対半導体基板寄生素子が形成されるよ
うになり、これらの寄生素子はトランジスタに内在して
いることになる。
【０００５】このため、Ｓｉ基板にトランジスタおよび
このコレクタに接続されるようにインピーダンス負荷と
して負荷抵抗ＲＬを形成するとともに、そのエミッタに
接続されるように帰還抵抗ＲＥを形成した半導体集積回
路を製造して、エミッタ接地型のエミッタ帰還増幅器を
構成したとすると、この帰還増幅器のトランジスタのイ
ンピーダンス負荷は、対半導体基板寄生素子の影響を受
けて負荷抵抗ＲＬ以外の回路素子が接続された形にな
る。すなわち、この場合の帰還増幅器の等価回路は、前
記のような基板抵抗Ｒｓと基板容量Ｃｓとの並列回路に
コレクタ・基板間容量Ｃｔｓが直列に接続されて、この
直列回路が負荷抵抗ＲＬに並列に接続された形になる。
このコレクタに接続されるようにインピーダンス負荷と
して負荷抵抗ＲＬを形成するとともに、そのエミッタに
接続されるように帰還抵抗ＲＥを形成した半導体集積回
路を製造して、エミッタ接地型のエミッタ帰還増幅器を
構成したとすると、この帰還増幅器のトランジスタのイ
ンピーダンス負荷は、対半導体基板寄生素子の影響を受
けて負荷抵抗ＲＬ以外の回路素子が接続された形にな
る。すなわち、この場合の帰還増幅器の等価回路は、前
記のような基板抵抗Ｒｓと基板容量Ｃｓとの並列回路に
コレクタ・基板間容量Ｃｔｓが直列に接続されて、この
直列回路が負荷抵抗ＲＬに並列に接続された形になる。
【０００６】このように、負荷抵抗ＲＬに他の回路素子
が並列接続されると、信号の周波数に応じてインピーダ
ンス負荷が変化するようになり、帰還増幅器の増幅率が
周波数依存性を有するようになる。
が並列接続されると、信号の周波数に応じてインピーダ
ンス負荷が変化するようになり、帰還増幅器の増幅率が
周波数依存性を有するようになる。
【０００７】帰還増幅器は、この増幅率がインピーダン
ス負荷（負荷抵抗ＲＬ）と帰還抵抗ＲＥとの比（負荷抵
抗ＲＬ／帰還抵抗ＲＥ）によって決定されるので、広帯
域にわたってフラットな増幅率が期待できるため前記し
たようなベースバンド光通信のような広帯域増幅器に好
んで用いられている。
ス負荷（負荷抵抗ＲＬ）と帰還抵抗ＲＥとの比（負荷抵
抗ＲＬ／帰還抵抗ＲＥ）によって決定されるので、広帯
域にわたってフラットな増幅率が期待できるため前記し
たようなベースバンド光通信のような広帯域増幅器に好
んで用いられている。
【０００８】なお、通常において、基板抵抗Ｒｓは負荷
抵抗ＲＬよりも十分に大きく（Ｒｓ≫ＲＬ）、分離容量
Ｃｔｓは基板容量Ｃｓよりも十分に大きく（Ｃｔｓ≫Ｃ
ｓ）なっている。
抵抗ＲＬよりも十分に大きく（Ｒｓ≫ＲＬ）、分離容量
Ｃｔｓは基板容量Ｃｓよりも十分に大きく（Ｃｔｓ≫Ｃ
ｓ）なっている。
【０００９】
【発明が解決しようとする課題】前記のように帰還増幅
器を構成しているトランジスタのインピーダンス負荷が
負荷抵抗ＲＬ以外に対半導体基板寄生素子の影響を受け
るようになると、帰還増幅器の増幅率対周波数の関係を
示す周波数特性において、増幅率は周波数依存性を有す
るようになり、特に中間周波数帯域の増幅率は低周波数
帯域の増幅率よりも低下するようになって、いわゆる増
幅率の帯域内偏差が生ずるという問題がある。
器を構成しているトランジスタのインピーダンス負荷が
負荷抵抗ＲＬ以外に対半導体基板寄生素子の影響を受け
るようになると、帰還増幅器の増幅率対周波数の関係を
示す周波数特性において、増幅率は周波数依存性を有す
るようになり、特に中間周波数帯域の増幅率は低周波数
帯域の増幅率よりも低下するようになって、いわゆる増
幅率の帯域内偏差が生ずるという問題がある。
【００１０】このように、増幅率の帯域内偏差が生ずる
と、帰還増幅器を広帯域増幅器として用いているシステ
ムでは増幅率の変化がそのまま伝送特性の劣化として現
われるので、情報を正確かつ高速に伝送する上で支障が
生じるようになる。
と、帰還増幅器を広帯域増幅器として用いているシステ
ムでは増幅率の変化がそのまま伝送特性の劣化として現
われるので、情報を正確かつ高速に伝送する上で支障が
生じるようになる。
【００１１】増幅率の帯域内偏差が生じる理由について
より詳細に説明する。増幅率対周波数の関係を示す周波
数特性において、低周波数帯域ではインピーダンス負荷
はほとんど対半導体基板寄生素子の影響を受けないの
で、ほぼ負荷抵抗ＲＬのみとなるため、増幅率は（ＲＬ
／ＲＥ）で与えられる。
より詳細に説明する。増幅率対周波数の関係を示す周波
数特性において、低周波数帯域ではインピーダンス負荷
はほとんど対半導体基板寄生素子の影響を受けないの
で、ほぼ負荷抵抗ＲＬのみとなるため、増幅率は（ＲＬ
／ＲＥ）で与えられる。
【００１２】次に、１／（２π・Ｒｓ・Ｃｔｓ）で示さ
れる中間周波数ｆｏを越える中間周波数帯域では基板容
量Ｃｓの影響はほとんどなく、コレクタ・基板間容量Ｃ
ｔｓがショートして見えるため、インピーダンス負荷は
負荷抵抗ＲＬと基板抵抗Ｒｓとの並列合成抵抗｛（ＲＬ
・Ｒｓ）／（ＲＬ＋Ｒｓ）｝となる。よって、増幅率は
（ＲＬ／ＲＥ）・｛Ｒｓ／（ＲＬ＋Ｒｓ）｝で与えられ
る。さらに、高周波数帯域では基板容量Ｃｓおよびベー
ス・コレクタ間容量Ｃｔｃがショートして見えるため、
増幅率は０に漸近する。
れる中間周波数ｆｏを越える中間周波数帯域では基板容
量Ｃｓの影響はほとんどなく、コレクタ・基板間容量Ｃ
ｔｓがショートして見えるため、インピーダンス負荷は
負荷抵抗ＲＬと基板抵抗Ｒｓとの並列合成抵抗｛（ＲＬ
・Ｒｓ）／（ＲＬ＋Ｒｓ）｝となる。よって、増幅率は
（ＲＬ／ＲＥ）・｛Ｒｓ／（ＲＬ＋Ｒｓ）｝で与えられ
る。さらに、高周波数帯域では基板容量Ｃｓおよびベー
ス・コレクタ間容量Ｃｔｃがショートして見えるため、
増幅率は０に漸近する。
【００１３】従って、増幅率対周波数の関係を示す周波
数特性において、低周波数帯域の増幅率（ＲＬ／ＲＥ）
と、中間周波数ｆｏを越える中間周波数帯域の増幅率
（ＲＬ／ＲＥ）・｛Ｒｓ／（ＲＬ＋Ｒｓ）｝とを比較す
れば明らかなように、中間周波数帯域の増幅率は低周波
数帯域の増幅率よりも低下するので、増幅率の帯域内偏
差が避けられなくなる。このため、広帯域にわたってフ
ラットな増幅率が得られなくなる。
数特性において、低周波数帯域の増幅率（ＲＬ／ＲＥ）
と、中間周波数ｆｏを越える中間周波数帯域の増幅率
（ＲＬ／ＲＥ）・｛Ｒｓ／（ＲＬ＋Ｒｓ）｝とを比較す
れば明らかなように、中間周波数帯域の増幅率は低周波
数帯域の増幅率よりも低下するので、増幅率の帯域内偏
差が避けられなくなる。このため、広帯域にわたってフ
ラットな増幅率が得られなくなる。
【００１４】本発明の目的は、帰還増幅器を構成する半
導体集積回路を製造する場合、トランジスタに内在する
対半導体基板寄生素子の影響を受けて生ずる増幅率の帯
域内偏差をなくすことが可能な技術を提供することにあ
る。
導体集積回路を製造する場合、トランジスタに内在する
対半導体基板寄生素子の影響を受けて生ずる増幅率の帯
域内偏差をなくすことが可能な技術を提供することにあ
る。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１７】本発明の半導体集積回路は、入力信号を増
幅して出力するトランジスタおよびこのトランジスタの
出力側に接続されるインピーダンス負荷を含む複数の回
路素子によって帰還増幅器が構成され、前記複数の回路
素子が共通の半導体基板に形成される半導体集積回路で
あって、前記トランジスタに内在する対半導体基板寄生
素子と前記インピーダンス負荷との並列インピーダンス
の周波数特性に対して、これと同一の周波数特性を有す
る帰還回路を構成する回路素子が前記帰還増幅器の所望
の位置に接続されるように前記半導体基板に形成されて
いる。
幅して出力するトランジスタおよびこのトランジスタの
出力側に接続されるインピーダンス負荷を含む複数の回
路素子によって帰還増幅器が構成され、前記複数の回路
素子が共通の半導体基板に形成される半導体集積回路で
あって、前記トランジスタに内在する対半導体基板寄生
素子と前記インピーダンス負荷との並列インピーダンス
の周波数特性に対して、これと同一の周波数特性を有す
る帰還回路を構成する回路素子が前記帰還増幅器の所望
の位置に接続されるように前記半導体基板に形成されて
いる。
【００１８】上述した手段によれば、本発明の半導体集
積回路は、半導体基板に形成されるトランジスタに内在
する対半導体基板寄生素子と、トランジスタの出力側に
接続されるインピーダンス負荷との並列インピーダンス
の周波数特性に対して、これと同一の周波数特性を有す
る帰還回路を構成する回路素子が帰還増幅器の所望の位
置に接続されるように半導体基板に形成されるので、対
半導体基板寄生素子に原因する周波数特性は前記帰還回
路を構成する回路素子によって補償される。従って、帰
還増幅器を構成する半導体集積回路を製造する場合、ト
ランジスタに内在する対半導体基板寄生素子の影響を受
けて生ずる増幅率の帯域内偏差をなくすことが可能とな
る。
積回路は、半導体基板に形成されるトランジスタに内在
する対半導体基板寄生素子と、トランジスタの出力側に
接続されるインピーダンス負荷との並列インピーダンス
の周波数特性に対して、これと同一の周波数特性を有す
る帰還回路を構成する回路素子が帰還増幅器の所望の位
置に接続されるように半導体基板に形成されるので、対
半導体基板寄生素子に原因する周波数特性は前記帰還回
路を構成する回路素子によって補償される。従って、帰
還増幅器を構成する半導体集積回路を製造する場合、ト
ランジスタに内在する対半導体基板寄生素子の影響を受
けて生ずる増幅率の帯域内偏差をなくすことが可能とな
る。
【００１９】以下、本発明について、図面を参照して実
施形態とともに詳細に説明する。
施形態とともに詳細に説明する。
【００２０】なお、実施形態を説明するための全図にお
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
【００２１】
【実施形態】図１は本発明の実施形態による半導体集積
回路を示す平面図で、半導体基板に例えばバイポーラ型
トランジスタおよびこのコレクタに接続されるようにイ
ンピーダンス負荷として負荷抵抗ＲＬを形成するととも
に、そのエミッタに接続されるように帰還抵抗ＲＥを形
成した半導体集積回路を製造して、エミッタ接地型のエ
ミッタ帰還増幅器を構成した例で示している。図２は図
１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図、図４は
本実施形態の半導体集積回路によって構成される帰還増
幅器の等価回路を示している。なお、図１の各構成部分
のパターンは説明を簡単にするため一例を示したもので
あり、実際の半導体集積回路の製造にあたっては任意の
変更が可能である。
回路を示す平面図で、半導体基板に例えばバイポーラ型
トランジスタおよびこのコレクタに接続されるようにイ
ンピーダンス負荷として負荷抵抗ＲＬを形成するととも
に、そのエミッタに接続されるように帰還抵抗ＲＥを形
成した半導体集積回路を製造して、エミッタ接地型のエ
ミッタ帰還増幅器を構成した例で示している。図２は図
１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図、図４は
本実施形態の半導体集積回路によって構成される帰還増
幅器の等価回路を示している。なお、図１の各構成部分
のパターンは説明を簡単にするため一例を示したもので
あり、実際の半導体集積回路の製造にあたっては任意の
変更が可能である。
【００２２】本実施形態の半導体集積回路１は、例えば
Ｐ型シリコン単結晶基板からなる半導体基板２に互いに
絶縁分離された複数のＮ型領域３Ａ、３Ｂ、３Ｃ…が形
成され、各領域には以下のように所望の素子が形成され
ている。
Ｐ型シリコン単結晶基板からなる半導体基板２に互いに
絶縁分離された複数のＮ型領域３Ａ、３Ｂ、３Ｃ…が形
成され、各領域には以下のように所望の素子が形成され
ている。
【００２３】１つのＮ型領域３Ｂには能動素子として働
く例えばＮＰＮ型バイポーラ型トランジスタ（以下、単
にトランジスタと称する）Ｑが形成されている。４はＮ
＋型埋込層、５はＮ型コレクタ領域、６はＰ型ベース領
域、７はＮ＋型エミッタ領域、８はＮ＋型コレクタコン
タクト領域、９はコレクタ電極層、１０はベース電極
層、１１はエミッタ電極層、１２は酸化膜（ＳｉＯ2）
などからなる表面保護用の絶縁膜である。各電極として
はＡｌ合金などが用いられる。
く例えばＮＰＮ型バイポーラ型トランジスタ（以下、単
にトランジスタと称する）Ｑが形成されている。４はＮ
＋型埋込層、５はＮ型コレクタ領域、６はＰ型ベース領
域、７はＮ＋型エミッタ領域、８はＮ＋型コレクタコン
タクト領域、９はコレクタ電極層、１０はベース電極
層、１１はエミッタ電極層、１２は酸化膜（ＳｉＯ2）
などからなる表面保護用の絶縁膜である。各電極として
はＡｌ合金などが用いられる。
【００２４】また、他のＮ型領域３ＡにはＰ型領域１４
が形成され、このＰ型領域１３の端部はトランジスタＱ
のコレクタ電極層９に接続されて負荷抵抗ＲＬとして用
いられる。
が形成され、このＰ型領域１３の端部はトランジスタＱ
のコレクタ電極層９に接続されて負荷抵抗ＲＬとして用
いられる。
【００２５】さらに、その他のＮ型領域３ＣにはＰ型領
域１５が形成され、このＰ型領域１５はトランジスタＱ
のエミッタ電極層１１に接続されて帰還抵抗ＲＥとして
用いられる。
域１５が形成され、このＰ型領域１５はトランジスタＱ
のエミッタ電極層１１に接続されて帰還抵抗ＲＥとして
用いられる。
【００２６】以上において、各領域４、５、６、７、
８、１４、１５の形成手段としては、周知の不純物イオ
ン打ち込み法、拡散法、エピタキシャル法などを利用す
ることができる。また、負荷抵抗ＲＬおよび帰還抵抗Ｒ
Ｅの値は、各抵抗を構成するＰ型領域１４および帰還抵
抗ＲＥを構成するＰ型領域１５の不純物濃度を調整する
ことにより、ほぼ任意の値を得ることができる。ここ
で、各抵抗ＲＬ、ＲＥの構成は一例を示したものであ
り、各Ｎ型領域３Ａ、３ＣにＰ型領域１４、１５を形成
することなく、絶縁膜１２上に各種の抵抗膜を形成して
構成することもできる。これらの抵抗膜としては、例え
ば周知の多結晶ＳｉやＷ、Ｍｏ、Ｔｉ、Ｔａなどの高融
点材料を用いることができる。
８、１４、１５の形成手段としては、周知の不純物イオ
ン打ち込み法、拡散法、エピタキシャル法などを利用す
ることができる。また、負荷抵抗ＲＬおよび帰還抵抗Ｒ
Ｅの値は、各抵抗を構成するＰ型領域１４および帰還抵
抗ＲＥを構成するＰ型領域１５の不純物濃度を調整する
ことにより、ほぼ任意の値を得ることができる。ここ
で、各抵抗ＲＬ、ＲＥの構成は一例を示したものであ
り、各Ｎ型領域３Ａ、３ＣにＰ型領域１４、１５を形成
することなく、絶縁膜１２上に各種の抵抗膜を形成して
構成することもできる。これらの抵抗膜としては、例え
ば周知の多結晶ＳｉやＷ、Ｍｏ、Ｔｉ、Ｔａなどの高融
点材料を用いることができる。
【００２７】図３に示すように、Ｎ型領域３Ａに隣接し
た半導体基板２の絶縁膜１２の一部１２Ａは薄く形成さ
れて、この絶縁薄膜１２Ａ上には配線１６が形成される
とともに、この絶縁薄膜１２Ａ直下の半導体基板２には
Ｎ＋領域１７が形成されている。このように絶縁薄膜１
２Ａの上下に導電層としての配線１６およびＮ＋領域１
７を形成することにより、容量Ｃｘが形成される。配線
１６は負荷抵抗ＲＬを構成するＰ型領域１５の他端部か
ら引き出されている。
た半導体基板２の絶縁膜１２の一部１２Ａは薄く形成さ
れて、この絶縁薄膜１２Ａ上には配線１６が形成される
とともに、この絶縁薄膜１２Ａ直下の半導体基板２には
Ｎ＋領域１７が形成されている。このように絶縁薄膜１
２Ａの上下に導電層としての配線１６およびＮ＋領域１
７を形成することにより、容量Ｃｘが形成される。配線
１６は負荷抵抗ＲＬを構成するＰ型領域１５の他端部か
ら引き出されている。
【００２８】Ｎ＋領域１７の端部にはコンタクトホール
１８を通じて接するように、絶縁膜１２上に引き出され
た例えば多結晶ＳｉやＷ、Ｍｏ、Ｔｉ、Ｔａなどの高融
点材料からなる抵抗膜１９が形成され、これにより抵抗
Ｒｘが形成される。この抵抗膜１９はトランジスタＱの
エミッタ電極層１１に接続されている。この結果、抵抗
Ｒｘと容量Ｃｘは直列に接続されることになり、かつこ
の直列回路は帰還抵抗ＲＥに並列に接続されることにな
る。この抵抗Ｒｘと容量Ｃｘとの直列回路は、後述する
ように、中間周波数ｆｏを越える中間周波数帯域での増
幅率の低下を防止するための帰還回路ＦＣとして作用す
る。
１８を通じて接するように、絶縁膜１２上に引き出され
た例えば多結晶ＳｉやＷ、Ｍｏ、Ｔｉ、Ｔａなどの高融
点材料からなる抵抗膜１９が形成され、これにより抵抗
Ｒｘが形成される。この抵抗膜１９はトランジスタＱの
エミッタ電極層１１に接続されている。この結果、抵抗
Ｒｘと容量Ｃｘは直列に接続されることになり、かつこ
の直列回路は帰還抵抗ＲＥに並列に接続されることにな
る。この抵抗Ｒｘと容量Ｃｘとの直列回路は、後述する
ように、中間周波数ｆｏを越える中間周波数帯域での増
幅率の低下を防止するための帰還回路ＦＣとして作用す
る。
【００２９】以上によって、図４に示したような等価回
路を有するエミッタ帰還増幅器が構成される。ここで、
容量Ｃｘと抵抗Ｒｘの値は、後述のようにして設定され
る。
路を有するエミッタ帰還増幅器が構成される。ここで、
容量Ｃｘと抵抗Ｒｘの値は、後述のようにして設定され
る。
【００３０】次に、本発明の原理について説明する。帰
還増幅器において、増幅率の帯域内偏差が生ずる中間周
波数ｆｏを越える中間周波数帯域では、前記したように
基板容量Ｃｓおよびベース・コレクタ間容量Ｃｔｃの影
響はほとんどない。従って、これを無視して考えると、
トランジスタＱのインピーダンス負荷は、図５に示すよ
うに、負荷抵抗ＲＬに対して基板抵抗Ｒｓとコレクタ・
基板間容量Ｃｔｓとの直列回路が、並列に接続された並
列回路となる。
還増幅器において、増幅率の帯域内偏差が生ずる中間周
波数ｆｏを越える中間周波数帯域では、前記したように
基板容量Ｃｓおよびベース・コレクタ間容量Ｃｔｃの影
響はほとんどない。従って、これを無視して考えると、
トランジスタＱのインピーダンス負荷は、図５に示すよ
うに、負荷抵抗ＲＬに対して基板抵抗Ｒｓとコレクタ・
基板間容量Ｃｔｓとの直列回路が、並列に接続された並
列回路となる。
【００３１】ここで、虚数単位をｊとすると、中間周波
数ｆｏ＝（１／２π・Ｒｓ・Ｃｔｓ）を越える中間周波
数帯域では、増幅率は次の式に比例することになる。
数ｆｏ＝（１／２π・Ｒｓ・Ｃｔｓ）を越える中間周波
数帯域では、増幅率は次の式に比例することになる。
【００３２】
【数１】 ｛１−ｊ（ｆｏ／ｆ）｝／（ＲＬ／Ｒｓ）＋｛１−ｊ（ｆｏ／ｆ）｝ … 但し、ｆは信号の周波数である。
【００３３】前記式は図５を基にして導かれる。い
ま、図５の並列回路の合成抵抗をＲｔで示すと、この合
成抵抗Ｒｔは次の式で示される。
ま、図５の並列回路の合成抵抗をＲｔで示すと、この合
成抵抗Ｒｔは次の式で示される。
【００３４】
【数２】 Ｒｔ＝ＲＬ・｛Ｒｓ＋（１／ｊωＣｔｓ）｝／ ＲＬ＋｛Ｒｓ＋（１／ｊωＣｔｓ）｝ ＝ＲＬ・Ｒｓ｛１＋（１／ｊωＲｓＣｔｓ）｝／ ＲＬ・Ｒｓ｛１＋（１／ｊωＲｓＣｔｓ）｝ … （∵ ω＝２πｆ） ここで、Ｒｓ・Ｃｔｓ＝１／２πｆｏ、１／ｊ＝−ｊと
すると、
すると、
【００３５】
【数３】 Ｒｔ＝ＲＬ・Ｒｓ｛１−ｊ（ｆｏ／ｆ）｝／ ＲＬ＋Ｒｓ｛１−ｊ（ｆｏ／ｆ）｝ ＝ＲＬ｛１−ｊ（ｆｏ／ｆ）／ （ＲＬ／Ｒｓ）＋｛１−ｊ（ｆｏ／ｆ）｝ ＝ＲＬ・｛１−ｊ（ｆｏ／ｆ）｝／ （ＲＬ／Ｒｓ）＋｛１−ｊ（ｆｏ／ｆ）｝ … すなわち、合成抵抗Ｒｔは前記式に比例することにな
る。なお、式では、ＤＣにおける増幅率がＲＬ／ＲＥ
となるため、ＲＬを分けて示している。
る。なお、式では、ＤＣにおける増幅率がＲＬ／ＲＥ
となるため、ＲＬを分けて示している。
【００３６】従って、式の周波数特性に逆比例する周
波数特性を示すような帰還量を有する帰還回路を接続し
た帰還増幅器を構成すれば、対半導体基板寄生素子の影
響を防止して、中間周波数ｆｏを越える中間周波数帯域
で生ずる増幅率の低下を防止することが可能となる。
波数特性を示すような帰還量を有する帰還回路を接続し
た帰還増幅器を構成すれば、対半導体基板寄生素子の影
響を防止して、中間周波数ｆｏを越える中間周波数帯域
で生ずる増幅率の低下を防止することが可能となる。
【００３７】以上の観点から、本実施形態においては、
帰還抵抗ＲＥに並列に接続された抵抗Ｒｘと容量Ｃｘと
の直列回路を、前記のような帰還回路として作用させる
ため、抵抗Ｒｘと容量Ｃｘを次のように設定する。
帰還抵抗ＲＥに並列に接続された抵抗Ｒｘと容量Ｃｘと
の直列回路を、前記のような帰還回路として作用させる
ため、抵抗Ｒｘと容量Ｃｘを次のように設定する。
【００３８】
【数４】 Ｒｘ＝Ｒｓ・ＲＥ／ＲＬ …
【００３９】
【数５】 Ｃｘ＝Ｒｓ・Ｃｔｓ／Ｒｘ … 次に、本実施形態の動作について説明する。
【００４０】図６に示すような増幅率Ｇ（縦軸）対周波
数ｆ（横軸）の関係を示す周波数特性において、低周波
数帯域ＬＢではインピーダンス負荷はほとんど対半導体
基板寄生素子の影響を受けず、また図４の等価回路にお
いて抵抗Ｒｘ、容量Ｃｘは無視することができるので、
ほぼ負荷抵抗ＲＬのみとなるため、増幅率Ｇは（ＲＬ／
ＲＥ）で与えられる。
数ｆ（横軸）の関係を示す周波数特性において、低周波
数帯域ＬＢではインピーダンス負荷はほとんど対半導体
基板寄生素子の影響を受けず、また図４の等価回路にお
いて抵抗Ｒｘ、容量Ｃｘは無視することができるので、
ほぼ負荷抵抗ＲＬのみとなるため、増幅率Ｇは（ＲＬ／
ＲＥ）で与えられる。
【００４１】次に、コレクタ・基板間容量Ｃｔｓがショ
ートして見える中間周波数ｆｏ＝１／（２π・Ｒｓ・Ｃ
ｔｓ）を越える中間周波数帯域ＭＢでは、インピーダン
ス負荷は、次の式で示されるように負荷抵抗ＲＬと基板
抵抗Ｒｓとの並列合成抵抗Ｒｋとなる。
ートして見える中間周波数ｆｏ＝１／（２π・Ｒｓ・Ｃ
ｔｓ）を越える中間周波数帯域ＭＢでは、インピーダン
ス負荷は、次の式で示されるように負荷抵抗ＲＬと基板
抵抗Ｒｓとの並列合成抵抗Ｒｋとなる。
【００４２】
【数６】 Ｒｋ＝（ＲＬ・Ｒｓ）／（ＲＬ＋Ｒｓ） … また、前記、式の設定から、中間周波数帯域ＭＢで
はトランジスタＱの帰還抵抗はＲＥでなく、帰還抵抗Ｒ
Ｅと抵抗Ｒｘとの合成抵抗値（ＲＥ・Ｒｘ／ＲＥ＋Ｒ
ｓ）となる。いま、これを帰還合成抵抗Ｒｇで示すと、
この帰還合成抵抗Ｒｇは次の式で示される。
はトランジスタＱの帰還抵抗はＲＥでなく、帰還抵抗Ｒ
Ｅと抵抗Ｒｘとの合成抵抗値（ＲＥ・Ｒｘ／ＲＥ＋Ｒ
ｓ）となる。いま、これを帰還合成抵抗Ｒｇで示すと、
この帰還合成抵抗Ｒｇは次の式で示される。
【００４３】
【数７】 Ｒｇ＝（ＲＥ・Ｒｘ）／（ＲＥ＋Ｒｘ） ＝ＲＥ・（Ｒｓ・ＲＥ／ＲＬ）／ＲＥ＋（Ｒｓ・ＲＥ／ＲＬ） ＝（ＲＥ2・Ｒｓ）／ＲＬ｛ＲＥ＋（Ｒｓ・ＲＥ／ＲＬ）｝ ＝（ＲＥ2・Ｒｓ）／ＲＬ・ＲＥ｛１＋（Ｒｓ／ＲＬ）｝ ＝（ＲＥ・Ｒｓ）／ＲＬ｛１＋（Ｒｓ／ＲＬ）｝ ＝（ＲＥ・Ｒｓ）／（ＲＬ＋Ｒｓ） … 従って、中間周波数帯域ＭＢにおける増幅率Ｇは、イン
ピーダンス負荷（並列合成抵抗Ｒｋ）／帰還合成抵抗Ｒ
ｇ＝式／式となって、次の式で示される。
ピーダンス負荷（並列合成抵抗Ｒｋ）／帰還合成抵抗Ｒ
ｇ＝式／式となって、次の式で示される。
【００４４】
【数８】 増幅率Ｇ＝｛（ＲＬ・Ｒｓ）／（ＲＬ＋Ｒｓ）｝／ ｛（ＲＥ・Ｒｓ）／（ＲＬ＋Ｒｓ）｝ ＝ＲＬ／｛１＋（ＲＬ／Ｒｓ）｝／ ＲＥ・Ｒｓ／（ＲＬ＋Ｒｓ） ＝ＲＬ｛１＋（ＲＬ／Ｒｓ）｝／ ＝ＲＥ｛（ＲＬ／Ｒｓ）＋１｝ ＝（ＲＬ／ＲＥ）・｛１＋（ＲＬ／Ｒｓ）｝／ ｛１＋（ＲＬ／Ｒｓ）｝ ＝ＲＬ／ＲＥ … この式から明らかなように、本実施形態によれば、
式および式を満足するように設定された抵抗Ｒｘと容
量Ｃｘとからなる帰還回路ＦＣを帰還抵抗ＲＥに並列に
接続することにより、中間周波数ｆｏを越える中間周波
数帯域ＭＢにおいても、低周波数帯ＬＢにおける増幅率
Ｇと同じ増幅率Ｇを得ることができるようになる。
式および式を満足するように設定された抵抗Ｒｘと容
量Ｃｘとからなる帰還回路ＦＣを帰還抵抗ＲＥに並列に
接続することにより、中間周波数ｆｏを越える中間周波
数帯域ＭＢにおいても、低周波数帯ＬＢにおける増幅率
Ｇと同じ増幅率Ｇを得ることができるようになる。
【００４５】すなわち、本実施形態においては、前記
式の周波数特性に逆比例する周波数特性を示すような帰
還量を有する帰還回路ＦＣを帰還抵抗ＲＥに並列に接続
して帰還増幅器を構成するようにしたので、対半導体基
板寄生素子に原因する前記周波数特性は帰還回路ＦＣを
構成す抵抗Ｒｘと容量Ｃｘによって補償されるようにな
る。従って、図６に示すように、低周波数帯域ＬＢから
中間周波数帯域ＭＢに及ぶ広い帯域にわたってフラット
な増幅率が得られるようになる。
式の周波数特性に逆比例する周波数特性を示すような帰
還量を有する帰還回路ＦＣを帰還抵抗ＲＥに並列に接続
して帰還増幅器を構成するようにしたので、対半導体基
板寄生素子に原因する前記周波数特性は帰還回路ＦＣを
構成す抵抗Ｒｘと容量Ｃｘによって補償されるようにな
る。従って、図６に示すように、低周波数帯域ＬＢから
中間周波数帯域ＭＢに及ぶ広い帯域にわたってフラット
な増幅率が得られるようになる。
【００４６】なお、図６において破線の特性は従来例を
示しており、中間周波数ｆｏを越える中間周波数帯域Ｍ
Ｂにおいて増幅率Ｇが、負荷抵抗ＲＬと基板抵抗Ｒｓと
の並列合成抵抗｛（ＲＬ・Ｒｓ）／（ＲＬ＋Ｒｓ）｝か
らなるインピーダンス負荷に比例した値（ＲＬ／ＲＥ）
・｛Ｒｓ／（ＲＬ＋Ｒｓ）｝となって、低下する様子を
示している。
示しており、中間周波数ｆｏを越える中間周波数帯域Ｍ
Ｂにおいて増幅率Ｇが、負荷抵抗ＲＬと基板抵抗Ｒｓと
の並列合成抵抗｛（ＲＬ・Ｒｓ）／（ＲＬ＋Ｒｓ）｝か
らなるインピーダンス負荷に比例した値（ＲＬ／ＲＥ）
・｛Ｒｓ／（ＲＬ＋Ｒｓ）｝となって、低下する様子を
示している。
【００４７】このような本実施形態によれば次のような
効果が得られる。
効果が得られる。
【００４８】トランジスタＱに内在する対半導体基板寄
生素子（基板抵抗Ｒｓ、基板容量Ｃｓおよびコレクタ・
基板間容量Ｃｔｓ）とインピーダンス負荷（負荷抵抗Ｒ
Ｌ）との並列インピーダンスの周波数特性に対して、こ
れと同一の周波数特性を有する帰還回路ＦＣを構成する
抵抗Ｒｘと容量Ｃｘが帰還増幅器の帰還抵抗ＲＥに並列
に接続されるように半導体基板２に形成されているの
で、中間周波数ｆｏを越える中間周波数帯域ＭＢにおい
ても増幅率Ｇの低下を防止することができる。従って、
帰還増幅器を構成する半導体集積回路を製造する場合、
トランジスタＱに内在する対半導体基板寄生素子の影響
を受けて生ずる増幅率の帯域内偏差をなくすことが可能
となる。
生素子（基板抵抗Ｒｓ、基板容量Ｃｓおよびコレクタ・
基板間容量Ｃｔｓ）とインピーダンス負荷（負荷抵抗Ｒ
Ｌ）との並列インピーダンスの周波数特性に対して、こ
れと同一の周波数特性を有する帰還回路ＦＣを構成する
抵抗Ｒｘと容量Ｃｘが帰還増幅器の帰還抵抗ＲＥに並列
に接続されるように半導体基板２に形成されているの
で、中間周波数ｆｏを越える中間周波数帯域ＭＢにおい
ても増幅率Ｇの低下を防止することができる。従って、
帰還増幅器を構成する半導体集積回路を製造する場合、
トランジスタＱに内在する対半導体基板寄生素子の影響
を受けて生ずる増幅率の帯域内偏差をなくすことが可能
となる。
【００４９】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００５０】例えば、前記実施形態では対半導体基板寄
生素子に原因する周波数特性を補償する帰還回路を帰還
抵抗に並列に接続する例で説明したが、これに限らず帰
還回路は帰還増幅器の所望の位置に接続されるように形
成することができる。これは、帰還増幅器に帰還がかか
るような接続関係になっていれば良い。
生素子に原因する周波数特性を補償する帰還回路を帰還
抵抗に並列に接続する例で説明したが、これに限らず帰
還回路は帰還増幅器の所望の位置に接続されるように形
成することができる。これは、帰還増幅器に帰還がかか
るような接続関係になっていれば良い。
【００５１】また、エミッタ帰還増幅器に例をあげて説
明したが、これに限らずいかなる形式の帰還増幅器に対
しても適用可能である。さらに、増幅器そのものの構成
も実施形態の例に限らず、差動増幅器のような他の構成
を採用することも可能である。
明したが、これに限らずいかなる形式の帰還増幅器に対
しても適用可能である。さらに、増幅器そのものの構成
も実施形態の例に限らず、差動増幅器のような他の構成
を採用することも可能である。
【００５２】さらにまた、前記実施形態では帰還増幅器
を構成する能動素子としてバイポーラ型トランジスタを
形成する例で説明したが、これに限らずＭＯＳ型トラン
ジスタを形成するようにしても良い。
を構成する能動素子としてバイポーラ型トランジスタを
形成する例で説明したが、これに限らずＭＯＳ型トラン
ジスタを形成するようにしても良い。
【００５３】また、帰還回路を構成する抵抗および容量
の構成は一例を示したものであり、周知のプロセス技術
を応用することにより、他の構成を選ぶことが可能であ
る。
の構成は一例を示したものであり、周知のプロセス技術
を応用することにより、他の構成を選ぶことが可能であ
る。
【００５４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路の技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも対
半導体基板寄生素子の影響を受けることなく動作させる
回路素子を形成する条件のものには適用できる。
なされた発明をその背景となった利用分野である半導体
集積回路の技術に適用した場合について説明したが、そ
れに限定されるものではない。本発明は、少なくとも対
半導体基板寄生素子の影響を受けることなく動作させる
回路素子を形成する条件のものには適用できる。
【００５５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５６】トランジスタに内在する対半導体基板寄生
素子とインピーダンス負荷との並列インピーダンスの周
波数特性に対して、これと同一の周波数特性を有する帰
還回路を構成する回路素子が帰還増幅器の所望の位置に
接続されるように半導体基板に形成されているので、帰
還増幅器を構成する半導体集積回路を製造する場合、ト
ランジスタＱに内在する対半導体基板寄生素子の影響を
受けて生ずる増幅率の帯域内偏差をなくすことが可能と
なる。
素子とインピーダンス負荷との並列インピーダンスの周
波数特性に対して、これと同一の周波数特性を有する帰
還回路を構成する回路素子が帰還増幅器の所望の位置に
接続されるように半導体基板に形成されているので、帰
還増幅器を構成する半導体集積回路を製造する場合、ト
ランジスタＱに内在する対半導体基板寄生素子の影響を
受けて生ずる増幅率の帯域内偏差をなくすことが可能と
なる。
【図１】本発明の実施形態による半導体集積回路を示す
断面図である。
断面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１のＢ−Ｂ断面図である。
【図４】本発明の実施形態による半導体集積回路によっ
て構成される帰還増幅器の等価回路である。
て構成される帰還増幅器の等価回路である。
【図５】本発明の原理を説明する等価回路である。
【図６】本発明の実施形態による半導体集積回路のよっ
て構成される帰還増幅器によって得られる増幅率対周波
数の関係を示す周波数特性である。
て構成される帰還増幅器によって得られる増幅率対周波
数の関係を示す周波数特性である。
１…半導体集積回路、２…半導体基板、３、３Ａ、３
Ｂ、３Ｃ…Ｎ型領域、４…Ｎ＋型埋込層、５…Ｎ型コレ
クタ領域、６…Ｐ型ベース領域、７…Ｎ＋型エミッタ領
域、８…Ｎ＋型コレクタコンタクト領域、９…コレクタ
電極層、１０…ベース電極層、１１…エミッタ電極層、
１２…絶縁膜、１２Ａ…絶縁薄膜、１４、１５…Ｐ型領
域、１６…配線、１７…Ｎ＋型領域、１８…コンタクト
ホール、１９…抵抗膜、Ｒｓ…基板抵抗、Ｃｓ…基板容
量、Ｃｔｓ…コレクタ・基板間容量、Ｑ…トランジス
タ、ＲＬ…負荷抵抗、ＲＥ…帰還抵抗、ＦＣ…帰還回
路、Ｒｘ…抵抗、Ｃｘ…容量、Ｃｔｃ…ベース・コレク
タ間容量。
Ｂ、３Ｃ…Ｎ型領域、４…Ｎ＋型埋込層、５…Ｎ型コレ
クタ領域、６…Ｐ型ベース領域、７…Ｎ＋型エミッタ領
域、８…Ｎ＋型コレクタコンタクト領域、９…コレクタ
電極層、１０…ベース電極層、１１…エミッタ電極層、
１２…絶縁膜、１２Ａ…絶縁薄膜、１４、１５…Ｐ型領
域、１６…配線、１７…Ｎ＋型領域、１８…コンタクト
ホール、１９…抵抗膜、Ｒｓ…基板抵抗、Ｃｓ…基板容
量、Ｃｔｓ…コレクタ・基板間容量、Ｑ…トランジス
タ、ＲＬ…負荷抵抗、ＲＥ…帰還抵抗、ＦＣ…帰還回
路、Ｒｘ…抵抗、Ｃｘ…容量、Ｃｔｃ…ベース・コレク
タ間容量。
Claims (6)
- 【請求項１】 入力信号を増幅して出力するトランジス
タおよびこのトランジスタの出力側に接続されるインピ
ーダンス負荷を含む複数の回路素子によって帰還増幅器
が構成され、前記複数の回路素子が共通の半導体基板に
形成される半導体集積回路であって、前記トランジスタ
に内在する対半導体基板寄生素子と前記インピーダンス
負荷との並列インピーダンスの周波数特性に対して、こ
れと同一の周波数特性を有する帰還回路を構成する回路
素子が前記帰還増幅器の所望の位置に接続されるように
前記半導体基板に形成されることを特徴とする半導体集
積回路。 - 【請求項２】 前記帰還増幅器の帰還抵抗が前記半導体
基板に形成され、前記帰還回路を構成する回路素子は前
記帰還抵抗に並列に接続されるように形成されることを
特徴とする請求項１に記載の半導体集積回路。 - 【請求項３】 前記帰還回路を構成する回路素子は、前
記トランジスタに内在する対半導体基板寄生素子によっ
て設定される時定数と同一の時定数に設定されることを
特徴とする請求項１または２に記載の半導体集積回路。 - 【請求項４】 前記帰還回路を構成する回路素子は、抵
抗Ｒｘと容量Ｃｘとの直列回路からなることを特徴とす
る請求項１乃至３のいずれか１項に記載の半導体集積回
路。 - 【請求項５】 前記抵抗Ｒｘは、Ｒｘ＝Ｒｓ・ＲＥ／Ｒ
Ｌ（但し、Ｒｓ：基板抵抗、ＲＥ：帰還抵抗、ＲＬ：負
荷抵抗）を満足するように設定されることを特徴とする
請求項４に記載の半導体集積回路。 - 【請求項６】 前記容量Ｃｘは、Ｃｘ＝Ｒｓ・Ｃｔｓ／
Ｒｘ（但し、Ｒｓ：基板抵抗、Ｃｔｓ：コレクタ・基板
間容量、Ｒｘ：抵抗）を満足するように設定されること
を特徴とする請求項４に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25603595A JPH0998030A (ja) | 1995-10-03 | 1995-10-03 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25603595A JPH0998030A (ja) | 1995-10-03 | 1995-10-03 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0998030A true JPH0998030A (ja) | 1997-04-08 |
Family
ID=17287017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25603595A Pending JPH0998030A (ja) | 1995-10-03 | 1995-10-03 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0998030A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339255A (ja) * | 2000-03-24 | 2001-12-07 | Sanyo Electric Co Ltd | 高周波回路 |
| CN111991712A (zh) * | 2019-05-27 | 2020-11-27 | 重庆海扶医疗科技股份有限公司 | 一种超声治疗仪的阻抗匹配方法及阻抗匹配装置 |
-
1995
- 1995-10-03 JP JP25603595A patent/JPH0998030A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339255A (ja) * | 2000-03-24 | 2001-12-07 | Sanyo Electric Co Ltd | 高周波回路 |
| CN111991712A (zh) * | 2019-05-27 | 2020-11-27 | 重庆海扶医疗科技股份有限公司 | 一种超声治疗仪的阻抗匹配方法及阻抗匹配装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626881A (en) | Capacitor produced of a layer combination of metal, insulator and semiconductor | |
| JPH05251963A (ja) | 高利得モノリシックマイクロ波集積回路増幅器 | |
| JPH0998030A (ja) | 半導体集積回路 | |
| JPH11500868A (ja) | 無線周波数用パワートランジスタのためのエミッタバラストバイパス | |
| JP3037952B2 (ja) | 複数個の回路の抵抗性基板分離を有する集積回路ダイ | |
| US5032885A (en) | Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element | |
| US4223335A (en) | Semiconductor device body having identical isolated composite resistor regions | |
| JP3521064B2 (ja) | 受光アンプ回路 | |
| JP3271436B2 (ja) | 半導体集積回路装置 | |
| US20040081146A1 (en) | Cross-point switch with equalized inputs | |
| JPH02260561A (ja) | 半導体装置 | |
| JP4031032B2 (ja) | 不所望なキャパシタンスを補償する手段を有する電子集積回路装置 | |
| JP3147152B2 (ja) | バイポーラトランジスタ集積回路の製造方法 | |
| JPH1022745A (ja) | 半導体装置 | |
| KR940006366B1 (ko) | 반도체 기판의 rc 회로 및 반도체 기판과 함께 제조된 모노리딕 집적가능 증폭 회로 | |
| JP3505075B2 (ja) | 電圧分割抵抗器及び電圧分割回路 | |
| JPH0563147A (ja) | 半導体集積回路及びその製造方法 | |
| JP7074398B2 (ja) | 電圧増幅回路装置及び電圧印加回路 | |
| JPH0786512A (ja) | 半導体装置 | |
| JP6504995B2 (ja) | 帰還増幅回路およびその周波数特性制御方法 | |
| JPH0728003B2 (ja) | 薄膜ハイブリツドｉｃ | |
| JPH11346123A (ja) | 帰還型増幅回路 | |
| JPH0570325B2 (ja) | ||
| JPH07130950A (ja) | 半導体装置 | |
| JPS58155750A (ja) | 広帯域集積回路 |