JPH0998569A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH0998569A JPH0998569A JP7279631A JP27963195A JPH0998569A JP H0998569 A JPH0998569 A JP H0998569A JP 7279631 A JP7279631 A JP 7279631A JP 27963195 A JP27963195 A JP 27963195A JP H0998569 A JPH0998569 A JP H0998569A
- Authority
- JP
- Japan
- Prior art keywords
- channel mosfet
- synchronous rectification
- voltage
- mosfet
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 25
- 238000004804 winding Methods 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims 3
- 238000007599 discharging Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 トランスの３次巻線の電圧により、同期整流
用ＮチャネルＭＯＳＦＥＴをオン、オフさせる同期整流
回路に於いて、同期整流用ＮチャネルＭＯＳＦＥＴの入
力容量Ｃissの充放電による損失を少なくし、電源の効
率を高める。 【構成】 トランスの３次巻線にダイオ−ドを接続し、
同期整流用ＮチャネルＭＯＳＦＥＴのゲ−トに正電圧の
み加える。同期整流用ＮチャネルＭＯＳＦＥＴの入力容
量Ｃissに蓄えられた電荷はトランスの３次巻線の電圧
の極性が反転した時、同期整流用ＮチャネルＭＯＳＦＥ
Ｔのゲ−ト−ソ−ス間に接続されたＰチャネルＭＯＳＦ
ＥＴによって引き抜かれる。これにより同期整流用Ｎチ
ャネルＭＯＳＦＥＴの入力容量Ｃissの充放電による損
失が最小に抑えられる。
用ＮチャネルＭＯＳＦＥＴをオン、オフさせる同期整流
回路に於いて、同期整流用ＮチャネルＭＯＳＦＥＴの入
力容量Ｃissの充放電による損失を少なくし、電源の効
率を高める。 【構成】 トランスの３次巻線にダイオ−ドを接続し、
同期整流用ＮチャネルＭＯＳＦＥＴのゲ−トに正電圧の
み加える。同期整流用ＮチャネルＭＯＳＦＥＴの入力容
量Ｃissに蓄えられた電荷はトランスの３次巻線の電圧
の極性が反転した時、同期整流用ＮチャネルＭＯＳＦＥ
Ｔのゲ−ト−ソ−ス間に接続されたＰチャネルＭＯＳＦ
ＥＴによって引き抜かれる。これにより同期整流用Ｎチ
ャネルＭＯＳＦＥＴの入力容量Ｃissの充放電による損
失が最小に抑えられる。
Description
【発明の属する分野】本発明は、電圧変換装置に用いる
同期整流用ＭＯＳＦＥＴを最適制御するのに適した回路
に関するものである。
同期整流用ＭＯＳＦＥＴを最適制御するのに適した回路
に関するものである。
【従来の技術】このような同期整流回路の一例として
は、例えば特願平３−３２１５２４に於いて図２に示す
ような回路が提案されている。これは、整流素子として
ＮチャネルＭＯＳＦＥＴを用い、そのオン、オフをトラ
ンスの３次巻線６で発生する電圧でおこなう事により、
ショットキバリアダイオ−ド等の整流ダイオ−ドで整流
回路を構成したものに比べて、導通損失が小さくなり、
電源全体の効率を高めるようにしたものである。しか
し、トランスの３次巻線の電圧は、図３（ｂ）のように
正負に変化し、オン時とオフ時の電圧差が大きく同期整
流用ＮチャネルＭＯＳＦＥＴ７の入力容量Ｃissの充放
電による損失が大きく、効率はあまり改善されなかっ
た。
は、例えば特願平３−３２１５２４に於いて図２に示す
ような回路が提案されている。これは、整流素子として
ＮチャネルＭＯＳＦＥＴを用い、そのオン、オフをトラ
ンスの３次巻線６で発生する電圧でおこなう事により、
ショットキバリアダイオ−ド等の整流ダイオ−ドで整流
回路を構成したものに比べて、導通損失が小さくなり、
電源全体の効率を高めるようにしたものである。しか
し、トランスの３次巻線の電圧は、図３（ｂ）のように
正負に変化し、オン時とオフ時の電圧差が大きく同期整
流用ＮチャネルＭＯＳＦＥＴ７の入力容量Ｃissの充放
電による損失が大きく、効率はあまり改善されなかっ
た。
【発明の目的】本発明は、トランスの３次巻線電圧をダ
イオ−ドで整流し、同期整流用ＮチャネルＭＯＳＦＥＴ
のゲ−トに加わる電圧を正電圧のみにする事で、同期整
流用ＮチャネルＭＯＳＦＥＴの入力容量Ｃissの充放電
による損失を減らし、電源の効率を高める事を目的とす
る。
イオ−ドで整流し、同期整流用ＮチャネルＭＯＳＦＥＴ
のゲ−トに加わる電圧を正電圧のみにする事で、同期整
流用ＮチャネルＭＯＳＦＥＴの入力容量Ｃissの充放電
による損失を減らし、電源の効率を高める事を目的とす
る。
【実施例】図１は、本発明の一実施例を示す回路図であ
る。図３（ａ）は主スイッチ用ＮチャネルＭＯＳＦＥＴ
３のゲ−ト信号電圧波形である。始めに、主スイッチ用
ＮチャネルＭＯＳＦＥＴ３がオフすると、トランスの３
次巻線６の電圧は図３（ｂ）のように正になる。トラン
スの３次巻線６で発生した電圧により電流がダイオ−ド
８と抵抗９を通り、同期整流用ＮチャネルＭＯＳＦＥＴ
７の入力容量Ｃissを充電し、ＮチャネルＭＯＳＦＥＴ
７をオンする。この時、ＮチャネルＭＯＳＦＥＴ７のド
レイン−ソ−ス間電圧は図３（ｄ）の様に、ほぼ０Ｖに
なりトランスに蓄えられたエネルギ−は、ＮチャネルＭ
ＯＳＦＥＴ７を通って負荷へ流れる。ＮチャネルＭＯＳ
ＦＥＴ７を流れる電流は図３（ｅ）のようになる。次
に、主スイッチ用ＮチャネルＭＯＳＦＥＴ３がオンする
と、トランスの３次巻線６の電圧の極性が反転して図３
（ｂ）のように負の電圧になる。この為ダイオ−ド８は
逆バイアスされオフする。一方ＰチャネルＭＯＳＦＥＴ
１２はオンし、ＮチャネルＭＯＳＦＥＴ７の入力容量Ｃ
issに充電された電荷は抵抗１０を通って 引き抜かれ、
ＮチャネルＭＯＳＦＥＴ７はオフする。ＮチャネルＭＯ
ＳＦＥＴ７がオフすると直流電源１からのエネルギ−は
トランスに蓄えられ最初の状態へ戻る。前記の作用によ
り、同期整流用ＮチャネルＭＯＳＦＥＴ７のゲ−ト信号
電圧は図３（ｃ）のように正電圧だけになる。この為、
ＮチャネルＭＯＳＦＥＴ７の入力容量Ｃissでの充放電
による損失が正電圧がかかった時のみに抑えられる。
る。図３（ａ）は主スイッチ用ＮチャネルＭＯＳＦＥＴ
３のゲ−ト信号電圧波形である。始めに、主スイッチ用
ＮチャネルＭＯＳＦＥＴ３がオフすると、トランスの３
次巻線６の電圧は図３（ｂ）のように正になる。トラン
スの３次巻線６で発生した電圧により電流がダイオ−ド
８と抵抗９を通り、同期整流用ＮチャネルＭＯＳＦＥＴ
７の入力容量Ｃissを充電し、ＮチャネルＭＯＳＦＥＴ
７をオンする。この時、ＮチャネルＭＯＳＦＥＴ７のド
レイン−ソ−ス間電圧は図３（ｄ）の様に、ほぼ０Ｖに
なりトランスに蓄えられたエネルギ−は、ＮチャネルＭ
ＯＳＦＥＴ７を通って負荷へ流れる。ＮチャネルＭＯＳ
ＦＥＴ７を流れる電流は図３（ｅ）のようになる。次
に、主スイッチ用ＮチャネルＭＯＳＦＥＴ３がオンする
と、トランスの３次巻線６の電圧の極性が反転して図３
（ｂ）のように負の電圧になる。この為ダイオ−ド８は
逆バイアスされオフする。一方ＰチャネルＭＯＳＦＥＴ
１２はオンし、ＮチャネルＭＯＳＦＥＴ７の入力容量Ｃ
issに充電された電荷は抵抗１０を通って 引き抜かれ、
ＮチャネルＭＯＳＦＥＴ７はオフする。ＮチャネルＭＯ
ＳＦＥＴ７がオフすると直流電源１からのエネルギ−は
トランスに蓄えられ最初の状態へ戻る。前記の作用によ
り、同期整流用ＮチャネルＭＯＳＦＥＴ７のゲ−ト信号
電圧は図３（ｃ）のように正電圧だけになる。この為、
ＮチャネルＭＯＳＦＥＴ７の入力容量Ｃissでの充放電
による損失が正電圧がかかった時のみに抑えられる。
【効果の説明】このように、同期整流用ＮチャネルＭＯ
ＳＦＥＴの入力容量Ｃissの充放電による損失が少ない
ので、従来の方式の同期整流回路よりも電源の効率が高
い。従ってＤＣ５Ｖなどの低電圧出力の電源に利用でき
る、産業上利用可能性大なるものである。
ＳＦＥＴの入力容量Ｃissの充放電による損失が少ない
ので、従来の方式の同期整流回路よりも電源の効率が高
い。従ってＤＣ５Ｖなどの低電圧出力の電源に利用でき
る、産業上利用可能性大なるものである。
【図１】本発明の同期整流回路
【図２】従来の同期整流回路
【図３】本発明回路の各部波形
１ 直流電源 ２ 入力コンデンサ ３ 主スイッチ用ＮチャネルＭＯＳＦＥＴ ４ トランスの１次巻線 ５ トランスの２次巻線 ６ トランスの３次巻線 ７ 同期整流用ＮチャネルＭＯＳＦＥＴ ８ ダイオ−ド ９、１０、１１ 抵抗 １２ ＰチャネルＭＯＳＦＥＴ １３ 出力コンデンサ １４ 負荷 （ａ）主スイッチ用ＮチャネルＭＯＳＦＥＴ３のゲ−ト
信号電圧 （ｂ）トランスの３次巻線６の電圧 （ｃ）同期整流用ＮチャネルＭＯＳＦＥＴ７のゲ−ト信
号電圧 （ｄ）同期整流用ＮチャネルＭＯＳＦＥＴ７のドレイン
−ソ−ス間電圧 （ｅ）同期整流用ＮチャネルＭＯＳＦＥＴ７のドレイン
電流
信号電圧 （ｂ）トランスの３次巻線６の電圧 （ｃ）同期整流用ＮチャネルＭＯＳＦＥＴ７のゲ−ト信
号電圧 （ｄ）同期整流用ＮチャネルＭＯＳＦＥＴ７のドレイン
−ソ−ス間電圧 （ｅ）同期整流用ＮチャネルＭＯＳＦＥＴ７のドレイン
電流
Claims (2)
- 【請求項１】 スイッチング素子をオンオフさせ、変換
用トランスの１次巻線を介して交流電圧を取り出す回路
において、前記変換用トランスの２次巻線に第一のＭＯ
ＳＦＥＴを接続し、前記変換用トランスに設けた３次巻
線により前記２次巻線と同期した信号をダイオ−ドを介
して前記ＭＯＳＦＥＴのゲ−ト・ソ−ス間に加えると共
に、前記ＭＯＳＦＥＴのゲ−ト・ソ−ス間に抵抗と第２
のＭＯＳＦＥＴを直列に接続し、前記２次巻線と同期し
た信号を前記第二のＭＯＳＦＥＴのゲ−ト・ソ−ス間に
加えるようにしたことを特徴とする同期整流回路。 - 【請求項２】 前記第一のＭＯＳＦＥＴにＮチャネルＭ
ＯＳＦＥＴを用い、前記第２のＭＯＳＦＥＴにＰチャネ
ルＭＯＳＦＥＴを使用した請求項１の同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963195A JP3448143B2 (ja) | 1995-10-03 | 1995-10-03 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27963195A JP3448143B2 (ja) | 1995-10-03 | 1995-10-03 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998569A true JPH0998569A (ja) | 1997-04-08 |
| JP3448143B2 JP3448143B2 (ja) | 2003-09-16 |
Family
ID=17613679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27963195A Expired - Fee Related JP3448143B2 (ja) | 1995-10-03 | 1995-10-03 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448143B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1387480A3 (en) * | 2002-08-01 | 2004-10-06 | Shindengen Electric Manufacturing Company, Limited | Synchronous rectifier circuit |
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| AT512887A1 (de) * | 2012-04-27 | 2013-11-15 | Siemens Ag | Ausgangsstufe eines Ladegerätes |
-
1995
- 1995-10-03 JP JP27963195A patent/JP3448143B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7035120B2 (en) | 2002-06-05 | 2006-04-25 | Shindengen Electric Manufacturing Co., Ltd. | Driving circuit employing synchronous rectifier circuit |
| EP1387480A3 (en) * | 2002-08-01 | 2004-10-06 | Shindengen Electric Manufacturing Company, Limited | Synchronous rectifier circuit |
| US6940732B2 (en) | 2002-08-01 | 2005-09-06 | Shindengen Electric Manufacturing, Co., Ltd. | Synchronous rectifier circuit |
| AT512887A1 (de) * | 2012-04-27 | 2013-11-15 | Siemens Ag | Ausgangsstufe eines Ladegerätes |
| US9614388B2 (en) | 2012-04-27 | 2017-04-04 | Siemens Aktiengesellschaft | Output stage of a charging device, including a transformer, rectifier, converter, capacitor, storage device and a use thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3448143B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| KR101296689B1 (ko) | 게이트 구동회로 및 스위칭 전원장치 | |
| EP1388208B1 (en) | Synchronous rectifiers | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| US6262564B1 (en) | Driver for a controllable switch in a power converter | |
| US7612602B2 (en) | Resonant gate drive circuits | |
| JPH05252737A (ja) | フォワードコンバータのｍｏｓｆｅｔ整流回路 | |
| US5818704A (en) | Synchronizing/driving circuit for a forward synchronous rectifier | |
| US20160285386A1 (en) | Rectifier | |
| JPH06327243A (ja) | パワーコンバータ | |
| JP2004015886A (ja) | 同期整流の駆動回路 | |
| KR20050107460A (ko) | 온 칩 전원 | |
| JP2015186363A (ja) | Ｄｃ−ｄｃコンバータ | |
| US7400519B2 (en) | Switching power supply | |
| JPH0698540A (ja) | 同期整流回路 | |
| JPH11332226A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3448143B2 (ja) | 同期整流回路 | |
| JPS6322149B2 (ja) | ||
| CN100476675C (zh) | 芯片上电源 | |
| KR20190098368A (ko) | 액티브 클램프 포워드 컨버터 및 그 구동방법 | |
| JP2005295627A (ja) | 全波整流平滑回路およびスイッチング電源装置 | |
| JP4409076B2 (ja) | 多出力同期整流式スイッチング電源装置 | |
| JPH10210740A (ja) | 同期整流器 | |
| JP2000050625A (ja) | スイッチング電源回路 | |
| JP7778522B2 (ja) | 電源回路及び電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |