JPH1010205A - 半導体試験装置のテストヘッド - Google Patents
半導体試験装置のテストヘッドInfo
- Publication number
- JPH1010205A JPH1010205A JP8182755A JP18275596A JPH1010205A JP H1010205 A JPH1010205 A JP H1010205A JP 8182755 A JP8182755 A JP 8182755A JP 18275596 A JP18275596 A JP 18275596A JP H1010205 A JPH1010205 A JP H1010205A
- Authority
- JP
- Japan
- Prior art keywords
- test
- comparator
- channel
- pin
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、コンパレータ側の浮遊容量が増加
しないような構造にした、複数チャンネルの信号をマル
チプレクスして試験する半導体試験装置のテストヘッド
を提供する。 【解決手段】 被試験デバイスの多ピン出力の信号チ
ャンネルを、各チャンネルごとに信号ラインに２つのス
イッチとグランドに接地する１つのスイッチを設けて、
各チャンネルをマルチプレクスして試験する半導体試験
装置のテストヘッドにおいて、各チャンネルのコンパレ
ータ側に接続される各スイッチＳ１２、Ｓ２２、Ｓ３２
をコンパレータ４０の近傍に設けて、該コンパレータ４
０の入力容量を少なくした解決手段。
しないような構造にした、複数チャンネルの信号をマル
チプレクスして試験する半導体試験装置のテストヘッド
を提供する。 【解決手段】 被試験デバイスの多ピン出力の信号チ
ャンネルを、各チャンネルごとに信号ラインに２つのス
イッチとグランドに接地する１つのスイッチを設けて、
各チャンネルをマルチプレクスして試験する半導体試験
装置のテストヘッドにおいて、各チャンネルのコンパレ
ータ側に接続される各スイッチＳ１２、Ｓ２２、Ｓ３２
をコンパレータ４０の近傍に設けて、該コンパレータ４
０の入力容量を少なくした解決手段。
Description
【０００１】
【発明の属する技術分野】本発明は、被試験デバイスの
多ピン出力のチャンネルをマルチプレクスして試験する
半導体試験装置のテストヘッドに関する。
多ピン出力のチャンネルをマルチプレクスして試験する
半導体試験装置のテストヘッドに関する。
【０００２】
【従来の技術】半導体集積回路の試験を行う半導体試験
装置は、多数の測定ユニットからなる本体部と、テスト
ヘッドとで構成している。
装置は、多数の測定ユニットからなる本体部と、テスト
ヘッドとで構成している。
【０００３】従来技術のテストヘッドの構成例につい
て、図２と図３とを参照して説明する。図２に示すよう
に、テストヘッドの要部構成は、テストヘッド筐体７３
と、ピンカード５１、６１と、ロードマザーボード７２
と、デバイス搭載ボード７１と、スイッチ部１０、２
０、３０とマルチプレクサコントロール６３と、コンパ
レータ４０とで構成される。
て、図２と図３とを参照して説明する。図２に示すよう
に、テストヘッドの要部構成は、テストヘッド筐体７３
と、ピンカード５１、６１と、ロードマザーボード７２
と、デバイス搭載ボード７１と、スイッチ部１０、２
０、３０とマルチプレクサコントロール６３と、コンパ
レータ４０とで構成される。
【０００４】そして、テストヘッドは、図には示してい
ない半導体試験装置の本体と、被試験デバイスのＤＵＴ
７０との間の信号とを結合させて所望の試験を行うイン
タフェースとなる。
ない半導体試験装置の本体と、被試験デバイスのＤＵＴ
７０との間の信号とを結合させて所望の試験を行うイン
タフェースとなる。
【０００５】ところで、半導体集積回路の試験項目は多
種あるが、例えば、被試験デバイスのＤＵＴ７０に試験
信号を印加して、そのＤＵＴ７０の各ピンから出力され
た各チャンネルの信号をコンパレータ４０により比較電
圧に対して合否の判定をおこなうレベル試験がある。ま
た、ＤＵＴ７０の各ピン出力信号をデジタイザ（ＤＧ
Ｔ）によりデジタル信号として処理する試験がある。
種あるが、例えば、被試験デバイスのＤＵＴ７０に試験
信号を印加して、そのＤＵＴ７０の各ピンから出力され
た各チャンネルの信号をコンパレータ４０により比較電
圧に対して合否の判定をおこなうレベル試験がある。ま
た、ＤＵＴ７０の各ピン出力信号をデジタイザ（ＤＧ
Ｔ）によりデジタル信号として処理する試験がある。
【０００６】例えば、被試験デバイスのＤＵＴ７０とし
て、２５６〜３２０ピンもの多ピン出力を有する液晶デ
ィスプレイであるＬＣＤ（liquid crystal display）の
ドライバＩＣを試験する場合に、各出力ピンに対応する
各チャンネルと同数のコンパレータ４０を設けること
は、試験装置の大型化と消費電力の増大となり好ましく
ない。
て、２５６〜３２０ピンもの多ピン出力を有する液晶デ
ィスプレイであるＬＣＤ（liquid crystal display）の
ドライバＩＣを試験する場合に、各出力ピンに対応する
各チャンネルと同数のコンパレータ４０を設けること
は、試験装置の大型化と消費電力の増大となり好ましく
ない。
【０００７】そこで、被試験デバイスのＤＵＴ７０の複
数のピン１〜３の出力に対応するチャンネルに、それぞ
れスイッチ部１０〜３０をロードマザーボード７２の上
に設けて、各スイッチ部をマルチプレクサコントロール
６３により順次切り換えて一つのチャンネルを選択する
マルチプレクス方式により、コンパレータ４０の数が少
なくてすむようにしている。
数のピン１〜３の出力に対応するチャンネルに、それぞ
れスイッチ部１０〜３０をロードマザーボード７２の上
に設けて、各スイッチ部をマルチプレクサコントロール
６３により順次切り換えて一つのチャンネルを選択する
マルチプレクス方式により、コンパレータ４０の数が少
なくてすむようにしている。
【０００８】図３に図２を展開して示すように、デバイ
ス搭載ボード７１に搭載されたＤＵＴ７０からのピン１
〜ピン３のピン出力は分岐して、スイッチ部１０、２
０、３０と本体にあるデジタイザのユニットのＤＧＴへ
バッファを介しておくられる。
ス搭載ボード７１に搭載されたＤＵＴ７０からのピン１
〜ピン３のピン出力は分岐して、スイッチ部１０、２
０、３０と本体にあるデジタイザのユニットのＤＧＴへ
バッファを介しておくられる。
【０００９】そして、マルチプレクス方式のスイッチ部
１０〜３０において、各スイッチ部ごとに３つの半導体
スイッチを挿入してマルチプレクサコントロール６３で
切り換えを行っている。
１０〜３０において、各スイッチ部ごとに３つの半導体
スイッチを挿入してマルチプレクサコントロール６３で
切り換えを行っている。
【００１０】ここで、スイッチ部１０では、信号ライン
上に半導体のスイッチＳ１１とＳ１２を直列に接続し
て、ＯＦＦしたときに信号を遮断するアイソレーション
を良くし、さらにその２つのスイッチの中間点をスイッ
チＳ１３でグランドに落とせるようにして隣接チャンネ
ル間に信号が漏洩するクロストークが少なくなるように
している。
上に半導体のスイッチＳ１１とＳ１２を直列に接続し
て、ＯＦＦしたときに信号を遮断するアイソレーション
を良くし、さらにその２つのスイッチの中間点をスイッ
チＳ１３でグランドに落とせるようにして隣接チャンネ
ル間に信号が漏洩するクロストークが少なくなるように
している。
【００１１】次に、マルチプレクサコントロール６３に
よる半導体スイッチ切り換えの制御を説明する。例え
ば、ピン１のチャンネルを選択するときは、スイッチ部
１０のＳ１１とＳ１２とがＯＮで、Ｓ１３がＯＦＦとな
る。一方、スイッチ部２０はＳ２１と２２とがＯＦＦ
で、Ｓ２３がＯＮとなる。また、スイッチ部３０はＳ３
１と３２とがＯＦＦで、Ｓ３３がＯＮとなる。以下同様
にして、ピン２から順次ピン３へマルチプレクスして切
り換えてコンパレータ４０に出力する。
よる半導体スイッチ切り換えの制御を説明する。例え
ば、ピン１のチャンネルを選択するときは、スイッチ部
１０のＳ１１とＳ１２とがＯＮで、Ｓ１３がＯＦＦとな
る。一方、スイッチ部２０はＳ２１と２２とがＯＦＦ
で、Ｓ２３がＯＮとなる。また、スイッチ部３０はＳ３
１と３２とがＯＦＦで、Ｓ３３がＯＮとなる。以下同様
にして、ピン２から順次ピン３へマルチプレクスして切
り換えてコンパレータ４０に出力する。
【００１２】この例では、スイッチ部１０〜３０が３つ
の場合で説明したが、ＤＵＴ７０の出力ピンの数に応じ
て増加させることも同様にして実現できる。
の場合で説明したが、ＤＵＴ７０の出力ピンの数に応じ
て増加させることも同様にして実現できる。
【００１３】しかし、マルチプレクスすることにより、
コンパレータの数は削減できるが、その反面コンパレー
タ側からみた配線ケーブル等が複数チャンネル接続され
ることになるので浮遊容量が増加することになる。
コンパレータの数は削減できるが、その反面コンパレー
タ側からみた配線ケーブル等が複数チャンネル接続され
ることになるので浮遊容量が増加することになる。
【００１４】そして、浮遊容量の増加は、試験信号を印
加する側からみた場合に、入力部にコンデンサを付加し
たのと同じ結果となり、被試験デバイスに印加する試験
信号の立ち上がりが鈍ってしまい、試験周期の速い高速
の試験が出来なくなる不都合がある
加する側からみた場合に、入力部にコンデンサを付加し
たのと同じ結果となり、被試験デバイスに印加する試験
信号の立ち上がりが鈍ってしまい、試験周期の速い高速
の試験が出来なくなる不都合がある
【００１５】
【発明が解決しようとする課題】上記説明のように、被
試験デバイスの多ピン化に対応して、複数のチャンネル
をマルチプレクスしてコンパレータで合否判定している
ので、コンパレータ側の浮遊容量が増加して試験信号波
形が鈍ったりする実用上の不便があった。そこで、本発
明は、こうした問題に鑑みなされたもので、その目的
は、コンパレータ側の浮遊容量が増加しないような構造
にし、複数チャンネルの信号をマルチプレクスして試験
する半導体試験装置のテストヘッドを提供することを目
的としている。
試験デバイスの多ピン化に対応して、複数のチャンネル
をマルチプレクスしてコンパレータで合否判定している
ので、コンパレータ側の浮遊容量が増加して試験信号波
形が鈍ったりする実用上の不便があった。そこで、本発
明は、こうした問題に鑑みなされたもので、その目的
は、コンパレータ側の浮遊容量が増加しないような構造
にし、複数チャンネルの信号をマルチプレクスして試験
する半導体試験装置のテストヘッドを提供することを目
的としている。
【００１６】
【課題を解決する為の手段】即ち、上記目的を達成する
ためになされた請求項１に記載の発明は、被試験デバイ
スの多ピン出力の信号チャンネルを、各チャンネルごと
に信号ラインに２つのスイッチと該スイッチの間とグラ
ンド間に接地する１つのスイッチを設けて、各チャンネ
ルをマルチプレクスして試験する半導体試験装置のテス
トヘッドにおいて、各チャンネルのコンパレータ側に接
続される各スイッチをコンパレータの近傍に設けて、該
コンパレータの入力容量を少なくしたことを特徴とした
半導体試験装置のテストヘッドを要旨としている。
ためになされた請求項１に記載の発明は、被試験デバイ
スの多ピン出力の信号チャンネルを、各チャンネルごと
に信号ラインに２つのスイッチと該スイッチの間とグラ
ンド間に接地する１つのスイッチを設けて、各チャンネ
ルをマルチプレクスして試験する半導体試験装置のテス
トヘッドにおいて、各チャンネルのコンパレータ側に接
続される各スイッチをコンパレータの近傍に設けて、該
コンパレータの入力容量を少なくしたことを特徴とした
半導体試験装置のテストヘッドを要旨としている。
【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。
施例において説明する。
【００１７】
【実施例】本発明の実施例について、図１を参照して説
明する。図１に示すように、半導体試験装置のテストヘ
ッドの要部構成は、従来構成と同様にテストヘッド筐体
７３と、ピンカード５１、６１と、ロードマザーボード
７２と、デバイス搭載ボード７１とで構成される。そし
て、テストヘッドは、不図示の半導体試験装置と被試験
デバイスのＤＵＴ７０との間の信号を結合させて所望の
動作を行うインタフェースとなる。
明する。図１に示すように、半導体試験装置のテストヘ
ッドの要部構成は、従来構成と同様にテストヘッド筐体
７３と、ピンカード５１、６１と、ロードマザーボード
７２と、デバイス搭載ボード７１とで構成される。そし
て、テストヘッドは、不図示の半導体試験装置と被試験
デバイスのＤＵＴ７０との間の信号を結合させて所望の
動作を行うインタフェースとなる。
【００１８】例えば、被試験デバイスのＤＵＴ７０とし
て、２５６〜３２０ピンもの多ピン出力を有する場合
に、従来と同様に被試験デバイスのＤＵＴ７０の複数の
ピン１〜３の出力に対応するチャンネルにそれぞれスイ
ッチ設けて、各スイッチ部を順次切り換えて一つのチャ
ンネルを選択するマルチプレクス方式として、コンパレ
ータ４０の数が少なくてすむようにしている。
て、２５６〜３２０ピンもの多ピン出力を有する場合
に、従来と同様に被試験デバイスのＤＵＴ７０の複数の
ピン１〜３の出力に対応するチャンネルにそれぞれスイ
ッチ設けて、各スイッチ部を順次切り換えて一つのチャ
ンネルを選択するマルチプレクス方式として、コンパレ
ータ４０の数が少なくてすむようにしている。
【００１９】図３に示すように、この場合のマルチプレ
クス方式の各スイッチは、試験するチャンネルとその他
のチャンネル間のクロストークを避けるために、各チャ
ンネルごとに３つのスイッチを挿入している。この図１
の例では、ピン１に対してはＳ１１と１２とが直列に接
続されて、該スイッチＳ１１とＳ１２の中間とグランド
間のスイッチがＳ１３となる。
クス方式の各スイッチは、試験するチャンネルとその他
のチャンネル間のクロストークを避けるために、各チャ
ンネルごとに３つのスイッチを挿入している。この図１
の例では、ピン１に対してはＳ１１と１２とが直列に接
続されて、該スイッチＳ１１とＳ１２の中間とグランド
間のスイッチがＳ１３となる。
【００２０】すなわち、各チャンネル間に半導体のスイ
ッチを直列に２つ接続してＯＦＦしたときの信号を遮断
するアイソレーションを良くし、さらにその２つのスイ
ッチの中間点をスイッチでグランドに落とせるようにし
て隣接チャンネル間に信号が漏洩するクロストークが少
なくなるようにしている。
ッチを直列に２つ接続してＯＦＦしたときの信号を遮断
するアイソレーションを良くし、さらにその２つのスイ
ッチの中間点をスイッチでグランドに落とせるようにし
て隣接チャンネル間に信号が漏洩するクロストークが少
なくなるようにしている。
【００２１】そして、本発明においては、Ｓ１１とＳ１
３とはピンカード５２に設け、スイッチＳ１２はピンカ
ード６２上のコンパレータ４０の入力端の近傍に設け
る。同様にピン２のスイッチＳ２１、２３と、ピン３の
スイッチＳ３１、３３とはピンカード５２に設け、スイ
ッチＳ２２とＳ３２とはピンカード６２上のコンパレー
タ４０の入力端の近傍に設ける。また、スイッチＳ１
２、Ｓ２２、Ｓ３２のコンパレータ４０側は共通接続さ
れている
３とはピンカード５２に設け、スイッチＳ１２はピンカ
ード６２上のコンパレータ４０の入力端の近傍に設け
る。同様にピン２のスイッチＳ２１、２３と、ピン３の
スイッチＳ３１、３３とはピンカード５２に設け、スイ
ッチＳ２２とＳ３２とはピンカード６２上のコンパレー
タ４０の入力端の近傍に設ける。また、スイッチＳ１
２、Ｓ２２、Ｓ３２のコンパレータ４０側は共通接続さ
れている
【００２２】また、マルチプレクス方式の半導体スイッ
チは、マルチプレクサコントロール６３により切り換え
の制御がされる。例えば、ピン１のチャンネルを選択す
るときは、Ｓ１１とＳ１２とがＯＮで、Ｓ１３がＯＦＦ
となる。一方、ピン２のチャンネルはＳ２１と２２とが
ＯＦＦで、Ｓ２３がＯＮとなる。また、ピン３のチャン
ネルはＳ３１と３２とがＯＦＦで、Ｓ３３がＯＮとな
る。以下同様にして、ピン２から順次ピン３へマルチプ
レクスして切り換えてコンパレータ４０に出力する。
チは、マルチプレクサコントロール６３により切り換え
の制御がされる。例えば、ピン１のチャンネルを選択す
るときは、Ｓ１１とＳ１２とがＯＮで、Ｓ１３がＯＦＦ
となる。一方、ピン２のチャンネルはＳ２１と２２とが
ＯＦＦで、Ｓ２３がＯＮとなる。また、ピン３のチャン
ネルはＳ３１と３２とがＯＦＦで、Ｓ３３がＯＮとな
る。以下同様にして、ピン２から順次ピン３へマルチプ
レクスして切り換えてコンパレータ４０に出力する。
【００２３】そして、マルチプレクスすることにより、
コンパレータの数が削減できる点では従来と同じである
が、本発明においては、さらにコンパレータ側からみた
配線ケーブル等が複数チャンネル接続されるにもかかわ
らず浮遊容量の増加が抑えられる。
コンパレータの数が削減できる点では従来と同じである
が、本発明においては、さらにコンパレータ側からみた
配線ケーブル等が複数チャンネル接続されるにもかかわ
らず浮遊容量の増加が抑えられる。
【００２４】ところで、この実施例では、マルチプレク
ス方式で切り換えるチャンネルは３つの場合で説明した
が、ＤＵＴ７０の出力ピンの数に応じて増減させること
も同様にして実現できる。また、スイッチＳ１３、Ｓ２
３、Ｓ３２はグランドにおとしているが、グランドでは
無く固定電位でもよい。
ス方式で切り換えるチャンネルは３つの場合で説明した
が、ＤＵＴ７０の出力ピンの数に応じて増減させること
も同様にして実現できる。また、スイッチＳ１３、Ｓ２
３、Ｓ３２はグランドにおとしているが、グランドでは
無く固定電位でもよい。
【００２５】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
複数チャンネルの信号をマルチプレクスして試験する場
合に、コンパレータ側の浮遊容量が増加しないようにス
イッチＳ１２、Ｓ２２、Ｓ３２をコンパレータの近傍に
設けた構造にしたので、コンパレータに入力される波形
品質が向上して高速の試験が可能となる効果が大であ
る。
施され、以下に記載されるような効果を奏する。即ち、
複数チャンネルの信号をマルチプレクスして試験する場
合に、コンパレータ側の浮遊容量が増加しないようにス
イッチＳ１２、Ｓ２２、Ｓ３２をコンパレータの近傍に
設けた構造にしたので、コンパレータに入力される波形
品質が向上して高速の試験が可能となる効果が大であ
る。
【図１】本発明のテストヘッドの構成図である。
【図２】従来のテストヘッドの構成図である。
【図３】従来のテストヘッドの回路図である。
１０、２０、３０ スイッチ部 ４０ コンパレータ ５１、５２、６１、６２ ピンカード ６３ マルチプレクサコントロール ７１ デバイス搭載ボード ７２ ロードマザーボード ７３ テストヘッド筐体
Claims (1)
- 【請求項１】 被試験デバイスの多ピン出力の信号チャ
ンネルを、各チャンネルごとに信号ラインに２つのスイ
ッチと該スイッチの間とグランド間に接地する１つのス
イッチを設けて、各チャンネルをマルチプレクスして試
験する半導体試験装置のテストヘッドにおいて、 各チャンネルのコンパレータ側に接続される各スイッチ
をコンパレータの近傍に設けて、該コンパレータの入力
容量を少なくしたことを特徴とした半導体試験装置のテ
ストヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8182755A JPH1010205A (ja) | 1996-06-24 | 1996-06-24 | 半導体試験装置のテストヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8182755A JPH1010205A (ja) | 1996-06-24 | 1996-06-24 | 半導体試験装置のテストヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1010205A true JPH1010205A (ja) | 1998-01-16 |
Family
ID=16123874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8182755A Withdrawn JPH1010205A (ja) | 1996-06-24 | 1996-06-24 | 半導体試験装置のテストヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1010205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012013446A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | ピンエレクトロニクス回路およびそれを用いた試験装置 |
-
1996
- 1996-06-24 JP JP8182755A patent/JPH1010205A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012013446A (ja) * | 2010-06-29 | 2012-01-19 | Advantest Corp | ピンエレクトロニクス回路およびそれを用いた試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100702003B1 (ko) | 프로브 카드 | |
| US5864565A (en) | Semiconductor integrated circuit having compression circuitry for compressing test data, and the test system and method for utilizing the semiconductor integrated circuit | |
| US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
| US7772828B2 (en) | Automatic test equipment capable of high speed test | |
| US6856158B2 (en) | Comparator circuit for semiconductor test system | |
| US7514950B2 (en) | Semiconductor device testing apparatus and device interface board | |
| US6020752A (en) | IC testing device adapted to selectively use I/O common system and I/O split system functions | |
| CN111983427A (zh) | 一种16通道模拟开关电路测试系统及测试方法 | |
| US7511517B2 (en) | Semi-automatic multiplexing system for automated semiconductor wafer testing | |
| US7634370B2 (en) | Waveform input circuit, waveform observation unit and semiconductor test apparatus | |
| TWI882031B (zh) | 顯示裝置和用於驅動面板的驅動裝置 | |
| JPH1010205A (ja) | 半導体試験装置のテストヘッド | |
| US7279919B2 (en) | Systems and methods of allocating device testing resources to sites of a probe card | |
| US20260024475A1 (en) | Display module and display apparatus | |
| US20060273811A1 (en) | Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems | |
| US6356852B1 (en) | Multi-port programmable tester | |
| JP4130709B2 (ja) | 半導体デバイス試験装置および信号出力装置 | |
| KR20090061083A (ko) | 반도체 시험 장치 | |
| US6064242A (en) | I/O pin electronics circuit having a pair of drivers | |
| US20030115519A1 (en) | Parallel testing system for semiconductor memory devices | |
| JP2002005999A (ja) | 半導体試験装置 | |
| US6721913B1 (en) | Method and apparatus for testing an interface between separate hardware components | |
| JP2000121703A (ja) | 半導体モジュールの電気的特性試験方法及びその装置 | |
| NL1027645C2 (nl) | Multiplex transmissie-inrichting en -systeem. | |
| US12105146B2 (en) | Wafer-level multi-device tester and system including the same preliminary class |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |