JPH10104559A - 光導波路デバイス - Google Patents
光導波路デバイスInfo
- Publication number
- JPH10104559A JPH10104559A JP8258110A JP25811096A JPH10104559A JP H10104559 A JPH10104559 A JP H10104559A JP 8258110 A JP8258110 A JP 8258110A JP 25811096 A JP25811096 A JP 25811096A JP H10104559 A JPH10104559 A JP H10104559A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- optical waveguide
- layer
- conductive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
(57)【要約】
【課題】 簡便な構成で温度ドリフトを極力抑えること
ができる信頼性の優れた光導波路デバイスを提供するこ
と。 【解決手段】 焦電性基板１の表層に形成された光導波
路２上に、誘電体層３及び電極層１０を順次積層して成
る光導波路デバイスＳ１であって、焦電性基板１の表面
に比抵抗値が１０6 Ω・cmより小さい導電層５を形成さ
せるとともに、導電層５を電極層１０に電気的に接続さ
せたことを特徴とする。
ができる信頼性の優れた光導波路デバイスを提供するこ
と。 【解決手段】 焦電性基板１の表層に形成された光導波
路２上に、誘電体層３及び電極層１０を順次積層して成
る光導波路デバイスＳ１であって、焦電性基板１の表面
に比抵抗値が１０6 Ω・cmより小さい導電層５を形成さ
せるとともに、導電層５を電極層１０に電気的に接続さ
せたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信分野で用い
られる光変調器，光スイッチ等の光導波路デバイスに関
するものである。
られる光変調器，光スイッチ等の光導波路デバイスに関
するものである。
【０００２】
【従来の技術とその課題】次世代大容量光通信の実用化
にともない、高速光変調器，光スイッチ等の光制御デバ
イスが必要とされている。特に、ニオブ酸リチウム（Ｌ
ｉＮｂＯ3 ）等から成る強誘電体基板の電気光学効果を
利用した導波路型光制御デバイス（以下、光導波路デバ
イスという）は、低挿入損失で且つ高速動作が可能であ
るため大変有望視されている。
にともない、高速光変調器，光スイッチ等の光制御デバ
イスが必要とされている。特に、ニオブ酸リチウム（Ｌ
ｉＮｂＯ3 ）等から成る強誘電体基板の電気光学効果を
利用した導波路型光制御デバイス（以下、光導波路デバ
イスという）は、低挿入損失で且つ高速動作が可能であ
るため大変有望視されている。
【０００３】従来、この種の強誘電体基板を用いた光導
波路デバイスでは、基板の表面に形成された光導波路に
最も有効に電界が作用する基板方位としてＺカットが主
に採用されてきた。
波路デバイスでは、基板の表面に形成された光導波路に
最も有効に電界が作用する基板方位としてＺカットが主
に採用されてきた。
【０００４】ところが、強誘電体の特性として焦電性が
あるため、温度変化により分極の方位であるｃ面、すな
わち基板の（００１）面に静電気が生じ、特性に経時変
化を与えるといった問題があった。すなわち、光導波路
に電界を印加するための複数の電極が基板表面を覆う部
分において、基板の分極に対応した電荷が誘起されるの
に対して、電極が基板表面を覆わない部分では、基板の
分極に対応した電荷が基板表面に容易に供給されない。
このため、温度変化により基板の分極が変化すると電極
が基板表面を覆わない部分で電荷の不均一が生じ，光導
波路にこのような不均一な電荷による電界が印加され
て、温度ドリフトが生ずるというものである（例えば、
信学技報、OQE86-44 p115-121 佐脇他を参照）。
あるため、温度変化により分極の方位であるｃ面、すな
わち基板の（００１）面に静電気が生じ、特性に経時変
化を与えるといった問題があった。すなわち、光導波路
に電界を印加するための複数の電極が基板表面を覆う部
分において、基板の分極に対応した電荷が誘起されるの
に対して、電極が基板表面を覆わない部分では、基板の
分極に対応した電荷が基板表面に容易に供給されない。
このため、温度変化により基板の分極が変化すると電極
が基板表面を覆わない部分で電荷の不均一が生じ，光導
波路にこのような不均一な電荷による電界が印加され
て、温度ドリフトが生ずるというものである（例えば、
信学技報、OQE86-44 p115-121 佐脇他を参照）。
【０００５】そこで、この問題を解決する方策として、
以下に示すものが提案されている。図５は光導波路デバ
イスＪ１において、焦電性の基板５１の表面に形成され
た光導波路５２の入射方向に対して直交する方向で切断
した断面図であるが、基板５１の一主面にバッファー層
５３，半導電性膜５４，電極５５が順次積層された構造
となっている。ここで、電極５５が基板５１の表面を覆
わない部分をＩＴＯ等、ある程度導電性を有し且つ電極
間に電界が印加できる程度の抵抗率を有する半導電性膜
５４で覆い、電極５５と接続させることにより、温度変
化により生じる基板５１の表面電荷を均一化するもので
ある（例えば、特公平５−７８０１６号公報を参照）。
以下に示すものが提案されている。図５は光導波路デバ
イスＪ１において、焦電性の基板５１の表面に形成され
た光導波路５２の入射方向に対して直交する方向で切断
した断面図であるが、基板５１の一主面にバッファー層
５３，半導電性膜５４，電極５５が順次積層された構造
となっている。ここで、電極５５が基板５１の表面を覆
わない部分をＩＴＯ等、ある程度導電性を有し且つ電極
間に電界が印加できる程度の抵抗率を有する半導電性膜
５４で覆い、電極５５と接続させることにより、温度変
化により生じる基板５１の表面電荷を均一化するもので
ある（例えば、特公平５−７８０１６号公報を参照）。
【０００６】
【発明が解決しようとする課題】しかしながら，このよ
うな半導電性膜は実質的な導通を阻止する抵抗値を有す
るものの、電圧を印加する電極間を導体で接続するた
め、直流から低周波の電圧印加時には電圧が有効に印加
されないといった問題があった。また導通を阻止するた
めの抵抗と基板の表面電荷を速やかに均一にするための
導通を兼ね備えるという相矛盾する条件を制御する必要
があるため、作製時に抵抗値を制御するのが厳しく、ま
た経時変化により特性が変動するといった問題があっ
た。また、半導電性膜がマイクロ波電界が作用する領域
に近接しているため、マイクロ波伝送路の誘電損失を生
じさせ、ひいては電極の周波数特性を悪化させるといっ
た問題があった。
うな半導電性膜は実質的な導通を阻止する抵抗値を有す
るものの、電圧を印加する電極間を導体で接続するた
め、直流から低周波の電圧印加時には電圧が有効に印加
されないといった問題があった。また導通を阻止するた
めの抵抗と基板の表面電荷を速やかに均一にするための
導通を兼ね備えるという相矛盾する条件を制御する必要
があるため、作製時に抵抗値を制御するのが厳しく、ま
た経時変化により特性が変動するといった問題があっ
た。また、半導電性膜がマイクロ波電界が作用する領域
に近接しているため、マイクロ波伝送路の誘電損失を生
じさせ、ひいては電極の周波数特性を悪化させるといっ
た問題があった。
【０００７】そこで、本発明は上述した諸問題を克服
し、簡便な構成であるとともに製造プロセスが容易で、
しかも温度ドリフトを極力抑えることが可能な優れた光
導波路デバイスを提供する。
し、簡便な構成であるとともに製造プロセスが容易で、
しかも温度ドリフトを極力抑えることが可能な優れた光
導波路デバイスを提供する。
【０００８】
【課題を解決するための手段】上記課題を解決する光導
波路デバイスは、焦電性基板の表層に形成された光導波
路上に、誘電体層及び電極層を順次積層して成る光導波
路デバイスであって、焦電性基板の表面に比抵抗値が１
０6 Ω・cmより小さい導電層を形成させるとともに、該
導電層を電極層に電気的に接続させたことを特徴とす
る。
波路デバイスは、焦電性基板の表層に形成された光導波
路上に、誘電体層及び電極層を順次積層して成る光導波
路デバイスであって、焦電性基板の表面に比抵抗値が１
０6 Ω・cmより小さい導電層を形成させるとともに、該
導電層を電極層に電気的に接続させたことを特徴とす
る。
【０００９】また、導電層の一部は誘電体層とほぼ同一
平面内にあり、電極層の側端面から所定距離だけ隔てて
形成されていてもよいし、また、導電層の一部が焦電性
基板表層の一領域に形成された溝の内壁に形成されてい
てもよい。また、この光導波路デバイスの製造方法は、
焦電性基板に光導波路を形成する工程と、焦電性基板上
に誘電体層と半導体もしくは導体からなる導電層とを同
時にパターン形成する工程と、下地電極と厚膜電極と順
次積層させてパターン形成する工程とからなる。
平面内にあり、電極層の側端面から所定距離だけ隔てて
形成されていてもよいし、また、導電層の一部が焦電性
基板表層の一領域に形成された溝の内壁に形成されてい
てもよい。また、この光導波路デバイスの製造方法は、
焦電性基板に光導波路を形成する工程と、焦電性基板上
に誘電体層と半導体もしくは導体からなる導電層とを同
時にパターン形成する工程と、下地電極と厚膜電極と順
次積層させてパターン形成する工程とからなる。
【００１０】
【発明の実施の形態】本発明に係る第一の実施例を光導
波路デバイスのひとつである光変調器について図面に基
づき説明する。
波路デバイスのひとつである光変調器について図面に基
づき説明する。
【００１１】まず、光変調器の概略構成について説明す
る。図１（ａ）〜（ｃ）に示すように、光変調器Ｓ１
は、一主面に光導波路２が形成された例えばニオブ酸リ
チウム、タンタル酸リチウムから成る焦電性基板（以
下、基板という）１と、この基板１の光導波路２を含む
一領域上に形成されたＳｉＯ2 ，Ａｌ2 Ｏ3 等から成る
バッファ層である誘電体層３と、光導波路２に沿って誘
電体層３に形成された帯状の溝９に形成された、Ｓｉや
ＳｉＯx （シリコンリッチの酸化シリコン）から成る半
導体、もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐｔ，
Ａｇ，Ｃｕ，Ａｌ，Ｎｂ，及びこれら元素を含む合金、
酸化物、または導電性ポリマー等から成り、比抵抗値が
１０6 Ω・cmより小さい導電層５と、誘電体層３の一領
域上に光導波路２に沿って形成され、下地電極層６，７
上に厚膜電極層であるメッキ層８を積層させて成る電極
層であるＣＰＷ（コプレーナウェーブガイド）電極１０
（グラウンド（以下、ＧＮＤ）電極１０ａ，信号電極１
０ｂ，ＧＮＤ電極１０ｃ）とから構成される。
る。図１（ａ）〜（ｃ）に示すように、光変調器Ｓ１
は、一主面に光導波路２が形成された例えばニオブ酸リ
チウム、タンタル酸リチウムから成る焦電性基板（以
下、基板という）１と、この基板１の光導波路２を含む
一領域上に形成されたＳｉＯ2 ，Ａｌ2 Ｏ3 等から成る
バッファ層である誘電体層３と、光導波路２に沿って誘
電体層３に形成された帯状の溝９に形成された、Ｓｉや
ＳｉＯx （シリコンリッチの酸化シリコン）から成る半
導体、もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐｔ，
Ａｇ，Ｃｕ，Ａｌ，Ｎｂ，及びこれら元素を含む合金、
酸化物、または導電性ポリマー等から成り、比抵抗値が
１０6 Ω・cmより小さい導電層５と、誘電体層３の一領
域上に光導波路２に沿って形成され、下地電極層６，７
上に厚膜電極層であるメッキ層８を積層させて成る電極
層であるＣＰＷ（コプレーナウェーブガイド）電極１０
（グラウンド（以下、ＧＮＤ）電極１０ａ，信号電極１
０ｂ，ＧＮＤ電極１０ｃ）とから構成される。
【００１２】ここで、導電層５は、信号電極１０ｂとＧ
ＮＤ電極１０ａとの電極間、及び信号電極１０ｂとＧＮ
Ｄ電極１０ｃとの電極間において、基板１の表面に達す
る溝を形成しその基板表面上に形成されている。また、
導電層５の両端部においては、導電層５は信号電極１０
ｂと接続されており、これにより導電層５に電荷の供給
を行い、より一層温度ドリフトを抑制することができる
が、比抵抗値が１０6Ω・cm以上となると温度ドリフト
の抑制が困難となる。
ＮＤ電極１０ａとの電極間、及び信号電極１０ｂとＧＮ
Ｄ電極１０ｃとの電極間において、基板１の表面に達す
る溝を形成しその基板表面上に形成されている。また、
導電層５の両端部においては、導電層５は信号電極１０
ｂと接続されており、これにより導電層５に電荷の供給
を行い、より一層温度ドリフトを抑制することができる
が、比抵抗値が１０6Ω・cm以上となると温度ドリフト
の抑制が困難となる。
【００１３】このように、簡便な作製工程でＣＰＷ電極
１０内を伝搬するマイクロ波電界に与える誘電損失の影
響を低減することができ、高周波伝送特性を改善するこ
とができる。
１０内を伝搬するマイクロ波電界に与える誘電損失の影
響を低減することができ、高周波伝送特性を改善するこ
とができる。
【００１４】一般にＣＰＷ型電極では、マイクロ波がＧ
ＮＤ電極１０ａ，ＧＮＤ電極１０ｃ間に閉じこめられて
伝搬する。その際、上記電極間近傍の導電性は媒質の等
価的なｔａｎδに直接影響を与え誘電体損失の要因とな
る。本発明は従来例と比較して温度ドリフトを抑制する
ための導電層５をマイクロ波の電磁界領域から遠ざけた
ことにより、より誘電損失を低減できるようにしたもの
である。その効果の度合いは、電極設計（信号電極１０
ｂの幅；電極幅ｗ、電極間距離ｇ、ＧＮＤ電極１０ａ，
信号電極１０ｂ，ＧＮＤ電極１０ｃの厚さ；電極層厚
ｄ，誘電体層厚ｔで示される）において、誘電体層厚ｔ
を厚くするか、または電極間隔ｇを狭く設計したときに
より顕著となり、しかも導電層５に用いられる材料の選
択の自由度を広げることができる。
ＮＤ電極１０ａ，ＧＮＤ電極１０ｃ間に閉じこめられて
伝搬する。その際、上記電極間近傍の導電性は媒質の等
価的なｔａｎδに直接影響を与え誘電体損失の要因とな
る。本発明は従来例と比較して温度ドリフトを抑制する
ための導電層５をマイクロ波の電磁界領域から遠ざけた
ことにより、より誘電損失を低減できるようにしたもの
である。その効果の度合いは、電極設計（信号電極１０
ｂの幅；電極幅ｗ、電極間距離ｇ、ＧＮＤ電極１０ａ，
信号電極１０ｂ，ＧＮＤ電極１０ｃの厚さ；電極層厚
ｄ，誘電体層厚ｔで示される）において、誘電体層厚ｔ
を厚くするか、または電極間隔ｇを狭く設計したときに
より顕著となり、しかも導電層５に用いられる材料の選
択の自由度を広げることができる。
【００１５】なお、本実施例においては光導波路デバイ
スとして光変調器について説明したがこれに限定される
ものではなく、光スイッチ等の各種焦電性基板上に光導
波路や電極等を形成させた各種光導波路デバイスに適用
が可能であり、本発明の要旨を逸脱しない範囲で適宜変
更し実施が可能である。
スとして光変調器について説明したがこれに限定される
ものではなく、光スイッチ等の各種焦電性基板上に光導
波路や電極等を形成させた各種光導波路デバイスに適用
が可能であり、本発明の要旨を逸脱しない範囲で適宜変
更し実施が可能である。
【００１６】
〔実施例１〕次に、光変調器Ｓ１の具体的且つ代表的な
作製方法について図面に基づいて説明する。
作製方法について図面に基づいて説明する。
【００１７】図２（ａ）に示すように、両面鏡面研磨さ
れたオプティカルグレードのニオブ酸リチウム単結晶
（Ｚカット；カット面すなわち表面が(001) 面）の基板
１上に、リフトオフ法を用いてＴｉ薄膜パターン２１を
形成した後、図２（ｂ）に示すように、このＴｉ薄膜パ
ターン２１から基板１に約１０５０℃で熱拡散せしめ光
導波路２を形成した。
れたオプティカルグレードのニオブ酸リチウム単結晶
（Ｚカット；カット面すなわち表面が(001) 面）の基板
１上に、リフトオフ法を用いてＴｉ薄膜パターン２１を
形成した後、図２（ｂ）に示すように、このＴｉ薄膜パ
ターン２１から基板１に約１０５０℃で熱拡散せしめ光
導波路２を形成した。
【００１８】次に、図２（ｃ）に示すように、基板１上
にバッファ層となるＳｉＯ2 薄膜の誘電体層３を約２μ
ｍ厚にスパッタリングにより積層させ、抵抗率を向上さ
せる目的で約７００℃の熱処理を施した。さらに、図２
（ｄ）に示すように、導電層５となるパターン上の誘電
体層３をエッチングするためのフォトリソグラフィーを
行った。このときフォトレジストパターン２２の断面形
状をパターンエッジ部で逆テーパ形状にした。そして、
図２（ｅ）に示すように、ＳｉＯ2 薄膜のエッチングを
行った後、図２（ｆ）に示すように、Ｔｉ薄膜２３を約
０．０２μｍ厚に真空蒸着して、次いでリフトオフを行
い、誘電体層３および導電層５のパターン形成を同時に
所定の位置に行った。
にバッファ層となるＳｉＯ2 薄膜の誘電体層３を約２μ
ｍ厚にスパッタリングにより積層させ、抵抗率を向上さ
せる目的で約７００℃の熱処理を施した。さらに、図２
（ｄ）に示すように、導電層５となるパターン上の誘電
体層３をエッチングするためのフォトリソグラフィーを
行った。このときフォトレジストパターン２２の断面形
状をパターンエッジ部で逆テーパ形状にした。そして、
図２（ｅ）に示すように、ＳｉＯ2 薄膜のエッチングを
行った後、図２（ｆ）に示すように、Ｔｉ薄膜２３を約
０．０２μｍ厚に真空蒸着して、次いでリフトオフを行
い、誘電体層３および導電層５のパターン形成を同時に
所定の位置に行った。
【００１９】次に、図２（ｇ）に示すように、ＣＰＷ電
極１０のリフトオフ用のフォトリソグラフィーにより、
導電層５上にフォトレジスト２４を積層した後、図２
（ｈ）に示すように、第１の下地電極層６としてクロム
（Ｃｒ）を厚さ０．０５μｍ、第２の下地電極層７とし
て金（Ａｕ）を厚さ０．５μｍを順次蒸着し、図２
（ｉ）に示すように、リフトオフすることによりＣＰＷ
電極１０の下地電極パターンを形成した。また、第１の
下地電極層６の電極引き出し部に帯状の導電層５と電極
層１０ｂとの電気的コンタクトをとるための引き出し部
を形成した。
極１０のリフトオフ用のフォトリソグラフィーにより、
導電層５上にフォトレジスト２４を積層した後、図２
（ｈ）に示すように、第１の下地電極層６としてクロム
（Ｃｒ）を厚さ０．０５μｍ、第２の下地電極層７とし
て金（Ａｕ）を厚さ０．５μｍを順次蒸着し、図２
（ｉ）に示すように、リフトオフすることによりＣＰＷ
電極１０の下地電極パターンを形成した。また、第１の
下地電極層６の電極引き出し部に帯状の導電層５と電極
層１０ｂとの電気的コンタクトをとるための引き出し部
を形成した。
【００２０】次に、図２（ｊ）に示すように、フォトリ
ソグラフィーにより電極部分以外をフォトレジスト２５
で覆い、図２（ｋ）に示すように、第２の下地電極層７
上に金のメッキ層８を積層して、最終的に図２（ｌ）に
示すように、マッハツェンダー干渉計型の光（強度）変
調器Ｓ１を作製した。
ソグラフィーにより電極部分以外をフォトレジスト２５
で覆い、図２（ｋ）に示すように、第２の下地電極層７
上に金のメッキ層８を積層して、最終的に図２（ｌ）に
示すように、マッハツェンダー干渉計型の光（強度）変
調器Ｓ１を作製した。
【００２１】次に、作製した光変調器Ｓ１の温度ドリフ
ト特性結果について説明する。
ト特性結果について説明する。
【００２２】ここで、温度ドリフトΔＤは図３に示すよ
うにΔＤ＝（ΔＶ／Ｖπ）×１００で定義される。従来
例よりも緩和時間が短くなるのは導電層５に導体である
Ｔｉを用いたため、焦電効果により生じた電荷を急速に
均一化できたことが考えられる。一方、電極のＳ21特性
を従来例と比較すると、従来例に比して幾分か帯域制限
を受けているが、十分、実用上問題ない特性が得られて
いる。
うにΔＤ＝（ΔＶ／Ｖπ）×１００で定義される。従来
例よりも緩和時間が短くなるのは導電層５に導体である
Ｔｉを用いたため、焦電効果により生じた電荷を急速に
均一化できたことが考えられる。一方、電極のＳ21特性
を従来例と比較すると、従来例に比して幾分か帯域制限
を受けているが、十分、実用上問題ない特性が得られて
いる。
【００２３】本実施例においては、導電層５に真空蒸着
により成膜したＴｉ薄膜を用いたが、成膜方法は真空蒸
着以外にもスパッタリング等他の成膜方法を用いても同
様の効果が得られる。また、材料はＴｉ以外にもＳｉや
ＳｉＯx （シリコンリッチの酸化シリコン）から成る半
導体もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐｔ，Ａ
ｇ，Ｃｕ，Ａｌ，Ｎｂ，これらの元素を含む合金、酸化
物、または導電性ポリマーを用いても同様の効果が得ら
れる。電極設計により、導体もしくは半導体材料の中で
種々、最適な抵抗率を有する材料を選択すれば良い。そ
の場合の設計の方針としてバッファー層の膜厚は１．５
μｍ以上、電極幅８μｍ以下、導電層の抵抗率１０6 Ω
・ｃｍ以下、導電層の膜厚とパターン幅はいずれの成膜
法や材料を用いたときでも、膜厚は高周波の特性上バッ
ファー層の膜厚の１／１０以下が望ましい。また、パタ
ーンは電極間隔の半分以上を占める必要がある。以上の
ような方法で、光変調器を作製すれば温度ドリフト特
性、高周波特性ともに良好な特性を得ることができる。
により成膜したＴｉ薄膜を用いたが、成膜方法は真空蒸
着以外にもスパッタリング等他の成膜方法を用いても同
様の効果が得られる。また、材料はＴｉ以外にもＳｉや
ＳｉＯx （シリコンリッチの酸化シリコン）から成る半
導体もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐｔ，Ａ
ｇ，Ｃｕ，Ａｌ，Ｎｂ，これらの元素を含む合金、酸化
物、または導電性ポリマーを用いても同様の効果が得ら
れる。電極設計により、導体もしくは半導体材料の中で
種々、最適な抵抗率を有する材料を選択すれば良い。そ
の場合の設計の方針としてバッファー層の膜厚は１．５
μｍ以上、電極幅８μｍ以下、導電層の抵抗率１０6 Ω
・ｃｍ以下、導電層の膜厚とパターン幅はいずれの成膜
法や材料を用いたときでも、膜厚は高周波の特性上バッ
ファー層の膜厚の１／１０以下が望ましい。また、パタ
ーンは電極間隔の半分以上を占める必要がある。以上の
ような方法で、光変調器を作製すれば温度ドリフト特
性、高周波特性ともに良好な特性を得ることができる。
【００２４】〔実施例２〕次に本発明に係る他の実施例
を図４（ａ）〜（ｌ）に示す。本実施例でも、図４
（ｌ）に示すように、一主面に光導波路２及び光導波路
２に沿って帯状の溝９が形成された例えばニオブ酸リチ
ウム、タンタル酸リチウムから成る焦電性基板（以下、
基板という）１と、この基板１の光導波路２を含む一領
域上に形成されたＳｉＯ2 ，Ａｌ2 Ｏ3 等から成る誘電
体である誘電体層３と、その他領域上に形成されたＳｉ
やＳｉＯx （シリコンリッチの酸化シリコン）から成る
半導体、もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐ
ｔ，Ａｇ，Ｃｕ，Ａｌ，Ｎｂ，これらの元素を含む合
金、酸化物、または導電性ポリマーから成る、比抵抗値
が１０6 Ω・cmより小さい導電層５と、誘電体層３の一
領域上に光導波路２に沿って形成された下地層上に厚膜
電極層を積層させて成る電極層であるＣＰＷ電極１０
（ＧＮＤ電極１０ａ，信号電極１０ｂ，ＧＮＤ電極１０
ｃ）とから構成される。
を図４（ａ）〜（ｌ）に示す。本実施例でも、図４
（ｌ）に示すように、一主面に光導波路２及び光導波路
２に沿って帯状の溝９が形成された例えばニオブ酸リチ
ウム、タンタル酸リチウムから成る焦電性基板（以下、
基板という）１と、この基板１の光導波路２を含む一領
域上に形成されたＳｉＯ2 ，Ａｌ2 Ｏ3 等から成る誘電
体である誘電体層３と、その他領域上に形成されたＳｉ
やＳｉＯx （シリコンリッチの酸化シリコン）から成る
半導体、もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐ
ｔ，Ａｇ，Ｃｕ，Ａｌ，Ｎｂ，これらの元素を含む合
金、酸化物、または導電性ポリマーから成る、比抵抗値
が１０6 Ω・cmより小さい導電層５と、誘電体層３の一
領域上に光導波路２に沿って形成された下地層上に厚膜
電極層を積層させて成る電極層であるＣＰＷ電極１０
（ＧＮＤ電極１０ａ，信号電極１０ｂ，ＧＮＤ電極１０
ｃ）とから構成される。
【００２５】また、導電層５は光導波路２に沿って形成
された帯状の溝９の表層に形成され、信号電極１０ｂと
電気的に接続されている。これにより導電層５に電荷の
供給を行い、温度ドリフトを抑制し、かつＣＰＷ電極１
０内を伝搬するマイクロ波電界に与える誘電損失の影響
を極力低減することができ、さらに高周波伝送特性を著
しく改善することができる。
された帯状の溝９の表層に形成され、信号電極１０ｂと
電気的に接続されている。これにより導電層５に電荷の
供給を行い、温度ドリフトを抑制し、かつＣＰＷ電極１
０内を伝搬するマイクロ波電界に与える誘電損失の影響
を極力低減することができ、さらに高周波伝送特性を著
しく改善することができる。
【００２６】実施例１で述べたとおり、温度ドリフト改
善するためにＣＰＷ電極１０近傍に形成される導電層５
は、電極間近傍に誘電体損失を与える要因となる。本実
施例は実施例１にも増して導電層５をマイクロ波の電磁
界領域から遠ざけたことにより，さらに誘電損失を低減
できる。その効果は電極設計（信号電極１０ｂの幅；電
極幅ｗ，電極間１１ａの幅；電極間隔ｇ，電極間１１ｂ
の幅；電極間隔ｇ，ＧＮＤ電極１０ａ，信号電極１０
ｂ，ＧＮＤ電極１０ｃの厚さ；電極層厚ｄ，バッファー
層厚Ｔ1 ，溝９の深さＴ2 で示される）において、バッ
ファー層厚ｄを厚くするか、溝９の深さＴ2 を深くする
か、または電極間隔ｇを狭く設計したとき、より顕著と
なり、導電層５に用いられる材料の選択の自由度を広げ
ることができる。
善するためにＣＰＷ電極１０近傍に形成される導電層５
は、電極間近傍に誘電体損失を与える要因となる。本実
施例は実施例１にも増して導電層５をマイクロ波の電磁
界領域から遠ざけたことにより，さらに誘電損失を低減
できる。その効果は電極設計（信号電極１０ｂの幅；電
極幅ｗ，電極間１１ａの幅；電極間隔ｇ，電極間１１ｂ
の幅；電極間隔ｇ，ＧＮＤ電極１０ａ，信号電極１０
ｂ，ＧＮＤ電極１０ｃの厚さ；電極層厚ｄ，バッファー
層厚Ｔ1 ，溝９の深さＴ2 で示される）において、バッ
ファー層厚ｄを厚くするか、溝９の深さＴ2 を深くする
か、または電極間隔ｇを狭く設計したとき、より顕著と
なり、導電層５に用いられる材料の選択の自由度を広げ
ることができる。
【００２７】次に、光変調器Ｓ２の具体的且つ代表的な
作製方法について説明する。図４（ａ）に示すように、
両面鏡面研磨されたオプティカルグレードのニオブ酸リ
チウム単結晶（Ｚカット；カット面すなわち表面が(00
1) 面）の基板１上に、リフトオフ法を用いてＴｉ薄膜
パターンを形成した後、そして、図４（ｂ）に示すよう
に、このＴｉ薄膜パターンから基板１に約１０５０℃で
熱拡散せしめ光導波路２を形成した。
作製方法について説明する。図４（ａ）に示すように、
両面鏡面研磨されたオプティカルグレードのニオブ酸リ
チウム単結晶（Ｚカット；カット面すなわち表面が(00
1) 面）の基板１上に、リフトオフ法を用いてＴｉ薄膜
パターンを形成した後、そして、図４（ｂ）に示すよう
に、このＴｉ薄膜パターンから基板１に約１０５０℃で
熱拡散せしめ光導波路２を形成した。
【００２８】次に、図４（ｃ）に示すように、基板１上
にＳｉＯ2 薄膜の誘電体層３を約２μｍ、スパッタリン
グにより積層させ、抵抗率を向上させる目的で約７００
℃の熱処理を施した。
にＳｉＯ2 薄膜の誘電体層３を約２μｍ、スパッタリン
グにより積層させ、抵抗率を向上させる目的で約７００
℃の熱処理を施した。
【００２９】次に、図４（ｄ）に示すように、光導波路
２の形成法と同様、リフトオフ法を用いてＴｉ薄膜パタ
ーン２６を光導波路２に沿って形成し、そのＴｉ薄膜パ
ターン２６をマスクにしてＲＩＥ（リアクティブ・イオ
ン・エッチング）法により、図４（ｅ）に示すように、
誘電体層３及び基板１に帯状の溝９を形成した。そし
て、図４（ｆ）に示すように、ＲＩＥに用いたＴｉ薄膜
２６をエッチング除去した後、図４（ｇ）に示すよう
に、帯状の溝９以外の部分にフォトレジストを形成し、
図４（ｈ）に示すように、リフトオフ法により帯状の溝
９の内面にＴｉ薄膜パターンを膜厚約０．０２μｍ程度
に形成し導電層５を形成した。この方法により、簡単な
工程で精度よく、帯状の溝９，誘電体層３，導電層５の
パターン形成を行うことができる。
２の形成法と同様、リフトオフ法を用いてＴｉ薄膜パタ
ーン２６を光導波路２に沿って形成し、そのＴｉ薄膜パ
ターン２６をマスクにしてＲＩＥ（リアクティブ・イオ
ン・エッチング）法により、図４（ｅ）に示すように、
誘電体層３及び基板１に帯状の溝９を形成した。そし
て、図４（ｆ）に示すように、ＲＩＥに用いたＴｉ薄膜
２６をエッチング除去した後、図４（ｇ）に示すよう
に、帯状の溝９以外の部分にフォトレジストを形成し、
図４（ｈ）に示すように、リフトオフ法により帯状の溝
９の内面にＴｉ薄膜パターンを膜厚約０．０２μｍ程度
に形成し導電層５を形成した。この方法により、簡単な
工程で精度よく、帯状の溝９，誘電体層３，導電層５の
パターン形成を行うことができる。
【００３０】次に、図４（ｉ）に示すように、誘電体層
３の上にＣＰＷ電極１０のリフトオフ用のフォトリソグ
ラフィーを行うために、導電層５上にフォトレジスト２
９を積層し、その後、図４（ｊ）に示すように、第１の
下地電極６としてクロム（Ｃｒ）を厚さ０．０５μｍ、
第２の下地電極７として金（Ａｕ）を厚さ０．５μｍを
順次蒸着し、リフトオフすることによりＣＰＷ電極１０
の下地電極パターンを形成した。また、下地電極６の電
極引き出し部に帯状の導電層５と電極層１０ｂとの電気
的コンタクトをとるための引き出し部を形成した。
３の上にＣＰＷ電極１０のリフトオフ用のフォトリソグ
ラフィーを行うために、導電層５上にフォトレジスト２
９を積層し、その後、図４（ｊ）に示すように、第１の
下地電極６としてクロム（Ｃｒ）を厚さ０．０５μｍ、
第２の下地電極７として金（Ａｕ）を厚さ０．５μｍを
順次蒸着し、リフトオフすることによりＣＰＷ電極１０
の下地電極パターンを形成した。また、下地電極６の電
極引き出し部に帯状の導電層５と電極層１０ｂとの電気
的コンタクトをとるための引き出し部を形成した。
【００３１】次に、図４（ｋ）に示すように、フォトリ
ソグラフィーによりＣＰＷ電極１０以外の部分をフォト
レジスト３０で覆い、下地電極層７上に金のメッキ層８
を積層し、最終的に図４（ｌ）に示すように、マッハツ
ェンダー干渉計型の光（強度）変調器を作製した。
ソグラフィーによりＣＰＷ電極１０以外の部分をフォト
レジスト３０で覆い、下地電極層７上に金のメッキ層８
を積層し、最終的に図４（ｌ）に示すように、マッハツ
ェンダー干渉計型の光（強度）変調器を作製した。
【００３２】この実施例によっても、従来例よりも緩和
時間が短くなった。これは導電層５に導体であるＴｉを
用いたため、焦電効果により生じた電荷を急速に均一化
することができたことが考えられる。一方、電極のＳ21
特性を従来例と比較すると、従来例より幾分か帯域制限
を受けているが、実用上十分に問題がない特性が得られ
ている。本実施例においては、導電層５に真空蒸着によ
り成膜したＴｉ薄膜を用いたが、成膜方法は真空蒸着以
外にもスパッタリング等他の成膜方法を用いても同様の
効果が得られる。また、材料はＴｉ以外にもＳｉやＳｉ
Ｏx （シリコンリッチの酸化シリコン）から成る半導体
もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐｔ，Ａｇ，
Ｃｕ，Ａｌ，Ｎｂ，これらの元素を含む合金、酸化物、
または導電性ポリマーを用いても同様の効果が得られ
る。電極設計により、導体もしくは半導体材料の中で種
々、最適な抵抗率を有する材料を選択すれば良い。その
場合の設計の方針としてバッファー層の膜厚は１．５μ
ｍ以上、電極幅８μｍ以下、導電層の抵抗率１０6 Ω・
ｃｍ以下、導電層の膜厚とパターン幅はいずれの成膜法
や材料を用いたときでも、膜厚は高周波の特性上バッフ
ァー層の膜厚の１／１０以下が望ましい。また、パター
ンは電極間隔の半分以上を占める必要がある。以上のよ
うな方法で光変調器を作製すれば、温度ドリフト特性、
高周波特性ともに良好な特性を得ることができる。
時間が短くなった。これは導電層５に導体であるＴｉを
用いたため、焦電効果により生じた電荷を急速に均一化
することができたことが考えられる。一方、電極のＳ21
特性を従来例と比較すると、従来例より幾分か帯域制限
を受けているが、実用上十分に問題がない特性が得られ
ている。本実施例においては、導電層５に真空蒸着によ
り成膜したＴｉ薄膜を用いたが、成膜方法は真空蒸着以
外にもスパッタリング等他の成膜方法を用いても同様の
効果が得られる。また、材料はＴｉ以外にもＳｉやＳｉ
Ｏx （シリコンリッチの酸化シリコン）から成る半導体
もしくはＣｒ，Ｔｉ，Ｎｉ，Ｍｏ，Ａｕ，Ｐｔ，Ａｇ，
Ｃｕ，Ａｌ，Ｎｂ，これらの元素を含む合金、酸化物、
または導電性ポリマーを用いても同様の効果が得られ
る。電極設計により、導体もしくは半導体材料の中で種
々、最適な抵抗率を有する材料を選択すれば良い。その
場合の設計の方針としてバッファー層の膜厚は１．５μ
ｍ以上、電極幅８μｍ以下、導電層の抵抗率１０6 Ω・
ｃｍ以下、導電層の膜厚とパターン幅はいずれの成膜法
や材料を用いたときでも、膜厚は高周波の特性上バッフ
ァー層の膜厚の１／１０以下が望ましい。また、パター
ンは電極間隔の半分以上を占める必要がある。以上のよ
うな方法で光変調器を作製すれば、温度ドリフト特性、
高周波特性ともに良好な特性を得ることができる。
【００３３】
【発明の効果】以上の説明から明らかなように、本発明
の光導波路デバイスによれば、きわめて簡便な構成、簡
便な製造プロセスでもって、周囲の急激な温度変化があ
っても、信号電極−グラウンド電極間に生じる電界が光
導波路に作用することが極力防止され、実質上ほぼ問題
にない程度に温度ドリフトを抑えることができ、信頼性
の非常に優れた光導波路デバイスを提供できる。
の光導波路デバイスによれば、きわめて簡便な構成、簡
便な製造プロセスでもって、周囲の急激な温度変化があ
っても、信号電極−グラウンド電極間に生じる電界が光
導波路に作用することが極力防止され、実質上ほぼ問題
にない程度に温度ドリフトを抑えることができ、信頼性
の非常に優れた光導波路デバイスを提供できる。
【図１】（ａ）は、本発明に係る光導波路デバイスの一
例を示す平面図、（ｂ）は（ａ）のｂ−ｂ線拡大断面
図、（ｃ）は（ａ）のｃ−ｃ’線断面図。
例を示す平面図、（ｂ）は（ａ）のｂ−ｂ線拡大断面
図、（ｃ）は（ａ）のｃ−ｃ’線断面図。
【図２】（ａ）〜（ｌ）はそれぞれ実施例１の製造工程
を説明する断面図である。
を説明する断面図である。
【図３】温度ドリフトの定義を説明する図。
【図４】（ａ）〜（ｌ）はそれぞれ実施例２の製造工程
を説明する断面図である。
を説明する断面図である。
【図５】従来の光導波路デバイスの一例を示す断面図。
１ ・・・ 基板 ２ ・・・ 光導波路 ３ ・・・ 誘電体層 ４，８ ・・・ フォトレジスト ５ ・・・ 導電層 ９ ・・・ 溝 Ｓ１，Ｓ２ ・・・ 光導波路デバイス １０ ・・・ ＣＰＷ電極（電極層）
Claims (1)
- 【請求項１】 焦電性基板の表層に形成された光導波路
上に、誘電体層及び電極層を順次積層して成る光導波路
デバイスであって、前記焦電性基板の表面に比抵抗値が
１０6 Ω・cmより小さい導電層を形成させるとともに、
該導電層を前記電極層に電気的に接続させたことを特徴
とする光導波路デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258110A JPH10104559A (ja) | 1996-09-30 | 1996-09-30 | 光導波路デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8258110A JPH10104559A (ja) | 1996-09-30 | 1996-09-30 | 光導波路デバイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10104559A true JPH10104559A (ja) | 1998-04-24 |
Family
ID=17315648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8258110A Pending JPH10104559A (ja) | 1996-09-30 | 1996-09-30 | 光導波路デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10104559A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133580B2 (en) | 2002-11-19 | 2006-11-07 | Fujitsu Limited | Optical waveguide device and manufacturing method therefor |
| JP2012068679A (ja) * | 2011-12-19 | 2012-04-05 | Sumitomo Osaka Cement Co Ltd | 光導波路素子 |
| CN110320683A (zh) * | 2018-03-29 | 2019-10-11 | 住友大阪水泥股份有限公司 | 光调制器 |
| WO2022071309A1 (ja) * | 2020-09-30 | 2022-04-07 | 住友大阪セメント株式会社 | 光導波路素子、および光変調器 |
-
1996
- 1996-09-30 JP JP8258110A patent/JPH10104559A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133580B2 (en) | 2002-11-19 | 2006-11-07 | Fujitsu Limited | Optical waveguide device and manufacturing method therefor |
| JP2012068679A (ja) * | 2011-12-19 | 2012-04-05 | Sumitomo Osaka Cement Co Ltd | 光導波路素子 |
| CN110320683A (zh) * | 2018-03-29 | 2019-10-11 | 住友大阪水泥股份有限公司 | 光调制器 |
| WO2022071309A1 (ja) * | 2020-09-30 | 2022-04-07 | 住友大阪セメント株式会社 | 光導波路素子、および光変調器 |
| JP2022056727A (ja) * | 2020-09-30 | 2022-04-11 | 住友大阪セメント株式会社 | 光導波路素子、および光変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7529433B2 (en) | Humidity tolerant electro-optic device | |
| EP1022605B1 (en) | Optical waveguide device | |
| JP3628342B2 (ja) | 誘電体光導波路デバイス | |
| JPH07199134A (ja) | 光導波路変調器中の温度効果を減すための光電子デバイス構造及び方法 | |
| JPH0451812B2 (ja) | ||
| JPH1039266A (ja) | 光制御デバイス | |
| JPH10104559A (ja) | 光導波路デバイス | |
| US6891982B2 (en) | Optical modulation device having excellent electric characteristics by effectively restricting heat drift | |
| JP2655678B2 (ja) | 集積光導波路とその製造方法、および集積光導波路を用いた電気光学変調器 | |
| JP2006317550A (ja) | 光変調器 | |
| JPH0651254A (ja) | 光制御デバイス | |
| JPH09236782A (ja) | 光導波路デバイス | |
| JPH09269469A (ja) | 光導波路デバイス | |
| JP2001133743A (ja) | 電気光学素子およびその製造方法 | |
| JP3021888B2 (ja) | 光導波路機能素子及びその製造方法 | |
| JPH09297289A (ja) | 光制御デバイスとその動作方法 | |
| JP4227595B2 (ja) | 光変調器 | |
| US20250155739A1 (en) | Thin film lithium-containing photonics wafer having a trap-rich substrate | |
| JPH0251124A (ja) | 光導波路進行波電極 | |
| JPH11316359A (ja) | 光制御デバイス | |
| JP3275888B2 (ja) | 光導波路デバイス | |
| JP3024555B2 (ja) | 光導波路デバイスおよびその製造方法 | |
| WO2025202983A1 (en) | Ferroelectric electro-optic modulator device | |
| JPH09258152A (ja) | 導波路型光デバイス | |
| JP2981334B2 (ja) | 電荷分散用導電膜の形成方法 |