JPH10105113A - 容量性負荷の駆動方法及び回路 - Google Patents

Abstract

(57)【要約】 【課題】 複数の容量性負荷を低電力で駆動し、しか
も、各容量性負荷の印加パルスの幅が任意に制御できる
ようにする。 【解決手段】 容量性負荷１３ａが低レベルにある場
合、スイッチ１６ａをオンし、スイッチ１をオンする
と、電源７からインダクタンス素子５を介して充電電流
が供給されるが、インダクタンス素子５と容量性負荷１
３ａとの共振波形で容量性負荷１３ａの電圧が立ち上
り、ホールドスイッチ９がオンして高電圧Ｖ_Hに保持さ
れる。一方、ホールドスイッチ９がオフし、スイッチ１
７ａがオンしてスイッチ２がオンすると、容量性負荷１
３ａからインダクタンス素子６を介して放電電流が流
れ、電源７に電力が回収され、このとき、インダクタン
ス素子６と容量性負荷１３ａとの共振波形で容量性負荷
１３ａの電圧が立ち下がる。これにより、容量性負荷１
３ａに高電圧パルスがパルス幅可変で供給できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の容量性負荷
を高電圧パルスで駆動する方法及び回路に係り、特に、
マトリクス表示素子、例えば、プラズマディスプレイや
ＥＬ表示素子，液晶表示素子などの容量性負荷の特性を
持つ表示素子の電極の駆動方法及びその回路に関する。

【０００２】

【従来の技術】従来、複数の容量性負荷を駆動する方法
として、簡便なプッシュプル回路で駆動する方法と低電
力化のための電力回収回路を使用する方法とが知られて
いる。

【０００３】図２はかかるプッシュプル回路を用いた従
来の駆動方法の一例を示す回路図であって、２０１ａ〜
２０１ｃ，２０２ａ〜２０２ｃはスイッチ回路、２０３
は電源、２０４ａ〜２０４ｃは容量性負荷である。

【０００４】同図において、容量性負荷２０４ａ，２０
４ｂ，２０４ｃは夫々、スイッチ回路２０１ａ，２０１
ｂ，２０１ｃを介して高電圧ＶＨの電源２０３に接続さ
れており、また、スイッチ回路２０２ａ，２０２ｂ，２
０２ｃを介してグランドに接続されている。

【０００５】スイッチ回路２０１ａ，２０１ｂ，２０１
ｃがオンすると、容量性負荷２０４ａ，２０４ｂ，２０
４ｃに電源２０３から高電圧ＶＨが印加され、また、ス
イッチ回路２０２ａ，２０２ｂ，２０２ｃがオンする
と、容量性負荷２０４ａ，２０４ｂ，２０４ｃはグラン
ド電位になる。そこで、スイッチ回路２０１ａ，２０１
ｂ，２０１ｃを夫々適宜のタイミングで所定期間オン
し、その後、所定のタイミングで所定期間スイッチ回路
２０２ａ，２０２ｂ，２０２ｃをオンすることにより、
容量性負荷２０４ａ，２０４ｂ，２０４ｃに高圧パルス
が印加されることになる。

【０００６】しかしながら、かかる方法では、スイッチ
回路２０１ａ，２０１ｂ，２０１ｃすると、電源２０３
から供給される電力の一部が容量性負荷２０４ａ，２０
４ｂ，２０４ｃの充電に費やされ、次に、スイッチ回路
２０２ａ，２０２ｂ，２０２ｃがオンしたときには、こ
れら容量性負荷２０４ａ，２０４ｂ，２０４ｃに充電さ
れた電力がグランドに放電されることになり、無効電力
が大きくなるという問題があった。

【０００７】これに対して、電力回収回路を利用する方
法が、例えば、特開昭６３ー１０１８９７号公報に記載
されている。これは、容量性負荷毎にインダクタンス素
子を電力回収回路として設け、容量性負荷へ印加する高
圧パルスの立上り時と立下り時、このインダクタンス素
子と夫々の容量性負荷とで直列共振を生じさせることに
より、高圧パルスの立下り時には、容量性負荷から放電
される電力をこのインダクタンス素子に回収し、高圧パ
ルスの立上り時には、この回収した電力を容量性負荷の
充電に利用するものである。これによると、容量性負荷
を充放電する無効電力を大幅に低減でき、容量性負荷の
充放電電力の１／１０の電力で駆動できるというもので
ある。

【０００８】ところで、このように、容量性負荷毎に電
力回収回路を設けることは、部品点数の上からも得策で
はなく、全ての容量性負荷に共通に１個の電力回収回路
を設けることが望ましい。この場合、夫々の容量性負荷
で高電圧パルスの印加タイミングが異なる駆動方法で
は、容量性負荷毎にスイッチ回路を設け、夫々の容量性
負荷を夫々のスイッチ回路を介して電力回収回路に接続
するような構成とすることが必要がある。かかる例とし
ては、例えば、特開昭２−９２１１１号公報に開示され
ている。この例では、複数の容量性負荷の充放電電力を
スイッチ回路を介して回収する。

【０００９】

【発明が解決しようとする課題】上記従来のプッシュプ
ル回路を用いた複数の容量性負荷の駆動方法では、上記
のように、複数の容量性負荷を駆動する充放電電力が大
きく、装置の消費電力が大きくなるという問題があっ
た。特に、マトリクス型表示装置の電極を駆動するため
には、一般に、高耐圧ドライバＩＣを用いるが、駆動パ
ルスの周波数が大きくなると、高耐圧ドライバＩＣの消
費電力が大きくなり、ひいては発熱のために高耐圧ドラ
イバＩＣが破損する場合も生じて、装置の信頼性を大き
く損なうことになる。

【００１０】また、上記従来のスイッチ回路を用いた複
数の容量性負荷の充放電電力の回収を行なう方法では、
印加する高電圧パルスの有無のみを制御するものであ
り、パルスの幅が任意に制御できるような高電圧パルス
の立上りや立下がりを制御するものではない。マトリク
ス型表示装置の駆動形態によっては、高電圧パルスの有
無を制御するのではなく、高電圧パルスのパルス幅を制
御するものもある。例えば、ＡＣ型プラズマディスプレ
イパネルのアドレス電極には、表示信号に応じて高電圧
パルスのパルス幅を制御する必要がある。そのような駆
動に対しては、高電圧パルスの立上りや立下がりを制御
する必要があるが、この点について、従来から何ら配慮
されていなかった。

【００１１】本発明は、この点に鑑みてなされたもので
あって、その目的は、消費電力を低減し、特に、高電圧
パルスのパルス幅や立上り，立下りを制御可能とした簡
単な回路構成の複数の容量性負荷の駆動方法及び回路を
提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１のインダクタンス素子と複数の容量
性負荷との間に第１の単方向性スイッチを設け、該第１
のインダクタンス素子と夫々の容量性負荷の容量とで形
成される共振により、夫々の容量性負荷を充電し、ま
た、第２のインダクタンス素子と夫々の容量性負荷との
間に第２の単方向性スイッチを設け、該第２のインダク
タンス素子と夫々の容量性負荷の容量とで形成される共
振により、夫々の容量性負荷を放電し、夫々の容量性負
荷の充電電流と放電電流とが異なる経路を流れて電力回
収が行なわれるようにする。

【００１３】また、本発明は、該第１のインダクタンス
素子と夫々の容量性負荷の容量とで形成される共振波形
の立上りと、該第２のインダクタンス素子と夫々の容量
性負荷の容量とで形成される共振波形の立下がりとがほ
ぼ同時に生じるようにする。

【００１４】さらに、本発明は、夫々の容量性負荷の該
第１の単方向性スイッチがオンする回数と夫々の容量性
負荷の該第２の単方向性スイッチがオンする回数数と
を、該第１，第２の単方向性スイッチがオンする以前に
検出し、検出した回数から該第１，第２のインダクタン
ス素子の値を制御する。

【００１５】さらに、本発明による複数の容量性負荷に
高電圧パルスを印加する駆動回路は、電源または充電さ
れた容量性素子から、第１のスイッチと第１のダイオ−
ドと第１のインダクタンス素子を直列に接続し、その出
力端が少なくとも２つ以上の容量性負荷と少なくとも２
つ以上の第１の単方向性スイッチを介して接続し、容量
性負荷を充電する時には、第１のスイッチと第１のダイ
オ−ドと第１の単方向性スイッチが導通し、電源または
充電された容量性素子から第２のスイッチと第２のダイ
オ−ドと第２のインダクタンス素子を直列に接続し、そ
の出力端が少なくとも２つ以上の容量性負荷と少なくと
も２つ以上の第２の単方向性スイッチを介して接続し、
容量性負荷を放電するときには、第２のスイッチと第２
のダイオ−ドと、第２の単方向性スイッチが導通するよ
うに構成する。

【００１６】また、第１のインダクタンス素子の出力端
に高電圧電源にホ−ルドするスイッチ回路を、第２のイ
ンダクタンス素子の出力端に低電圧電源にホ−ルドする
スイッチ回路を夫々接続する。

【００１７】また、第１，第２の単方向性スイッチをダ
イオ−ドとＦＥＴとの直列接続回路で構成する。

【００１８】また、第１，第２の単方向性スイッチをバ
イポ−ラトランジスタ回路で構成する。

【００１９】また、第１のスイッチ回路と第１のダイオ
−ドと第１のインダクタンス素子との直列接続が複数個
並列に接続され、これら複数個の第１のインダクタンス
素子のインダクタンス値の逆数が２進符号の値の関係を
なしており、また、第２のスイッチ回路と第２のダイオ
−ドと第２のインダクタンス素子との直列接続が複数個
並列に接続され、これら複数個の第２のインダクタンス
素子のインダクタンス値の逆数が２進符号の値の関係を
なしている。

【００２０】また、複数の容量性負荷の各々に、高電圧
電源へのホ−ルド回路及び低電圧電源へのホ−ルド回路
を接続する。

【００２１】また、複数個の容量性負荷を夫々ＡＣ型プ
ラズマディスプレイのアドレス電極とする。

【００２２】

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図１は本発明による容量性負荷の駆動方
法及び回路の第１の実施形態を示す回路図であって、
１，２はスイッチ回路、３，４はダイオード、５，６は
インダクタンス素子、７は電源（あるいは容量性素子に
電荷を蓄えた電荷供給源）、８は高圧電源、９，１０は
ホールドスイッチ回路、１１は電力供給線、１２は電力
回収線、１３ａ，１３ｂ，１３ｃは容量性負荷、１４
ａ，１４ｂ，１４ｃ，１５ａ，１５ｂ，１５ｃはダイオ
ード、１６ａ，１６ｂ，１６ｃ，１７ａ，１７ｂ，１７
ｃはＦＥＴによるスイッチ回路である。

【００２３】同図において、インダクタンス素子５の一
端は電力供給線１１に接続され、他端はダイオード３と
スイッチ回路１とからなる単方向性スイッチ回路を介し
て電源７に接続されている。また、インダクタンス素子
６の一端は電力回収線１２に接続され、他端はダイオー
ド４とスイッチ回路２とからなる単方向性スイッチ回路
を介して電源７に接続されている。ここでは、電源７は
容量性素子、即ち、コンデンサとし、このコンデンサの
他端はクランドされている。電力供給線１１には、ホー
ルドスイッチ回路９を介して高圧電源８が接続され、ま
た、電力回収線１２は、ホールドスイッチ回路１０を介
してグランドされている。

【００２４】容量性負荷１３ａは、スイッチ回路１６ａ
とダイオード１４ａとからなる単方向性スイッチ回路を
介して電力供給線１１に接続され、また、スイッチ回路
１７ａとダイオード１５ａとからなる単方向性スイッチ
回路を介して電力回収線１２に接続されている。同様に
して、容量性負荷１３ｂは、スイッチ回路１６ｂとダイ
オード１４ｂとからなる単方向性スイッチ回路を介して
電力供給線１１に接続され、また、スイッチ回路１７ｂ
とダイオード１５ｂとからなる単方向性スイッチ回路を
介して電力回収線１２に接続されており、容量性負荷１
３ｃは、スイッチ回路１６ｃとダイオード１４ｃとから
なる単方向性スイッチ回路を介して電力供給線１１に接
続され、また、スイッチ回路１７ｃとダイオード１５ｃ
とからなる単方向性スイッチ回路を介して電力回収線１
２に接続されている。

【００２５】なお、ここでは、３個の容量性負荷とした
が、この容量性負荷の個数は任意であり、各容量性負荷
は、上記と同様にして、電力供給線１１と電力回収線１
２とに接続される。

【００２６】電源７からスイッチ回路１，ダイオード
３，インダクタンス素子５及び電力供給線１１に至る直
列回路は、容量性負荷１３ａ，１３ｂ，１３ｃへの高圧
パルスの立上りに電力を供給する役目をするものであ
り、また、電力回収線１２からインダクタンス素子６，
ダイオード４，スイッチ回路２及び電源７に至る直列回
路は、容量性負荷１３ａ，１３ｂ，１３ｃへの高圧パル
スの立下がりに容量性負荷１３ａ，１３ｂ，１３ｃから
電力を回収する役目をするものであって、これらが電力
回収回路を構成している。かかる電力回収回路により、
容量性負荷１３ａ〜１３ｃに蓄積される無効電力を回収
して無効電力の低減を図っている。そして、容量性負荷
１３ａ〜１３ｃに電力を供給する経路とこれらから電力
を回収する経路とを別々に設けていることにより、これ
ら容量性負荷１３ａ〜１３ｃに供給する高電圧パルスの
パルス幅を可変とすることができるのである。

【００２７】また、この第１の実施形態では、このよう
に、スイッチ回路１６ａ〜１６ｃ，１７ａ〜１７ｃとし
てＦＥＴを用い、これらに夫々ダイオード１４ａ〜１４
ｃ，１４ａ〜１４ｃを直列に接続することにより、単方
向性スイッチ回路を構成している。

【００２８】次に、この第１の実施形態の動作を説明す
るが、まず、容量性負荷１３ａを充電する場合の動作に
ついて説明する。

【００２９】いま、容量性負荷１３ａが低レベル（グラ
ンドレベル）にあるとする。このとき、スイッチ回路１
６ａがオンすると、インダクタンス素子５に接続されて
いる電力供給線１１が瞬時に低レベルとなる。この状態
でスイッチ回路１がオンすると、電源７の電荷がスイッ
チ回路１，ダイオード３，インダクタンス素子５を介
し、さらに、ダイオード１４とスイッチ回路１６ａとか
らなる単方向スイッチ回路を介して送りこまれ、容量性
負荷１３を充電する。

【００３０】ここで、電力回収回路の原理から、電源７
の電圧は高圧電源８の電源電圧ＶＨの1/2であり、イン
ダクタンス素子５と容量性負荷１３ａとの直列共振によ
り、容量性負荷１３ａの電圧はグランドレベルから電源
電圧ＶＨのレベルまで立ち上がる。このように、容量性
負荷１３ａの充電は、電源７からインダクタンス素子５
とダイオード１４ａとスイッチ回路１６ａとを介して電
荷が流れ込むことによって行なわれる。インダクタンス
素子５の出力端子側の電力供給線１１のレベルが電源電
圧ＶＨのレベルまで立ち上がると、ホールドスイッチ回
路９がオンし、高圧電源８の電源電圧ＶＨがダイオード
１４ａとスイッチ回路１６ａとを介して容量性負荷１３
ａに印加され、この容量性負荷１３ａのレベルが電源電
圧ＶＨのレベルに保持される。

【００３１】ここで、容量性負荷１３ａに電荷を充電し
ないときには、スイッチ回路１６ａをオフとする。この
とき、このスイッチ回路１６ａにダイオード１４ａが直
列接続されて単方向性スイッチ回路を構成しているため
に、容量性負荷１３ａからインダクタンス素子５への電
流の逆流は生じない。

【００３２】以上の充電動作は他の容量性負荷１３ｂ，
１３ｃについても同様であり、スイッチ回路１６ｂまた
は１６ｃをオンして上記の動作を行なうことにより、容
量性負荷１３ｂ，１３ｃの充電及び電圧保持が行なわれ
る。

【００３３】次に、容量性負荷１３ａに蓄えられた電荷
の放電について説明する。

【００３４】いま、容量性負荷１３ａが充電されていて
電源電圧ＶＨのレベルにあるものとする。このとき、ス
イッチ回路１７ａがオンすると、容量性負荷１３ａから
スイッチ回路１７ａとダイオード１５ａとからなる単方
向性スイッチ回路を介してインダクタンス素子６に放電
電流が流れ込み、これに接続されている電力回収線１２
は瞬時に電源電圧ＶＨの電圧レベルとなる。かかる状態
でスイッチ回路２がオンすると、容量性負荷１３ａの電
荷はスイッチ回路１７ａ，ダイオード１５ａ，インダク
タンス素子６，ダイオード４及びスイッチ回路２を介し
て電源７に流れ込む。このとき、インダクタンス素子６
と容量性負荷１３ａとの直列共振により、容量性負荷１
３の電圧レベルは低電圧レベル（グランドレベル）まで
下がる。そこで、ホールドスイッチ回路１０がオンし、
容量性負荷１３の電圧レベルが低電圧レベルに維持され
る。

【００３５】このように、容量性負荷１３ａに蓄積され
た電荷は、スイッチ回路１７ａとダイオード１５ａとか
らなる単方向性スイッチ回路とインダクタンス素子６と
を介して、電源７に回収される。

【００３６】容量性負荷１３ａの電圧レベルを高電圧レ
ベル（電源電圧ＶＨのレベル）に保持する場合には、ス
イッチ回路１７ａをオフにする。このスイッチ回路１７
ａもダイオード１５ａとともに単方向性スイッチ回路を
構成しているので、インダクタンス素子６への電流の流
れ込みはない。

【００３７】以上の放電動作は他の容量性負荷１３ｂ，
１３ｃについても同様であり、スイッチ回路１７ｂまた
は１７ｃをオンして上記の動作を行なうことにより、容
量性負荷１３ｂ，１３ｃの放電及び電圧保持が行なわれ
る。

【００３８】このようにして、この第１の実施形態で
は、容量性負荷１３ａ〜１３ｃに高電圧パルスが供給さ
れるが、その立上り，立下りを独立に制御することがで
きる。

【００３９】図３は本発明による容量性負荷の駆動方法
及び回路の第２の実施形態を示す回路図であって、１８
ａ〜１８ｃ，１９ａ〜１９ｃはスイッチ回路であり、図
１に対応する部分には同一符号を付けて重複する説明を
省略する。

【００４０】図１に示した第１の実施形態では、容量性
負荷１３ａ〜１３ｃと電力供給線１１，電力回収線１２
との間に設けた逆流防止用の単方向性スイッチ回路を、
ＦＥＴとダイオードとで構成したが、この第２の実施形
態では、パイポーラトランジスタのみで構成するように
したものである。

【００４１】即ち、図３において、各容量性負荷１３
ａ，１３ｂ，１３ｃは夫々、バイポ−ラトランジスタ１
８ａ，１８ｂ，１８ｃを介して電力供給線１１に接続さ
れ、また、パイポーラトランジスタ１９ａ，１９ｂ，１
ｃを介して電力回収線１２に接続されている。これ以外
の構成及び動作は、第１の実施形態と同様である。

【００４２】ＦＥＴは寄生ダイオ−ドを有するため、単
方向性スイッチ回路を構成するためには、ダイオードを
必要としたが、バイポ−ラトランジスタには、かかる寄
生ダイオ−ドが存在しないため、図３に示すように、バ
イポーラトランジスタ１８ａ〜１８ｃ，１９ａ〜１９ｃ
にダイオードを設ける必要がなく、それ自体で単方向性
スイッチ回路を構成する。なお、バイポーラトランジス
タの代わりにＩＧＢＴ（Insulated Gate Bipolar Trans
ister）を用いても、同様の効果が得られる。

【００４３】図４は本発明による容量性負荷の駆動方法
及び回路の第３の実施形態を示す回路図であって、２０
ａ，２０ｂ，２１ａ，２１ｂはＦＥＴによるスイッチ回
路であり、図１に対応する部分には同一符号を付けて重
複する説明を省略する。

【００４４】図１に示した第１の実施形態では、高圧電
源８をホールドスイッチ回路９を介して電力供給線１１
に接続することにより、このホールドスイッチ回路９を
全ての容量性負荷１３ａ〜１３ｃに共通に使用し、ま
た、電力回収線１２をホールドスイッチ回路１０を介し
てグランドに接続することにより、このホールドスイッ
チ回路１０を全ての容量性負荷１３ａ〜１３ｃに共通に
使用するようにしたが、この第３の実施形態は、このよ
うなホールドスイッチ回路を容量性負荷毎に設けたもの
である。

【００４５】即ち、図４に示すように、容量性負荷１３
ａ，１３ｂは夫々、スイッチ回路２０ａ，２０ｂを介し
て高圧電源８に接続され、また、スイッチ回路２１ａ，
２１ｂを介してグランドに接続されている。その他の構
成は図１に示した第１の実施形態と同様である。

【００４６】図１に示した第１の実施形態では、例え
ば、容量性負荷１３ａの電圧レベルが変化しないときに
は、スイッチ回路１６ａあるいはスイッチ回路１７ａの
どちらかがオンした状態のままであるが、電力供給線１
１あるいは電力回収線１２の電圧レベルは、瞬時の内に
低電圧レベルあるいは高電圧レベルに変化する。そのと
き、ダイオード１４ａあるいはダイオード１５ａは、逆
バイアスされることになるため、導通しないが、容量性
負荷が一時的（電力供給線１１及び電力回収線１２の電
圧レベルが変化するとき）にフロ−ティング状態とな
る。そのようなフロ−ティング状態では、何らかの原因
で容量性負荷１３ａの電圧レベルが変動する場合も生じ
る。このことは、他の容量性負荷１３ｂ，１３ｃでも同
様である。

【００４７】この第３の実施形態はこれを防止するよう
にしたものであって、スイッチ回路２０ａ，２１ａを直
接容量性負荷１３ａに接続し、スイッチ回路１６ａある
いはスイッチ回路１７ａのどちらかがオンした状態でダ
イオード１４ａあるいはダイオード１５ａは、逆バイア
スされた状態にあっても、スイッチ回路２０ａまたは２
１ａがオンし、容量性負荷１３ａが高電圧レベルもしく
は低電圧レベルに安定にホールドされるようにしてい
る。これは、他の容量性負荷についても同様である。

【００４８】図５は本発明による容量性負荷の駆動方法
及び回路の第４の実施形態を示す回路図であって、１ａ
〜１ｃ，２ａ〜２ｃはスイッチ回路、３ａ〜３ｃ，４ａ
〜４ｃはダイオード、５ａ〜５ｃ，６ａ〜６ｃはインダ
クタンス素子、２２ａ〜２２ｃ，２３ａ〜２３ｃは直列
回路であり、図１に対応する部分には同一符号を付けて
重複する説明を省略する。この第４の実施形態は、イン
ダクタンス素子の値を可変とするものである。

【００４９】図５において、スイッチ回路１ａ，ダイオ
ード３ａ及びインダクタンス素子５ａの直列回路２２ａ
と、スイッチ回路１ｂ，ダイオード３ｂ及びインダクタ
ンス素子５ｂの直列回路２２ｂと、スイッチ回路１ｃ，
ダイオード３ｃ及びインダクタンス素子５ｃの直列回路
２２ｃとが互いに並列に接続され、その並列回路が電源
７と電力供給線１１との間に接続され、また、スイッチ
回路２ａ，ダイオード４ａ及びインダクタンス素子６ａ
の直列回路２３ａと、スイッチ回路２ｂ，ダイオード４
ｂ及びインダクタンス素子６ｂの直列回路２３ｂと、ス
イッチ回路２ｃ，ダイオード４ｃ及びインダクタンス素
子６ｃの直列回路２３ｃとが互いに並列に接続され、そ
の並列回路が電源７と電力回収線１２との間に接続され
ている。その他の構成は、図１に示した第１の実施形態
と同様である。

【００５０】かかる構成によると、スイッチ回路１ａ，
１ｂ，１ｃのいずれかをオンすることにより、インダク
タンス素子５ａ，５ｂ，５ｃのいずれかが選択され、電
力供給線１１に接続されるインダクタンス素子の値が変
化する。同様に、スイッチ回路２ａ，２ｂ，２ｃのいず
れかをオンすることにより、インダクタンス素子６ａ，
６ｂ，６ｃのいずれかが選択され、電力回収線１２に接
続されるインダクタンス素子の値が変化する。

【００５１】ここで、インダクタンス素子５ａ，５ｂ，
５ｃのインダクタンス値は互いに異なり、また、インダ
クタンス素子６ａ，６ｂ，６ｃのインダクタンス値も互
いに異なるようにする。そして、直列回路２２ａ〜２２
ｃの選択を組み合わせ、また、直列回路２２ａ〜２２ｃ
の選択を組み合わせることにより、容量性負荷に印加さ
れる高電圧パルスの立上り時と立下り時での共振波形を
常に等しい波形とすることができる。この場合、直列回
路２２ａ〜２２ｃのうちの２以上のもののスイッチ回路
を同時にオンし、直列回路２３ａ〜２３ｃのうちの２以
上のもののスイッチ回路も同時にオンすることができ、
これにより、電力供給線１１，電力回収線１２夫々に接
続されるインダクタンス素子のインダクタンス値を７通
りに変化させることができる。

【００５２】かかるインダクタンス素子や電源７などか
らなる電力回収側から見た容量性負荷の容量が変化する
と、インダクタンス素子と容量性負荷で生じる共振周波
数も変化し、この結果、容量性負荷に印加される高電圧
パルスの立上り時間や立下がり時間が変化する。例え
ば、容量性負荷がＡＣ型プラズマディスプレイパネルの
アドレス電極である場合、これらに印加する高電圧パル
スの立上り時間や立下がり時間がまちまちであると、プ
ラズマディスプレイ装置の誤動作の原因となる。

【００５３】この第４の実施形態では、上記の構成をな
しているので、各瞬時瞬時での同時に充電を開始する容
量性負荷の個数，同時に放電を開始する容量性負荷の個
数を数を予め検出し、その個数に応じて電力回収回路の
インダクタンス素子の値を制御することにより、各容量
性負荷に印加する高電圧パルスの立上り時間，立下り時
間を互いに等しく、かつ一定にすることができる。

【００５４】この第４の実施形態の場合、設けられてい
る複数の容量性負荷に対し、同時に充電や放電を行なう
容量性負荷の組み合わせを７通りとし、これら夫々の組
み合わせに、直列回路２２ａ〜２２ｃ，２３ａ〜２３ｃ
の同時に動作させる組み合わせを対応させる。そして、
この組み合わせの容量性負荷の合成容量とこれに対応す
る組み合わせの直列回路２２ａ〜２２ｃ，２３ａ〜２３
ｃでのインダクタンス素子の合成インダクタンス値とに
よる共振波形が、７通り全ての組み合わせで互いにほぼ
等しくなるように、これら直列回路２２ａ〜２２ｃ，２
３ａ〜２３ｃでのインダクタンス素子５ａ〜５ｃ，６ａ
〜６ｃのインダクタンス値を設定しておく。

【００５５】インダクタンス素子と容量性負荷とによる
共振周波数はインダクタンス素子のインダクタンス値と
容量性負荷の容量値との積の平方根の逆数で定義される
ために、上記の構成は上記７通り組み合わせでのかかる
積の値がほぼ等しいとするものである。

【００５６】例えば、ＡＣ形プラズマディスプレイパネ
ルでのアドレス電極のように、容量性負荷が互いに並列
に接続されている場合、各容量性負荷の容量値をＣとす
ると、同時に充放電される容量性負荷の個数を１個とす
るときには、そのときの全容量値はＣであり、２個のと
きには２Ｃ，３個のときには３Ｃ，以下、４個，５個，
６個，７個の場合には、夫々４Ｃ，５Ｃ，６Ｃ，７Ｃと
なる。そして、これと共に、共振のためのインダクタン
ス素子のインダクタンス値を、同時に充放電される容量
性負荷の個数が１個であるときの値Ｌに対し、Ｌ／２，
Ｌ／３，Ｌ／４，Ｌ／５，Ｌ／６，Ｌ／７と切り換える
ことにより、いずれの場合でも、共振周波数が等しくな
って、それら容量性負荷に供給される高電圧パルスの立
上り，立下りが等しくなる。

【００５７】そこで、このような場合、図５において、
いま、直列回路２２ａでのインダクタンス素子５ａのイ
ンダクタンス値をＬとすると、直列回路２２ｂ，２２ｃ
でのインダクタンス素子５ｂ，５ｃのインダクタンス値
を夫々Ｌ／２，Ｌ／４とする。これにより、同時に充放
電される容量性負荷の個数が１個，２個，４個の場合に
は、直列回路２２ａ，２２ｂ，２２ｃでのスイッチ回路
１ａ，１ｂ，１ｃを夫々オンすることにより、電力供給
線１１からみたインダクタンス値を夫々Ｌ，Ｌ／２，Ｌ
／４とすることができるし、また、同時に充放電される
容量性負荷の個数が３個，５個，６個，７個の場合には
夫々、スイッチ回路１ａ，１ｂを同時にオン、スイッチ
回路１ａ，１ｃを同時にオン、スイッチ回路１ｂ，１ｃ
を同時にオン、スイッチ回路１ａ，１ｂ，１ｃを同時に
オンすることにより、夫々のインダクタンス値Ｌ／３，
Ｌ／５，Ｌ／６，Ｌ／７が得られることになる。

【００５８】このことは、電力回収線１２に接続される
直列回路２３ａ，２３ｂ，２３ｃについても、同様であ
る。

【００５９】このように、インダクタンス素子５ａ，５
ｂ，５ｃのインダクタンス値の逆数の関係を２進符号の
値（２のべき数やそれらの和）の関係とすることによ
り、同時に充放電される容量性負荷の７通りの組み合わ
せに対し、それらに供給される高電圧パルスの立上り，
立下りを等しくすることができ、３個という少ないイン
ダクタンス素子を用いて７通りの容量性負荷側の容量値
の変化に対応させることができる。

【００６０】そして、このように設定することにより、
同時に単方向性スイッチ回路がオンとなる容量性負荷の
個数を検出し、この個数に対応した直列回路２２ａ〜２
２ｃ，２３ａ〜２３ｃの組み合わせのスイッチ回路をオ
ンすることにより、いずれの組み合わせでも、容量性負
荷に供給される高電圧パルスの立上り，立下りがほぼ等
しくなる。

【００６１】なお、ここでは、容量性負荷全ての容量値
を等しいとしたが、これらが互いにことなる場合には、
そのことも考慮して、電力回収回路での各インダクタン
ス素子のインダクタンス値や直列回路の個数，それらの
組み合わせを適宜設定しなければならないことはいうま
でもない。

【００６２】なお、この実施形態では、電力供給線１１
及び電力回収線１２に並列に接続される直列回路の個数
を３個としたが、これは、高電圧パルスの立上り時間，
立下がり時間の誤差の許容範囲から決められるものであ
り、この並列接続される直列回路の個数は３個以外の複
数の個数としてもよいことは明らかであり、この場合に
は、上記と同様に、同時に充放電が行なわれる容量性負
荷の合成容量値の変化に応じて、インダクタンス素子の
個数を適宜設定し、かつそれらのインダクタンス値の逆
数の関係を所定の２進符号の値の関係とすることによ
り、同様の効果が得られることはいうまでもない。

【００６３】また、このように、直列回路を複数個並列
に接続してインダクタンス素子のインダクタンス値を可
変とすることは、図３，図４に示した実施形態にも適用
可能であることはいうまでもない。

【００６４】次に、図６及び図７により、以上説明した
実施形態でのスイッチ回路１６ａ〜１６ｃ，１７ａ〜１
７ｃの制御方法の一具体例について説明する。なお、こ
こでは、スイッチ回路１６ａ，１７ａを代表して説明す
る。

【００６５】図６はスイッチ回路１６ａ，１７ａの制御
部の一具体例を示す回路図であって、２４は抵抗、２５
はＰＮＰトランジスタ、２６はＦＥＴ、２７，２８は保
護ダイオード、２９は抵抗であり、図１に対応する部分
には同一符号を付けて重複する説明を省略する。

【００６６】また、図７は図６の各部の電圧や信号の波
形，タイミング関係を示す図であり、図６に対応する電
圧，信号には同一符号を付けている。

【００６７】図６において、ここでは、スイッチ回路１
６ａ，１７ａとしてＮチャネルＭＯＳＦＥＴを用いてい
るものとする。このＦＥＴ１６ａのゲ−ト，ソ−ス間に
抵抗２９と保護ダイオード２７とが互いに並列に接続さ
れ、このＦＥＴ１６ａのゲ−トは抵抗２４とＰＮＰトラ
ンジスタ２５とからなる電流源回路によって駆動され
る。また、スイッチ回路１７ａのゲ−ト，ソ−ス間に保
護ダイオード２８が接続され、スイッチ回路１７ａのゲ
−トはＦＥＴ２６によって駆動される。

【００６８】次に、図７を用いてこの制御部の制御動作
を説明する。

【００６９】まず、期間Ｉでは、容量性負荷１３ａが低
電圧レベルであるとする。そして、次の期間IIで、ＰＮ
Ｐトランジスタ２５のベ−スに“Ｌ”（低レベル）の信
号Ｅが供給されて“Ｌ”になると、ＰＮＰトランジスタ
２５はオンし、高圧電源８に等しい電圧Ｖ_Hが抵抗２４
とＰＮＰトランジスタ２５とを介してＦＥＴ１６ａのゲ
−トに供給され、抵抗２９によってＦＥＴ１６ａのゲ−
ト，ソ−ス間に電圧が生じてＦＥＴ１６ａがオンする。

【００７０】期間Ｉでは、容量性負荷１３ａが低電圧レ
ベルであったので、この期間IIでＦＥＴ１６ａがオンす
ると、期間IIの最初のごく短い時間で電力供給線１１の
電圧Ａが瞬時に低電圧レベルまで下がる。次に、この期
間IIで電力回収回路でのスイッチ回路１（図１）がオン
するので、インダクタンス素子５（図１）と容量性負荷
１３ａとの共振により、電力供給線１１の電圧Ａは正弦
波的に立ち上がる。このとき、ＦＥＴ１６ａがオンして
ダイオード１４ａも導通しているから、容量性負荷１３
ａの電圧Ｇも正弦波的に上昇する。

【００７１】一方、この期間IIでは、上記と同時に、Ｆ
ＥＴ２６のゲ−トにも“Ｈ”の信号Ｆが供給され、ＦＥ
Ｔ２６がオンしてＦＥＴ１７ａのゲ−トが低電圧レベル
まで下がる。このとき、電力回収線１２の電圧Ｂが、後
述するように、瞬時に高電圧レベルに上がり、それから
正弦波的に下がる波形となる。これと同時に、ＦＥＴ１
７ａのゲ−トの電圧も下がることから、ＦＥＴ１７ａの
ゲ−ト，ソ−ス間には電圧が生ぜず、ＦＥＴ１７ａはオ
フする。

【００７２】次の期間IIIでは、ホールドスイッチ回路
９，１０が、夫々“Ｈ”の電圧Ｃ，Ｄが印加されること
により、オンし、これにより、電力供給線１１の電圧Ａ
は高電圧Ｖ_Hの電圧レベルに、また、電力回収線１２の
電圧Ｂは低電圧レベルに保持される。ここで、この期間
IIIでは、ＦＥＴ１６ａがオン、ＦＥＴ１７ａがオフし
ていることから、容量性負荷１３ａの電圧Ｇは高電圧Ｖ
_Hの電圧レベルに保持される。

【００７３】次の期間IVでは、電力供給線１１の電圧Ａ
は一旦低電圧レベルまで下がる。このとき、ＦＥＴ１６
ａはオンしているが、ダイオード１４ａが逆バイアスさ
れることになるので、容量性負荷１３ａの電荷が電力供
給線１１に逆流することはない。また、電力回収線１２
の電圧Ｂは一旦高電圧レベルまで上がるが、ＦＥＴ１７
ａがオフしているので、容量性負荷１３ａから電力回収
線１２への電流は流れない。このように、期間IVでは、
容量性負荷１３ａはフロ−ティング状態となり、先の期
間IIIで容量性負荷１３ａの電圧Ｇが高電圧レベルであ
ったことから、そのままこの電圧が保持される。

【００７４】次の期間Vは先の期間IIIと動作が同じで、
容量性負荷１３ａの電圧Ｇはそのまま高電圧レベルに保
持される。

【００７５】次の期間VIでは、ＰＮＰトランジスタ２５
のベ−スに供給される信号Ｅが“Ｈ”（高レベル）とな
り、ＰＮＰトランジスタ２５がオフしてＦＥＴ１６ａの
ゲ−トには電流が流れない。従って、抵抗２９には電流
が流れなれなくなり、ＦＥＴ１６ａのゲ−ト，ソ−スの
電圧は等しくなってＦＥＴ１６ａはオフする。また、こ
の期間VIでは、ＦＥＴ２６のゲ−トに供給される信号Ｆ
は“Ｌ”であり、このＦＥＴ２６はオフとなる。

【００７６】そして、電力回収線１２の電圧Ｂはが一旦
高電圧レベルになり、それから正弦波的に下がってダイ
オード１５ａはオンする。そのとき、ＦＥＴ１７ａのソ
−スの電圧も正弦波的に電位が下がる。ここで、保護ダ
イオード２８により、ＦＥＴ１７ａのゲ−ト，ソ−ス間
に電圧が生じ、これによりＦＥＴ１７ａがオンする。

【００７７】従って、この期間VIでは、先の期間Vで高
電圧レベルであった容量性負荷１３ａから電荷がＦＥＴ
１７ａ，ダイオード１５ａを介して電流が流れ出し、容
量性負荷１３ａの電圧Ｇは正弦波的に低電圧レベルまで
下がる。

【００７８】次の期間VIIでは、ＦＥＴ１６ａはオフ
し、また、ＦＥＴ１７ａのゲ−ト，ソ−ス間が保護ダイ
オード２８によって電圧が保持されているために、ＦＥ
Ｔ１７ａはオンし、容量性負荷１３ａの電圧Ｇは低電圧
レベルに保持される。

【００７９】次の一連の期間 VIII，IX，X，XIは期間I
I，III，VI，VIIと同様である。

【００８０】次の期間XIIは、電力供給線１１が一旦低
電圧レベルに下がってから正弦波的に高電圧レベルまで
上がるが、ＦＥＴ１６ａがオフであるために、容量性負
荷１３ａに電流が流れ込むことはない。また、これと同
時に、電力回収線１２は一旦高電圧レベルまで上がり、
それから正弦波的に下がるが、ダイオード１５ａが逆バ
イアスされるため、電力回収線１２から容量性負荷１３
ａに電流が流れ込むことはない。従って、この期間XII
では、容量性負荷１３ａはフロ−ティング状態となり、
先の期間XIで容量性負荷１３ａの電圧Ｇが低電圧であっ
たから、その電圧Ｇがそのまま保持される。

【００８１】次の期間XIIIは期間VIIと同様である。

【００８２】次に、期間II，IV，VI，VIII，X，XIIで電
力供給線１１の電圧Ａと電力回収線１２の電圧Ｂが瞬時
に低電圧レベル、あるいは高電圧レベルまで変化するこ
とについて説明する。

【００８３】複数の容量性負荷夫々毎に電力供給線１１
との間に接続されたスイッチ回路や電力回収線１２との
間に接続されたスイッチ回路のいずれか１つでもオンす
ると、容量性負荷に蓄積されている電荷が電力供給線１
１あるいは電力回収線１２に流れるために、上記のよう
な電力供給線１１の電圧Ａや電力回収線１２の電圧Ｂの
変化が生ずる。かかるスイッチ回路の全てがオフしてい
るときには、このような瞬時の電圧の変化は生じない
が、それでも、容量性負荷には、所望の電圧が得られ
る。

【００８４】以上、図６で示すＦＥＴ１６ａ，１７ａの
ゲ−ト制御部は一例にすぎず、レベルシフト回路を用い
る方法やフォトカプラを用いる方法など様々であり、本
発明がこの図６に示すゲ−トの制御部に限定されるもの
ではない。

【００８５】このように、容量性負荷の印加パルスのパ
ルス幅を任意に制御することができることから、本発明
では、電力回収による低消費電力化が簡単な構成のスイ
ッチ回路で実現可能となる。

【００８６】また、本発明をＡＣが他プラズマディスプ
レイ装置に適用した場合、アドレス電極の駆動に用いる
と、特に有効である。その場合、図１，図３における単
方向性スイッチ回路、あるいは図４におけるホールドス
イッチ回路を含めてＩＣ化すると、回路損失を大幅に低
減することができる。

【００８７】

【発明の効果】以上説明したように、本発明によれば、
複数の容量性負荷夫々に任意の長さのパルスが印加する
ことができ、しかも、電力回収を行なうことで低消費電
力の駆動ができるという効果が得られる。特に、ＡＣ型
プラズマディスプレイパネルのアドレス電極に応用する
ことにより、従来から問題であったＩＣの破損や大電力
を要するなどの欠点が解消され、また、容量性負荷に接
続される単方向性スイッチ回路のみをＩＣ化すればよ
く、回路構成が簡単で安価な駆動装置が得られる。

【図面の簡単な説明】

【図１】本発明による容量性負荷の駆動方法及び回路の
第１の実施形態を示す回路図である。

【図２】従来の容量性負荷の駆動方法及び回路の一例を
示す回路図である。

【図３】本発明による容量性負荷の駆動方法及び回路の
第２の実施形態を示す回路図である。

【図４】本発明による容量性負荷の駆動方法及び回路の
第３の実施形態を示す回路図である。

【図５】本発明による容量性負荷の駆動方法及び回路の
第４の実施形態を示す回路図である。

【図６】第１〜第４の実施形態での単方向性スイッチ回
路の制御部の一具体例を示す回路図である。

【図７】図６に示した具体例の各部の電圧，信号の波形
やタイミング関係を示す図である。

【符号の説明】

１，１ａ〜１ｃ，２，２ａ〜２ｃ スイッチ回路 ３，３ａ〜３ｃ，４，４ａ〜４ｃ ダイオ−ド ５，５ａ〜５ｃ，６，６ａ〜６ｃ インダクタンス素子 ７ 電源または電荷供給源 ８ 高圧電源 ９，１０ ホールドスイッチ回路 １１ 電力供給線 １２ 電力回収線 １３ａ〜１３ｃ 容量性負荷 １４ａ〜１４ｃ，１５ａ〜１５ｃ ダイオード １６ａ〜１６ｃ，１７ａ〜１７ｃ スイッチ回路 １８ａ〜１８ｃ，１９ａ〜１９ｃ バイポ−ラトランジ
スタ ２０ａ，２０ｂ，２１ａ，２１ｂ スイッチ回路 ２２ａ〜２２ｃ，２３ａ〜２３ｃ 直列回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 織田 勇 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所内 (72)発明者 坂本 光造 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の容量性負荷に高電圧パルスを印加
   する複数の容量性負荷の駆動方法において、 該容量性負荷に夫々第１の単方向性スイッチ回路を接続
   して、該容量性負荷を該第１の単方向性スイッチ回路を
   介して第１のインダクタンス素子に接続するとともに、
   該容量性負荷に夫々第２の単方向性スイッチ回路を接続
   して、該容量性負荷を該第２の単方向性スイッチ回路を
   介して第２のインダクタンス素子に接続し、 該第１のインダクタンス素子と該容量性負荷の容量とで
   形成される共振により、該容量性負荷を充電させ、該第
   ２のインダクタンス素子と該容量性負荷とで形成される
   共振により、該容量性負荷を放電させることにより、該
   容量性負荷夫々で充電電流が流れる経路と放電電流が流
   れる経路とを異ならせて、電力回収を行なうことを特徴
   とする容量性負荷の駆動方法。
2. 【請求項２】 請求項１において、 前記第１のインダクタンス素子と前記容量性負荷とで形
   成される共振波形の立ち上りと、前記第２のインダクタ
   ンス素子と前記容量性負荷とで形成される共振波形の立
   ち下りとがほぼ同時に生じることを特徴とする容量性負
   荷の駆動方法。
3. 【請求項３】 請求項１において、 前記第１の単方向性スイッチが同時にオンする前記容量
   性負荷の個数と前記第２の単方向性スイッチが同時にオ
   ンする前記容量性負荷の個数とを、前記第１，第２の単
   方向性スイッチがオンする以前に検出し、その検出結果
   から前記第１，第２のインダクタンス素子の値を制御す
   ることを特徴とする容量性負荷の駆動方法。
4. 【請求項４】 複数の容量性負荷に高電圧パルスを印加
   する複数の容量性負荷の駆動回路において、 電源または充電された容量性素子が第１のスイッチ回
   路，第１のダイオ−ド及び第１のインダクタンス素子の
   直列回路を介して電力供給線に接続され、該電力供給線
   に複数の該容量性負荷が、夫々、第１の単方向性スイッ
   チ回路を介して接続され、 かつ、該電源または充電された容量性素子が第２のスイ
   ッチ回路，第２のダイオ−ド及び第２のインダクタンス
   素子の直列回路を介して電力回収線に接続され、該電力
   回収線に複数の該容量性負荷が、夫々、第２の単方向性
   スイッチ回路を介して接続されてなり、 該第１の単方向性スイッチ回路のいずれかと該第１のス
   イッチ回路との導通により、導通した該第１の単方向性
   スイッチ回路に接続される該容量性負荷で、その容量値
   と該第１のインダクタンス素子のインダクタンス値とに
   応じた共振波形で充電を開始し、 該第２の単方向性スイッチ回路のいずれかと該第２のス
   イッチ回路との導通により、導通した該第２の単方向性
   スイッチ回路に接続される該容量性負荷が、その容量値
   と該第２のインダクタンス素子のインダクタンス値とに
   応じた共振波形で放電を開始するように構成したことを
   特徴とする容量性負荷の駆動回路。
5. 【請求項５】 請求項４において、 前記電力供給線にホールド用にスイッチ回路を介して高
   圧電源を接続し、前起電力回収線に他のホールド用のス
   イッチ回路を介して低圧電源を接続してなることを特徴
   とする容量性負荷の駆動回路。
6. 【請求項６】 請求項４において、 前記容量性負荷は夫々、ホールド用にスイッチ回路を介
   して高圧電源に接続され、かつ、他のホールド用のスイ
   ッチ回路を介して低圧電源を接続されてなることを特徴
   とする容量性負荷の駆動回路。
7. 【請求項７】 請求項４，５または６において、 前記第１，第２の単方向性スイッチ回路が、ダイオ−ド
   とＦＥＴとの直列回路であることを特徴とする容量性負
   荷の駆動回路。
8. 【請求項８】 請求項４，５または６において、 前記第１，第２の単方向性スイッチ回路が、バイポ−ラ
   トランジスタからなることを特徴とする容量性負荷の駆
   動回路。
9. 【請求項９】 請求項４，５，６または７において、 前記第１のスイッチ回路，前記第１のダイオ−ド及び前
   記第１のインダクタンス素子の直列回路が複数個互いに
   並列に接続され、複数個の前記第１のインダクタンス素
   子のインダクタンス値の逆数が２進符号の値の関係を形
   成しており、 かつ、前記第２のスイッチ回路，前記第２のダイオ−ド
   及び前記第２のインダクタンス素子の直列回路が複数個
   互いに並列に接続され、複数個の前記第２のインダクタ
   ンス素子のインダクタンス値の逆数が２進符号の値の関
   係を形成していることを特徴とする容量性負荷の駆動回
   路。
10. 【請求項１０】 請求項４，５，６，７，８または９に
    おいて、 前記複数の容量性負荷がＡＣ型プラズマディスプレイパ
    ネルのアドレス電極であることを特徴とする容量性負荷
    の駆動回路。