JPH10105401A - プロセッサの分岐命令予測装置 - Google Patents

Abstract

(57)【要約】 【課題】 パイプライン接続されたプロセッサにおい
て、分岐命令の先行実行を行うため、分岐予測するプロ
セッサの分岐命令予測装置に関し、より正確な分岐予測
を行う。 【解決手段】 命令メモリ１の命令をフェッチするフェ
ッチ回路２と、フェッチ回路２の命令をデコードするデ
コード回路３と、デコードされた命令を実行する実行回
路４とが、パイプライン接続されてなり、命令の先行実
行を行うプロセッサのための分岐命令予測装置５におい
て、分岐命令の過去の実行結果に基づいて、第１の予測
方式により、次の命令を予測するための第１の予測機構
と、分岐命令の過去の実行結果に基づいて、第２の予測
方式により、次の命令を予測するための第２の予測機構
と、予測結果と分岐命令の実行結果との比較結果に応じ
て、第１の予測機構又は第２の予測機構とを選択する選
択機構とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パイプライン接続
されたプロセッサにおいて、分岐命令の先行実行を行う
ため、分岐予測するプロセッサの分岐命令予測装置に関
する。

【０００２】マイクロプロセッサ等のプロセッサにおい
て、命令を先行実行するパイプライン構成を採用してい
る。この命令の中に、分岐命令がある。分岐命令の次の
命令を予測する分岐予測装置を有しないプロセッサにお
いては、分岐命令による制御ハザードが、プロセッサの
性能に大きな影響を与える。

【０００３】分岐予測装置を有しないプロセッサでは、
分岐命令の次の命令は、分岐不成立と見積もった時と同
じ命令（連続するアドレスの命令）をフェッチする。分
岐命令が成立だった場合には、パイプラインに乱れが生
じて、全体性能に悪影響を及ぼしていた。

【０００４】このように、命令を先取りして、命令を先
行実行するプロセッサにおいては、分岐命令によるオー
バーヘッドは、非常に致命的である。このため、分岐命
令の次の命令を予測する分岐予測装置が、プロセッサに
設けられている。この分岐予測装置では、分岐命令の分
岐先の予測を行い、分岐先の命令をフェッチする。

【０００５】しかし、分岐予測装置を設けても、分岐予
測が外れてしまった場合には、分岐命令後に、先行実行
していた全ての命令をキャンセルして、新たに命令をフ
ェッチしなおす必要がある。このため、全体性能に悪影
響を与えないように、分岐予測をなるべく外すことな
く、命令を先行実行していくことが必要となる。

【０００６】

【従来の技術】図６は、従来技術の構成図、図７は従来
の予測回路の構成図、図８は分岐命令の説明図、図９は
従来の分岐予測手法の説明図である。

【０００７】図６に示すように、プロセッサは、命令を
格納する命令メモリ１と、命令メモリ１の命令をフェッ
チするフェッチ回路２と、フェッチされた命令をデコー
ドするデコード回路３と、デコードされた命令を実行す
る実行回路４とを有する。

【０００８】フェッチ回路２と、デコード回路３と、実
行回路４とは、パイプライン接続され、命令を先行実行
する。フェッチ回路２は、命令を先取りするため、命令
メモリ１に命令アドレスを送出する命令カウンタ（プロ
グラムカウンタ）７を有している。

【０００９】命令予測回路５は、命令カウンタ７の命令
アドレスが、分岐命令か否かを判定する。そして、分岐
命令で、且つ分岐すると予測した場合には、分岐先の予
測アドレスを、命令カウンタ７に送出する。分岐命令で
も、分岐しないと予測した場合には、命令アドレスを１
インクリメントする。

【００１０】比較回路６は、命令予測回路５の分岐予測
結果（分岐するかしないか）と、実行回路４の実行結果
とを比較して、命令予測回路５を制御する（特開平３−
２６２０４０号公報参照の事）。

【００１１】このような構成のプロセッサにおいて、命
令カウンタ７は、命令アドレスを命令メモリ１に送出す
る。これとともに、その命令アドレスが、命令予測回路
５で、分岐命令か否かが判断される。分岐命令でなけれ
ば、命令カウンタ７の命令アドレスは、１インクリメン
トされる。

【００１２】命令カウンタ７の命令アドレスが、分岐命
令であり、分岐すると予測した場合には、命令予測回路
５は、その命令アドレスに対する分岐先予測アドレスを
出力する。そして、命令カウンタ７にこの分岐先予測ア
ドレスをロードして、命令メモリ１をアクセスさせる。

【００１３】一方、命令予測回路５が、分岐しないと予
測した場合には、命令カウンタ７は、アドレスを１イン
クリメントする。

【００１４】比較回路６は、命令予測回路５からの分岐
予測結果と、実行回路４からの分岐命令の実行結果を比
較する。そして、分岐予測結果と実行結果が、一致して
いれば、なにも制御しない。

【００１５】一方、比較回路６は、分岐予測結果と実行
結果が不一致の場合には、命令カウンタ７を制御して、
実行回路４の実行結果に伴う新たな命令アドレスをセッ
トしなおす。そして、先行実行していた命令の実行をキ
ャンセルする。

【００１６】図７に示すように、従来の命令予測回路５
は、分岐命令の命令アドレスに対する分岐先予測アドレ
スと、分岐状態（分岐する又はしない）とを格納した分
岐先ターゲットバッファ５０を有している。この分岐先
ターゲットバッファ５０には、分岐命令の命令アドレス
が登録されている。

【００１７】フェッチされた命令アドレスは、比較回路
５１により、分岐先ターゲットバッファ５０に登録され
た命令アドレスと比較され、分岐命令か否かが判定され
る。その結果は、命令カウンタ７に通知され、命令カウ
ンタ７は、これにより制御される。

【００１８】比較回路５１により、分岐命令と判定され
ると、参照回路５２が、分岐先ターゲットバッファ５０
の分岐予測状態を読みだす。分岐予測状態が、分岐する
と予測している時は、その命令アドレスに対する分岐先
予測アドレスを読みだす。一方、分岐予測状態が分岐し
ないと予測している場合には、分岐しないとの分岐予測
状態を、命令カウンタ７に出力する。

【００１９】従来の分岐予測方法としては、分岐状態を
１ビット持つ１ビット分岐予測法が知られている。この
１ビット分岐予測法では、分岐先ターゲットバッファ５
０に登録されている各々の分岐命令の命令アドレスに対
し、この分岐命令は、分岐するかしないかという状態を
１ビット分（２状態）持つものである。

【００２０】例えば、図８のプログラムの例では、命令
アドレス「００１０」の命令が、分岐命令であり、分岐
する場合には、アドレス「００３０」に分岐し、分岐し
ない場合には、アドレス「００１１」に進む。このよう
な場合に、分岐すると予測すると、図７に示すように、
命令アドレス「００１０」に対し、分岐先予測アドレス
として「００３０」が、分岐状態として「１」（分岐す
る）が格納される。

【００２１】そして、図９（Ａ）に示すように、実行結
果との照合による予測の当たり外れにより、分岐予測状
態を更新するものである。例えば、分岐状態が、「１」
（分岐する）を予測していた場合に、実行結果が、分岐
しなかった場合には、分岐状態は、「０」（分岐しな
い）に変更される。

【００２２】逆に、分岐状態が、「０」（分岐しない）
を予測していた場合に、実行結果が、分岐した場合に、
分岐状態は、「１」（分岐する）に変更される。このた
め、図７に示すように、分岐先ターゲットバッファ５０
の分岐状態を、比較結果に応じて変更する状態更新回路
５３が設けられている。

【００２３】他の従来の分岐予測方法として、分岐する
かしないかの状態を２ビット分（４状態）持つ２ビット
分岐予測法が知られている。図９（Ｂ）に示すように、
「００」（分岐しない）、「０１」（分岐しない）、
「１０」（分岐する）、「１１」（分岐する）という４
状態で分岐予測を行う。

【００２４】そして、図９（Ｂ）に示すように、実行結
果との照合による予測の当たり外れにより、分岐予測状
態を更新するものである。例えば、分岐状態が、「１
１」（分岐する）を予測していた場合に、実行結果が、
分岐しなかった場合には、分岐状態は、「１０」（分岐
する）に変更される。分岐状態が、「１０」（分岐す
る）を予測していた場合に、実行結果が、分岐しなかっ
た場合には、分岐状態は、「０１」（分岐しない）に変
更される。

【００２５】逆に、分岐状態が、「００」（分岐しな
い）を予測していた場合に、実行結果が、分岐した場合
に、分岐状態は、「０１」（分岐しない）に変更され
る。分岐状態が、「０１」（分岐しない）を予測してい
た場合に、実行結果が、分岐した場合に、分岐状態は、
「１０」（分岐する）に変更される。

【００２６】このような、従来の分岐予測回路は、分岐
予測結果が正解か不正解により、次の分岐を予測する１
種類の分岐予測手法をもちいて、分岐予測するものであ
った。

【００２７】

【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題が生じていた。

【００２８】第１に、従来の分岐予測装置は、１種類の
分岐予測手法しか搭載していないため、分岐予測の正解
確率に限りがあった。

【００２９】第２に、プログラムによっては、分岐予測
の正解率が低下して、パイプラインの乱れが生じてい
た。このため、プロセッサの実行速度を低下させてい
た。

【００３０】本発明の目的は、より正確な分岐予測を行
うためのプロセッサの分岐命令予測装置を提供すること
にある。

【００３１】本発明の他の目的は、簡易な方法で、正確
な分岐予測を行うためのプロセッサの分岐命令予測装置
を提供することにある。

【００３２】

【課題を解決するための手段】図１は、本発明の原理図
である。

【００３３】図１に示すように、プロセッサは、命令メ
モリ１の命令をフェッチするフェッチ回路２と、前記フ
ェッチ回路２の命令をデコードするデコード回路３と、
前記デコードされた命令を実行する実行回路４とが、パ
イプライン接続されてなり、命令の先行実行を行う。

【００３４】分岐命令予測装置５は、分岐命令の過去の
実行結果に基づいて、第１の予測方式により、次の命令
を予測するための第１の予測機構と、分岐命令の過去の
実行結果に基づいて、第１の予測方式と異なる第２の予
測方式により、次の命令を予測するための第２の予測機
構と、予測結果と分岐命令の実行結果との比較結果に応
じて、前記第１の予測機構又は第２の予測機構とを選択
する選択機構とを有するものである。

【００３５】本発明では、異なる分岐予測方式により分
岐予測する複数の予測機構を設け、予測結果と実行結果
の比較により、予測機構を選択するため、分岐予測を正
確に行うことができる。例えば、一方の予測機構による
分岐予測の正解率が低い場合に、他方の予測機構による
分岐予測に切り換える等、正解率の高い最適の予測方式
に動的に変更できる。

【００３６】このため、分岐予測の正解率が向上して、
パイプラインの乱れを最小限とすることができ、プロセ
ッサの全体性能を向上することができる。

【００３７】

【発明の実施の形態】図２は本発明の一実施の形態の構
成図、図３は本発明の一実施形態の分岐予測手法の説明
図、図４は本発明の一実施形態の分岐予測手法選択の説
明図、図５は本発明の一実施形態のグローバルヒストリ
ーテーブルの説明図である。

【００３８】図２は、図１に示す分岐命令予測回路５の
みを示している。分岐先ターゲットバッファ１０は、各
分岐命令の命令アドレスに対応して、その分岐命令の現
在行っている分岐予測方式を示す３ビットの分岐予測方
式データと、その分岐命令の過去４回分の分岐予測の結
果（比較結果）を示す４ビットの分岐予測結果データ
と、過去８回分の実際に分岐した分岐結果を示す８ビッ
トのローカルヒストリーと、従来の２ビット予測におけ
る分岐先予測アドレスと、従来の２ビット予測における
２ビットの予測状態を保持する。

【００３９】即ち、図７の従来の分岐先ターゲットバッ
ファ５０に対し、この実施の形態の分岐先ターゲットバ
ッファ１０は、分岐命令の現在行っている分岐予測方式
を示す３ビットの分岐予測方式データと、その分岐命令
の過去４回分の分岐予測の結果（比較結果）を示す４ビ
ットの分岐予測結果データと、過去８回分の実際に分岐
した分岐結果を示す８ビットのローカルヒストリーと
が、付加されている。

【００４０】この内、分岐予測方式は、図３に示すよう
に、従来の２ビット予測方式（「０００」）の他に、後
述するローカルヒストリーを用いた分岐予測方式（「０
０１」）、グローバルヒストリーを用いた分岐予測方式
（「０１０」）、ローカルヒストリーとグローバルヒス
トリーとを組み合わせた分岐予測方式（「０１１」）、
グローバルヒストリーとローカルヒストリーとを組み合
わせた分岐予測方式（「１００」があり、合計５種類の
分岐予測方式が存在する。

【００４１】比較回路１１は、フェッチされた命令アド
レスと、分岐先ターゲットバッファ１０の命令アドレス
とを比較して、分岐命令を探すものである。参照回路１
２は、比較回路１１により、分岐命令と判定された命令
アドレスの現在の分岐予測方式を参照するものである。

【００４２】アドレス生成回路１３は、現在の分岐予測
方式により、テーブルの参照アドレスを生成するもので
ある。参照アドレスの生成については、後述する。グロ
ーバルヒストリーカウンタ１４は、分岐命令がそこに到
るまでのパス情報を格納する。例えば、図５に示すよう
に、プログラム上の一連の分岐命令が、分岐した（ｔａ
ｋｅｎ：１）か、分岐しないか（ｎｏｔ ｔａｋｅｎ：
０）かという情報を８ビット分保持し、分岐命令の実行
結果毎に更新して、シフトして、保持する。

【００４３】ローカルヒストリテーブル１５は、現在の
分岐予測方式がローカルヒストリ−を用いた分岐予測を
示している時（「００１）である時）に、使用される。
図４に示すように、ローカルヒストリーテーブル１５
は、参照アドレスに対する分岐先アドレスと２ビットの
分岐予測状態（分岐するかしないか）の参照テーブルで
ある。

【００４４】このローカルヒストリーテーブル１５は、
各命令アドレス毎に、８ビットのローカルヒストリーデ
ータに応じて２５６通り作成される。従って、その命令
アドレスのローカルヒストリーテーブル１５は、その命
令アドレスのローカルヒストリデータを参照アドレスと
して、分岐予測状態と分岐先アドレスが参照される。

【００４５】グローバルヒストリテーブル１６は、現在
の分岐予測方式がグローバルヒストリ−を用いた分岐予
測を示している時に、使用される。図４に示すように、
グローバルヒストリーテーブル１６は、参照アドレスに
対する分岐先アドレスと２ビットの分岐予測状態（分岐
するかしないか）の参照テーブルである。

【００４６】このグローバルヒストリーテーブル１６
は、各命令アドレス毎に、８ビットのグローバルヒスト
リーデータに応じて２５６通り作成される。従って、そ
の命令アドレスのグローバルヒストリーテーブル１６
は、その命令アドレスのグローバルヒストリデータを参
照アドレスとして、分岐予測状態と分岐先アドレスが参
照される。

【００４７】ローカル＋グローバルヒストリテーブル１
７は、現在の分岐予測方式がローカル＋グローバルヒス
トリ−を用いた分岐予測を示している時に、使用され
る。図４に示すように、ローカル＋グローバルヒストリ
ーテーブル１７は、参照アドレスに対する分岐先アドレ
スと２ビットの分岐予測状態（分岐するかしないか）の
参照テーブルである。

【００４８】このローカル＋グローバルヒストリーテー
ブル１７は、各命令アドレス毎に、８ビットのローカル
ヒストリーデータと８ビットのグローバルヒストリデー
タに応じて２５６² 通り作成される。従って、その命令
アドレスのローカル＋グローバルヒストリーテーブル１
７は、その命令アドレスのローカルヒストリデータとグ
ローバルヒストリーデータを参照アドレスとして、分岐
予測状態と分岐先アドレスが参照される。

【００４９】グローバル＋ローカルヒストリテーブル１
８は、現在の分岐予測方式がグローバル＋ローカルヒス
トリ−を用いた分岐予測を示している時に、使用され
る。図４に示すように、グローバル＋ローカルヒストリ
ーテーブル１８は、参照アドレスに対する分岐先アドレ
スと２ビットの分岐予測状態（分岐するかしないか）の
参照テーブルである。

【００５０】このグローバル＋ローカルヒストリーテー
ブル１８は、各命令アドレス毎に、８ビットのグローバ
ルヒストリーデータと８ビットのローカルヒストリーデ
ータに応じて２５６² 通り作成される。従って、その命
令アドレスのグローバル＋ローカルヒストリーテーブル
１８は、その命令アドレスのグローバルヒストリデータ
とローカルヒストリデータとを参照アドレスとして、分
岐予測状態と分岐先アドレスが参照される。

【００５１】状態更新回路１９は、前述した比較回路６
（図１参照）からの比較結果により、４ビットの比較結
果データをシフトして、更新する。状態更新回路２０
は、比較回路６の比較結果に応じて、２ビット予測の分
岐予測状態を更新する。

【００５２】変更回路２１は、４ビットの比較結果と、
「００００」とを比較して、分岐予測方式データを変更
する。比較結果は、分岐予測が成立した時は、「１」、
分岐予測が不成立の時は、「０」が格納される。従っ
て、過去４回連続して、分岐予測が不成立であった時
に、分岐予測方式データが、「１」インクリメントさ
れ、変更される。

【００５３】例えば、図３に示すように、現在の分岐予
測方式が、２ビット予測方式（「０００」であり、過去
４回連続して、分岐予測が不成立であった時には、分岐
予測方式データが「１」インクリメントされ、「００
１」（ローカルヒストリを用いた予測）に変更される。

【００５４】以下、同様にして、現在の分岐予測方式
が、ローカルヒストリーを用いた予測方式（「００
１」）であり、過去４回して、分岐予測が不成立であっ
た時は、グローバルヒストリーを用いた予測方式（「０
１０」）に変更される。

【００５５】次に、図２の動作を、図３乃至図５を用い
て、説明する。

【００５６】比較回路１１は、フェッチされた命令アド
レスと、分岐先ターゲットバッファ１０の命令アドレス
とを比較して、分岐命令を探す。参照回路１２は、比較
回路１１により、分岐命令と判定された命令アドレスの
現在の分岐予測方式を参照する。アドレス生成回路１３
は、現在の分岐予測方式により、テーブルの参照アドレ
スを生成するものである。

【００５７】即ち、アドレス生成回路１３は、現在の分
岐予測方式が、２ビット予測方式（「０００」）を示し
ている時は、フェッチした命令アドレスから分岐先ター
ゲットバッファ１０の２ビット予測状態を参照し、その
予測アドレスを参照する。従って、過去の比較結果に応
じた分岐予測が行われる。

【００５８】アドレス生成回路１３は、現在の分岐予測
方式が、ローカルヒストリーテーブルを用いた分岐予測
方式（「００１」）を示している時は、フェッチした命
令アドレスに対応するローカルヒストリテーブル１５を
指示し、且つ分岐先ターゲットバッファ１０の８ビット
のローカルヒストリーデータを参照アドレスとして、ロ
ーカルヒストリテーブル１５の２ビット予測状態を参照
し、その予測アドレスを参照する。従って、その分岐命
令の分岐した結果に応じた分岐予測が行われる。

【００５９】アドレス生成回路１３は、現在の分岐予測
方式が、グローバルヒストリーテーブルを用いた分岐予
測方式（「０１０」）を示している時は、フェッチした
命令アドレスに対応するグローバルヒストリテーブル１
６を指示し、且つグローバルヒストリーカウンタ１４の
８ビットのグローバルヒストリーデータを参照アドレス
として、グローバルヒストリテーブル１６の２ビット予
測状態を参照し、その予測アドレスを参照する。従っ
て、その分岐命令に到る履歴に応じた分岐予測が行われ
る。

【００６０】アドレス生成回路１３は、現在の分岐予測
方式が、ローカル＋グローバルヒストリーテーブルを用
いた分岐予測方式（「０１１」）を示している時は、フ
ェッチした命令アドレスに対応するローカル＋グローバ
ルヒストリテーブル１７を指示し、且つ８ビットのロー
カルヒストリデータを前に、グローバルヒストリーカウ
ンタ１４の８ビットのグローバルヒストリーデータを後
にした１６ビットの参照アドレスにより、ローカル＋グ
ローバルヒストリテーブル１７の２ビット予測状態を参
照し、その予測アドレスを参照する。従って、その分岐
結果とその分岐命令に到る履歴とを組み合わせた分岐予
測が行われる。

【００６１】アドレス生成回路１３は、現在の分岐予測
方式が、グローバル＋ローカルヒストリーテーブルを用
いた分岐予測方式（「１００」）を示している時は、フ
ェッチした命令アドレスに対応するグローバル＋ローカ
ルヒストリテーブル１８を指示し、且つ８ビットのグロ
ーバルヒストリデータを前に、８ビットのローカルヒス
トリーデータを後にした１６ビットの参照アドレスによ
り、グローバル＋ローカルヒストリテーブル１８の２ビ
ット予測状態を参照し、その予測アドレスを参照する。
従って、その分岐結果とその分岐命令に到る履歴とを組
み合わせた分岐予測が行われる。

【００６２】そして、分岐命令の予測結果と、実行され
た分岐命令の実行結果の比較結果は、過去４回分順次分
岐先ターゲットバッファ１０の比較結果データとして、
保持される。この比較結果データは、更新毎に、変更回
路２１により、４回連続して、予測が不成立か否かが判
定される。そして、分岐命令の比較結果が、４回連続し
て、不成立なら、分岐先ターゲットバッファ１０の分岐
予測方式データが、図３に示すように、順次変更され
る。

【００６３】このようにして、過去の分岐命令の比較結
果に応じて、過去の比較結果を元にした２ビット予測方
式、過去の分岐結果を元にしたローカルヒストリー予測
方式、その分岐命令に到るパス情報を元にしたグローバ
ルヒストリー予測方式、過去の分岐結果とその分岐命令
に到るパス情報を元にしたローカル＋グローバル及びグ
ローバル＋ローカルヒストリー予測方式が選択される。

【００６４】即ち、過去の分岐命令の比較結果に応じ
て、異なる分岐予測方式が選択されることになる。この
ため、プログラムに適した分岐予測方式が選択されるた
め、分岐予測の正解確率が高くなる。分岐命令の正確確
率が高くなるため、命令の先行実行を積極的に行って
も、パイプラインの乱れを最小限にでき、プロセッサの
実行能力を高めることができる。

【００６５】又、過去の比較結果を元にした２ビット予
測方式、過去の分岐結果を元にしたローカルヒストリー
予測方式、その分岐命令に到るパス情報を元にしたグロ
ーバルヒストリー予測方式、過去の分岐結果とその分岐
命令に到るパス情報を元にしたローカル＋グローバル及
びグローバル＋ローカルヒストリー予測方式という異な
る種類の予測方式を適用できるため、プログラムに対す
る分岐命令の分岐予測の正確確率の高い予測方式を自動
的に適用できる。

【００６６】更に、過去の分岐命令の比較結果を複数回
保持して、複数回の結果を元に分岐予測方式を選択して
いるため、正解率の高い分岐予測方式を選択することが
できる。

【００６７】しかも、各分岐命令に応じた分岐予測方式
を適用しているため、各分岐命令の振る舞いに応じた、
分岐予測が可能となり、各分岐命令に対し、正確な分岐
予測が可能となる。

【００６８】上述の実施の態様の他に、本発明は、次の
ような変形が可能である。

【００６９】前述の実施の態様では、５種類の分岐予
測方式を選択できるようにした例で説明したが、最低２
種類の分岐予測方式を選択できるようなものであれば良
く、実施の態様のものに限られない。

【００７０】プロセッサを、フェッチ、デコード、実
行の３ステージのもので説明したが、それ以上のステー
ジを有するものにも適用できる。

【００７１】以上、本発明を実施の形態により説明した
が、本発明の主旨の範囲内で種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。

【００７２】

【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。

【００７３】分岐予測方式の異なる複数の分岐予測機
構を設け、且つ分岐命令の予測結果と実行結果との比較
に基づいて、分岐予測機構を選択するため、各種のプロ
グラムに対し、正確な分岐予測を行うことができる。

【００７４】このため、命令の先行実行を積極的に行
っても、パイプラインの乱れを最小限にでき、プロセッ
サの性能向上に寄与する。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施の形態の構成図である。

【図３】本発明の一実施の形態の分岐予測手法の説明図
である。

【図４】本発明の一実施の形態の分岐予測手法選択の説
明図である。

【図５】本発明の一実施の形態のグローバルヒストリー
テーブルの説明図である。

【図６】従来技術の構成図である。

【図７】従来の予測回路の構成図である。

【図８】分岐命令の説明図である。

【図９】従来の分岐予測手法の説明図である。

【符号の説明】

１ 命令メモリ ２ フェッチ回路 ３ デコード回路 ４ 実行回路 ５ 命令予測回路（装置） ６ 比較回路 ７ 命令カウンタ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 命令メモリの命令をフェッチするフェッ
   チ回路と、前記フェッチ回路の命令をデコードするデコ
   ード回路と、前記デコードされた命令を実行する実行回
   路とが、パイプライン接続されてなり、命令の先行実行
   を行うプロセッサのための分岐命令の次の命令を予測す
   る分岐命令予測装置において、 前記分岐命令の過去の実行結果に基づいて、第１の予測
   方式により、前記次の命令を予測するための第１の予測
   機構と、 前記分岐命令の過去の実行結果に基づいて、前記第１の
   予測方式と異なる第２の予測方式により、前記次の命令
   を予測するための第２の予測機構と、 前記予測結果と前記分岐命令の実行結果との比較結果に
   応じて、前記第１の予測機構又は第２の予測機構とを選
   択する選択機構とを有することを特徴とするプロセッサ
   の分岐命令予測装置。
2. 【請求項２】 請求項１のプロセッサの分岐命令予測装
   置において、 前記第１の予測機構が、前記分岐命令の前回の分岐結果
   に応じて、次の命令を予測する機構であることを特徴と
   するプロセッサの分岐命令予測装置。
3. 【請求項３】 請求項１又は２のプロセッサの分岐命令
   予測装置において、 前記第２の予測機構が、前記分岐命令の実行履歴から、
   次の命令を予測する機構であることを特徴とするプロセ
   ッサの分岐命令予測装置。
4. 【請求項４】 請求項１又は２のプロセッサの分岐命令
   予測装置において、 前記第２の予測機構が、前記分岐命令に到る実行パス上
   の分岐命令の実行状態により、次の命令を予測する機構
   であることを特徴とするプロセッサの分岐命令予測装
   置。
5. 【請求項５】 請求項１又は２又は３又は４のプロセッ
   サの分岐命令予測装置において、 前記選択機構は、前記予測結果と前記分岐命令の実行結
   果との過去の比較結果を複数回保持する機構を有し、前
   記複数回の比較結果により、前記第１の予測機構又は第
   ２の予測機構を選択することを特徴とするプロセッサの
   分岐命令予測装置。