JPH10105421A - Ａｒａｍメモリチップを用いてｓｉｍｍメモリモジュールを製作し試験する装置 - Google Patents
Ａｒａｍメモリチップを用いてｓｉｍｍメモリモジュールを製作し試験する装置Info
- Publication number
- JPH10105421A JPH10105421A JP9210780A JP21078097A JPH10105421A JP H10105421 A JPH10105421 A JP H10105421A JP 9210780 A JP9210780 A JP 9210780A JP 21078097 A JP21078097 A JP 21078097A JP H10105421 A JPH10105421 A JP H10105421A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- module
- asic
- simm
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Detection And Correction Of Errors (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 コンピュータなどの要求の厳しいＳＩＭＭモ
ジュールに、オーディオＤＲＡＭメモリモジュールを低
コストで用いるための装置を提供する。 【解決手段】 コンピュータなどの低故障率応用に用い
るＳＩＭＭ（単一インライン・メモリモジュール）メモ
リモジュールであって、メモリチップ毎に内部アドレス
バスを持つＡＲＡＭ（オーディオＤＲＡＭ）と、外部イ
ンターフェース用のＡＳＩＣ（専用集積回路）モジュー
ルを備え、次の故障の種類、すなわち、 Ａ− １符号語内の１ビットに関係する故障と、 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障と、 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障、を訂正する、ＳＩＭＭメモリモ
ジュール。
ジュールに、オーディオＤＲＡＭメモリモジュールを低
コストで用いるための装置を提供する。 【解決手段】 コンピュータなどの低故障率応用に用い
るＳＩＭＭ（単一インライン・メモリモジュール）メモ
リモジュールであって、メモリチップ毎に内部アドレス
バスを持つＡＲＡＭ（オーディオＤＲＡＭ）と、外部イ
ンターフェース用のＡＳＩＣ（専用集積回路）モジュー
ルを備え、次の故障の種類、すなわち、 Ａ− １符号語内の１ビットに関係する故障と、 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障と、 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障、を訂正する、ＳＩＭＭメモリモ
ジュール。
Description
【０００１】
【発明の属する技術分野】この発明は広くＡＲＡＭメモ
リに関し、より詳しくは、優れた性能のメモリを必要と
する任意の応用でこのメモリを用いる装置に関する。
リに関し、より詳しくは、優れた性能のメモリを必要と
する任意の応用でこのメモリを用いる装置に関する。
【０００２】さらにより詳しくは、この発明は、ＡＲＡ
Ｍメモリの故障を処理してたとえばコンピュータなどの
ＳＩＭＭモジュールを実現するなど、要求の厳しい応用
に用いられるようにする装置に関する。
Ｍメモリの故障を処理してたとえばコンピュータなどの
ＳＩＭＭモジュールを実現するなど、要求の厳しい応用
に用いられるようにする装置に関する。
【０００３】
【従来の技術】オーディオＤＲＡＭメモリ、いわゆるＡ
ＲＡＭメモリはダイナミックＤＲＡＭメモリであって、
ある故障率を持つ。すなわち、ビットが故障する位置は
規則的なまたは不規則的な位置である。ＡＲＡＭメモリ
は、積分や内挿によって消失した情報を処理すれば、音
声メッセージを再生したときに情報の脱落に気づかない
程度の故障率なので、電話トランスポンダや応答機など
のオーディオの応用に用いられる。
ＲＡＭメモリはダイナミックＤＲＡＭメモリであって、
ある故障率を持つ。すなわち、ビットが故障する位置は
規則的なまたは不規則的な位置である。ＡＲＡＭメモリ
は、積分や内挿によって消失した情報を処理すれば、音
声メッセージを再生したときに情報の脱落に気づかない
程度の故障率なので、電話トランスポンダや応答機など
のオーディオの応用に用いられる。
【０００４】したがって、ある故障率の限界を超えない
限り、このような応用にこのメモリを用いても問題な
い。しかしたとえば、ある行や列が完全に脱落すれば使
うことはできない。実際のところ、このような情報の欠
落があると積分や内挿を行っても人の耳は適応すること
ができない。したがってこのようなメモリの仕様は、最
大故障率限界を設定するだけでなく、任意の位置の故障
を何らかの方法で発見できることが必要である。
限り、このような応用にこのメモリを用いても問題な
い。しかしたとえば、ある行や列が完全に脱落すれば使
うことはできない。実際のところ、このような情報の欠
落があると積分や内挿を行っても人の耳は適応すること
ができない。したがってこのようなメモリの仕様は、最
大故障率限界を設定するだけでなく、任意の位置の故障
を何らかの方法で発見できることが必要である。
【０００５】これらの要求の他に、たとえメモリ位置の
９９％が正しく動作しても、全ての故障ビットのアドレ
スがメモリアレー内に無作為に分散しているので、ＡＲ
ＡＭメモリをコンピュータの従来の応用に用いることは
できない。
９９％が正しく動作しても、全ての故障ビットのアドレ
スがメモリアレー内に無作為に分散しているので、ＡＲ
ＡＭメモリをコンピュータの従来の応用に用いることは
できない。
【０００６】言い換えると、従来のＡＲＡＭメモリを用
いるときは、伝送チャンネル、すなわち何らかの形で雑
音に影響されるチャンネル、に用いる訂正装置などによ
り任意の故障ビットを訂正する、訂正装置を設ける必要
がある。全ての故障メモリの問題は、伝送チャンネルの
場合と同じ方法で、メモリを、つまりビット列を訂正す
るなどのメモリの走査手続きを、考えることにより対処
することができる。
いるときは、伝送チャンネル、すなわち何らかの形で雑
音に影響されるチャンネル、に用いる訂正装置などによ
り任意の故障ビットを訂正する、訂正装置を設ける必要
がある。全ての故障メモリの問題は、伝送チャンネルの
場合と同じ方法で、メモリを、つまりビット列を訂正す
るなどのメモリの走査手続きを、考えることにより対処
することができる。
【０００７】しかし、伝送チャンネルでは主として逐次
列を考えるが、コンピュータ応用では列は逐次ではなく
無作為である。したがって、関連するメモリに無作為に
記憶し検索することのできる情報に対処する、誤り符号
を検討しなければならない。
列を考えるが、コンピュータ応用では列は逐次ではなく
無作為である。したがって、関連するメモリに無作為に
記憶し検索することのできる情報に対処する、誤り符号
を検討しなければならない。
【０００８】ＡＲＡＭメモリをコンピュータに適用する
という問題を解決するには、まずこのメモリの故障パタ
ーンを分析する必要がある。
という問題を解決するには、まずこのメモリの故障パタ
ーンを分析する必要がある。
【０００９】ＡＲＡＭメモリの例示の集団の故障の形を
分析し、これと共に符号語（８データビットと４冗長ビ
ット）を実現することによってはじめて、誤りを含むデ
ータを訂正する回路を設計することができる。確率論を
用いることにより、完全な語、誤りを１つ、２つ、また
はそれ以上持つ語、の確率を分析することができる。誤
り確率を分析した後で、数学的評価とコスト評価を行
う。しかし一方では、問題を必ず数学的に解決すること
ができても、この解決法はコストがかかりすぎて望まし
くないこともある。
分析し、これと共に符号語（８データビットと４冗長ビ
ット）を実現することによってはじめて、誤りを含むデ
ータを訂正する回路を設計することができる。確率論を
用いることにより、完全な語、誤りを１つ、２つ、また
はそれ以上持つ語、の確率を分析することができる。誤
り確率を分析した後で、数学的評価とコスト評価を行
う。しかし一方では、問題を必ず数学的に解決すること
ができても、この解決法はコストがかかりすぎて望まし
くないこともある。
【００１０】より特定すると、メモリバンク内の符号語
毎の故障率の種類は次の通りである。 Ａ− １符号語内の１ビットに関係する故障率。 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障率。 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障率。
毎の故障率の種類は次の通りである。 Ａ− １符号語内の１ビットに関係する故障率。 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障率。 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障率。
【００１１】
【発明が解決しようとする課題】上に述べたように、こ
の問題の広い解決法はどちらかというと簡単で、文献に
はいくつかの解決例が示されている。しかしこの問題の
これまでの解決法は、主として大規模メモリ装置の信頼
性を高めようとするものである。さらに、これらの解決
法は費用がかかるので、低コストの応用に用いるには不
適当である。
の問題の広い解決法はどちらかというと簡単で、文献に
はいくつかの解決例が示されている。しかしこの問題の
これまでの解決法は、主として大規模メモリ装置の信頼
性を高めようとするものである。さらに、これらの解決
法は費用がかかるので、低コストの応用に用いるには不
適当である。
【００１２】特定の観点からは、従来の解決法はコンピ
ュータ（ＰＣ）応用のＳＩＭＭ（単一インライン・メモ
リモジュール）モジュールに用いるには適していない。
この発明の広い目的は、誤り訂正（ＥＣ）のために必要
な冗長性を最小にすることと、関係するＳＩＭＭメモリ
モジュール内でこのような機能を行うよう設計された専
用集積回路（ＡＳＩＣ）の製造コストを最小にすること
である。
ュータ（ＰＣ）応用のＳＩＭＭ（単一インライン・メモ
リモジュール）モジュールに用いるには適していない。
この発明の広い目的は、誤り訂正（ＥＣ）のために必要
な冗長性を最小にすることと、関係するＳＩＭＭメモリ
モジュール内でこのような機能を行うよう設計された専
用集積回路（ＡＳＩＣ）の製造コストを最小にすること
である。
【００１３】
【課題を解決するための手段】理想的な解決法は、多段
型の誤り訂正符号（ＥＣＣ）、すなわち以下に説明する
ように、各段で故障率を１段階づつ減少させ、次の段は
複雑さの小さい環境で動作できるようにした多段手続
き、を採用することである。
型の誤り訂正符号（ＥＣＣ）、すなわち以下に説明する
ように、各段で故障率を１段階づつ減少させ、次の段は
複雑さの小さい環境で動作できるようにした多段手続
き、を採用することである。
【００１４】上に示した故障の種類を振り返ると、次の
手続きがある。 ・Ｃ型の故障は余り起こらない（数億回に１回）ので、
ＡＳＩＣ内に小さい連想記憶を設けて、全ての故障位置
のアドレス（試験手続き中に識別される）とデータ（動
作中に生成される）を記憶し／検索する。
手続きがある。 ・Ｃ型の故障は余り起こらない（数億回に１回）ので、
ＡＳＩＣ内に小さい連想記憶を設けて、全ての故障位置
のアドレス（試験手続き中に識別される）とデータ（動
作中に生成される）を記憶し／検索する。
【００１５】・Ｂ型の故障への対処は、１語内にｍ個の
誤りが起こる状態を、それぞれ１つの誤りを含む語がｍ
個ある状態に変える。特殊な回路をＡＳＩＣ内に設け、
またプリント回路板（ＰＣＢ）を特殊なレイアウトに設
計して、各メモリチップを専用のアドレスバスに接続す
る。 ・Ａ型の全ての故障は１故障ビットで形成する。これは
たとえばコンパクトなハミング符号(Hamming code)など
の普通の従来の誤り訂正符号（ＥＣＣ）を適用すること
により訂正することができる。
誤りが起こる状態を、それぞれ１つの誤りを含む語がｍ
個ある状態に変える。特殊な回路をＡＳＩＣ内に設け、
またプリント回路板（ＰＣＢ）を特殊なレイアウトに設
計して、各メモリチップを専用のアドレスバスに接続す
る。 ・Ａ型の全ての故障は１故障ビットで形成する。これは
たとえばコンパクトなハミング符号(Hamming code)など
の普通の従来の誤り訂正符号（ＥＣＣ）を適用すること
により訂正することができる。
【００１６】もちろん、故障ビットが多くなる可能性も
残る。たとえば２個のメモリを結合すると、各メモリの
故障率は許容できるものであっても、結合することによ
り許容故障率を越える可能性があるからである。
残る。たとえば２個のメモリを結合すると、各メモリの
故障率は許容できるものであっても、結合することによ
り許容故障率を越える可能性があるからである。
【００１７】どちらにしても誤り率は小さくまた誤りは
完全に無作為なので、この発明の基本的な考え方は、２
個のメモリの一方のアドレスをスクランブリングするこ
とである。スクランブリングするすなわち再調整すると
いう意味は、２個のメモリの一方のアドレス領域を他方
に対して線形数理変換を行うことであって、完全に一義
的に、２つの故障ビットのアドレスは一致しない。
完全に無作為なので、この発明の基本的な考え方は、２
個のメモリの一方のアドレスをスクランブリングするこ
とである。スクランブリングするすなわち再調整すると
いう意味は、２個のメモリの一方のアドレス領域を他方
に対して線形数理変換を行うことであって、完全に一義
的に、２つの故障ビットのアドレスは一致しない。
【００１８】このスクランブリングを行う最も便利な方
法は関係するアドレスに定数を加えることで、これによ
り２重になる誤りは一切なくなり、単一の誤りだけにな
る。
法は関係するアドレスに定数を加えることで、これによ
り２重になる誤りは一切なくなり、単一の誤りだけにな
る。
【００１９】
【実施例】図１と図２を参照して上記を詳細に説明する
と、ＡＳＩＣモジュールは、７２ピンＳＩＭＭモジュー
ルに取り付けた故障メモリチップ、特にＡＲＡＭ仕様に
従うもの、にインターフェースするよう設計されてい
る。ＡＳＩＣモジュールはメモリにアクセスする度に完
全な語すなわち使用可能な４バイトの中の１バイトを選
択する。
と、ＡＳＩＣモジュールは、７２ピンＳＩＭＭモジュー
ルに取り付けた故障メモリチップ、特にＡＲＡＭ仕様に
従うもの、にインターフェースするよう設計されてい
る。ＡＳＩＣモジュールはメモリにアクセスする度に完
全な語すなわち使用可能な４バイトの中の１バイトを選
択する。
【００２０】取り上げたメモリマトリクスすなわちアレ
ーは次の通りである。 ・１２個の１Ｍｘ ４チップを用いた１Ｍｘ３２。 ・ ３個の１Ｍｘ１６チップを用いた１Ｍｘ３２。 ・ ６個の１Ｍｘ１６チップを用いた２Ｍｘ３２。 ・ ２個の１Ｍｘ１６チップと４個の１Ｍｘ ４チップ
を用いた１Ｍｘ３２。 ・１２個の４Ｍｘ ４チップを用いた４Ｍｘ ４。
ーは次の通りである。 ・１２個の１Ｍｘ ４チップを用いた１Ｍｘ３２。 ・ ３個の１Ｍｘ１６チップを用いた１Ｍｘ３２。 ・ ６個の１Ｍｘ１６チップを用いた２Ｍｘ３２。 ・ ２個の１Ｍｘ１６チップと４個の１Ｍｘ ４チップ
を用いた１Ｍｘ３２。 ・１２個の４Ｍｘ ４チップを用いた４Ｍｘ ４。
【００２１】故障データまたはメモリ位置を訂正するの
に２つの解決法が用いられている。 ・第１の解決法はハミング符号に基づくもので、１２ビ
ット（８データビットと４奇偶検査ビット）の列の中の
単一故障ビットを訂正する。 ・第２の解決法は、この特定のアドレスで完全に動作す
る行を持つチップを行アドレス毎に選択して、誤りなし
データ語をホストＣＰＵに供給する。誤り訂正や奇偶検
査ビットの生成は行わない。
に２つの解決法が用いられている。 ・第１の解決法はハミング符号に基づくもので、１２ビ
ット（８データビットと４奇偶検査ビット）の列の中の
単一故障ビットを訂正する。 ・第２の解決法は、この特定のアドレスで完全に動作す
る行を持つチップを行アドレス毎に選択して、誤りなし
データ語をホストＣＰＵに供給する。誤り訂正や奇偶検
査ビットの生成は行わない。
【００２２】上記の２つの手続きには固有の限界があ
る。すなわち、 ・ハミング符号はバイト当たり２個以上の故障ビットを
処理することができない。 ・全てのメモリチップの同じ行アドレスが故障している
ときは、行の冗長によって誤りなしデータを与えること
ができない。
る。すなわち、 ・ハミング符号はバイト当たり２個以上の故障ビットを
処理することができない。 ・全てのメモリチップの同じ行アドレスが故障している
ときは、行の冗長によって誤りなしデータを与えること
ができない。
【００２３】この発明が提案するＡＳＩＣ回路は、これ
らの限界を克服する２つの独特の機構を持つ。すなわ
ち、 ・行アドレスをスクランブリングして、同じ行アドレス
を持つ複数の行に起こる誤りを分散させる。このアドレ
スのスクランブリングは、試験手続き中に識別した２定
数を用いて行う。 ・前記ＡＳＩＣ内に連想メモリを挿入して、アレー内の
任意の故障メモリと実質的に置き換える。ホストＣＰＵ
がこれらのメモリセルの１つを選択すると、ＡＳＩＣ回
路は連想メモリの位置を用いてデータの内部記憶（また
は検索）を行う。
らの限界を克服する２つの独特の機構を持つ。すなわ
ち、 ・行アドレスをスクランブリングして、同じ行アドレス
を持つ複数の行に起こる誤りを分散させる。このアドレ
スのスクランブリングは、試験手続き中に識別した２定
数を用いて行う。 ・前記ＡＳＩＣ内に連想メモリを挿入して、アレー内の
任意の故障メモリと実質的に置き換える。ホストＣＰＵ
がこれらのメモリセルの１つを選択すると、ＡＳＩＣ回
路は連想メモリの位置を用いてデータの内部記憶（また
は検索）を行う。
【００２４】ＥＣＣ機能を行うには、メモリアレーへの
アクセスを遅らせて、バイト毎に奇偶検査ビットを計算
する。この遅れを最小にすることが望ましい場合は、こ
れらのメモリセルの最初の書き込みサイクルを前記ＡＳ
ＩＣ回路により遅延書き込み動作に変える。冗長モード
では、データをオンチップＳＲＡＭメモリから取り出し
て、データを誤りなしメモリ位置と授受するための内部
マルチプレクサ機能を設ける。
アクセスを遅らせて、バイト毎に奇偶検査ビットを計算
する。この遅れを最小にすることが望ましい場合は、こ
れらのメモリセルの最初の書き込みサイクルを前記ＡＳ
ＩＣ回路により遅延書き込み動作に変える。冗長モード
では、データをオンチップＳＲＡＭメモリから取り出し
て、データを誤りなしメモリ位置と授受するための内部
マルチプレクサ機能を設ける。
【００２５】入力データ語を４バイトに分割し、これを
６バイト出力語に再構成する。しかし６バイト中の４バ
イトだけが誤りなしメモリ位置に写像される。最初の書
き込みサイクルから遅延書き込みサイクルに変えるの
も、冗長モードで行う。さらに、後で説明するように、
ＥＣＣ回路を除いたときにメモリの試験を行いまた任意
の故障メモリ位置の識別を行う特殊な機能性を提供す
る。アドレスのスクランブリング定数と連想メモリ位置
は、故障位置写像すなわちいわゆる故障写像に基づい
て、試験手続き中に適切にプログラムする。
６バイト出力語に再構成する。しかし６バイト中の４バ
イトだけが誤りなしメモリ位置に写像される。最初の書
き込みサイクルから遅延書き込みサイクルに変えるの
も、冗長モードで行う。さらに、後で説明するように、
ＥＣＣ回路を除いたときにメモリの試験を行いまた任意
の故障メモリ位置の識別を行う特殊な機能性を提供す
る。アドレスのスクランブリング定数と連想メモリ位置
は、故障位置写像すなわちいわゆる故障写像に基づい
て、試験手続き中に適切にプログラムする。
【００２６】誤り訂正機能について述べると、構成レジ
スタ内に正しい選択ビットをセットすると、関係するＡ
ＳＩＣ回路は各書き込みサイクルで各バイト内の４奇偶
検査ビットを計算して３６ビットデータ列を生成し、ホ
ストＣＰＵが提供する奇偶検査ビットは全て無視する。
各読み出しサイクルで、奇偶検査ビットを用いてデータ
を訂正する。外部奇偶検査ビットはホストＣＰＵが提供
する。語内の１バイトへのアクセスは、残りのデータビ
ットを壊すことなく、読み出しまたは書き込みモードで
可能である。
スタ内に正しい選択ビットをセットすると、関係するＡ
ＳＩＣ回路は各書き込みサイクルで各バイト内の４奇偶
検査ビットを計算して３６ビットデータ列を生成し、ホ
ストＣＰＵが提供する奇偶検査ビットは全て無視する。
各読み出しサイクルで、奇偶検査ビットを用いてデータ
を訂正する。外部奇偶検査ビットはホストＣＰＵが提供
する。語内の１バイトへのアクセスは、残りのデータビ
ットを壊すことなく、読み出しまたは書き込みモードで
可能である。
【００２７】行の冗長機能性は、実現したメモリアレー
で単一符号語にアクセスできないときに用いることがで
きる。この場合は、３２ビットの外部データ語をマルチ
プレクサモジュールにより４８ビット内部語に変換す
る。データビットをメモリアレーに記憶しまたはメモリ
アレーから取り出すには、誤りなしメモリセルだけを用
いて行う。読み出しモードでは、上記のＡＳＩＣ回路は
オンチップＳＲＡＭメモリ（５ビットｘ５１２）を用い
て使用可能な６バイトから良い４バイトを選択し、書き
込みモードでは、前記ＳＲＡＭメモリを用いて４データ
バイトを使用可能な６バイトの中の良い４メモリバイト
に再変換する。
で単一符号語にアクセスできないときに用いることがで
きる。この場合は、３２ビットの外部データ語をマルチ
プレクサモジュールにより４８ビット内部語に変換す
る。データビットをメモリアレーに記憶しまたはメモリ
アレーから取り出すには、誤りなしメモリセルだけを用
いて行う。読み出しモードでは、上記のＡＳＩＣ回路は
オンチップＳＲＡＭメモリ（５ビットｘ５１２）を用い
て使用可能な６バイトから良い４バイトを選択し、書き
込みモードでは、前記ＳＲＡＭメモリを用いて４データ
バイトを使用可能な６バイトの中の良い４メモリバイト
に再変換する。
【００２８】ＡＲＡＭメモリを価値のあるＤＲＡＭメモ
リに変えたいときは、全ての故障位置を探す（写像試
験）必要がある。この試験動作は工場内で行い、行アド
レスのスクランブリング定数と、連想メモリの位置に記
憶する全てのアドレスを識別して、メモリアレーが完全
に機能するようにする。生成した後、この情報をＥＥＰ
ＲＯＭメモリを含む外部の不揮発性メモリに記憶する。
リに変えたいときは、全ての故障位置を探す（写像試
験）必要がある。この試験動作は工場内で行い、行アド
レスのスクランブリング定数と、連想メモリの位置に記
憶する全てのアドレスを識別して、メモリアレーが完全
に機能するようにする。生成した後、この情報をＥＥＰ
ＲＯＭメモリを含む外部の不揮発性メモリに記憶する。
【００２９】試験時間を短くするために、ＳＩＭＭモー
ド内で用いるものとは異なる特定のＥＣＣ法を用いるこ
とができる。この方法を用いることにより、次のことが
可能になる。 ・故障率が特定の範囲内にあるときは誤り信号の発生を
防ぐ。誤りはＳＩＭＭレベルでＥＣＣ符号により訂正す
ることができる。 ・関係する誤りが複数のチップに関連するときだけ試験
プログラムを実行するＣＰＵに割り込み、アドレスのス
クランブリングを行う。 ・複数の誤りが１つのチップの特定のアドレスに関連す
るときは誤り信号を出さず、故障アドレスを自動的に記
録する。
ド内で用いるものとは異なる特定のＥＣＣ法を用いるこ
とができる。この方法を用いることにより、次のことが
可能になる。 ・故障率が特定の範囲内にあるときは誤り信号の発生を
防ぐ。誤りはＳＩＭＭレベルでＥＣＣ符号により訂正す
ることができる。 ・関係する誤りが複数のチップに関連するときだけ試験
プログラムを実行するＣＰＵに割り込み、アドレスのス
クランブリングを行う。 ・複数の誤りが１つのチップの特定のアドレスに関連す
るときは誤り信号を出さず、故障アドレスを自動的に記
録する。
【００３０】図３のように、多マイクロプロセッサ構成
を用いる。コンピュータはＳＩＭＭモジュールの４つの
符号語アレーを並列に試験する。中にあるＡＳＩＣモジ
ュールは、データパターンを生成しまた読み出したデー
タを分析してその正しさをチェックすることにより、Ｃ
ＰＵと内部ＳＩＭＭバスをインターフェースする。
を用いる。コンピュータはＳＩＭＭモジュールの４つの
符号語アレーを並列に試験する。中にあるＡＳＩＣモジ
ュールは、データパターンを生成しまた読み出したデー
タを分析してその正しさをチェックすることにより、Ｃ
ＰＵと内部ＳＩＭＭバスをインターフェースする。
【００３１】実施する試験の流れは次のステップを含
む。すなわち、 ・パラメトリック試験により、コネクタ部と、コネクタ
ピンからはアクセスできない網にアクセスする全ての試
験位置で、短絡回路や開回路を探す。 ・粗い試験レベルで写像を行うことにより、定数と、Ｓ
ＩＭＭモジュールを動作させる連想メモリのアドレスと
の組み合わせを個別化する。 ・便利な適合度レベルでＳＩＭＭモジュールの完全な動
作性試験を行う（ＡＲＡＭメモリを完全に試験するので
はないことに注意）。 ・写像できない全てのユニットを完全に再分析する。 ・動作性試験に合格しない全てのＳＩＭＭモジュールを
さらに写像する。
む。すなわち、 ・パラメトリック試験により、コネクタ部と、コネクタ
ピンからはアクセスできない網にアクセスする全ての試
験位置で、短絡回路や開回路を探す。 ・粗い試験レベルで写像を行うことにより、定数と、Ｓ
ＩＭＭモジュールを動作させる連想メモリのアドレスと
の組み合わせを個別化する。 ・便利な適合度レベルでＳＩＭＭモジュールの完全な動
作性試験を行う（ＡＲＡＭメモリを完全に試験するので
はないことに注意）。 ・写像できない全てのユニットを完全に再分析する。 ・動作性試験に合格しない全てのＳＩＭＭモジュールを
さらに写像する。
【００３２】この発明のハードウエア部分を要約する
と、前に説明したようにＡＳＩＣモジュールを含むＳＩ
ＭＭモジュールを、次のものを広く含むように設計す
る。すなわち、 ・ＥＣＣ符号化機能を行う手段。 ・ＥＣＣ復号機能を行う手段。 ・奇偶性生成機能を行う手段。 ・アドレスのスクランブリング機能を行う手段。 ・異常状態を示す手段。 ・外部ストローブ信号によりスクランブリング機能を行
い、前記スクランブリングや符号化や復号の動作による
全ての遅れを含む正しいタイミングシーケンス（読み出
しおよび書き込み）を実現する手段。
と、前に説明したようにＡＳＩＣモジュールを含むＳＩ
ＭＭモジュールを、次のものを広く含むように設計す
る。すなわち、 ・ＥＣＣ符号化機能を行う手段。 ・ＥＣＣ復号機能を行う手段。 ・奇偶性生成機能を行う手段。 ・アドレスのスクランブリング機能を行う手段。 ・異常状態を示す手段。 ・外部ストローブ信号によりスクランブリング機能を行
い、前記スクランブリングや符号化や復号の動作による
全ての遅れを含む正しいタイミングシーケンス（読み出
しおよび書き込み）を実現する手段。
【００３３】・不揮発性メモリ（ＡＳＩＣで実現した内
部メモリ、原型作成のための外部メモリ）のデータの読
み出し／書き込みを行う手段。 ・アドレスのスクランブリング機能に用いる定数を正し
く設定する機能を行う手段。 ・オンボードで生成機能を行い、ＳＩＭＭ内のＡＳＩＣ
回路のモジュールをリセットする手段。
部メモリ、原型作成のための外部メモリ）のデータの読
み出し／書き込みを行う手段。 ・アドレスのスクランブリング機能に用いる定数を正し
く設定する機能を行う手段。 ・オンボードで生成機能を行い、ＳＩＭＭ内のＡＳＩＣ
回路のモジュールをリセットする手段。
【００３４】この発明の好ましい実施の形態を説明した
が、この発明の範囲から逸れることなく、当業者は変更
や修正を行うことができる。
が、この発明の範囲から逸れることなく、当業者は変更
や修正を行うことができる。
【００３５】以上の説明に関して更に以下の項を開示す
る。 （１） コンピュータなどの低故障率応用に用いるＳＩ
ＭＭ（単一インライン・メモリモジュール）メモリモジ
ュールであって、メモリチップ毎に内部アドレスバスを
持つＡＲＡＭ（オーディオＤＲＡＭ）と、外部インター
フェース用のＡＳＩＣ（専用集積回路）モジュールを備
え、次の故障の種類、すなわち、 Ａ− １符号語内の１ビットに関係する故障と、 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障と、 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障、を訂正する、ＳＩＭＭメモリモ
ジュール。
る。 （１） コンピュータなどの低故障率応用に用いるＳＩ
ＭＭ（単一インライン・メモリモジュール）メモリモジ
ュールであって、メモリチップ毎に内部アドレスバスを
持つＡＲＡＭ（オーディオＤＲＡＭ）と、外部インター
フェース用のＡＳＩＣ（専用集積回路）モジュールを備
え、次の故障の種類、すなわち、 Ａ− １符号語内の１ビットに関係する故障と、 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障と、 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障、を訂正する、ＳＩＭＭメモリモ
ジュール。
【００３６】（２） 第１項に記載のＳＩＭＭメモリモ
ジュールであって、 ・コーダ機能ブロックと、 ・デコーダ機能ブロックと、 ・装置のアドレスバスに接続する、アドレス再調整すな
わちスクランブリング機能ブロックと、 ・連想メモリ機能ブロックと、 ・マルチプレクサ（ＭＵＸ）機能ブロックと、 ・システムのストローブ信号を受け、内部ストローブ信
号を供給する、タイミング制御機能ブロックとを備え、
前記連想メモリブロックは、前記アドレスのスクランブ
リング機能ブロックと、前記マルチプレクサブロックを
通して前記デコーダブロックとの間に接続する、ことを
特徴とする、ＳＩＭＭメモリモジュール。
ジュールであって、 ・コーダ機能ブロックと、 ・デコーダ機能ブロックと、 ・装置のアドレスバスに接続する、アドレス再調整すな
わちスクランブリング機能ブロックと、 ・連想メモリ機能ブロックと、 ・マルチプレクサ（ＭＵＸ）機能ブロックと、 ・システムのストローブ信号を受け、内部ストローブ信
号を供給する、タイミング制御機能ブロックとを備え、
前記連想メモリブロックは、前記アドレスのスクランブ
リング機能ブロックと、前記マルチプレクサブロックを
通して前記デコーダブロックとの間に接続する、ことを
特徴とする、ＳＩＭＭメモリモジュール。
【００３７】（３） 第１項に記載のＳＩＭＭメモリモ
ジュールであって、 ・ＥＣＣ符号化機能を行う手段と、 ・ＥＣＣ復号機能を行う手段と、 ・奇偶性生成機能を行う手段と、 ・アドレスのスクランブリング機能を行う手段と、 ・異常状態を示す手段と、 ・外部ストローブ信号によりスクランブリング機能を行
い、前記スクランブリングや符号化や復号の動作による
全ての遅れを含む正しいタイミングシーケンス（読み出
しおよび書き込み）を実現する手段と、 ・不揮発性メモリ（ＡＳＩＣで実現した内部メモリ、原
型作成のための外部メモリ）のデータの読み出し／書き
込みを行う手段と、 ・アドレスのスクランブリング機能に用いる定数を正し
く設定する機能を行う手段と、 ・オンボードで生成機能を行い、ＳＩＭＭ内のＡＳＩＣ
回路のモジュールをリセットする手段、を広く備えるよ
う構成することを特徴とする、ＳＩＭＭメモリモジュー
ル。
ジュールであって、 ・ＥＣＣ符号化機能を行う手段と、 ・ＥＣＣ復号機能を行う手段と、 ・奇偶性生成機能を行う手段と、 ・アドレスのスクランブリング機能を行う手段と、 ・異常状態を示す手段と、 ・外部ストローブ信号によりスクランブリング機能を行
い、前記スクランブリングや符号化や復号の動作による
全ての遅れを含む正しいタイミングシーケンス（読み出
しおよび書き込み）を実現する手段と、 ・不揮発性メモリ（ＡＳＩＣで実現した内部メモリ、原
型作成のための外部メモリ）のデータの読み出し／書き
込みを行う手段と、 ・アドレスのスクランブリング機能に用いる定数を正し
く設定する機能を行う手段と、 ・オンボードで生成機能を行い、ＳＩＭＭ内のＡＳＩＣ
回路のモジュールをリセットする手段、を広く備えるよ
う構成することを特徴とする、ＳＩＭＭメモリモジュー
ル。
【００３８】（４） 前記項のどれかに記載のＳＩＭＭ
メモリモジュールであって、１符号語内の１ビットに関
係する種類Ａの故障を、たとえばハミング符号などの従
来の誤り訂正符号（ＥＣＣ）を適用することにより訂正
する手段と、各ビットを異なるメモリチップから得る、
１符号語内の複数のビットに関係する種類Ｂの故障を、
１符号語内にｍ個の誤りがある状態からそれぞれ１つの
誤りを含むｍ個の符号語がある状態に変えることにより
訂正する手段と、同じメモリチップ内で起こる、１符号
語内の複数のビットが関係する種類Ｃの故障を、前記Ａ
ＳＩＣモジュール内に連想メモリを設けて、全ての故障
位置に関する、試験手続き中に識別されるアドレスと広
い通常動作のデータを、記憶し／取り出すことにより訂
正する手段を備えることを特徴とする、ＳＩＭＭメモリ
モジュール。
メモリモジュールであって、１符号語内の１ビットに関
係する種類Ａの故障を、たとえばハミング符号などの従
来の誤り訂正符号（ＥＣＣ）を適用することにより訂正
する手段と、各ビットを異なるメモリチップから得る、
１符号語内の複数のビットに関係する種類Ｂの故障を、
１符号語内にｍ個の誤りがある状態からそれぞれ１つの
誤りを含むｍ個の符号語がある状態に変えることにより
訂正する手段と、同じメモリチップ内で起こる、１符号
語内の複数のビットが関係する種類Ｃの故障を、前記Ａ
ＳＩＣモジュール内に連想メモリを設けて、全ての故障
位置に関する、試験手続き中に識別されるアドレスと広
い通常動作のデータを、記憶し／取り出すことにより訂
正する手段を備えることを特徴とする、ＳＩＭＭメモリ
モジュール。
【００３９】（５） 前記第１項−第４項に記載のＳＩ
ＭＭメモリモジュールをコンピュータで試験する装置で
あって、関連するコンピュータは多プロセッサ構成によ
りＳＩＭＭモジュールの４つの符号語アレーを試験し、
中にあるＡＳＩＣモジュールは、データパターンを生成
しまた読み出したデータを分析して内部に記憶したデー
タと比べてその正しさをチェックすることにより、ＣＰ
ＵとＳＩＭＭモジュールの内部バスをインターフェース
することを特徴とする、ＳＩＭＭメモリモジュールをコ
ンピュータで試験する装置。
ＭＭメモリモジュールをコンピュータで試験する装置で
あって、関連するコンピュータは多プロセッサ構成によ
りＳＩＭＭモジュールの４つの符号語アレーを試験し、
中にあるＡＳＩＣモジュールは、データパターンを生成
しまた読み出したデータを分析して内部に記憶したデー
タと比べてその正しさをチェックすることにより、ＣＰ
ＵとＳＩＭＭモジュールの内部バスをインターフェース
することを特徴とする、ＳＩＭＭメモリモジュールをコ
ンピュータで試験する装置。
【００４０】（６） 第５項に記載の装置であって、前
記ＡＳＩＣモジュールは、データパターン生成機能を行
う手段と、誤りチェック機能を行う手段と、前記ＣＰＵ
により訂正される任意の誤り条件のフィルタリング機能
を行う手段を備えることを特徴とする、ＳＩＭＭメモリ
モジュールをコンピュータで試験する装置。
記ＡＳＩＣモジュールは、データパターン生成機能を行
う手段と、誤りチェック機能を行う手段と、前記ＣＰＵ
により訂正される任意の誤り条件のフィルタリング機能
を行う手段を備えることを特徴とする、ＳＩＭＭメモリ
モジュールをコンピュータで試験する装置。
この発明の詳細と利点は、次の図面を参照してこの明細
書を読めば明らかになる。これらの図面に示す好ましい
実施の形態は、例示であって制限的なものではない。
書を読めば明らかになる。これらの図面に示す好ましい
実施の形態は、例示であって制限的なものではない。
【図１】上述の機能を実現するために各メモリチップと
ＡＳＩＣモジュールが協調して動作するように特に設計
した内部アドレスバスを用いる、この発明のＳＩＭＭモ
ジュールの構成を示す図。
ＡＳＩＣモジュールが協調して動作するように特に設計
した内部アドレスバスを用いる、この発明のＳＩＭＭモ
ジュールの構成を示す図。
【図２】図１のＡＳＩＣモジュールの詳細図。
【図３】この発明のＳＩＭＭモジュールを試験するコン
ピュータ試験装置。
ピュータ試験装置。
【図４】図３の試験装置に用いるＡＳＩＣモジュールの
詳細図。
詳細図。
【図５】この発明で行うアドレスのスクランブリング機
能のブロック図。
能のブロック図。
【図６】インターフェースＡＳＩＣ回路の異なる実施の
形態の図。
形態の図。
ＡＳＩＣ 専用集積回路
Claims (1)
- 【請求項１】 コンピュータなどの低故障率応用に用い
るＳＩＭＭ（単一インライン・メモリモジュール）メモ
リモジュールであって、メモリチップ毎に内部アドレス
バスを持つＡＲＡＭ（オーディオＤＲＡＭ）と、外部イ
ンターフェース用のＡＳＩＣ（専用集積回路）モジュー
ルを備え、次の故障の種類、すなわち、 Ａ− １符号語内の１ビットに関係する故障と、 Ｂ− 各ビットが異なるメモリチップから来る、１符号
語内の複数ビットに関係する故障と、 Ｃ− 単一メモリチップ内で起こる、１符号語内の複数
ビットに関係する故障、を訂正する、ＳＩＭＭメモリモ
ジュール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT96A000562 | 1996-07-02 | ||
| IT96RM000562A IT1284244B1 (it) | 1996-08-05 | 1996-08-05 | Sistema per produrre moduli di memoria simm utilizzando chip di memoria aram e per il loro collaudo |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10105421A true JPH10105421A (ja) | 1998-04-24 |
Family
ID=11404383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9210780A Pending JPH10105421A (ja) | 1996-08-05 | 1997-08-05 | Ａｒａｍメモリチップを用いてｓｉｍｍメモリモジュールを製作し試験する装置 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0824237B1 (ja) |
| JP (1) | JPH10105421A (ja) |
| KR (1) | KR19980018345A (ja) |
| DE (1) | DE69722868T2 (ja) |
| IT (1) | IT1284244B1 (ja) |
| SG (1) | SG75121A1 (ja) |
| TW (1) | TW505849B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000011554A1 (en) | 1998-08-19 | 2000-03-02 | Boris Nikolaevich Vilkov | A system and method for identification of transformation of memory device addresses |
| US6393543B1 (en) | 1998-11-12 | 2002-05-21 | Acuid Corporation Limited | System and a method for transformation of memory device addresses |
| US7197594B2 (en) * | 2003-09-23 | 2007-03-27 | Infineon Technologies Flash Gmbh & Co. Kg | Circuit, system and method for encoding data to be stored on a non-volatile memory array |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4485471A (en) * | 1982-06-01 | 1984-11-27 | International Business Machines Corporation | Method of memory reconfiguration for fault tolerant memory |
| KR950008676B1 (ko) * | 1986-04-23 | 1995-08-04 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 메모리 장치 및 그의 결함 구제 방법 |
| IT1261411B (it) * | 1993-03-12 | 1996-05-23 | Texas Instruments Italia Spa | Metodo e circuiteria per l'uso di memorie aventi locazioni difettose erelativa apparecchiatura di produzione. |
| WO1996007969A1 (en) * | 1994-09-09 | 1996-03-14 | Lai Bosco C S | On board error correction apparatus |
-
1996
- 1996-08-05 IT IT96RM000562A patent/IT1284244B1/it active IP Right Grant
-
1997
- 1997-08-04 KR KR1019970037185A patent/KR19980018345A/ko not_active Ceased
- 1997-08-05 DE DE69722868T patent/DE69722868T2/de not_active Expired - Lifetime
- 1997-08-05 JP JP9210780A patent/JPH10105421A/ja active Pending
- 1997-08-05 SG SG1997002792A patent/SG75121A1/en unknown
- 1997-08-05 EP EP97830414A patent/EP0824237B1/en not_active Expired - Lifetime
-
1998
- 1998-02-10 TW TW087101726A patent/TW505849B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| IT1284244B1 (it) | 1998-05-14 |
| DE69722868T2 (de) | 2004-05-19 |
| ITRM960562A0 (ja) | 1996-08-05 |
| SG75121A1 (en) | 2000-09-19 |
| EP0824237B1 (en) | 2003-06-18 |
| EP0824237A2 (en) | 1998-02-18 |
| ITRM960562A1 (it) | 1998-02-05 |
| TW505849B (en) | 2002-10-11 |
| KR19980018345A (ko) | 1998-06-05 |
| DE69722868D1 (de) | 2003-07-24 |
| EP0824237A3 (en) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12111723B2 (en) | Memory repair method and apparatus based on error code tracking | |
| US6996766B2 (en) | Error detection/correction code which detects and corrects a first failing component and optionally a second failing component | |
| JP5874119B2 (ja) | Ｄｒａｍをスタックする方法及び装置 | |
| US6018817A (en) | Error correcting code retrofit method and apparatus for multiple memory configurations | |
| US6973613B2 (en) | Error detection/correction code which detects and corrects component failure and which provides single bit error correction subsequent to component failure | |
| US6976194B2 (en) | Memory/Transmission medium failure handling controller and method | |
| US5745508A (en) | Error-detection code | |
| US7331010B2 (en) | System, method and storage medium for providing fault detection and correction in a memory subsystem | |
| US7149945B2 (en) | Systems and methods for providing error correction code testing functionality | |
| EP0668561B1 (en) | A flexible ECC/parity bit architecture | |
| US6493843B1 (en) | Chipkill for a low end server or workstation | |
| US20030140300A1 (en) | (146,130) error correction code utilizing address information | |
| EP0281740B1 (en) | Memories and the testing thereof | |
| JP2001005736A (ja) | メモリ誤り訂正装置 | |
| US20040225944A1 (en) | Systems and methods for processing an error correction code word for storage in memory components | |
| US7873895B2 (en) | Memory subsystems with fault isolation | |
| US12222829B2 (en) | Memory module with dedicated repair devices | |
| US10481973B2 (en) | Memory module with dedicated repair devices | |
| KR20020020734A (ko) | 컴퓨터 메모리 시스템에서의 멀티-비트 에러 보호를 위한시스템 및 방법 | |
| US11928021B2 (en) | Systems and methods for address fault detection | |
| JPH10105421A (ja) | Ａｒａｍメモリチップを用いてｓｉｍｍメモリモジュールを製作し試験する装置 | |
| JPH10207786A (ja) | メモリシステム | |
| KR20260026784A (ko) | 온-칩(on-chip) ecc 스킴을 채용한 구비한 메모리 장치 및 그의 테스트 방법 | |
| HK1013342A (en) | A flexible ecc/parity bit architecture |