JPH10106280A - 多値マスクｒｏｍのワード線駆動方法及びその駆動回路 - Google Patents
多値マスクｒｏｍのワード線駆動方法及びその駆動回路Info
- Publication number
- JPH10106280A JPH10106280A JP25643696A JP25643696A JPH10106280A JP H10106280 A JPH10106280 A JP H10106280A JP 25643696 A JP25643696 A JP 25643696A JP 25643696 A JP25643696 A JP 25643696A JP H10106280 A JPH10106280 A JP H10106280A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- word line
- signal
- circuit
- mask rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000003111 delayed effect Effects 0.000 claims abstract description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】多値マスクＲＯＭのワード線駆動回路を高速化
する。 【解決手段】多値マスクＲＯＭのアドレス・バス信号線
の変化を検出し発生するワンショットパルス信号１０１
に基づき、前記ワード線電位を多値データに対応する所
定の読み出し電位に設定する直前に、所定の期間、所定
の電位に設定するようにして多値マスクＲＯＭのワード
線を駆動する方法、及び、前記多値データを読み出すた
めのワード線読み出し電位設定回路１の選択信号を生成
する際、所定の期間、所定の電位にワード線電位を設定
する選択信号１０８を、多値データに対応する各々所定
のワード線読み出し電位設定回路１の選択信号１０２及
び１０３が能動となる直前に挿入するワード線駆動回
路。
する。 【解決手段】多値マスクＲＯＭのアドレス・バス信号線
の変化を検出し発生するワンショットパルス信号１０１
に基づき、前記ワード線電位を多値データに対応する所
定の読み出し電位に設定する直前に、所定の期間、所定
の電位に設定するようにして多値マスクＲＯＭのワード
線を駆動する方法、及び、前記多値データを読み出すた
めのワード線読み出し電位設定回路１の選択信号を生成
する際、所定の期間、所定の電位にワード線電位を設定
する選択信号１０８を、多値データに対応する各々所定
のワード線読み出し電位設定回路１の選択信号１０２及
び１０３が能動となる直前に挿入するワード線駆動回
路。
Description
【０００１】
【発明の属する技術分野】本発明は、多値マスクＲＯＭ
の多値データの読み出しにつき、特にワード線の駆動方
法及びその駆動回路に関する。
の多値データの読み出しにつき、特にワード線の駆動方
法及びその駆動回路に関する。
【０００２】
【従来の技術】従来の多値マスクＲＯＭについてのメモ
リセル読み出し動作の説明を図３の回路図及びタイミン
グ波形図４−（ａ）、ワード線波形図４−（ｂ）を用い
行う。図３は従来の多値マスクＲＯＭのワード線駆動回
路の回路図である。本回路は、ワード線電位発生回路１
と、タイミング発生回路６と、ワード線デコーダ３とか
ら構成されている。又、ワード線デコーダ３の出力には
ワード線４が接続されておりメモリセルのゲートを形成
している為、数百ＫΩの抵抗及び数ｐＦの容量が付加し
ている。
リセル読み出し動作の説明を図３の回路図及びタイミン
グ波形図４−（ａ）、ワード線波形図４−（ｂ）を用い
行う。図３は従来の多値マスクＲＯＭのワード線駆動回
路の回路図である。本回路は、ワード線電位発生回路１
と、タイミング発生回路６と、ワード線デコーダ３とか
ら構成されている。又、ワード線デコーダ３の出力には
ワード線４が接続されておりメモリセルのゲートを形成
している為、数百ＫΩの抵抗及び数ｐＦの容量が付加し
ている。
【０００３】多値マスクＲＯＭにおいては、記憶データ
に応じた複数のしきい値電圧を設定し、メモリセルに対
応する電圧値で書き込む事で一セルに多値データを記憶
させておき、読み出し時にそのセルに書き込まれた電圧
値を特定する事により記憶データを読み出している。こ
こで、二値のデータを一つのセルに書き込んだ場合の読
み出し方法について説明する。書き込むデータとしては
（０，０）、（０，１）、（１，０）、（１，１）の４
通りの組み合わせがあり、各々に対しメモリセルの書き
込み電圧値０、１、２、３が対応している。ワード線電
位発生回路より生成される第一電位と第二電位の関係
は、（電源電位）＞（第二電位）＞（第一電位）の電位
の関係にあり、書き込み電圧値０は第一電位よりも低
く、書き込み電圧値１は第一電位と第二電位の間、書き
込み電圧値２は第二電位と電源電位の間、書き込み電圧
値３は電源電位よりも高く設定している。
に応じた複数のしきい値電圧を設定し、メモリセルに対
応する電圧値で書き込む事で一セルに多値データを記憶
させておき、読み出し時にそのセルに書き込まれた電圧
値を特定する事により記憶データを読み出している。こ
こで、二値のデータを一つのセルに書き込んだ場合の読
み出し方法について説明する。書き込むデータとしては
（０，０）、（０，１）、（１，０）、（１，１）の４
通りの組み合わせがあり、各々に対しメモリセルの書き
込み電圧値０、１、２、３が対応している。ワード線電
位発生回路より生成される第一電位と第二電位の関係
は、（電源電位）＞（第二電位）＞（第一電位）の電位
の関係にあり、書き込み電圧値０は第一電位よりも低
く、書き込み電圧値１は第一電位と第二電位の間、書き
込み電圧値２は第二電位と電源電位の間、書き込み電圧
値３は電源電位よりも高く設定している。
【０００４】まず、外部入力アドレスの変化に伴って変
化するアドレス信号１００を入力とし、タイミング発生
回路６の出力パルス１０１にワンショットパルスが発生
する。そのワンショットパルスを受けて、ディレイ回路
５から一定期間遅延したワンショットパルス１０２が発
生し、ワード線電位発生回路１より第一電位をワード線
デコーダ３のインバータ１１のＰｃｈ側ソースに供給す
る。それに伴いワード線の電位はグランド電位から上昇
し、第一電位となる。この際ワード線電位はワード線デ
コーダ側１０６と遠端側１０７で、所望の電位に達する
までの遅延差が生じる。この時点で選択されたメモリセ
ルの書き込み電圧値は、０かそれ以外かに判別される。
化するアドレス信号１００を入力とし、タイミング発生
回路６の出力パルス１０１にワンショットパルスが発生
する。そのワンショットパルスを受けて、ディレイ回路
５から一定期間遅延したワンショットパルス１０２が発
生し、ワード線電位発生回路１より第一電位をワード線
デコーダ３のインバータ１１のＰｃｈ側ソースに供給す
る。それに伴いワード線の電位はグランド電位から上昇
し、第一電位となる。この際ワード線電位はワード線デ
コーダ側１０６と遠端側１０７で、所望の電位に達する
までの遅延差が生じる。この時点で選択されたメモリセ
ルの書き込み電圧値は、０かそれ以外かに判別される。
【０００５】次に、ディレイ回路５から一定期間遅延し
たワンショットパルス信号１０３が発生し、ワード線電
位発生回路１より第二電位を、ワード線デコーダ３のイ
ンバータ１１のＰｃｈ側ソースに供給する。それに伴
い、ワード線の電位は第一電位から上昇し、第二電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて０以外に判別された場合に、
１かそれ以外かに判別される。
たワンショットパルス信号１０３が発生し、ワード線電
位発生回路１より第二電位を、ワード線デコーダ３のイ
ンバータ１１のＰｃｈ側ソースに供給する。それに伴
い、ワード線の電位は第一電位から上昇し、第二電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて０以外に判別された場合に、
１かそれ以外かに判別される。
【０００６】その後、ディレイ回路５から一定期間遅延
したワンショットパルス信号１０５が発生し、ワード線
電位発生回路１より、電源電位をワード線デコーダ３の
インバータ１１のＰｃｈ側ソースに供給する。それに伴
い、ワード線の電位は第二電位から上昇し、電源電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて０以外に判別され、前記第二
電位にて１以外に判別された場合に、２か３かが判別さ
れる。以上の動作により、ワード線デコーダ３でデコー
ドされたメモリセルの書き込み電圧値を特定する事がで
き、多値データの読み出しができる。又、ディレイ回路
５の出力信号１０５から一定期間遅延したワンショット
パルス信号が発生し、ワード線デコーダ３のＮｃｈトラ
ンジスタ１０がＯＮしワード線の電位をグランド電位と
し、次のアドレス変化に伴う読み出しに備える。
したワンショットパルス信号１０５が発生し、ワード線
電位発生回路１より、電源電位をワード線デコーダ３の
インバータ１１のＰｃｈ側ソースに供給する。それに伴
い、ワード線の電位は第二電位から上昇し、電源電位と
なる。この時点で、選択されたメモリセルの書き込み電
圧値は、前記第一電位にて０以外に判別され、前記第二
電位にて１以外に判別された場合に、２か３かが判別さ
れる。以上の動作により、ワード線デコーダ３でデコー
ドされたメモリセルの書き込み電圧値を特定する事がで
き、多値データの読み出しができる。又、ディレイ回路
５の出力信号１０５から一定期間遅延したワンショット
パルス信号が発生し、ワード線デコーダ３のＮｃｈトラ
ンジスタ１０がＯＮしワード線の電位をグランド電位と
し、次のアドレス変化に伴う読み出しに備える。
【０００７】
【発明が解決しようとする課題】この従来の駆動方法及
び駆動回路では、ワード線遠端を高速に設定電位にする
為に、ワード線デコーダのディメンジョンを大きくする
か、一つのワード線デコード回路当たりのワード線長を
短くする等を行って来たが、ワード線に抵抗と容量が付
加される為、ワード線のデコーダ側と反対側にて伝達時
間が違う為に、マスク面積の拡大は避けられなかった。
び駆動回路では、ワード線遠端を高速に設定電位にする
為に、ワード線デコーダのディメンジョンを大きくする
か、一つのワード線デコード回路当たりのワード線長を
短くする等を行って来たが、ワード線に抵抗と容量が付
加される為、ワード線のデコーダ側と反対側にて伝達時
間が違う為に、マスク面積の拡大は避けられなかった。
【０００８】
【課題を解決するための手段】本発明の構成は、ワード
線の電位を多段階に変化させてその電位に応じて記憶さ
れたメモリセルのデータ値を読み出すようにした多値マ
スクＲＯＭにおいて、前記ワード線を多段階の電位の内
の各々所定の読み出し電位に設定する直前に、前記所定
の読み出し電位以外の電位に、所定の期間、ワード線の
電位を設定するようにしてワード線を駆動するワード線
駆動方法、及び、前記多値マスクＲＯＭのアドレス・バ
ス信号線データの変化を検出してワンショットパルス信
号を発生し、前記ワンショットパルス信号を遅延回路に
より順次遅延させた信号に基づき、前記ワード線を多段
階の電位の内の各々所定の読み出し電位に設定する選択
信号と、前記所定の読み出し電位以外の電位に、所定の
期間、ワード線を設定する選択信号とを、交互に生成す
るようにしてワード線を駆動するワード線駆動回路であ
る。
線の電位を多段階に変化させてその電位に応じて記憶さ
れたメモリセルのデータ値を読み出すようにした多値マ
スクＲＯＭにおいて、前記ワード線を多段階の電位の内
の各々所定の読み出し電位に設定する直前に、前記所定
の読み出し電位以外の電位に、所定の期間、ワード線の
電位を設定するようにしてワード線を駆動するワード線
駆動方法、及び、前記多値マスクＲＯＭのアドレス・バ
ス信号線データの変化を検出してワンショットパルス信
号を発生し、前記ワンショットパルス信号を遅延回路に
より順次遅延させた信号に基づき、前記ワード線を多段
階の電位の内の各々所定の読み出し電位に設定する選択
信号と、前記所定の読み出し電位以外の電位に、所定の
期間、ワード線を設定する選択信号とを、交互に生成す
るようにしてワード線を駆動するワード線駆動回路であ
る。
【０００９】
【発明の実施の形態】本発明の実施の形態を図１の回路
図及びタイミング波形図２−（ａ）、ワード線波形図２
−（ｂ）を用いて説明する。
図及びタイミング波形図２−（ａ）、ワード線波形図２
−（ｂ）を用いて説明する。
【００１０】図１は本発明の多値マスクＲＯＭのワード
線駆動回路の図である。本回路は、ワード線電位発生回
路１と、タイミング発生回路２と、ワード線デコーダ３
とから構成されている。又、ワード線デコーダ３の出力
にはワード線４が接続されておりメモリセルのゲートを
形成している為、数百ＫΩの抵抗及び数ｐＦの容量が付
加している。従来回路との変更点は、タイミング発生回
路２の構成と遅延回路５の構成である。
線駆動回路の図である。本回路は、ワード線電位発生回
路１と、タイミング発生回路２と、ワード線デコーダ３
とから構成されている。又、ワード線デコーダ３の出力
にはワード線４が接続されておりメモリセルのゲートを
形成している為、数百ＫΩの抵抗及び数ｐＦの容量が付
加している。従来回路との変更点は、タイミング発生回
路２の構成と遅延回路５の構成である。
【００１１】まず遅延回路５は従来回路の場合、ワンシ
ョットパルス信号１０１を入力とし順次３つのパルスを
パルス出力信号１０２，１０３，１０４から出力してい
たが、本発明ではパルス出力信号１０２，１０３各々が
出力する前にもパルスを出力するように変更している。
この追加パルス出力は論理和用ＮＯＲ回路１３に入力し
出力パルス信号１０８を発生し、ワード線電位発生回路
１から、第一電位、第二電位発生の前に、電源電位をワ
ード線デコーダ３のインバータ１１のＰｃｈ側ソースに
供給する。
ョットパルス信号１０１を入力とし順次３つのパルスを
パルス出力信号１０２，１０３，１０４から出力してい
たが、本発明ではパルス出力信号１０２，１０３各々が
出力する前にもパルスを出力するように変更している。
この追加パルス出力は論理和用ＮＯＲ回路１３に入力し
出力パルス信号１０８を発生し、ワード線電位発生回路
１から、第一電位、第二電位発生の前に、電源電位をワ
ード線デコーダ３のインバータ１１のＰｃｈ側ソースに
供給する。
【００１２】多値マスクＲＯＭに於いては、記憶情報に
応じた複数のしきい値電圧に対応した電圧値をメモリセ
ルに書き込む事で、一セルに多値の情報を記憶させてお
き、読み出し時に、そのセルの書き込み電圧値を特定す
る事により記憶情報を読み出している。
応じた複数のしきい値電圧に対応した電圧値をメモリセ
ルに書き込む事で、一セルに多値の情報を記憶させてお
き、読み出し時に、そのセルの書き込み電圧値を特定す
る事により記憶情報を読み出している。
【００１３】ここで、二値の情報を一つのセルに書き込
んだ場合の読み出し方法について説明する。書き込む情
報としては（０，０），（０，１），（１，０），
（１，１）の４通りの組合せがあり、各々に対しメモリ
セルの書き込み電圧値０、１、２、３が対応している。
ワード線電位発生回路１より生成される第一電位と第二
電位の関係は、（電源電位）＜（第二電位）＜（第一電
位）の関係にあり、書き込み電圧値０は第一電位よりも
低く、書き込み電圧値１は第一電位と第二電位の関、書
き込み電圧値２は第二電位と電源電位の間、書き込み電
圧値３は電源電位よりも高い。
んだ場合の読み出し方法について説明する。書き込む情
報としては（０，０），（０，１），（１，０），
（１，１）の４通りの組合せがあり、各々に対しメモリ
セルの書き込み電圧値０、１、２、３が対応している。
ワード線電位発生回路１より生成される第一電位と第二
電位の関係は、（電源電位）＜（第二電位）＜（第一電
位）の関係にあり、書き込み電圧値０は第一電位よりも
低く、書き込み電圧値１は第一電位と第二電位の関、書
き込み電圧値２は第二電位と電源電位の間、書き込み電
圧値３は電源電位よりも高い。
【００１４】図１の回路に於いて、外部入力アドレスが
変化するタイミングに伴い変化するアドレス信号１００
を入力としタイミング発生回路５の出力パルス信号１０
１にワンショットパルスが発生する。そのワンショット
パルスを受けて、ディレイ回路５の出力パルス信号１０
８から一定期間遅延したワンショットパルスが発生し、
本パルスによりワード線電位発生回路１より電源電位
を、ワード線デコーダ３のインバータ１１のＰｃｈ側ソ
ースに供給する。それに伴いワード線デコーダ側のワー
ド線信号１０６は電源電位に向けて上昇し、遠端側のワ
ード線の信号１０７も電源に向け上昇する。
変化するタイミングに伴い変化するアドレス信号１００
を入力としタイミング発生回路５の出力パルス信号１０
１にワンショットパルスが発生する。そのワンショット
パルスを受けて、ディレイ回路５の出力パルス信号１０
８から一定期間遅延したワンショットパルスが発生し、
本パルスによりワード線電位発生回路１より電源電位
を、ワード線デコーダ３のインバータ１１のＰｃｈ側ソ
ースに供給する。それに伴いワード線デコーダ側のワー
ド線信号１０６は電源電位に向けて上昇し、遠端側のワ
ード線の信号１０７も電源に向け上昇する。
【００１５】次にディレイ回路５の出力パルス信号１０
２から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路５より、第一電位がワード線デコ
ーダ３のインバータ１１のＰｃｈ側ソースに供給され
る。それに伴いワード線デコーダ側のワード線信号１０
６及び遠端側のワード線信号１０７は第一電位に設定さ
れる。この時点で選択されたメモリセルの書き込み電圧
値は、０かそれ以外かに判別される。
２から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路５より、第一電位がワード線デコ
ーダ３のインバータ１１のＰｃｈ側ソースに供給され
る。それに伴いワード線デコーダ側のワード線信号１０
６及び遠端側のワード線信号１０７は第一電位に設定さ
れる。この時点で選択されたメモリセルの書き込み電圧
値は、０かそれ以外かに判別される。
【００１６】次にディレイ回路５の出力パルス信号１０
８から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路１より、電源電位をワード線デコ
ーダ３のインバータ１１のＰｃｈ側ソースに供給する。
それに伴いワードデコーダ側のワード線信号１０６は電
源に向けて上昇し、遠端側のワード線の信号１０７も電
源電位に向け上昇する。
８から一定期間遅延したワンショットパルスが発生し、
ワード線電位発生回路１より、電源電位をワード線デコ
ーダ３のインバータ１１のＰｃｈ側ソースに供給する。
それに伴いワードデコーダ側のワード線信号１０６は電
源に向けて上昇し、遠端側のワード線の信号１０７も電
源電位に向け上昇する。
【００１７】次にディレイ回路５の出力パルス信号１０
３から一定期間遅延したワンショットパルスが発生しワ
ード線電位発生回路１より、第二電位をワード線デコー
ダ３のインバータ１１のＰｃｈ側ソースに出力する。そ
れに伴いワード線デコーダ側のワード線信号１０６及び
遠端側のワード線の信号１０７は第二電位に設定され
る。この時点で、選択されたメモリセルの書き込み電圧
値は、前記第一電位にて０以外に判別された場合に、１
かそれ以外かに判別される。
３から一定期間遅延したワンショットパルスが発生しワ
ード線電位発生回路１より、第二電位をワード線デコー
ダ３のインバータ１１のＰｃｈ側ソースに出力する。そ
れに伴いワード線デコーダ側のワード線信号１０６及び
遠端側のワード線の信号１０７は第二電位に設定され
る。この時点で、選択されたメモリセルの書き込み電圧
値は、前記第一電位にて０以外に判別された場合に、１
かそれ以外かに判別される。
【００１８】その後ディレイ回路５の出力パルス信号１
０８から一定期間の遅延したワンショットパルスが発生
し、ワード線電位発生回路１より、電源電位をワード線
デコーダ３のインバータ１１のＰｃｈ側ソースに供給す
る。それに伴いワード線の電位は第二電位から上昇し、
電源電位となる。この時点で、選択されたメモリセルの
書き込み電圧値は、前記第一電位にて０以外に判別さ
れ、前記第二電位にて１以外に判別された場合に、２か
３かが判別される。
０８から一定期間の遅延したワンショットパルスが発生
し、ワード線電位発生回路１より、電源電位をワード線
デコーダ３のインバータ１１のＰｃｈ側ソースに供給す
る。それに伴いワード線の電位は第二電位から上昇し、
電源電位となる。この時点で、選択されたメモリセルの
書き込み電圧値は、前記第一電位にて０以外に判別さ
れ、前記第二電位にて１以外に判別された場合に、２か
３かが判別される。
【００１９】その後ディレイ回路５の出力パルス信号１
０５から一定時間遅延したワンショットパルスが発生し
ワード線デコーダ３のＮｃｈトランジスタがＯＮしワー
ド線の電位をグランド電位とし次のアドレス変化に伴う
読み出しに備える。
０５から一定時間遅延したワンショットパルスが発生し
ワード線デコーダ３のＮｃｈトランジスタがＯＮしワー
ド線の電位をグランド電位とし次のアドレス変化に伴う
読み出しに備える。
【００２０】第二の実施の形態としては、第一電位に設
定する際に第二電位を使用してオーバープリチャージさ
せる事も可能である。
定する際に第二電位を使用してオーバープリチャージさ
せる事も可能である。
【００２１】その他に電源電位を設定する際に電源電圧
より高い電圧を発生する回路を具備する事によりオーバ
ープリチャージ時の電源供給源として使用する事もでき
る。
より高い電圧を発生する回路を具備する事によりオーバ
ープリチャージ時の電源供給源として使用する事もでき
る。
【００２２】
【発明の効果】以上説明した様に本発明によれば、設定
電位より高電位に一度オーバープリチャージする事によ
り、高速にワード線の遠端電位を設定する事が出来る。
又、従来回路のタイミング発生回路において、ディレイ
回路を変更するだけで本発明を実現可能であり、マスク
面積の拡大を最小に抑えることができる。
電位より高電位に一度オーバープリチャージする事によ
り、高速にワード線の遠端電位を設定する事が出来る。
又、従来回路のタイミング発生回路において、ディレイ
回路を変更するだけで本発明を実現可能であり、マスク
面積の拡大を最小に抑えることができる。
【図１】本発明の第一の実施の形態のワード線駆動回路
の回路図。
の回路図。
【図２】本発明の第一の実施の形態のタイミング波形図
及びそのワード線波形図。
及びそのワード線波形図。
【図３】従来のワード線駆動回路の回路図。
【図４】従来のタイミング波形図及びそのワード線波形
図。
図。
１ ワード線電位発生回路 ２，６ タイミング発生回路 ３ ワード線デコーダ ４ ワード線 ５ 遅延回路 ７，８，９，１０ Ｎチャネル型ＭＯＳトランジスタ １１ インバータ回路 １２ ＮＡＮＤ回路 １３ ＮＯＲ回路
Claims (2)
- 【請求項１】 多値マスクＲＯＭのワード線の電位を多
段階に変化させてその電位に応じて記憶されたメモリセ
ルのデータ値を読み出す際に、前記ワード線を多段階の
電位の内の各々の読み出し電位に設定する直前に、前記
読み出し電位以外の電位に、所定の期間、ワード線の電
位を設定するように、ワード線を駆動することを特徴と
する多値マスクＲＯＭのワード線駆動方法。 - 【請求項２】 多値マスクＲＯＭの多値ワードを読み出
す際の各々所定のワード線読み出し電位に設定する選択
信号と、前記読み出し電位以外の電位に、所定の期間、
ワード線電位を設定する選択信号とを、前記多値マスク
ＲＯＭのアドレス・バス信号線データの変化を検出して
ワンショットパルス信号を発生し、前記ワンショットパ
ルス信号を遅延回路により順次遅延させた信号に基づ
き、交互に生成するようにしたことを特徴とする多値マ
スクＲＯＭのワード線駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25643696A JP3093655B2 (ja) | 1996-09-27 | 1996-09-27 | 多値マスクｒｏｍのワード線駆動方法及びその駆動回路 |
| TW086114011A TW329523B (en) | 1996-09-27 | 1997-09-25 | The method and driving circuit for driving a word line an a multi-value mask ROM |
| US08/936,732 US5892727A (en) | 1996-09-27 | 1997-09-25 | Word line driver in a multi-value mask ROM |
| KR1019970049411A KR100259785B1 (ko) | 1996-09-27 | 1997-09-27 | 다치 마스크 rom의 워드선 구동기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25643696A JP3093655B2 (ja) | 1996-09-27 | 1996-09-27 | 多値マスクｒｏｍのワード線駆動方法及びその駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10106280A true JPH10106280A (ja) | 1998-04-24 |
| JP3093655B2 JP3093655B2 (ja) | 2000-10-03 |
Family
ID=17292644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25643696A Expired - Fee Related JP3093655B2 (ja) | 1996-09-27 | 1996-09-27 | 多値マスクｒｏｍのワード線駆動方法及びその駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5892727A (ja) |
| JP (1) | JP3093655B2 (ja) |
| KR (1) | KR100259785B1 (ja) |
| TW (1) | TW329523B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010140554A (ja) * | 2008-12-11 | 2010-06-24 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置の読出し方法 |
| JP2017216025A (ja) * | 2016-05-31 | 2017-12-07 | 東芝メモリ株式会社 | 半導体記憶装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100314732B1 (ko) * | 1998-09-28 | 2002-01-17 | 박종섭 | 논리합회로를이용한상태머신 |
| US6545923B2 (en) * | 2001-05-04 | 2003-04-08 | Samsung Electronics Co., Ltd. | Negatively biased word line scheme for a semiconductor memory device |
| KR100769801B1 (ko) * | 2001-12-26 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
| KR100510484B1 (ko) * | 2002-01-24 | 2005-08-26 | 삼성전자주식회사 | 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치 |
| KR20030081996A (ko) * | 2002-04-15 | 2003-10-22 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 구동방법 |
| US7149383B2 (en) * | 2003-06-30 | 2006-12-12 | Finisar Corporation | Optical system with reduced back reflection |
| US7313019B2 (en) * | 2004-12-21 | 2007-12-25 | Intel Corporation | Step voltage generation |
| US7551489B2 (en) * | 2005-12-28 | 2009-06-23 | Intel Corporation | Multi-level memory cell sensing |
| US7532515B2 (en) * | 2007-05-14 | 2009-05-12 | Intel Corporation | Voltage reference generator using big flash cell |
| KR100913330B1 (ko) * | 2007-12-27 | 2009-08-20 | 주식회사 동부하이텍 | 메모리 소자의 테스트 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6342100A (ja) * | 1986-08-08 | 1988-02-23 | Fujitsu Ltd | ３値レベルｒｏｍ |
| US4985865A (en) * | 1988-12-21 | 1991-01-15 | Texas Instruments Incorporated | Asymmetrical delay for controlling word line selection |
| JP3179943B2 (ja) * | 1993-07-12 | 2001-06-25 | 株式会社東芝 | 半導体記憶装置 |
| JP3080829B2 (ja) * | 1994-02-17 | 2000-08-28 | 株式会社東芝 | カスケード型メモリセル構造を有した多バンクシンクロナスメモリシステム |
| JP2768321B2 (ja) * | 1995-02-28 | 1998-06-25 | 日本電気株式会社 | 半導体記憶装置 |
-
1996
- 1996-09-27 JP JP25643696A patent/JP3093655B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-25 TW TW086114011A patent/TW329523B/zh active
- 1997-09-25 US US08/936,732 patent/US5892727A/en not_active Expired - Fee Related
- 1997-09-27 KR KR1019970049411A patent/KR100259785B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010140554A (ja) * | 2008-12-11 | 2010-06-24 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置の読出し方法 |
| JP2017216025A (ja) * | 2016-05-31 | 2017-12-07 | 東芝メモリ株式会社 | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980025080A (ko) | 1998-07-06 |
| KR100259785B1 (ko) | 2000-06-15 |
| JP3093655B2 (ja) | 2000-10-03 |
| US5892727A (en) | 1999-04-06 |
| TW329523B (en) | 1998-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638326A (en) | Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device | |
| EP0740307B1 (en) | Sense amplifier circuit for semiconductor memory devices | |
| JP3062730B2 (ja) | 不揮発性半導体記憶装置および書込み方法 | |
| JP2732826B2 (ja) | 不揮発性半導体メモリ装置とそのワードライン駆動方法 | |
| US6836431B2 (en) | Method of programming/reading multi-level flash memory using sensing circuit | |
| JP5291001B2 (ja) | ページ消去機能におけるアドレス変化検出によるデコーディング制御 | |
| CN100424785C (zh) | 存储器编程用的行译码器电路 | |
| JP2005276407A (ja) | マルチレベルｎａｎｄフラッシュメモリセルの読み出し方法及び回路 | |
| EP0096421B1 (en) | Static memory device with signal transition detector | |
| US6985399B2 (en) | Main word line driver circuit receiving negative voltage in semiconductor memory device | |
| JPS5856199B2 (ja) | 半導体記憶装置 | |
| JP3093655B2 (ja) | 多値マスクｒｏｍのワード線駆動方法及びその駆動回路 | |
| JP5266589B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4992014B2 (ja) | フラッシュメモリ素子のページバッファ及びそのプログラム動作制御方法 | |
| US5818790A (en) | Method for driving word lines in semiconductor memory device | |
| US6567310B2 (en) | Nonvolatile semiconductor memory with improved sense amplifier operating margin | |
| JP2006172707A (ja) | Ｎｏｒフラッシュメモリ装置及びそれのシリアルセンシング方法 | |
| KR100605275B1 (ko) | 반도체 기억 장치 | |
| US6166957A (en) | Nonvolatile semiconductor memory device with a level shifter circuit | |
| KR20090048763A (ko) | 플래시 메모리 소자의 프로그램 방법 | |
| US6101126A (en) | Nonvolatile semiconductor memory device with a level shifter circuit | |
| US6430090B1 (en) | Read device and read method for semiconductor memory | |
| JP2010198731A (ja) | 半導体記憶装置 | |
| KR20060104395A (ko) | 프로그램 속도를 향상시키는 ｉｓｐｐ 방식을 이용한플래시 메모리 장치의 프로그램 방법 | |
| KR100335269B1 (ko) | 워드라인구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
| LAPS | Cancellation because of no payment of annual fees |