JPH10106807A - チップ型サーミスタ - Google Patents
チップ型サーミスタInfo
- Publication number
- JPH10106807A JPH10106807A JP26185796A JP26185796A JPH10106807A JP H10106807 A JPH10106807 A JP H10106807A JP 26185796 A JP26185796 A JP 26185796A JP 26185796 A JP26185796 A JP 26185796A JP H10106807 A JPH10106807 A JP H10106807A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thermistor
- counter electrode
- chip
- float
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 内部電極として対向電極とフロート電極とを
設けたチップ型サーミスタにおいて、抵抗値等の特性の
ばらつきを防止する。 【解決手段】 対向電極としての第１の対向電極３Ａと
第２の対向電極３Ｂとを垂直方向に離隔して設け、これ
らの間にフロート電極３Ｃを設ける。 【効果】 フロート電極との重なり面積を大きくとる場
合においても、第１の対向電極と第２の対向電極とが接
近することがないため、この内部電極間に抵抗値等の特
性のばらつきの原因となる漏れ電流が生じるおそれがな
い。
設けたチップ型サーミスタにおいて、抵抗値等の特性の
ばらつきを防止する。 【解決手段】 対向電極としての第１の対向電極３Ａと
第２の対向電極３Ｂとを垂直方向に離隔して設け、これ
らの間にフロート電極３Ｃを設ける。 【効果】 フロート電極との重なり面積を大きくとる場
合においても、第１の対向電極と第２の対向電極とが接
近することがないため、この内部電極間に抵抗値等の特
性のばらつきの原因となる漏れ電流が生じるおそれがな
い。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
等に表面実装されるチップ型サーミスタに係り、特に、
温度の上昇により抵抗値が減少する負特性サーミスタで
あって、抵抗値のばらつきが少ない、高精度なチップ型
サーミスタに関する。
等に表面実装されるチップ型サーミスタに係り、特に、
温度の上昇により抵抗値が減少する負特性サーミスタで
あって、抵抗値のばらつきが少ない、高精度なチップ型
サーミスタに関する。
【０００２】
【従来の技術】プリント回路基板等に表面実装されるチ
ップ型サーミスタは、図３に示す如く、サーミスタ材料
の焼結体よりなるチップ状サーミスタ素体１の両端面に
外部電極２，２’を有する。該外部電極２，２’は、は
んだ耐熱性及びはんだ付着性を向上させるための焼き付
け端子電極２Ａと、その表面を被覆するＮｉめっき層２
Ｂ及びはんだめっき層２Ｃとからなる。この外部電極
２，２’が設けられていない素体１の露出面はガラス層
等の絶縁性の無機物層（図示せず）で被覆されている。
ップ型サーミスタは、図３に示す如く、サーミスタ材料
の焼結体よりなるチップ状サーミスタ素体１の両端面に
外部電極２，２’を有する。該外部電極２，２’は、は
んだ耐熱性及びはんだ付着性を向上させるための焼き付
け端子電極２Ａと、その表面を被覆するＮｉめっき層２
Ｂ及びはんだめっき層２Ｃとからなる。この外部電極
２，２’が設けられていない素体１の露出面はガラス層
等の絶縁性の無機物層（図示せず）で被覆されている。
【０００３】また、チップ状サーミスタ素体の内部に抵
抗値調整のための内部電極を形成したものも提供されて
おり、このようなチップ型サーミスタとしては、次のよ
うなものを基体構造としたものがある。
抗値調整のための内部電極を形成したものも提供されて
おり、このようなチップ型サーミスタとしては、次のよ
うなものを基体構造としたものがある。
【０００４】 図４に示す如く、外部電極２，２’と
導通しないフロート電極３ａを設けたチップ型サーミス
タ。 図５に示す如く、外部電極２，２’にそれぞれ導通
する対向電極３ｂ，３ｃを同一平面上に設けたチップ型
サーミスタ。 図６に示す如く、異なる平面上に対向電極３ｄ，３
ｅを設けたチップ型サーミスタ。 図７に示す如く、図３のフロート電極３ａと図４の
対向電極３ｂ，３ｃとを組み合せたチップ型サーミス
タ。
導通しないフロート電極３ａを設けたチップ型サーミス
タ。 図５に示す如く、外部電極２，２’にそれぞれ導通
する対向電極３ｂ，３ｃを同一平面上に設けたチップ型
サーミスタ。 図６に示す如く、異なる平面上に対向電極３ｄ，３
ｅを設けたチップ型サーミスタ。 図７に示す如く、図３のフロート電極３ａと図４の
対向電極３ｂ，３ｃとを組み合せたチップ型サーミス
タ。
【０００５】なお、図４〜７のチップ型サーミスタは、
内部電極を設けたこと以外は図３に示すチップ型サーミ
スタと同様の構成であり、同一機能を奏する部材には同
一符号を付してある。
内部電極を設けたこと以外は図３に示すチップ型サーミ
スタと同様の構成であり、同一機能を奏する部材には同
一符号を付してある。
【０００６】ところで、チップ型サーミスタについて
は、抵抗値と温度定数即ちＢ定数との組み合せにより、
種々の規格の製品があり、このうち、Ｂ定数について
は、サーミスタ素体を構成するサーミスタ材料の組成に
より決定される。一方、抵抗値については、上述の如
く、内部電極構造により変えることができ、従って、内
部電極構造を適宜設計することにより、用途に応じて、
同一のＢ定数のもので様々な抵抗値のチップ型サーミス
タを実現することが可能である。
は、抵抗値と温度定数即ちＢ定数との組み合せにより、
種々の規格の製品があり、このうち、Ｂ定数について
は、サーミスタ素体を構成するサーミスタ材料の組成に
より決定される。一方、抵抗値については、上述の如
く、内部電極構造により変えることができ、従って、内
部電極構造を適宜設計することにより、用途に応じて、
同一のＢ定数のもので様々な抵抗値のチップ型サーミス
タを実現することが可能である。
【０００７】即ち、図４〜７に示す如く、サーミスタ素
体１内に内部電極３ａ〜３ｅを形成したチップ型サーミ
スタは、一般に、内部電極を形成していないチップ型サ
ーミスタよりも抵抗値が低いものとなり、例えば、サー
ミスタ素体を構成するサーミスタ材料が同一組成である
場合、内部電極が形成されていないサーミスタ素体の抵
抗値を１００とすると（以下において、同一組成のサー
ミスタ材料で構成されかつ同一寸法の、内部電極が形成
されていないサーミスタ素体の抵抗値を１００とする抵
抗値の換算値を「抵抗指数」と称す。）、内部電極を形
成したものであれば、その内部電極構造を変えることに
より、抵抗指数を１００から０．１程度の範囲で任意に
低減することができる。
体１内に内部電極３ａ〜３ｅを形成したチップ型サーミ
スタは、一般に、内部電極を形成していないチップ型サ
ーミスタよりも抵抗値が低いものとなり、例えば、サー
ミスタ素体を構成するサーミスタ材料が同一組成である
場合、内部電極が形成されていないサーミスタ素体の抵
抗値を１００とすると（以下において、同一組成のサー
ミスタ材料で構成されかつ同一寸法の、内部電極が形成
されていないサーミスタ素体の抵抗値を１００とする抵
抗値の換算値を「抵抗指数」と称す。）、内部電極を形
成したものであれば、その内部電極構造を変えることに
より、抵抗指数を１００から０．１程度の範囲で任意に
低減することができる。
【０００８】この抵抗値の低減度合は、内部電極構造に
よりある程度制限され、内部電極自体の寸法にもよる
が、例えば、図５に示すチップ型サーミスタでは抵抗指
数９０前後、図６に示すチップ型サーミスタでは抵抗指
数５前後（ただし、対向電極３ｄと対向電極３ｅとの層
間距離は１００μｍ程度）、図７に示すチップ型サーミ
スタでは抵抗指数３０前後（ただし、対向電極３ｂ，３
ｃとフロート電極３ａとの層間距離は１００μｍ程度）
となる。
よりある程度制限され、内部電極自体の寸法にもよる
が、例えば、図５に示すチップ型サーミスタでは抵抗指
数９０前後、図６に示すチップ型サーミスタでは抵抗指
数５前後（ただし、対向電極３ｄと対向電極３ｅとの層
間距離は１００μｍ程度）、図７に示すチップ型サーミ
スタでは抵抗指数３０前後（ただし、対向電極３ｂ，３
ｃとフロート電極３ａとの層間距離は１００μｍ程度）
となる。
【０００９】従って、抵抗指数が３０前後のチップ型サ
ーミスタが必要とされる場合には、図７に示す如く、フ
ロート電極３ａと対向電極３ｂ，３ｃとを組み合せた内
部電極構造が採用される。このチップ型サーミスタで
は、主に、対向電極３ｂ，３ｃを垂直方向に投影した場
合に、フロート電極３ａと重なる部分（図７のＸ1 ，Ｘ
2 の領域）の重なり面積を調節することにより、抵抗指
数を制御する。
ーミスタが必要とされる場合には、図７に示す如く、フ
ロート電極３ａと対向電極３ｂ，３ｃとを組み合せた内
部電極構造が採用される。このチップ型サーミスタで
は、主に、対向電極３ｂ，３ｃを垂直方向に投影した場
合に、フロート電極３ａと重なる部分（図７のＸ1 ，Ｘ
2 の領域）の重なり面積を調節することにより、抵抗指
数を制御する。
【００１０】
【発明が解決しようとする課題】しかしながら、図７に
示す内部電極構造のチップ型サーミスタでは、次のよう
な欠点があった。
示す内部電極構造のチップ型サーミスタでは、次のよう
な欠点があった。
【００１１】即ち、目標となる抵抗値によっては、フロ
ート電極３ａと対向電極３ｂ，３ｃとの重なり面積を大
きくとる必要があり、そのために同一平面上にある対向
電極３ｂ，３ｃの長さ（図７のＬ1 ，Ｌ2 ）を長くし、
また、フロート電極３の長さ（図７のＬ3 ）を長くする
必要が生じる。
ート電極３ａと対向電極３ｂ，３ｃとの重なり面積を大
きくとる必要があり、そのために同一平面上にある対向
電極３ｂ，３ｃの長さ（図７のＬ1 ，Ｌ2 ）を長くし、
また、フロート電極３の長さ（図７のＬ3 ）を長くする
必要が生じる。
【００１２】対向電極３ｂ，３ｃ間の長さ（Ｌ1 ，
Ｌ2 ）を長くすると、対向電極３ｂ，３ｃ間の間隔（図
７のｄ）が狭くなることにより、この対向電極３ｂ，３
ｃ間の漏れ電流が大きくなり、そのためにチップ型サー
ミスタの抵抗値等の特性がばらつく。また、フロート電
極３ａの長さＬ3 を長くした場合、フロート電極３ａの
端部が端子電極２Ａに近接し、フロート電極３ａが端子
電極２Ａの影響を受けることによっても、チップ型サー
ミスタの抵抗値等の特性がばらつくようになる。
Ｌ2 ）を長くすると、対向電極３ｂ，３ｃ間の間隔（図
７のｄ）が狭くなることにより、この対向電極３ｂ，３
ｃ間の漏れ電流が大きくなり、そのためにチップ型サー
ミスタの抵抗値等の特性がばらつく。また、フロート電
極３ａの長さＬ3 を長くした場合、フロート電極３ａの
端部が端子電極２Ａに近接し、フロート電極３ａが端子
電極２Ａの影響を受けることによっても、チップ型サー
ミスタの抵抗値等の特性がばらつくようになる。
【００１３】このため、抵抗値等の特性が所望の値とな
るチップ型サーミスタを、精度良く製造することができ
ない。
るチップ型サーミスタを、精度良く製造することができ
ない。
【００１４】本発明は上記従来の問題点を解決し、内部
電極として対向電極とフロート電極とを設けたチップ型
サーミスタにおいて、抵抗値等の特性のばらつきの原因
となる漏れ電流を防止して、所望の抵抗値を有するチッ
プ型サーミスタを提供することを目的とする。
電極として対向電極とフロート電極とを設けたチップ型
サーミスタにおいて、抵抗値等の特性のばらつきの原因
となる漏れ電流を防止して、所望の抵抗値を有するチッ
プ型サーミスタを提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明のチップ型サーミ
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の内
部に、該サーミスタ素体の１対の側面とそれぞれ平行に
設けられた第１及び第２の対向電極並びにフロート電極
と、該サーミスタ素体の一方の端面に形成された第１の
端子電極と、他方の端面に形成された第２の端子電極と
を備えるチップ型サーミスタであって、該フロート電極
は、第１及び第２の対向電極と垂直方向において各内部
電極から離隔しており、該第１の対向電極は、一端が該
第１の端子電極に導通し、他端がサーミスタ素体の内部
に位置しており、かつ、該第１の対向電極を該垂直方向
に投影した場合に投影面は該フロート電極の一部と重な
り、該第２の対向電極は、一端が該第２の端子電極に導
通し、他端がサーミスタ素体の内部に位置しており、か
つ、該第２の対向電極を該垂直方向に投影した場合に投
影面は該フロート電極の一部と重なるチップ型サーミス
タにおいて、該第１の対向電極と第２の対向電極とが該
垂直方向において離隔しており、該第１の対向電極と第
２の対向電極との該垂直方向の間の位置に前記フロート
電極が配置されていることを特徴とする。
スタは、セラミックス焼結体よりなる直方体形状のチッ
プ状サーミスタ素体と、該チップ状サーミスタ素体の内
部に、該サーミスタ素体の１対の側面とそれぞれ平行に
設けられた第１及び第２の対向電極並びにフロート電極
と、該サーミスタ素体の一方の端面に形成された第１の
端子電極と、他方の端面に形成された第２の端子電極と
を備えるチップ型サーミスタであって、該フロート電極
は、第１及び第２の対向電極と垂直方向において各内部
電極から離隔しており、該第１の対向電極は、一端が該
第１の端子電極に導通し、他端がサーミスタ素体の内部
に位置しており、かつ、該第１の対向電極を該垂直方向
に投影した場合に投影面は該フロート電極の一部と重な
り、該第２の対向電極は、一端が該第２の端子電極に導
通し、他端がサーミスタ素体の内部に位置しており、か
つ、該第２の対向電極を該垂直方向に投影した場合に投
影面は該フロート電極の一部と重なるチップ型サーミス
タにおいて、該第１の対向電極と第２の対向電極とが該
垂直方向において離隔しており、該第１の対向電極と第
２の対向電極との該垂直方向の間の位置に前記フロート
電極が配置されていることを特徴とする。
【００１６】本発明のチップ型サーミスタでは、第１の
対向電極と第２の対向電極とが、垂直方向に離隔して設
けられているため、これらの間に位置するフロート電極
との重なり面積を大きくとる場合においても、第１の対
向電極と第２の対向電極との間に抵抗値等の特性のばら
つきの原因となる漏れ電流が生じるおそれがない。
対向電極と第２の対向電極とが、垂直方向に離隔して設
けられているため、これらの間に位置するフロート電極
との重なり面積を大きくとる場合においても、第１の対
向電極と第２の対向電極との間に抵抗値等の特性のばら
つきの原因となる漏れ電流が生じるおそれがない。
【００１７】また、第１の対向電極と第２の対向電極と
を比較的長く形成しても漏れ電流は生じないため、フロ
ート電極との重なり面積を大きくとるためにフロート電
極を過度に長く形成する必要がなくなり、フロート電極
の端部が端子電極に近接することによる抵抗値のばらつ
きも防止される。
を比較的長く形成しても漏れ電流は生じないため、フロ
ート電極との重なり面積を大きくとるためにフロート電
極を過度に長く形成する必要がなくなり、フロート電極
の端部が端子電極に近接することによる抵抗値のばらつ
きも防止される。
【００１８】
【発明の実施の形態】以下に、図面を参照して本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００１９】図１は本発明のチップ型サーミスタの実施
の形態を示す断面図、図２（ａ），（ｂ），（ｃ）はそ
れぞれ図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面
図である。なお、図２（ａ）〜（ｃ）において、外部電
極は図示を省略してある。
の形態を示す断面図、図２（ａ），（ｂ），（ｃ）はそ
れぞれ図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面
図である。なお、図２（ａ）〜（ｃ）において、外部電
極は図示を省略してある。
【００２０】このチップ型サーミスタは、セラミックス
焼結体よりなる直方体状のチップ状サーミスタ素体１
と、このチップ状サーミスタ素体１の両端面に形成され
た外部電極２，２’（端子電極２Ａ，Ｎｉめっき層２Ｂ
及びはんだめっき層２Ｃ）、この両端面以外の４側面を
被覆するように設けられたガラス層等の絶縁性の無機物
層（図示せず）とを有する。なお、この無機物層よりな
る保護被膜は必ずしも必要とされるものではなく、なく
ても良い。また、外部電極についても、端子電極のみ、
或いは、端子電極とはんだめっき層のみでも良い。
焼結体よりなる直方体状のチップ状サーミスタ素体１
と、このチップ状サーミスタ素体１の両端面に形成され
た外部電極２，２’（端子電極２Ａ，Ｎｉめっき層２Ｂ
及びはんだめっき層２Ｃ）、この両端面以外の４側面を
被覆するように設けられたガラス層等の絶縁性の無機物
層（図示せず）とを有する。なお、この無機物層よりな
る保護被膜は必ずしも必要とされるものではなく、なく
ても良い。また、外部電極についても、端子電極のみ、
或いは、端子電極とはんだめっき層のみでも良い。
【００２１】サーミスタ素体１の内部には、第１の対向
電極３Ａと、フロート電極３Ｃと、第２の対向電極３Ｂ
とが、垂直方向にこの順で互いに離隔して、かつ、サー
ミスタ素体１の１対の側面とそれぞれ平行に設けられて
いる。
電極３Ａと、フロート電極３Ｃと、第２の対向電極３Ｂ
とが、垂直方向にこの順で互いに離隔して、かつ、サー
ミスタ素体１の１対の側面とそれぞれ平行に設けられて
いる。
【００２２】第１の対向電極３Ａは一端が一方の外部電
極２に導通し、他端はサーミスタ素体１の内部に位置し
ている。また、第２の対向電極３Ｂは一端が他方の外部
電極２’に導通し、他端はサーミスタ素体１の内部に位
置している。フロート電極３Ｃは、その両端がサーミス
タ素体１の内部に位置し、両外部電極２，２’と非導通
とされている。
極２に導通し、他端はサーミスタ素体１の内部に位置し
ている。また、第２の対向電極３Ｂは一端が他方の外部
電極２’に導通し、他端はサーミスタ素体１の内部に位
置している。フロート電極３Ｃは、その両端がサーミス
タ素体１の内部に位置し、両外部電極２，２’と非導通
とされている。
【００２３】しかして、第１及び第２の対向電極３Ａ，
３Ｂは、これらを垂直方向に投影した場合に投影面がそ
れぞれフロート電極３Ｃの一部と重なるように、対向電
極３Ａ，３Ｂ及びフロート電極３Ｃの長さＬ1 ，Ｌ2 ，
Ｌ3 が設定されている。
３Ｂは、これらを垂直方向に投影した場合に投影面がそ
れぞれフロート電極３Ｃの一部と重なるように、対向電
極３Ａ，３Ｂ及びフロート電極３Ｃの長さＬ1 ，Ｌ2 ，
Ｌ3 が設定されている。
【００２４】一般に、フロート電極３Ｃは、サーミスタ
素体１の長さａ及び厚さｃにおいて、それぞれ中央部分
に設けるのが好ましい。また、第１の対向電極３Ａ及び
第２の対向電極３Ｂの長さＬ1 ，Ｌ2 、幅Ｗ1 ，Ｗ2 及
びフロート電極３Ｃとの重なり長さＸ1 ，Ｘ2 は同寸法
とし、これら第１，第２の対向電極３Ａ，３Ｂとフロー
ト電極３Ｃとの距離Ｙ1 ，Ｙ2 も同寸法となるようにす
るのが好ましい。
素体１の長さａ及び厚さｃにおいて、それぞれ中央部分
に設けるのが好ましい。また、第１の対向電極３Ａ及び
第２の対向電極３Ｂの長さＬ1 ，Ｌ2 、幅Ｗ1 ，Ｗ2 及
びフロート電極３Ｃとの重なり長さＸ1 ，Ｘ2 は同寸法
とし、これら第１，第２の対向電極３Ａ，３Ｂとフロー
ト電極３Ｃとの距離Ｙ1 ，Ｙ2 も同寸法となるようにす
るのが好ましい。
【００２５】また、図示のチップ型サーミスタでは、第
１の対向電極３Ａのフロート電極３Ｃへの投影面と、第
２の対向電極３Ｂのフロート電極３Ｃへの投影面との間
に間隔ｄが形成されている。本発明において、第１の対
向電極３Ａのフロート電極３Ｃへの投影面と第２の対向
電極３Ｂのフロート電極３Ｃへの投影面とが重なる、即
ち、第１（又は第２）の内部電極３Ａを第２（又は第
１）の対向電極３Ｂに投影した場合に投影面が第２（又
は第１）の対向電極３Ｂに重なるようにすることも可能
であるが、この場合には、抵抗値がばらつく傾向があ
る。このため、本発明においては、第１の対向電極３Ａ
のフロート電極３Ｃへの投影面と第２の対向電極３Ｂの
フロート電極３Ｃへの投影面とが重ならないように、即
ち、第１の対向電極３Ａの長さＬ1 と第２の対向電極３
Ｂの長さＬ2 との合計がサーミスタ素体１の長さａより
も大きくならないように（Ｌ1 ＋Ｌ2 ≦ａとなるよう
に）各対向電極３Ａ，３Ｂの長さを設定するのが好まし
い。
１の対向電極３Ａのフロート電極３Ｃへの投影面と、第
２の対向電極３Ｂのフロート電極３Ｃへの投影面との間
に間隔ｄが形成されている。本発明において、第１の対
向電極３Ａのフロート電極３Ｃへの投影面と第２の対向
電極３Ｂのフロート電極３Ｃへの投影面とが重なる、即
ち、第１（又は第２）の内部電極３Ａを第２（又は第
１）の対向電極３Ｂに投影した場合に投影面が第２（又
は第１）の対向電極３Ｂに重なるようにすることも可能
であるが、この場合には、抵抗値がばらつく傾向があ
る。このため、本発明においては、第１の対向電極３Ａ
のフロート電極３Ｃへの投影面と第２の対向電極３Ｂの
フロート電極３Ｃへの投影面とが重ならないように、即
ち、第１の対向電極３Ａの長さＬ1 と第２の対向電極３
Ｂの長さＬ2 との合計がサーミスタ素体１の長さａより
も大きくならないように（Ｌ1 ＋Ｌ2 ≦ａとなるよう
に）各対向電極３Ａ，３Ｂの長さを設定するのが好まし
い。
【００２６】また、フロート電極３Ｃは、その端部が外
部電極２，２’に近接すると、前述の如くサーミスタの
抵抗値がばらつく傾向にあることから、フロート電極３
Ｃの長さＬ3 は、サーミスタ素体１の長さａに対して２
／３以内となるようにするのが好ましい。
部電極２，２’に近接すると、前述の如くサーミスタの
抵抗値がばらつく傾向にあることから、フロート電極３
Ｃの長さＬ3 は、サーミスタ素体１の長さａに対して２
／３以内となるようにするのが好ましい。
【００２７】なお、上記実施の形態にあっては第１及び
第２の対向電極とフロート電極とが１層ずつ示されてい
るが、この電極層の数をこれよりも多くした多層構造と
しても良いことは明らかである。
第２の対向電極とフロート電極とが１層ずつ示されてい
るが、この電極層の数をこれよりも多くした多層構造と
しても良いことは明らかである。
【００２８】
【実施例】以下に実施例及び比較例を挙げて本発明をよ
り具体的に説明する。
り具体的に説明する。
【００２９】実施例１ 図１，２に示す本発明のチップ型サーミスタを製造し
た。
た。
【００３０】市販の炭酸マンガン、炭酸ニッケル、炭酸
コバルト及び酸化銅を出発原料とし、これらを金属原子
比が所定の割合になるようにそれぞれ秤量し、ボールミ
ルで１６時間均一に混合した後脱水乾燥した。次にこの
混合物を大気圧下、９００℃で２時間仮焼し、この仮焼
物を再びボールミルで粉砕して脱水乾燥した。
コバルト及び酸化銅を出発原料とし、これらを金属原子
比が所定の割合になるようにそれぞれ秤量し、ボールミ
ルで１６時間均一に混合した後脱水乾燥した。次にこの
混合物を大気圧下、９００℃で２時間仮焼し、この仮焼
物を再びボールミルで粉砕して脱水乾燥した。
【００３１】得られた原料粉末に、有機溶剤、バインダ
ー分、分散剤等を加えスラリーを調製し、キャスティン
グ法にて厚さ４０μｍのセラミックスシートを作製し
た。このセラミックスシートにＡｇ／Ｐｄペーストを印
刷して焼きつけることにより、各々、所定の位置に第１
の対向電極、第２の対向電極及びフロート電極を形成
し、これらのセラミックスシートと電極を形成していな
いセラミックスシートを所定の枚数重ね、静水圧プレス
法にて積層シートを圧着した。その後、切断機を用いて
圧着シートをチップ状に切断した。
ー分、分散剤等を加えスラリーを調製し、キャスティン
グ法にて厚さ４０μｍのセラミックスシートを作製し
た。このセラミックスシートにＡｇ／Ｐｄペーストを印
刷して焼きつけることにより、各々、所定の位置に第１
の対向電極、第２の対向電極及びフロート電極を形成
し、これらのセラミックスシートと電極を形成していな
いセラミックスシートを所定の枚数重ね、静水圧プレス
法にて積層シートを圧着した。その後、切断機を用いて
圧着シートをチップ状に切断した。
【００３２】このチップを大気圧下、１０５０℃で４時
間焼成し、その後、バレル研磨処理を施した後、４側面
にスパッタリング法によりＳｉＯ2 を主成分とする保護
ガラス膜を１μｍの厚さに形成した。次いで、両端面に
浸漬法によりＡｇペーストを付着させた後、焼き付けて
厚さ２０μｍのＡｇ端子電極２Ａを形成し、更に、Ｎｉ
めっき層（厚さ２μｍ）２Ｂ及びはんだめっき層（厚さ
４μｍ）２Ｃを形成した。
間焼成し、その後、バレル研磨処理を施した後、４側面
にスパッタリング法によりＳｉＯ2 を主成分とする保護
ガラス膜を１μｍの厚さに形成した。次いで、両端面に
浸漬法によりＡｇペーストを付着させた後、焼き付けて
厚さ２０μｍのＡｇ端子電極２Ａを形成し、更に、Ｎｉ
めっき層（厚さ２μｍ）２Ｂ及びはんだめっき層（厚さ
４μｍ）２Ｃを形成した。
【００３３】得られたチップ型サーミスタの、図１及び
図２（ａ）〜（ｃ）に示す各部の寸法は次の通りであ
る。
図２（ａ）〜（ｃ）に示す各部の寸法は次の通りであ
る。
【００３４】サーミスタ素体１の寸法 ａ＝１．６ｍｍ ｂ＝０．８ｍｍ ｃ＝０．８ｍｍ第１の対向電極３Ａの寸法 Ｌ1 ＝０．７ｍｍ Ｗ1 ＝０．６ｍｍ第２の対向電極３Ｂの寸法 Ｌ2 ＝０．７ｍｍ Ｗ2 ＝０．６ｍｍフロート電極３Ｃの寸法 Ｌ3 ＝１．２ｍｍ Ｗ3 ＝０．６ｍｍ第１及び第２の対向電極３Ａ，３Ｂとフロート電極３Ｃ
との重なり長さ Ｘ1 ＝Ｘ2 ＝０．５ｍｍ第１及び第２の対向電極３Ａ，３Ｂとフロート電極３Ｃ
との間隔 Ｙ1 ＝Ｙ2 ＝４０μｍ第１の対向電極３Ａと第２の対向電極３Ｂとの間隔 ｄ＝２００μｍ 得られたチップ型サーミスタについて抵抗値を測定し
た。このチップ型サーミスタは、第１及び第２の対向電
極とフロート電極を形成していない、同一組成のサーミ
スタ材料で構成されかつ同一寸法のサーミスタ素体の抵
抗値に対する抵抗指数は約２８であった。
との重なり長さ Ｘ1 ＝Ｘ2 ＝０．５ｍｍ第１及び第２の対向電極３Ａ，３Ｂとフロート電極３Ｃ
との間隔 Ｙ1 ＝Ｙ2 ＝４０μｍ第１の対向電極３Ａと第２の対向電極３Ｂとの間隔 ｄ＝２００μｍ 得られたチップ型サーミスタについて抵抗値を測定し
た。このチップ型サーミスタは、第１及び第２の対向電
極とフロート電極を形成していない、同一組成のサーミ
スタ材料で構成されかつ同一寸法のサーミスタ素体の抵
抗値に対する抵抗指数は約２８であった。
【００３５】また、試料１００個について抵抗のばらつ
きを、下記式で算出されるＣＶ値で評価したところ、
１．４０％と、ばらつきが小さいことが確認された。
きを、下記式で算出されるＣＶ値で評価したところ、
１．４０％と、ばらつきが小さいことが確認された。
【００３６】
【数１】
【００３７】比較例１ 実施例１において、第１の対向電極と第２の対向電極と
を同一のセラミックスシートに印刷し、このセラミック
スシートとフロート電極を印刷したセラミックスシート
と、電極を印刷していないセラミックスシートとを所要
の枚数重ねて静水圧プレスしたこと以外は同様に行っ
て、図７に示す従来のチップ型サーミスタを製造した。
を同一のセラミックスシートに印刷し、このセラミック
スシートとフロート電極を印刷したセラミックスシート
と、電極を印刷していないセラミックスシートとを所要
の枚数重ねて静水圧プレスしたこと以外は同様に行っ
て、図７に示す従来のチップ型サーミスタを製造した。
【００３８】このチップ型サーミスタのサーミスタ素体
の寸法は実施例１のものと同寸法であり、その他、図７
に示す各部の寸法は次の通りである。
の寸法は実施例１のものと同寸法であり、その他、図７
に示す各部の寸法は次の通りである。
【００３９】対向電極３ｂ，３ｃの寸法 Ｌ1 ＝Ｌ3 ＝０．７ｍｍ 幅＝０．６ｍｍフロート電極３ａの寸法 Ｌ3 ＝１．２ｍｍ 幅＝０．６ｍｍ対向電極３ｂ，３ｃとフロート電極３ａとの重なり長さ Ｘ1 ＝Ｘ2 ＝０．５ｍｍ対向電極３ｂ，３ｃとフロート電極３ａとの間隔 Ｙ＝４０μｍ対向電極３ｂと３ｃとの間隔 ｄ＝２００μｍ 得られたチップ型サーミスタについて、実施例１と同様
にして抵抗指数及び抵抗値のばらつきを調べ、結果を実
施例１の結果と共に表１に示した。
にして抵抗指数及び抵抗値のばらつきを調べ、結果を実
施例１の結果と共に表１に示した。
【００４０】
【表１】
【００４１】表１より、本発明によれば、抵抗指数３０
程度で、抵抗値等の特性のばらつきの少ない良好なチッ
プ型サーミスタを得ることができることがわかる。
程度で、抵抗値等の特性のばらつきの少ない良好なチッ
プ型サーミスタを得ることができることがわかる。
【００４２】
【発明の効果】以上詳述した通り、本発明のチップ型サ
ーミスタによれば、抵抗値等の特性のばらつきの少な
い、高精度なチップ型サーミスタが提供される。
ーミスタによれば、抵抗値等の特性のばらつきの少な
い、高精度なチップ型サーミスタが提供される。
【図１】本発明のチップ型サーミスタの実施の形態を示
す断面図である。
す断面図である。
【図２】図２（ａ）は図１のＡ−Ａ線に沿う断面図、図
２（ｂ）は図１のＢ−Ｂ線に沿う断面図、図２（ｃ）は
図１のＣ−Ｃ線に沿う断面図である
２（ｂ）は図１のＢ−Ｂ線に沿う断面図、図２（ｃ）は
図１のＣ−Ｃ線に沿う断面図である
【図３】従来例を示す断面図である。
【図４】従来例を示す断面図である。
【図５】従来例を示す断面図である。
【図６】従来例を示す断面図である。
【図７】従来例を示す断面図である。
１ サーミスタ素体 ２，２’ 外部電極 ２Ａ 端子電極 ２Ｂ Ｎｉめっき層 ２Ｃ はんだめっき層 ３Ａ 第１の対向電極 ３Ｂ 第２の対向電極 ３Ｃ フロート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 修 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社電子技術研究所内
Claims (2)
- 【請求項１】 セラミックス焼結体よりなる直方体形状
のチップ状サーミスタ素体と、 該チップ状サーミスタ素体の内部に、該サーミスタ素体
の１対の側面とそれぞれ平行に設けられた第１及び第２
の対向電極並びにフロート電極と、 該サーミスタ素体の一方の端面に形成された第１の端子
電極と、 他方の端面に形成された第２の端子電極とを備えるチッ
プ型サーミスタであって、 該フロート電極は、第１及び第２の対向電極と垂直方向
において各内部電極から離隔しており、 該第１の対向電極は、一端が該第１の端子電極に導通
し、他端がサーミスタ素体の内部に位置しており、か
つ、該第１の対向電極を該垂直方向に投影した場合に投
影面は該フロート電極の一部と重なり、 該第２の対向電極は、一端が該第２の端子電極に導通
し、他端がサーミスタ素体の内部に位置しており、か
つ、該第２の対向電極を該垂直方向に投影した場合に投
影面は該フロート電極の一部と重なるチップ型サーミス
タにおいて、 該第１の対向電極と第２の対向電極とが該垂直方向にお
いて離隔しており、 該第１の対向電極と第２の対向電極との該垂直方向の間
の位置に前記フロート電極が配置されていることを特徴
とするチップ型サーミスタ。 - 【請求項２】 請求項１において、第１の対向電極のフ
ロート電極への投影面と第２の対向電極のフロート電極
への投影面とが離隔するように第１及び第２の対向電極
が前記端子電極同士を結ぶ方向において離隔しているこ
とを特徴とするチップ型サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26185796A JPH10106807A (ja) | 1996-10-02 | 1996-10-02 | チップ型サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26185796A JPH10106807A (ja) | 1996-10-02 | 1996-10-02 | チップ型サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10106807A true JPH10106807A (ja) | 1998-04-24 |
Family
ID=17367723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26185796A Pending JPH10106807A (ja) | 1996-10-02 | 1996-10-02 | チップ型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10106807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI396207B (zh) * | 2008-06-16 | 2013-05-11 | Murata Manufacturing Co | Electronic Parts |
-
1996
- 1996-10-02 JP JP26185796A patent/JPH10106807A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI396207B (zh) * | 2008-06-16 | 2013-05-11 | Murata Manufacturing Co | Electronic Parts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102971808B (zh) | 片式热敏电阻及其制造方法 | |
| KR101397835B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR20130053878A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
| JP7562249B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP5324390B2 (ja) | 積層電子部品 | |
| JP2000182835A (ja) | 積層フェライトチップインダクタアレイ | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| US20230317361A1 (en) | Electronic component | |
| JPH10106807A (ja) | チップ型サーミスタ | |
| JP2021108325A (ja) | 積層コイル部品 | |
| US12020847B2 (en) | Multilayer coil component | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH10135007A (ja) | チップ型サーミスタ | |
| JP6828256B2 (ja) | Ｎｔｃサーミスタ素子 | |
| JP3893800B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPH06314602A (ja) | セラミック電子部品 | |
| JP2000082606A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2003124006A (ja) | サーミスタ | |
| TW564439B (en) | Electro-ceramic component | |
| JPH06314601A (ja) | Ｎｔｃサーミスタ | |
| JP3269404B2 (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS6050046B2 (ja) | 複合部品のトリミング方法 | |
| JPS58163102A (ja) | 磁器コンデンサの内部電極用導電性ペ−スト | |
| JPH06310304A (ja) | Ｎｔｃサーミスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020205 |