JPH10107079A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10107079A JPH10107079A JP8260472A JP26047296A JPH10107079A JP H10107079 A JPH10107079 A JP H10107079A JP 8260472 A JP8260472 A JP 8260472A JP 26047296 A JP26047296 A JP 26047296A JP H10107079 A JPH10107079 A JP H10107079A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wiring board
- semiconductor chip
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/287—Flow barriers
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線基板上の導体パターンへのハンダの流れ
出しを抑制し、半導体装置をハンダの融点よりも高い温
度環境にさらされても、半導体チップと配線基板との接
続不良が発生しない半導体装置を提供すること。 【解決手段】 電極５上に配線基板との電気的な接続を
行うためのハンダバンプを有する半導体チップ４と、半
導体チップ４の電極の配置に対応する位置に配した実装
パッド２の周辺にソルダーレジストでソルダーダム３を
形成した配線基板１と、半導体チップ４と配線基板１と
の間に注入するための封止樹脂１１とを有し、封止樹脂
１１は半導体チップ４と配線基板１との間および配線基
板１上にソルダーレジストで形成したソルダーダム３を
覆うように注入する。
出しを抑制し、半導体装置をハンダの融点よりも高い温
度環境にさらされても、半導体チップと配線基板との接
続不良が発生しない半導体装置を提供すること。 【解決手段】 電極５上に配線基板との電気的な接続を
行うためのハンダバンプを有する半導体チップ４と、半
導体チップ４の電極の配置に対応する位置に配した実装
パッド２の周辺にソルダーレジストでソルダーダム３を
形成した配線基板１と、半導体チップ４と配線基板１と
の間に注入するための封止樹脂１１とを有し、封止樹脂
１１は半導体チップ４と配線基板１との間および配線基
板１上にソルダーレジストで形成したソルダーダム３を
覆うように注入する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップと配線
基板との接続構造に係わり、とくに半導体チップと配線
基板との接続にハンダを使ったフリップチップ実装を用
いて半導体チップの電極と配線基板の実装パッドとの接
続を行う半導体装置の構造に関する。
基板との接続構造に係わり、とくに半導体チップと配線
基板との接続にハンダを使ったフリップチップ実装を用
いて半導体チップの電極と配線基板の実装パッドとの接
続を行う半導体装置の構造に関する。
【０００２】
【従来の技術】半導体チップと配線基板との接続にハン
ダバンプを使ったフリップチップ実装の従来技術として
たとえば特開平５−７４８５８号公報が挙げられる。
ダバンプを使ったフリップチップ実装の従来技術として
たとえば特開平５−７４８５８号公報が挙げられる。
【０００３】従来技術のハンダバンプを使ったフリップ
チップ実装を用いた半導体装置の構造について図７〜図
９を用いて説明する。図７は配線基板を半導体チップ搭
載側から見た平面図である。
チップ実装を用いた半導体装置の構造について図７〜図
９を用いて説明する。図７は配線基板を半導体チップ搭
載側から見た平面図である。
【０００４】配線基板１２上に形成された実装パッド部
１６は実装パッド１３とこの実装パッド１３につながる
導体パターン１４とを有する。ここで導体パターン１４
の一部には、他の導体パターン１４よりもパターン幅を
細く形成したくびれ部１５がある。このくびれ部１５は
実装パッド１３にハンダ接続されたハンダをこのくびれ
部１５において導体パターン１４への流れ出しを阻止す
ることを目的に作られている。
１６は実装パッド１３とこの実装パッド１３につながる
導体パターン１４とを有する。ここで導体パターン１４
の一部には、他の導体パターン１４よりもパターン幅を
細く形成したくびれ部１５がある。このくびれ部１５は
実装パッド１３にハンダ接続されたハンダをこのくびれ
部１５において導体パターン１４への流れ出しを阻止す
ることを目的に作られている。
【０００５】図８は半導体チップの断面図である。半導
体チップ１７は電極１８以外は窒化シリコン（ＳｉＮ）
の絶縁膜１９で覆われ、外部とは電気的に絶縁されてい
る。半導体チップ１７の電極１８上に蒸着法やスパッタ
リング法を用いてバリアメタル層２０を形成し、バリア
メタル層２０の上にハンダをメッキ法やマスク蒸着法を
用いてを堆積させ、その後ハンダの融点より高い温度で
加熱し、ハンダバンプ２１を形成する。半導体チップ１
７には配線基板１２の実装パッド１３と対応する位置に
ハンダバンプ２１を形成している。
体チップ１７は電極１８以外は窒化シリコン（ＳｉＮ）
の絶縁膜１９で覆われ、外部とは電気的に絶縁されてい
る。半導体チップ１７の電極１８上に蒸着法やスパッタ
リング法を用いてバリアメタル層２０を形成し、バリア
メタル層２０の上にハンダをメッキ法やマスク蒸着法を
用いてを堆積させ、その後ハンダの融点より高い温度で
加熱し、ハンダバンプ２１を形成する。半導体チップ１
７には配線基板１２の実装パッド１３と対応する位置に
ハンダバンプ２１を形成している。
【０００６】図９は半導体装置の従来構造の断面図であ
る。半導体チップ１７に形成したハンダバンプ２１を溶
融して、配線基板１２上の実装パッド１３との接続を行
っている。接続の際、溶融したハンダは実装パッド部１
６上に濡れ広がる。封止樹脂２４は半導体チップ１７と
配線基板１２との間に注入している。
る。半導体チップ１７に形成したハンダバンプ２１を溶
融して、配線基板１２上の実装パッド１３との接続を行
っている。接続の際、溶融したハンダは実装パッド部１
６上に濡れ広がる。封止樹脂２４は半導体チップ１７と
配線基板１２との間に注入している。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た半導体装置はハンダを溶融して接続を行う際、ハンダ
が実装パッドから導体パターンへ流れ出してしまう。こ
れはくびれ部を形成してもハンダの流れ出しを抑えるこ
とはかなり難しい。それに加えて半導体装置に半導体チ
ップと他の部品とを混載したり、半導体チップ以外の部
品のリペアーを行う際、そのたびに半導体チップのハン
ダは融点以上の環境下に置かれるので、図１２のように
溶融したハンダが導体パターンを伝わって封止樹脂で覆
った部分より外部に流れ出してしまう。そして最悪の場
合、接続していたハンダ内部に空洞部分を作ってしま
い、半導体チップと配線基板との接続不良が発生する。
た半導体装置はハンダを溶融して接続を行う際、ハンダ
が実装パッドから導体パターンへ流れ出してしまう。こ
れはくびれ部を形成してもハンダの流れ出しを抑えるこ
とはかなり難しい。それに加えて半導体装置に半導体チ
ップと他の部品とを混載したり、半導体チップ以外の部
品のリペアーを行う際、そのたびに半導体チップのハン
ダは融点以上の環境下に置かれるので、図１２のように
溶融したハンダが導体パターンを伝わって封止樹脂で覆
った部分より外部に流れ出してしまう。そして最悪の場
合、接続していたハンダ内部に空洞部分を作ってしま
い、半導体チップと配線基板との接続不良が発生する。
【０００８】本発明の目的は、上記の課題を解決して、
配線基板上の導体パターンへのハンダの流れ出しを抑制
し、半導体装置をハンダの融点よりも高い温度環境にさ
らされても、半導体チップと配線基板との接続不良が発
生しない半導体装置を提供することにある。
配線基板上の導体パターンへのハンダの流れ出しを抑制
し、半導体装置をハンダの融点よりも高い温度環境にさ
らされても、半導体チップと配線基板との接続不良が発
生しない半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の半導体装置は、電極上に配線基板との
電気的な接続を行うためのハンダバンプを有する半導体
チップと、半導体チップの電極の配置に対応する位置に
配した実装パッドの周辺にソルダーレジストでソルダー
ダムを形成した配線基板と、半導体チップと配線基板と
の間に注入するための封止樹脂とを有し、封止樹脂は半
導体チップと配線基板との間および配線基板上にソルダ
ーレジストで形成したソルダーダムを覆うように注入す
ることを特徴とする。
ために、本発明の半導体装置は、電極上に配線基板との
電気的な接続を行うためのハンダバンプを有する半導体
チップと、半導体チップの電極の配置に対応する位置に
配した実装パッドの周辺にソルダーレジストでソルダー
ダムを形成した配線基板と、半導体チップと配線基板と
の間に注入するための封止樹脂とを有し、封止樹脂は半
導体チップと配線基板との間および配線基板上にソルダ
ーレジストで形成したソルダーダムを覆うように注入す
ることを特徴とする。
【００１０】本発明の半導体装置においては、配線基板
上に形成した実装パッドの周辺にソルダーレジストで形
成したソルダーダムを備えていることと、封止樹脂を半
導体チップと配線基板との間および配線基板上に形成し
たソルダーダムを覆うように注入することで、接続時の
ハンダの形状が維持できる。よって半導体装置完成後に
ハンダが溶融する環境下に置かれても、溶融したハンダ
を導電パターンへ濡れ出したことによる半導体チップと
配線基板との接続不良を防止できる。
上に形成した実装パッドの周辺にソルダーレジストで形
成したソルダーダムを備えていることと、封止樹脂を半
導体チップと配線基板との間および配線基板上に形成し
たソルダーダムを覆うように注入することで、接続時の
ハンダの形状が維持できる。よって半導体装置完成後に
ハンダが溶融する環境下に置かれても、溶融したハンダ
を導電パターンへ濡れ出したことによる半導体チップと
配線基板との接続不良を防止できる。
【００１１】
【発明の実施の形態】以下、図面を用いて本発明の半導
体装置を実施するための最良の実施形態における半導体
装置の構成の説明を行う。図１は本発明の半導体装置を
示す断面図である。この半導体装置は半導体チップ４と
配線基板１および半導体チップ４と配線基板１との間に
注入する封止樹脂１１で構成している。
体装置を実施するための最良の実施形態における半導体
装置の構成の説明を行う。図１は本発明の半導体装置を
示す断面図である。この半導体装置は半導体チップ４と
配線基板１および半導体チップ４と配線基板１との間に
注入する封止樹脂１１で構成している。
【００１２】図２は本発明に用いた配線基板を半導体チ
ップ搭載側から見た平面図、図３は配線基板の断面図で
ある。配線基板１は、サブトラクティブ法を用いて実装
パッド２と導体パターン（図中に記載無し）とを形成す
る。実装パッド２の位置は、半導体チップ４に形成され
ているの電極５の配置に対応するように形成する。
ップ搭載側から見た平面図、図３は配線基板の断面図で
ある。配線基板１は、サブトラクティブ法を用いて実装
パッド２と導体パターン（図中に記載無し）とを形成す
る。実装パッド２の位置は、半導体チップ４に形成され
ているの電極５の配置に対応するように形成する。
【００１３】ソルダーダム３は紫外線硬化型液状フォト
ソルダーレジストを配線基板１全面にスクリーン印刷法
で塗布し、実装パッド２周辺部のみのパターンが露出す
るように作製したパターンマスクを配線基板１上にあ
て、紫外線露光し、現像を行い実装パターン２を露出
し、実装パッド２に隣接するように残した液状フォトソ
ルダーレジストでソルダーダム３を形成する。
ソルダーレジストを配線基板１全面にスクリーン印刷法
で塗布し、実装パッド２周辺部のみのパターンが露出す
るように作製したパターンマスクを配線基板１上にあ
て、紫外線露光し、現像を行い実装パターン２を露出
し、実装パッド２に隣接するように残した液状フォトソ
ルダーレジストでソルダーダム３を形成する。
【００１４】ソルダーダム３の幅Ｌの寸法は半導体チッ
プ４に形成するハンダバンプ８の直径と同寸法から直径
の２倍の寸法以内の幅にする。実装パッド２の形状は図
１のような円形の他に正方形や長方形等でも良い。これ
は配線基板１２上のパターンの引き回しによって使い分
ければ構わない。ただし、すべての実装パッド２の面積
は、同じ面積にする必要がある。
プ４に形成するハンダバンプ８の直径と同寸法から直径
の２倍の寸法以内の幅にする。実装パッド２の形状は図
１のような円形の他に正方形や長方形等でも良い。これ
は配線基板１２上のパターンの引き回しによって使い分
ければ構わない。ただし、すべての実装パッド２の面積
は、同じ面積にする必要がある。
【００１５】実装パッド２の表面は半導体チップ実装時
にハンダの濡れ性を良好にするために、無電解Ｎｉ／Ａ
ｕメッキを施している。
にハンダの濡れ性を良好にするために、無電解Ｎｉ／Ａ
ｕメッキを施している。
【００１６】図４は半導体チップの断面図である。半導
体チップ４は電極５以外を窒化シリコン（ＳｉＮ）など
の絶縁性被膜である絶縁膜６で覆われ外部とは電気的に
絶縁されている。半導体チップ４の電極５上に蒸着法や
スパッタリング法等を用いてバリアメタル層７を形成
し、バリアメタル層７の上にハンダをメッキ法やマスク
真空蒸着法を用いて形成し、その後ハンダの融点より高
い温度で加熱し、ハンダバンプ８を形成する。このバン
プのハンダは共晶ハンダである。
体チップ４は電極５以外を窒化シリコン（ＳｉＮ）など
の絶縁性被膜である絶縁膜６で覆われ外部とは電気的に
絶縁されている。半導体チップ４の電極５上に蒸着法や
スパッタリング法等を用いてバリアメタル層７を形成
し、バリアメタル層７の上にハンダをメッキ法やマスク
真空蒸着法を用いて形成し、その後ハンダの融点より高
い温度で加熱し、ハンダバンプ８を形成する。このバン
プのハンダは共晶ハンダである。
【００１７】半導体チップ４の電極５と配線基板１の実
装パッド２の電気的な接続は半導体チップ４に形成した
ハンダバンプ８を接続時に溶融し、実装パッド２との接
続を行う。配線基板１上に形成したソルダーダム３は導
体パターンへのハンダ１０の流れ出しを抑制している。
装パッド２の電気的な接続は半導体チップ４に形成した
ハンダバンプ８を接続時に溶融し、実装パッド２との接
続を行う。配線基板１上に形成したソルダーダム３は導
体パターンへのハンダ１０の流れ出しを抑制している。
【００１８】封止樹脂１１は半導体チップ４と配線基板
１との間および配線基板２上に形成したソルダーダム３
すべてを覆うように注入する。封止樹脂１１は接続部の
接続信頼性、半導体チップ４や配線基板１に形成された
回路に対する耐湿性向上などを目的に使用している。
１との間および配線基板２上に形成したソルダーダム３
すべてを覆うように注入する。封止樹脂１１は接続部の
接続信頼性、半導体チップ４や配線基板１に形成された
回路に対する耐湿性向上などを目的に使用している。
【００１９】封止樹脂１１にはエポキシ樹脂をベースに
アルミナやシリカなどのフィラーを混入して構成してい
る。フィラー量の割合は３０重量％から６０重量％で混
入している。
アルミナやシリカなどのフィラーを混入して構成してい
る。フィラー量の割合は３０重量％から６０重量％で混
入している。
【００２０】つぎに図１に示す本発明の半導体装置の構
造を形成するための製造方法を図１と図５と図６とを用
いて簡単に説明する。
造を形成するための製造方法を図１と図５と図６とを用
いて簡単に説明する。
【００２１】図５のように半導体チップ４に形成したハ
ンダバンプ８の先端にハンダバンプ４表面の酸化膜を清
浄化とハンダ濡れ性を良くするためにフラックス９を転
写法を用いて供給する。
ンダバンプ８の先端にハンダバンプ４表面の酸化膜を清
浄化とハンダ濡れ性を良くするためにフラックス９を転
写法を用いて供給する。
【００２２】半導体チップ４に形成したハンダバンプ８
の配置と配線基板１の実装パッド２の配置との位置合わ
せ行い、位置を合わせた後に半導体チップ４を配線基板
１上に設置する。その後、窒素雰囲気リフロー炉を用い
て、ハンダバンプ１０の融点（１８３℃）よりも高い温
度で加熱し、ハンダバンプ１０を溶融する。この溶融し
たハンダ１０で図６のように半導体チップ４の電極５と
配線基板１の実装パッド２との接続を行う。
の配置と配線基板１の実装パッド２の配置との位置合わ
せ行い、位置を合わせた後に半導体チップ４を配線基板
１上に設置する。その後、窒素雰囲気リフロー炉を用い
て、ハンダバンプ１０の融点（１８３℃）よりも高い温
度で加熱し、ハンダバンプ１０を溶融する。この溶融し
たハンダ１０で図６のように半導体チップ４の電極５と
配線基板１の実装パッド２との接続を行う。
【００２３】接続したハンダ１０の周囲や配線基板１と
半導体チップ４との間に残っているフラックス残渣を取
り除くために溶剤等を使用して洗浄を行う。
半導体チップ４との間に残っているフラックス残渣を取
り除くために溶剤等を使用して洗浄を行う。
【００２４】そして、配線基板１と半導体チップ４との
間と、実装パッド２上のハンダ１０周りと、ソルダーダ
ム３を覆うように封止樹脂１１を注入し、硬化させて図
１のような半導体装置を作製する。
間と、実装パッド２上のハンダ１０周りと、ソルダーダ
ム３を覆うように封止樹脂１１を注入し、硬化させて図
１のような半導体装置を作製する。
【００２５】
【発明の効果】フリップチップ実装の接続に使うハンダ
バンプが融点の低い共晶ハンダを用いた半導体装置にお
いて、配線基板に形成したソルダーダムと半導体チップ
と配線基板との間、実装パッドから導体パターンへの流
れ出しソルダーレジストで形成したソルダーダムで流れ
止まったハンダ周りおよびソルダーダムを封止樹脂で覆
うことで、半導体装置を他の部品と混載したり、半導体
チップ以外の部品のリペアーを行う際、そのたびに半導
体チップのハンダは融点以上の環境下に置かれても、接
続に使うハンダが溶融しても外部に流れ出すことがな
い。したがって、本発明の半導体装置においては、半導
体チップと配線基板との電気的接続が安定して得られ
る。
バンプが融点の低い共晶ハンダを用いた半導体装置にお
いて、配線基板に形成したソルダーダムと半導体チップ
と配線基板との間、実装パッドから導体パターンへの流
れ出しソルダーレジストで形成したソルダーダムで流れ
止まったハンダ周りおよびソルダーダムを封止樹脂で覆
うことで、半導体装置を他の部品と混載したり、半導体
チップ以外の部品のリペアーを行う際、そのたびに半導
体チップのハンダは融点以上の環境下に置かれても、接
続に使うハンダが溶融しても外部に流れ出すことがな
い。したがって、本発明の半導体装置においては、半導
体チップと配線基板との電気的接続が安定して得られ
る。
【図１】本発明の実施の形態における半導体装置を示す
断面図である。
断面図である。
【図２】本発明の実施の形態における半導体装置を構成
する配線基板を示す平面図である。
する配線基板を示す平面図である。
【図３】本発明の実施の形態における半導体装置を構成
する配線基板を示す断面図である。
する配線基板を示す断面図である。
【図４】本発明の実施の形態における半導体装置を構成
する半導体チップを示す断面図である。
する半導体チップを示す断面図である。
【図５】本発明の実施の形態における半導体装置を構成
する半導体チップにフラックスを供給した状態を示す断
面図である。
する半導体チップにフラックスを供給した状態を示す断
面図である。
【図６】本発明の実施の形態における半導体装置を構成
する半導体チップが配線基板と接続した状態を示す断面
図である。
する半導体チップが配線基板と接続した状態を示す断面
図である。
【図７】従来技術における半導体装置を構成する配線基
板を示す平面図である。
板を示す平面図である。
【図８】従来技術における半導体装置を構成する半導体
チップの断面図である。
チップの断面図である。
【図９】従来技術における半導体装置を示す断面図であ
る。
る。
【図１０】従来技術における半導体装置の不良状態を説
明するために示す断面図である。
明するために示す断面図である。
【符号の説明】 １ 配線基板 ２ 実装パッド ３ ソルダーダム ４ 半導体チップ １０ ハンダ １１ 封止樹脂
Claims (1)
- 【請求項１】 電極上に配線基板との電気的な接続を行
うためのハンダバンプを有する半導体チップと、半導体
チップの電極の配置に対応する位置に配した実装パッド
の周辺にソルダーレジストでソルダーダムを形成した配
線基板と、半導体チップと配線基板との間に注入するた
めの封止樹脂とを有し、封止樹脂は半導体チップと配線
基板との間および配線基板上にソルダーレジストで形成
したソルダーダムを覆うように注入することを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8260472A JPH10107079A (ja) | 1996-10-01 | 1996-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8260472A JPH10107079A (ja) | 1996-10-01 | 1996-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107079A true JPH10107079A (ja) | 1998-04-24 |
Family
ID=17348430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8260472A Pending JPH10107079A (ja) | 1996-10-01 | 1996-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10107079A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084513A (ko) * | 2002-04-27 | 2003-11-01 | 엘지이노텍 주식회사 | 발광 다이오드의 플립칩 공정방법 |
| KR100908674B1 (ko) * | 2006-06-15 | 2009-07-22 | 알프스 덴키 가부시키가이샤 | 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈 |
| CN105112812A (zh) * | 2014-12-02 | 2015-12-02 | 铜陵翔宇商贸有限公司 | 一种低铬耐磨球及其加工工艺 |
-
1996
- 1996-10-01 JP JP8260472A patent/JPH10107079A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084513A (ko) * | 2002-04-27 | 2003-11-01 | 엘지이노텍 주식회사 | 발광 다이오드의 플립칩 공정방법 |
| KR100908674B1 (ko) * | 2006-06-15 | 2009-07-22 | 알프스 덴키 가부시키가이샤 | 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈 |
| CN105112812A (zh) * | 2014-12-02 | 2015-12-02 | 铜陵翔宇商贸有限公司 | 一种低铬耐磨球及其加工工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177731B1 (en) | Semiconductor package | |
| KR970005526B1 (ko) | 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 | |
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| KR100265190B1 (ko) | 멀티칩 모듈 조립 방법 및 장치 | |
| US20120098126A1 (en) | Semiconductor device and manufacturing method therefor | |
| US9258904B2 (en) | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| US5334422A (en) | Electrical connector having energy-formed solder stops and methods of making and using the same | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| CN100534263C (zh) | 电路板导电凸块结构及其制法 | |
| CN101360388B (zh) | 电路板的电性连接端结构及其制法 | |
| JPH08288291A (ja) | 半導体装置 | |
| JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH10107079A (ja) | 半導体装置 | |
| TWI322491B (en) | Bumping process | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH11340270A (ja) | はんだバンプ形成方法及び半導体モジュールの製造方法 | |
| US6960518B1 (en) | Buildup substrate pad pre-solder bump manufacturing | |
| JPH11186454A (ja) | Ｂｇａ型集積回路部品、その製造方法およびその実装方法 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JP4022100B2 (ja) | 電子部品装置の製造方法 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| KR100196286B1 (ko) | 반도체 금속 범프의 제조 방법 | |
| TWI242868B (en) | Solder terminal and fabricating method thereof |