JPH1011033A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JPH1011033A JPH1011033A JP8181568A JP18156896A JPH1011033A JP H1011033 A JPH1011033 A JP H1011033A JP 8181568 A JP8181568 A JP 8181568A JP 18156896 A JP18156896 A JP 18156896A JP H1011033 A JPH1011033 A JP H1011033A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- scanner
- power
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 電源投入時液晶パネルにＤＣ成分が印加され
る事を防止する。 【解決手段】液晶パネル１は行列状に配された液晶画素
と、垂直スタートパルスＶＳＴに応じて動作し液晶画素
の各行を順次選択する垂直スキャナと、水平スタートパ
ルスＨＳＴに応じて動作し順次映像信号Ｖｓｉｇを液晶
画素の各列に分配して選択された行の液晶画素に書き込
む水平スキャナとを備えている。ビデオドライバ２は電
源投入に応じて動作を開始し映像信号Ｖｓｉｇをスキャ
ナ側に供給する。タイミングジェネレータ３は電源投入
に応じて動作を開始し垂直スタートパルスＶＳＴ及び水
平スタートパルスＨＳＴを夫々垂直スキャナ及び水平ス
キャナに供給する。停止手段４はタイミングジェネレー
タ３と液晶パネル１との間に介在し、電源投入時ビデオ
ドライバ２から出力される映像信号Ｖｓｉｇが安定する
までの間、垂直スキャナ及び水平スキャナに繰り返し入
力される垂直スタートパルスＶＳＴ及び水平スタートパ
ルスＨＳＴの少なくとも一方を停止して、不安定な映像
信号Ｖｓｉｇが液晶画素に書き込まれる事を防止する。
る事を防止する。 【解決手段】液晶パネル１は行列状に配された液晶画素
と、垂直スタートパルスＶＳＴに応じて動作し液晶画素
の各行を順次選択する垂直スキャナと、水平スタートパ
ルスＨＳＴに応じて動作し順次映像信号Ｖｓｉｇを液晶
画素の各列に分配して選択された行の液晶画素に書き込
む水平スキャナとを備えている。ビデオドライバ２は電
源投入に応じて動作を開始し映像信号Ｖｓｉｇをスキャ
ナ側に供給する。タイミングジェネレータ３は電源投入
に応じて動作を開始し垂直スタートパルスＶＳＴ及び水
平スタートパルスＨＳＴを夫々垂直スキャナ及び水平ス
キャナに供給する。停止手段４はタイミングジェネレー
タ３と液晶パネル１との間に介在し、電源投入時ビデオ
ドライバ２から出力される映像信号Ｖｓｉｇが安定する
までの間、垂直スキャナ及び水平スキャナに繰り返し入
力される垂直スタートパルスＶＳＴ及び水平スタートパ
ルスＨＳＴの少なくとも一方を停止して、不安定な映像
信号Ｖｓｉｇが液晶画素に書き込まれる事を防止する。
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリク
ス型等の液晶表示装置及びその駆動方法に関する。より
詳しくは、電源投入時における起動制御技術に関する。
ス型等の液晶表示装置及びその駆動方法に関する。より
詳しくは、電源投入時における起動制御技術に関する。
【０００２】
【従来の技術】図９に従来の液晶表示装置の一般的な構
成を示す。液晶表示装置はビデオドライバ１０１とタイ
ミングジェネレータ１０２と定電圧回路１０３と液晶パ
ネル１０４とを含んでいる。ビデオドライバ１０１は外
部から入力されたビデオ信号ＶＩＤＥＯを処理し同期分
離及びデコードを行なう。同期分離により得られた同期
信号ＳＹＮＣはタイミングジェネレータ１０２に送られ
る。タイミングジェネレータ１０２は逆に交流化信号Ｆ
ＲＰをビデオドライバ１０１に供給する。このビデオド
ライバ１０１はドライバ部を含んでおり、デコード処理
により復調した映像信号を交流化信号ＦＲＰに従って液
晶駆動用の交流化映像信号Ｖｓｉｇに変換する。なお、
この交流化された映像信号ＶｓｉｇはＲ，Ｇ，Ｂの三原
色成分毎に出力される。一方タイミングジェネレータ１
０２は前述した交流化信号ＦＲＰに加え、同期信号ＳＹ
ＮＣに従って各種のタイミング信号を生成する。このタ
イミング信号には液晶パネル１０４側に供給される水平
スタートパルスＨＳＴ、水平クロック信号ＨＣＫ１及び
ＨＣＫ２、垂直スタートパルスＶＳＴ、垂直クロック信
号ＶＣＫ１及びＶＣＫ２等が含まれる。又、定電圧回路
１０３は液晶パネル１０４に対して対向電圧Ｖｃｏｍを
供給する。一方、液晶パネル１０４は液晶層に接して対
向電極及び画素電極を備えている。対向電極には上述し
た対向電圧Ｖｃｏｍが印加される一方、画素電極には前
述した映像信号Ｖｓｉｇが印加される。この液晶パネル
１０４は対向電極と画素電極との間で行列状に配された
液晶画素を備えている。又、この液晶パネル１０４は周
辺駆動回路内蔵型であり、垂直スキャナと水平スキャナ
を備えている。垂直スキャナは垂直スタートパルスＶＳ
Ｔに応じて動作し液晶画素の各行を順次選択する。水平
スキャナは水平スタートパルスＨＳＴに応じて動作し順
次映像信号Ｖｓｉｇを液晶画素の各列に分配して選択さ
れた行の液晶画素に書き込む。
成を示す。液晶表示装置はビデオドライバ１０１とタイ
ミングジェネレータ１０２と定電圧回路１０３と液晶パ
ネル１０４とを含んでいる。ビデオドライバ１０１は外
部から入力されたビデオ信号ＶＩＤＥＯを処理し同期分
離及びデコードを行なう。同期分離により得られた同期
信号ＳＹＮＣはタイミングジェネレータ１０２に送られ
る。タイミングジェネレータ１０２は逆に交流化信号Ｆ
ＲＰをビデオドライバ１０１に供給する。このビデオド
ライバ１０１はドライバ部を含んでおり、デコード処理
により復調した映像信号を交流化信号ＦＲＰに従って液
晶駆動用の交流化映像信号Ｖｓｉｇに変換する。なお、
この交流化された映像信号ＶｓｉｇはＲ，Ｇ，Ｂの三原
色成分毎に出力される。一方タイミングジェネレータ１
０２は前述した交流化信号ＦＲＰに加え、同期信号ＳＹ
ＮＣに従って各種のタイミング信号を生成する。このタ
イミング信号には液晶パネル１０４側に供給される水平
スタートパルスＨＳＴ、水平クロック信号ＨＣＫ１及び
ＨＣＫ２、垂直スタートパルスＶＳＴ、垂直クロック信
号ＶＣＫ１及びＶＣＫ２等が含まれる。又、定電圧回路
１０３は液晶パネル１０４に対して対向電圧Ｖｃｏｍを
供給する。一方、液晶パネル１０４は液晶層に接して対
向電極及び画素電極を備えている。対向電極には上述し
た対向電圧Ｖｃｏｍが印加される一方、画素電極には前
述した映像信号Ｖｓｉｇが印加される。この液晶パネル
１０４は対向電極と画素電極との間で行列状に配された
液晶画素を備えている。又、この液晶パネル１０４は周
辺駆動回路内蔵型であり、垂直スキャナと水平スキャナ
を備えている。垂直スキャナは垂直スタートパルスＶＳ
Ｔに応じて動作し液晶画素の各行を順次選択する。水平
スキャナは水平スタートパルスＨＳＴに応じて動作し順
次映像信号Ｖｓｉｇを液晶画素の各列に分配して選択さ
れた行の液晶画素に書き込む。
【０００３】
【発明が解決しようとする課題】上述した様に液晶表示
装置を駆動する場合、液晶パネル１０４に映像信号Ｖｓ
ｉｇ、対向電圧Ｖｃｏｍ、及び水平スタートパルスＨＳ
Ｔや垂直スタートパルスＶＳＴを含む各種のタイミング
信号が印加される。又、液晶パネルに内蔵される水平ス
キャナや垂直スキャナに対して所定の電源電圧も供給さ
れる。ところで電源投入時、従来ビデオドライバ１０１
とタイミングジェネレータ１０２と定電圧回路１０３は
同一のタイミングで起動されていた。しかしながら、電
源投入時映像信号、タイミング信号、対向電圧がどの様
に立ち上がるかはビデオドライバ１０１、タイミングジ
ェネレータ１０２、定電圧回路１０３を構成する各ＩＣ
回路の特性により一定ではない。起動後、映像信号Ｖｓ
ｉｇ及び対向電圧Ｖｃｏｍは過渡状態を経て安定状態に
達する。図１０のグラフにこの変化を示す。グラフの横
軸は時間ｔをとってあり１目盛りは２０msである。縦軸
には電圧をとっており１目盛りは５Ｖである。図示する
様に対向電圧Ｖｃｏｍは電源投入後接地レベル（ＧＮ
Ｄ）から徐々に立ち上がり定常レベル（例えば６Ｖ近
傍）に達する。一方、ビデオドライバ１０１については
起動後動作が安定するまで１０Ｖを超える直流電圧を出
力し、その後所定の交流映像信号に切り換えられる。グ
ラフに示す様に電源投入後ビデオドライバ１０１の出力
電圧は対向電圧Ｖｃｏｍに比べ、接地レベルＧＮＤから
１０Ｖを超える直流電圧レベルまで比較的速かに立ち上
がる。即ち、両者の立ち上がり過程で相対的な遅延が生
じそのオーダーは例えば１０ms〜１００msである。
装置を駆動する場合、液晶パネル１０４に映像信号Ｖｓ
ｉｇ、対向電圧Ｖｃｏｍ、及び水平スタートパルスＨＳ
Ｔや垂直スタートパルスＶＳＴを含む各種のタイミング
信号が印加される。又、液晶パネルに内蔵される水平ス
キャナや垂直スキャナに対して所定の電源電圧も供給さ
れる。ところで電源投入時、従来ビデオドライバ１０１
とタイミングジェネレータ１０２と定電圧回路１０３は
同一のタイミングで起動されていた。しかしながら、電
源投入時映像信号、タイミング信号、対向電圧がどの様
に立ち上がるかはビデオドライバ１０１、タイミングジ
ェネレータ１０２、定電圧回路１０３を構成する各ＩＣ
回路の特性により一定ではない。起動後、映像信号Ｖｓ
ｉｇ及び対向電圧Ｖｃｏｍは過渡状態を経て安定状態に
達する。図１０のグラフにこの変化を示す。グラフの横
軸は時間ｔをとってあり１目盛りは２０msである。縦軸
には電圧をとっており１目盛りは５Ｖである。図示する
様に対向電圧Ｖｃｏｍは電源投入後接地レベル（ＧＮ
Ｄ）から徐々に立ち上がり定常レベル（例えば６Ｖ近
傍）に達する。一方、ビデオドライバ１０１については
起動後動作が安定するまで１０Ｖを超える直流電圧を出
力し、その後所定の交流映像信号に切り換えられる。グ
ラフに示す様に電源投入後ビデオドライバ１０１の出力
電圧は対向電圧Ｖｃｏｍに比べ、接地レベルＧＮＤから
１０Ｖを超える直流電圧レベルまで比較的速かに立ち上
がる。即ち、両者の立ち上がり過程で相対的な遅延が生
じそのオーダーは例えば１０ms〜１００msである。
【０００４】図１１のグラフは電源投入時における対向
電極と画素電極間の電位差（Ｖｃｏｍ−Ｖｓｉｇ）を表
わしており、液晶画素に印加される実効駆動電圧を示し
ている。横軸は時間ｔをとってあり１目盛りは５０msで
ある。又、縦軸は電圧をとってあり１目盛りは５Ｖであ
る。電源投入後初期の段階で実効駆動電圧は−１０Ｖ近
傍まで落ち込み過大なＤＣ成分が印加される。この過大
なＤＣ成分は図１０のグラフに示した様にＶｓｉｇに対
するＶｃｏｍの立ち上がりの相対的な遅延に対応してい
る。即ち、対向電極が定常レベルの６Ｖ近傍に達する前
に信号電圧が１０Ｖを超える直流レベルに持ち上がる
為、過渡的に過大なＤＣ成分が液晶画素に印加される事
になる。その後、液晶画素に印加される実効駆動電圧は
不安定な状態を経て安定な状態に移行する。この不安定
な状態では液晶画素に印加される交流信号にＤＣ成分が
含まれている。電源投入から安定な状態に移行するまで
１００ms〜２００msの時間を要する。この様に、電源投
入時映像信号を生成するビデオドライバＩＣの動作が安
定するまでは液晶画素にＤＣ電圧が印加される。このＤ
Ｃ電圧が印加されると液晶の配向に一時的な乱れを生じ
画面全体が輝点欠陥の様に見え極めて表示外観を損なう
事になる。なおこの様な配向の乱れはＤＣ成分が除去さ
れた後も残留する場合がある。従来、液晶表示装置を点
灯する毎に上述した問題が発生し、表示品位を低下させ
るばかりではなく信頼性上も解決すべき課題となってい
た。なお、電源投入後しばらくの間画面全体に輝点欠陥
が発生した様に見える為、この不安定な期間はバックラ
イトの点灯を行なわず画面が見えない様にする等の対策
を施していた。しかしながら、この対策は根本的なもの
ではなく、液晶にＤＣ成分が印加される事を防止できな
いので信頼性上有効な対応とはいえない。
電極と画素電極間の電位差（Ｖｃｏｍ−Ｖｓｉｇ）を表
わしており、液晶画素に印加される実効駆動電圧を示し
ている。横軸は時間ｔをとってあり１目盛りは５０msで
ある。又、縦軸は電圧をとってあり１目盛りは５Ｖであ
る。電源投入後初期の段階で実効駆動電圧は−１０Ｖ近
傍まで落ち込み過大なＤＣ成分が印加される。この過大
なＤＣ成分は図１０のグラフに示した様にＶｓｉｇに対
するＶｃｏｍの立ち上がりの相対的な遅延に対応してい
る。即ち、対向電極が定常レベルの６Ｖ近傍に達する前
に信号電圧が１０Ｖを超える直流レベルに持ち上がる
為、過渡的に過大なＤＣ成分が液晶画素に印加される事
になる。その後、液晶画素に印加される実効駆動電圧は
不安定な状態を経て安定な状態に移行する。この不安定
な状態では液晶画素に印加される交流信号にＤＣ成分が
含まれている。電源投入から安定な状態に移行するまで
１００ms〜２００msの時間を要する。この様に、電源投
入時映像信号を生成するビデオドライバＩＣの動作が安
定するまでは液晶画素にＤＣ電圧が印加される。このＤ
Ｃ電圧が印加されると液晶の配向に一時的な乱れを生じ
画面全体が輝点欠陥の様に見え極めて表示外観を損なう
事になる。なおこの様な配向の乱れはＤＣ成分が除去さ
れた後も残留する場合がある。従来、液晶表示装置を点
灯する毎に上述した問題が発生し、表示品位を低下させ
るばかりではなく信頼性上も解決すべき課題となってい
た。なお、電源投入後しばらくの間画面全体に輝点欠陥
が発生した様に見える為、この不安定な期間はバックラ
イトの点灯を行なわず画面が見えない様にする等の対策
を施していた。しかしながら、この対策は根本的なもの
ではなく、液晶にＤＣ成分が印加される事を防止できな
いので信頼性上有効な対応とはいえない。
【０００５】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は電源投入時における表示欠陥の発生
を防止する事を目的とする。かかる目的を達成する為に
以下の手段を講じた。即ち、本発明にかかる液晶表示装
置は基本的な構成要素として、行列状に配された液晶画
素と、第１のスタートパルスに応じて動作し該液晶画素
の各行を順次選択する素直スキャナと、第２のスタート
パルスに応じて動作し順次映像信号を該液晶画素の各列
に分配して選択された行の液晶画素に書き込む水平スキ
ャナとを備えている。又、電源投入に応じて動作を開始
し映像信号をスキャナ側に供給するビデオドライバと、
電源投入に応じて動作を開始し第１及び第２のスタート
パルスを夫々垂直スキャナ及び水平スキャナに供給する
タイミングジェネレータとを備えている。特徴事項とし
て、本発明にかかる映像表示装置は停止手段を設けてお
り、電源投入時該ビデオドライバから出力される映像信
号が安定するまでの間、該垂直スキャナ及び水平スキャ
ナに繰り返し入力される第１及び第２のスタートパルス
の少なくとも一方を停止して不安定な映像信号が液晶画
素に書き込まれる事を防止する。
題に鑑み、本発明は電源投入時における表示欠陥の発生
を防止する事を目的とする。かかる目的を達成する為に
以下の手段を講じた。即ち、本発明にかかる液晶表示装
置は基本的な構成要素として、行列状に配された液晶画
素と、第１のスタートパルスに応じて動作し該液晶画素
の各行を順次選択する素直スキャナと、第２のスタート
パルスに応じて動作し順次映像信号を該液晶画素の各列
に分配して選択された行の液晶画素に書き込む水平スキ
ャナとを備えている。又、電源投入に応じて動作を開始
し映像信号をスキャナ側に供給するビデオドライバと、
電源投入に応じて動作を開始し第１及び第２のスタート
パルスを夫々垂直スキャナ及び水平スキャナに供給する
タイミングジェネレータとを備えている。特徴事項とし
て、本発明にかかる映像表示装置は停止手段を設けてお
り、電源投入時該ビデオドライバから出力される映像信
号が安定するまでの間、該垂直スキャナ及び水平スキャ
ナに繰り返し入力される第１及び第２のスタートパルス
の少なくとも一方を停止して不安定な映像信号が液晶画
素に書き込まれる事を防止する。
【０００６】好ましくは、前記停止手段は第１及び第２
のスタートパルスの両方を停止する。又好ましくは、前
記停止手段は該映像信号が安定するまでの時間に合わせ
てスタートパルスの停止期間を可変設定可能な外付け部
品を含む。さらに好ましくは、前記液晶画素、垂直スキ
ャナ及び水平スキャナはアクティブマトリクス型の液晶
パネルとして一体化されている。
のスタートパルスの両方を停止する。又好ましくは、前
記停止手段は該映像信号が安定するまでの時間に合わせ
てスタートパルスの停止期間を可変設定可能な外付け部
品を含む。さらに好ましくは、前記液晶画素、垂直スキ
ャナ及び水平スキャナはアクティブマトリクス型の液晶
パネルとして一体化されている。
【０００７】本発明は上述した構成を有する液晶表示装
置の駆動方法を包含している。この駆動方法では、先ず
第１のスタートパルスに応じて行列状に配された液晶画
素の各行を順次選択する垂直走査手順を行なう。又、第
２のスタートパルスに応じて順次映像信号を該液晶画素
の各列に分配して選択された行の液晶画素に書き込む水
平走査手順を行なう。加えて、電源投入に応じて映像信
号を供給する手順と、同じく電源投入に応じて第１及び
第２のスタートパルスを繰り返し供給する手順を行な
う。特徴事項として、電源投入時該映像信号が安定する
までの間該第１及び第２のスタートパルスの少なくとも
一方を初期的に停止する手順を含んでおり、不安定な映
像信号が液晶画素に書き込まれる事を防止する。
置の駆動方法を包含している。この駆動方法では、先ず
第１のスタートパルスに応じて行列状に配された液晶画
素の各行を順次選択する垂直走査手順を行なう。又、第
２のスタートパルスに応じて順次映像信号を該液晶画素
の各列に分配して選択された行の液晶画素に書き込む水
平走査手順を行なう。加えて、電源投入に応じて映像信
号を供給する手順と、同じく電源投入に応じて第１及び
第２のスタートパルスを繰り返し供給する手順を行な
う。特徴事項として、電源投入時該映像信号が安定する
までの間該第１及び第２のスタートパルスの少なくとも
一方を初期的に停止する手順を含んでおり、不安定な映
像信号が液晶画素に書き込まれる事を防止する。
【０００８】以上説明した様に、本発明によれば、ビデ
オドライバから出力される映像信号が安定するまでの
間、垂直スキャナ及び水平スキャナに繰り返し入力され
る第１及び第２のスタートパルスを停止して不安定な映
像信号が液晶画素に書き込まれる事を防止している。こ
れにより、液晶画素に対するＤＣ電圧の印加を防ぐ事が
可能になり、表示欠陥の発生を抑制できると共に、信頼
性も向上する。
オドライバから出力される映像信号が安定するまでの
間、垂直スキャナ及び水平スキャナに繰り返し入力され
る第１及び第２のスタートパルスを停止して不安定な映
像信号が液晶画素に書き込まれる事を防止している。こ
れにより、液晶画素に対するＤＣ電圧の印加を防ぐ事が
可能になり、表示欠陥の発生を抑制できると共に、信頼
性も向上する。
【０００９】
【発明の実施の形態】以下図面を参照して本発明の最良
な実施形態を詳細に説明する。図１は本発明にかかる液
晶表示装置の基本的な構成を示すブロック図である。図
示する様に、本液晶表示装置は液晶パネル１とビデオド
ライバ２とタイミングジェネレータ３と停止手段４とを
備えている。液晶パネル１は行列状に配された液晶画素
と、第１のスタートパルス（垂直スタートパルス）ＶＳ
Ｔに応じて動作し液晶画素の各行を順次選択する垂直ス
キャナと、第２のスタートパルス（水平スタートパル
ス）ＨＳＴに応じて動作し順次映像信号を液晶画素の各
列に分配して選択された行の液晶画素に書き込む水平ス
キャナとを備えている。なお、液晶パネルに設けられた
対向電極には対向電圧Ｖｃｏｍが供給される。ビデオド
ライバ２は信号処理ＩＣからなり、電源投入に応じて動
作を開始し映像信号Ｖｓｉｇを液晶パネル１のスキャナ
側に供給する。なお、映像信号ＶｓｉｇはＲＧＢ三原色
別に分かれている。このビデオドライバ２はデコーダ部
を含んでおり、外部から入力されたビデオ信号ＶＩＤＥ
Ｏの同期分離及び復調を行なう。分離された同期信号Ｓ
ＹＮＣはタイミングジェネレータ３側に供給される。ビ
デオドライバ２はさらにドライバ部を含んでおり、タイ
ミングジェネレータ３から供給される交流化信号ＦＲＰ
に応じて交流化した映像信号Ｖｓｉｇを出力する。タイ
ミングジェネレータ３はコントロールＩＣからなり、電
源投入に応じて動作を開始する。同期信号ＳＹＮＣに基
づいて垂直スタートパルスＶＳＴ及び水平スタートパル
スＨＳＴを液晶パネル１内の垂直スキャナ及び水平スキ
ャナに供給する。タイミングジェネレータ３はこの他垂
直クロック信号ＶＣＫ１，ＶＣＫ２や水平クロック信号
ＨＣＫ１，ＨＣＫ２等の種々のタイミング信号を生成す
る。停止手段４はタイミングジェネレータ３と液晶パネ
ル１との間に介在しており、電源投入時ビデオドライバ
２から出力される映像信号Ｖｓｉｇが安定するまでの
間、垂直スキャナ及び水平スキャナに繰り返し入力され
る垂直スタートパルスＶＳＴ及び水平スタートパルスＨ
ＳＴの少なくとも一方を停止して不安定な映像信号Ｖｓ
ｉｇが液晶画素に書き込まれる事を防止している。な
お、本例では停止手段４はＶＳＴ及びＨＳＴの両方を停
止している。好ましくは、この停止手段４は映像信号Ｖ
ｓｉｇが安定するまでの時間に合わせてスタートパルス
の停止期間を可変設定可能な外付け部品を含んでいる。
な実施形態を詳細に説明する。図１は本発明にかかる液
晶表示装置の基本的な構成を示すブロック図である。図
示する様に、本液晶表示装置は液晶パネル１とビデオド
ライバ２とタイミングジェネレータ３と停止手段４とを
備えている。液晶パネル１は行列状に配された液晶画素
と、第１のスタートパルス（垂直スタートパルス）ＶＳ
Ｔに応じて動作し液晶画素の各行を順次選択する垂直ス
キャナと、第２のスタートパルス（水平スタートパル
ス）ＨＳＴに応じて動作し順次映像信号を液晶画素の各
列に分配して選択された行の液晶画素に書き込む水平ス
キャナとを備えている。なお、液晶パネルに設けられた
対向電極には対向電圧Ｖｃｏｍが供給される。ビデオド
ライバ２は信号処理ＩＣからなり、電源投入に応じて動
作を開始し映像信号Ｖｓｉｇを液晶パネル１のスキャナ
側に供給する。なお、映像信号ＶｓｉｇはＲＧＢ三原色
別に分かれている。このビデオドライバ２はデコーダ部
を含んでおり、外部から入力されたビデオ信号ＶＩＤＥ
Ｏの同期分離及び復調を行なう。分離された同期信号Ｓ
ＹＮＣはタイミングジェネレータ３側に供給される。ビ
デオドライバ２はさらにドライバ部を含んでおり、タイ
ミングジェネレータ３から供給される交流化信号ＦＲＰ
に応じて交流化した映像信号Ｖｓｉｇを出力する。タイ
ミングジェネレータ３はコントロールＩＣからなり、電
源投入に応じて動作を開始する。同期信号ＳＹＮＣに基
づいて垂直スタートパルスＶＳＴ及び水平スタートパル
スＨＳＴを液晶パネル１内の垂直スキャナ及び水平スキ
ャナに供給する。タイミングジェネレータ３はこの他垂
直クロック信号ＶＣＫ１，ＶＣＫ２や水平クロック信号
ＨＣＫ１，ＨＣＫ２等の種々のタイミング信号を生成す
る。停止手段４はタイミングジェネレータ３と液晶パネ
ル１との間に介在しており、電源投入時ビデオドライバ
２から出力される映像信号Ｖｓｉｇが安定するまでの
間、垂直スキャナ及び水平スキャナに繰り返し入力され
る垂直スタートパルスＶＳＴ及び水平スタートパルスＨ
ＳＴの少なくとも一方を停止して不安定な映像信号Ｖｓ
ｉｇが液晶画素に書き込まれる事を防止している。な
お、本例では停止手段４はＶＳＴ及びＨＳＴの両方を停
止している。好ましくは、この停止手段４は映像信号Ｖ
ｓｉｇが安定するまでの時間に合わせてスタートパルス
の停止期間を可変設定可能な外付け部品を含んでいる。
【００１０】図２は、図１に示した停止手段４の具体的
な構成例を示すブロック図である。停止手段４は電源電
圧検出回路４１、ディレー回路４２、パルス停止回路４
３を含んでいる。なお、タイミングジェネレータ３はＨ
ＳＴ生成回路３１及びＶＳＴ生成回路３２を含んでい
る。電源電圧検出回路４１は電源が投入された事を検出
する。ディレー回路４２は映像信号が安定するまでの時
間を設定する。これは、ビデオドライバを構成する信号
処理ＩＣの特性により異なるが、ほぼ１００ms〜２００
msの間である。パルス停止回路４３はＨＳＴ生成回路３
１及びＶＳＴ生成回路３２の出力段に設けられており、
電源投入後ディレー回路４２で設定した時間だけＨＳＴ
及びＶＳＴの出力を停止する。
な構成例を示すブロック図である。停止手段４は電源電
圧検出回路４１、ディレー回路４２、パルス停止回路４
３を含んでいる。なお、タイミングジェネレータ３はＨ
ＳＴ生成回路３１及びＶＳＴ生成回路３２を含んでい
る。電源電圧検出回路４１は電源が投入された事を検出
する。ディレー回路４２は映像信号が安定するまでの時
間を設定する。これは、ビデオドライバを構成する信号
処理ＩＣの特性により異なるが、ほぼ１００ms〜２００
msの間である。パルス停止回路４３はＨＳＴ生成回路３
１及びＶＳＴ生成回路３２の出力段に設けられており、
電源投入後ディレー回路４２で設定した時間だけＨＳＴ
及びＶＳＴの出力を停止する。
【００１１】図３は、図２に示した停止手段４のさらに
具体的な構成例を示す回路図である。抵抗Ｒと容量Ｃで
積分回路を構成しており、ＨＳＴ及びＶＳＴに対する停
止時間の設定を行なう。この積分回路の時定数を決める
素子の１つである容量Ｃを外付け部品とし、任意に停止
期間を可変設定できる様にしている。抵抗Ｒ及び容量Ｃ
と二個のインバータＩＶＴとの組み合わせにより所謂パ
ワーオンリセット回路が構成され、電源投入後所定の時
間を経過した後ＩＶＴからリセットパルスが出力され
る。このリセットパルスに応じてＨＳＴ生成回路３１及
びＶＳＴ生成回路３２の出力段に夫々接続されたアンド
ゲート素子ＡＮＤが開く。これにより、所定時間経過後
にＨＳＴ及びＶＳＴが液晶パネル側に始めて供給される
事になる。なお、抵抗Ｒの両端に接続されたダイオード
Ｄは電源のオン／オフが繰り返し行なわれた時に生じる
誤動作を防止する為に入れたものである。なお、この例
ではＨＳＴ生成回路３１及びＶＳＴ生成回路３２の出力
段にアンドゲート素子を接続してパルスの停止制御を行
なっているが、本発明はこれに限られるものではない。
ＨＳＴ生成回路３１やＶＳＴ生成回路３２内にパルス停
止回路を内蔵させても良い。
具体的な構成例を示す回路図である。抵抗Ｒと容量Ｃで
積分回路を構成しており、ＨＳＴ及びＶＳＴに対する停
止時間の設定を行なう。この積分回路の時定数を決める
素子の１つである容量Ｃを外付け部品とし、任意に停止
期間を可変設定できる様にしている。抵抗Ｒ及び容量Ｃ
と二個のインバータＩＶＴとの組み合わせにより所謂パ
ワーオンリセット回路が構成され、電源投入後所定の時
間を経過した後ＩＶＴからリセットパルスが出力され
る。このリセットパルスに応じてＨＳＴ生成回路３１及
びＶＳＴ生成回路３２の出力段に夫々接続されたアンド
ゲート素子ＡＮＤが開く。これにより、所定時間経過後
にＨＳＴ及びＶＳＴが液晶パネル側に始めて供給される
事になる。なお、抵抗Ｒの両端に接続されたダイオード
Ｄは電源のオン／オフが繰り返し行なわれた時に生じる
誤動作を防止する為に入れたものである。なお、この例
ではＨＳＴ生成回路３１及びＶＳＴ生成回路３２の出力
段にアンドゲート素子を接続してパルスの停止制御を行
なっているが、本発明はこれに限られるものではない。
ＨＳＴ生成回路３１やＶＳＴ生成回路３２内にパルス停
止回路を内蔵させても良い。
【００１２】図４は、図１に示した液晶パネルの具体的
な構成を示す回路図である。図示する様に、液晶パネル
は行列状に配列した液晶画素ＬＣを備えている。この液
晶画素ＬＣは液晶層を対向電極と画素電極で挟持した構
成を有する。対向電極には前述した対向電圧Ｖｃｏｍが
印加される。個々の液晶画素ＬＣと並列に付加容量Ｃｓ
が接続している。又、個々の液晶画素ＬＣの画素電極に
は駆動用のトランジスタＴｒが接続している。各トラン
ジスタＴｒのゲート電極は行方向に延設したゲートライ
ンＸに接続され、ソース電極は列方向に延設した信号ラ
インＹに接続され、ドレイン電極は対応する画素電極に
接続されている。ゲートラインＸは垂直スキャナ１１に
接続している。この垂直スキャナ１１は図１に示したタ
イミングジェネレータ２から垂直スタートパルスＶＳＴ
及び垂直クロック信号ＶＣＫ１，ＶＣＫ２を受け入れ
る。一方、各信号ラインＹはアナログスイッチＳＷを介
して入力信号ラインに接続されており、図１に示したビ
デオドライバ２から供給される映像信号Ｖｓｉｇを受け
入れる。個々のアナログスイッチＳＷは水平スキャナ１
２から出力されるサンプリングパルスφH により開閉制
御される。この水平スキャナ１２はタイミングジェネレ
ータ３から供給される水平スタートパルスＨＳＴ及び水
平クロック信号ＨＣＫ１，ＨＣＫ２を受け入れる。
な構成を示す回路図である。図示する様に、液晶パネル
は行列状に配列した液晶画素ＬＣを備えている。この液
晶画素ＬＣは液晶層を対向電極と画素電極で挟持した構
成を有する。対向電極には前述した対向電圧Ｖｃｏｍが
印加される。個々の液晶画素ＬＣと並列に付加容量Ｃｓ
が接続している。又、個々の液晶画素ＬＣの画素電極に
は駆動用のトランジスタＴｒが接続している。各トラン
ジスタＴｒのゲート電極は行方向に延設したゲートライ
ンＸに接続され、ソース電極は列方向に延設した信号ラ
インＹに接続され、ドレイン電極は対応する画素電極に
接続されている。ゲートラインＸは垂直スキャナ１１に
接続している。この垂直スキャナ１１は図１に示したタ
イミングジェネレータ２から垂直スタートパルスＶＳＴ
及び垂直クロック信号ＶＣＫ１，ＶＣＫ２を受け入れ
る。一方、各信号ラインＹはアナログスイッチＳＷを介
して入力信号ラインに接続されており、図１に示したビ
デオドライバ２から供給される映像信号Ｖｓｉｇを受け
入れる。個々のアナログスイッチＳＷは水平スキャナ１
２から出力されるサンプリングパルスφH により開閉制
御される。この水平スキャナ１２はタイミングジェネレ
ータ３から供給される水平スタートパルスＨＳＴ及び水
平クロック信号ＨＣＫ１，ＨＣＫ２を受け入れる。
【００１３】垂直スキャナ１１は二相の垂直クロック信
号ＶＣＫ１，ＶＣＫ２に応じて垂直スタートパルスＶＳ
Ｔを順次転送し、一水平期間（１Ｈ）毎に選択パルスφ
V を出力してゲートラインＸを選択する。一方、水平ス
キャナ１２は二相の水平クロック信号ＨＣＫ１，ＨＣＫ
２に応じて水平スタートパルスＨＳＴを順次転送し、一
水平期間内にサンプリングパルスφH を順次出力して全
てのアナログスイッチＳＷを開閉制御する。この結果、
個々の液晶画素ＬＣに映像信号Ｖｓｉｇが書き込まれ、
対向電圧Ｖｃｏｍとの間に電位差が生じて所望の映像表
示が行なわれる。
号ＶＣＫ１，ＶＣＫ２に応じて垂直スタートパルスＶＳ
Ｔを順次転送し、一水平期間（１Ｈ）毎に選択パルスφ
V を出力してゲートラインＸを選択する。一方、水平ス
キャナ１２は二相の水平クロック信号ＨＣＫ１，ＨＣＫ
２に応じて水平スタートパルスＨＳＴを順次転送し、一
水平期間内にサンプリングパルスφH を順次出力して全
てのアナログスイッチＳＷを開閉制御する。この結果、
個々の液晶画素ＬＣに映像信号Ｖｓｉｇが書き込まれ、
対向電圧Ｖｃｏｍとの間に電位差が生じて所望の映像表
示が行なわれる。
【００１４】なお、本実施例ではアクティブマトリクス
型の液晶パネルを用いているが、本発明はこれに限られ
るものではなく、例えば単純マトリクス型の液晶パネル
に対しても適用可能である。この場合には、垂直スキャ
ナ及び水平スキャナは外付け部品となる。又、液晶パネ
ルはノーマリホワイトモードでもノーマリブラックモー
ドでも良い。反射型で用いた場合には反射板を液晶パネ
ルの裏面に装着する。透過型で用いる場合はバックライ
トを使用する。図４の液晶パネルでは画素駆動用の能動
素子として薄膜トランジスタからなる三端子素子を用い
ているが、本発明はこれに限られるものではなくＭＩＭ
等の二端子素子を用いても良い。又、図４の液晶パネル
では水平スキャナや垂直スキャナ等の周辺回路も内蔵す
る構成となっているが、本発明はこれに限られるもので
はなく水平スキャナや垂直スキャナを外付けとしたアク
ティブマトリクス型の液晶パネルにも適用可能である。
型の液晶パネルを用いているが、本発明はこれに限られ
るものではなく、例えば単純マトリクス型の液晶パネル
に対しても適用可能である。この場合には、垂直スキャ
ナ及び水平スキャナは外付け部品となる。又、液晶パネ
ルはノーマリホワイトモードでもノーマリブラックモー
ドでも良い。反射型で用いた場合には反射板を液晶パネ
ルの裏面に装着する。透過型で用いる場合はバックライ
トを使用する。図４の液晶パネルでは画素駆動用の能動
素子として薄膜トランジスタからなる三端子素子を用い
ているが、本発明はこれに限られるものではなくＭＩＭ
等の二端子素子を用いても良い。又、図４の液晶パネル
では水平スキャナや垂直スキャナ等の周辺回路も内蔵す
る構成となっているが、本発明はこれに限られるもので
はなく水平スキャナや垂直スキャナを外付けとしたアク
ティブマトリクス型の液晶パネルにも適用可能である。
【００１５】図５は、図４に示した水平スキャナ１２の
入出力関係を示すタイミングチャートである。タイミン
グジェネレータ３で生成された水平スタートパルスＨＳ
Ｔ及び水平クロック信号ＨＣＫ１，ＨＣＫ２に基づいて
水平スキャナ１１は動作し、１Ｈの間に順次サンプリン
グパルスφH1，φH2，φH3…を出力する。これにより、
１Ｈの中で順次信号ラインに映像信号がサンプリングさ
れる事になる。
入出力関係を示すタイミングチャートである。タイミン
グジェネレータ３で生成された水平スタートパルスＨＳ
Ｔ及び水平クロック信号ＨＣＫ１，ＨＣＫ２に基づいて
水平スキャナ１１は動作し、１Ｈの間に順次サンプリン
グパルスφH1，φH2，φH3…を出力する。これにより、
１Ｈの中で順次信号ラインに映像信号がサンプリングさ
れる事になる。
【００１６】図６は、図４に示した垂直スキャナ１１の
入出力関係を示すタイミングチャートである。垂直スキ
ャナ１１はタイミングジェネレータ３から供給された垂
直スタートパルスＶＳＴを同じくタイミングジェネレー
タ３から供給された垂直クロック信号ＶＣＫ１，ＶＣＫ
２に応じて順次転送し、１フィールドに渡って選択パル
スφV1，φV2，φV3…を順次出力する。この選択パルス
に応じて画素駆動用のトランジスタＴｒが１行毎に導通
する。この結果、信号ラインＹに書き込まれた映像信号
Ｖｓｉｇが導通状態におかれたトランジスタＴｒを介し
て液晶画素ＬＣに書き込まれ、映像が表示される。
入出力関係を示すタイミングチャートである。垂直スキ
ャナ１１はタイミングジェネレータ３から供給された垂
直スタートパルスＶＳＴを同じくタイミングジェネレー
タ３から供給された垂直クロック信号ＶＣＫ１，ＶＣＫ
２に応じて順次転送し、１フィールドに渡って選択パル
スφV1，φV2，φV3…を順次出力する。この選択パルス
に応じて画素駆動用のトランジスタＴｒが１行毎に導通
する。この結果、信号ラインＹに書き込まれた映像信号
Ｖｓｉｇが導通状態におかれたトランジスタＴｒを介し
て液晶画素ＬＣに書き込まれ、映像が表示される。
【００１７】図７は、ビデオドライバ２から液晶パネル
１に供給される映像信号Ｖｓｉｇを示す波形図である。
図示する様に、この映像信号はある直流電位（シグナル
センター）に対してほぼ上下対称となっており、１Ｈ毎
にシグナルセンターを中心として極性が反転する。液晶
パネル１の対向電極に印加される対向電圧Ｖｃｏｍをシ
グナルセンターとほぼ同じ値とする事により、液晶画素
ＬＣにはＤＣ成分が印加されない駆動とする事ができ
る。ところが、図１０及び図１１に示した様に、電源投
入時は本来シグナルセンターに対して上下対称でなけれ
ばならない映像信号が非対称となってしまう為、液晶画
素にはＤＣ成分が印加される事になる。そこで、本発明
ではタイミングジェネレータ３と液晶パネル１との間に
停止手段４を介在させ、水平スタートパルスＨＳＴ及び
垂直スタートパルスＶＳＴを一時的に遮断する事で、液
晶パネル１の映像信号書き込み動作を一時的に停止して
いる。これにより、液晶画素にＤＣ成分が印加されない
様にする事ができる。
１に供給される映像信号Ｖｓｉｇを示す波形図である。
図示する様に、この映像信号はある直流電位（シグナル
センター）に対してほぼ上下対称となっており、１Ｈ毎
にシグナルセンターを中心として極性が反転する。液晶
パネル１の対向電極に印加される対向電圧Ｖｃｏｍをシ
グナルセンターとほぼ同じ値とする事により、液晶画素
ＬＣにはＤＣ成分が印加されない駆動とする事ができ
る。ところが、図１０及び図１１に示した様に、電源投
入時は本来シグナルセンターに対して上下対称でなけれ
ばならない映像信号が非対称となってしまう為、液晶画
素にはＤＣ成分が印加される事になる。そこで、本発明
ではタイミングジェネレータ３と液晶パネル１との間に
停止手段４を介在させ、水平スタートパルスＨＳＴ及び
垂直スタートパルスＶＳＴを一時的に遮断する事で、液
晶パネル１の映像信号書き込み動作を一時的に停止して
いる。これにより、液晶画素にＤＣ成分が印加されない
様にする事ができる。
【００１８】図８は、図１に示した本発明にかかる液晶
表示装置の動作説明に供するタイミングチャートであ
る。図示する様に、電源投入後、電源電圧は徐々に上昇
して定常状態に至る。ビデオドライバ２から出力される
映像信号は電源投入後しばらく不安定な状態にあり、１
００ms〜２００ms経過後安定な状態に至る。ここで、従
来方式では電源投入と同時にＨＳＴ及びＶＳＴが液晶パ
ネル側に供給される。この為、不安定な状態にある映像
信号を液晶パネル１の各画素に書き込んでしまってい
た。これに対し、本発明の駆動方式では、映像信号が不
安定な期間ＨＳＴ及びＶＳＴが出力されない様にしてい
る為、液晶パネル１に不安定な映像信号が書き込まれな
い。この結果、表示品位を低下させたり信頼性上問題と
なる事がない。
表示装置の動作説明に供するタイミングチャートであ
る。図示する様に、電源投入後、電源電圧は徐々に上昇
して定常状態に至る。ビデオドライバ２から出力される
映像信号は電源投入後しばらく不安定な状態にあり、１
００ms〜２００ms経過後安定な状態に至る。ここで、従
来方式では電源投入と同時にＨＳＴ及びＶＳＴが液晶パ
ネル側に供給される。この為、不安定な状態にある映像
信号を液晶パネル１の各画素に書き込んでしまってい
た。これに対し、本発明の駆動方式では、映像信号が不
安定な期間ＨＳＴ及びＶＳＴが出力されない様にしてい
る為、液晶パネル１に不安定な映像信号が書き込まれな
い。この結果、表示品位を低下させたり信頼性上問題と
なる事がない。
【００１９】なお、本実施例ではＨＳＴ及びＶＳＴの両
方を一時的に停止しているが、本発明はこれに限られる
ものではない。ＨＳＴのみ又はＶＳＴのみを停止した場
合でも不安定な映像信号を書き込む事がなくなる。但
し、ＶＳＴのみを停止させた場合は不安定な映像信号が
液晶パネル１の信号ラインまではサンプリングされる
為、液晶パネル１内で信号ラインＹと画素電極が極く近
くにレイアウトされている場合、信号電圧の飛び込み等
の不具合が発生する可能性がある。又、ＨＳＴのみを停
止した時、液晶パネルの信号ラインＹ上に蓄積されてい
る電荷が残っている場合（例えば、電源をオフしすぐ又
オンした場合）、その電荷を液晶画素に書き込んでしま
う事になり不定表示がなされる場合がある。従って、Ｈ
ＳＴ及びＶＳＴの両方を停止する事が理想的である。
方を一時的に停止しているが、本発明はこれに限られる
ものではない。ＨＳＴのみ又はＶＳＴのみを停止した場
合でも不安定な映像信号を書き込む事がなくなる。但
し、ＶＳＴのみを停止させた場合は不安定な映像信号が
液晶パネル１の信号ラインまではサンプリングされる
為、液晶パネル１内で信号ラインＹと画素電極が極く近
くにレイアウトされている場合、信号電圧の飛び込み等
の不具合が発生する可能性がある。又、ＨＳＴのみを停
止した時、液晶パネルの信号ラインＹ上に蓄積されてい
る電荷が残っている場合（例えば、電源をオフしすぐ又
オンした場合）、その電荷を液晶画素に書き込んでしま
う事になり不定表示がなされる場合がある。従って、Ｈ
ＳＴ及びＶＳＴの両方を停止する事が理想的である。
【００２０】
【発明の効果】以上説明した様に、本発明によれば、電
源投入時ビデオドライバから出力される映像信号が安定
するまでの間、垂直スキャナ及び水平スキャナに繰り返
し入力される垂直スタートパルス及び水平スタートパル
スの少なくとも一方を停止して、不安定な映像信号が液
晶画素に書き込まれる事を防止している。これにより、
電源投入時における液晶の配向乱れによる表示欠陥を防
止する事ができる。この表示欠陥は画面が輝点欠陥の様
に見える不具合である。又、従来電源投入時に印加され
ていたＤＣ成分を除去する事ができるので、液晶パネル
の信頼性を向上する事が可能である。
源投入時ビデオドライバから出力される映像信号が安定
するまでの間、垂直スキャナ及び水平スキャナに繰り返
し入力される垂直スタートパルス及び水平スタートパル
スの少なくとも一方を停止して、不安定な映像信号が液
晶画素に書き込まれる事を防止している。これにより、
電源投入時における液晶の配向乱れによる表示欠陥を防
止する事ができる。この表示欠陥は画面が輝点欠陥の様
に見える不具合である。又、従来電源投入時に印加され
ていたＤＣ成分を除去する事ができるので、液晶パネル
の信頼性を向上する事が可能である。
【図１】本発明にかかる液晶表示装置の基本的な構成を
示すブロック図である。
示すブロック図である。
【図２】図１に示した液晶表示装置に含まれる停止手段
の具体的な構成例を示すブロック図である。
の具体的な構成例を示すブロック図である。
【図３】同じく停止手段４のさらに具体的な構成例を示
す回路図である。
す回路図である。
【図４】図１に示した液晶表示装置に含まれる液晶パネ
ルの具体的な構成例を示す回路図である。
ルの具体的な構成例を示す回路図である。
【図５】図４に示した液晶パネルに含まれる水平スキャ
ナの入出力関係を示すタイミングチャートである。
ナの入出力関係を示すタイミングチャートである。
【図６】同じく図４に示した液晶パネルに含まれる垂直
スキャナの入出力関係を示すタイミングチャートであ
る。
スキャナの入出力関係を示すタイミングチャートであ
る。
【図７】図１に示した液晶表示装置に含まれるビデオド
ライバから出力される映像信号の一例を示す波形図であ
る。
ライバから出力される映像信号の一例を示す波形図であ
る。
【図８】図１に示した映像表示装置の動作説明に供する
タイミングチャートである。
タイミングチャートである。
【図９】従来の液晶表示装置の一例を示すブロック図で
ある。
ある。
【図１０】対向電圧及び映像信号の経時変化を示すグラ
フである。
フである。
【図１１】液晶画素に印加される実効電圧の経時変化を
示すグラフである。
示すグラフである。
１…液晶パネル、２…ビデオドライバ、３…タイミング
ジェネレータ、４…停止手段、１１…垂直スキャナ、１
２…水平スキャナ、３１…ＨＳＴ生成回路、３２…ＶＳ
Ｔ生成回路、４１…電源電圧検出回路、４２…ディレー
回路、４３…パルス停止回路
ジェネレータ、４…停止手段、１１…垂直スキャナ、１
２…水平スキャナ、３１…ＨＳＴ生成回路、３２…ＶＳ
Ｔ生成回路、４１…電源電圧検出回路、４２…ディレー
回路、４３…パルス停止回路
Claims (5)
- 【請求項１】 行列状に配置された液晶画素と、第１の
スタートパルスに応じて動作し該液晶画素の各行を順次
選択する垂直スキャナと、第２のスタートパルスに応じ
て動作し順次映像信号を該液晶画素の各列に分配して選
択された行の液晶画素に書き込む水平スキャナと、電源
投入に応じて動作を開始し映像信号をスキャナ側に供給
するビデオドライバと、電源投入に応じて動作を開始し
第１及び第２のスタートパルスを夫々垂直スキャナ及び
水平スキャナに供給するタイミングジェネレータとを備
えた液晶表示装置において、 電源投入時該ビデオドライバから出力される映像信号が
安定するまでの間、該垂直スキャナ及び水平スキャナに
繰り返し入力される第１及び第２のスタートパルスの少
なくとも一方を停止して不安定な映像信号が液晶画素に
書き込まれる事を防止する停止手段を設けた事を特徴と
する液晶表示装置。 - 【請求項２】 前記停止手段は第１及び第２のスタート
パルスの両方を停止する事を特徴とする請求項１記載の
液晶表示装置。 - 【請求項３】 前記停止手段は、該映像信号が安定化す
るまでの時間に合わせてスタートパルスの停止期間を可
変設定可能な外付け部品を含む事を特徴とする請求項１
記載の液晶表示装置。 - 【請求項４】 前記液晶画素、垂直スキャナ及び水平ス
キャナはアクティブマトリクス型の液晶パネルとして一
体化されている事を特徴とする請求項１記載の液晶表示
装置。 - 【請求項５】 第１のスタートパルスに応じて行列状に
配された液晶画素の各行を順次選択する垂直走査手順
と、 第２のスタートパルスに応じて順次映像信号を該液晶画
素の各列に分配して選択された行の液晶画素に書き込む
水平走査手順と、 電源投入に応じて映像信号を供給する手順と、 電源投入に応じて第１及び第２のスタートパルスを繰り
返し供給する手順と、 電源投入時該映像信号が安定するまでの間該第１及び第
２のスタートパルスの少なくとも一方を初期的に停止す
る手順とを含み、 不安定な映像信号が液晶画素に書き込まれる事を防止す
る液晶表示装置の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181568A JPH1011033A (ja) | 1996-06-20 | 1996-06-20 | 液晶表示装置及びその駆動方法 |
| US08/870,279 US6057822A (en) | 1996-06-20 | 1997-06-06 | Liquid crystal display device and a method for driving the same |
| KR1019970024809A KR980004282A (ko) | 1996-06-20 | 1997-06-16 | 액정표시장치 및 그 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8181568A JPH1011033A (ja) | 1996-06-20 | 1996-06-20 | 液晶表示装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1011033A true JPH1011033A (ja) | 1998-01-16 |
Family
ID=16103085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8181568A Pending JPH1011033A (ja) | 1996-06-20 | 1996-06-20 | 液晶表示装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6057822A (ja) |
| JP (1) | JPH1011033A (ja) |
| KR (1) | KR980004282A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258242A (ja) * | 2001-03-05 | 2002-09-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置及び画像表示応用装置 |
| JP2007072270A (ja) * | 2005-09-08 | 2007-03-22 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、及び液晶表示装置の駆動方法 |
| KR100724419B1 (ko) | 2005-09-09 | 2007-06-04 | 엘지전자 주식회사 | 엘시디 패널의 구동 방법 |
| JP2009271392A (ja) * | 2008-05-09 | 2009-11-19 | Sony Corp | 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100247647B1 (ko) * | 1997-06-30 | 2000-03-15 | 김영환 | 아날로그 영상신호 선택회로 |
| JP3883904B2 (ja) * | 2001-06-15 | 2007-02-21 | シャープ株式会社 | 表示装置及び表示システム |
| JP4668202B2 (ja) * | 2004-09-30 | 2011-04-13 | シャープ株式会社 | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法 |
| JP4633662B2 (ja) * | 2006-03-20 | 2011-02-16 | シャープ株式会社 | 走査信号線駆動装置、液晶表示装置、ならびに液晶表示方法 |
| KR100855989B1 (ko) * | 2007-03-20 | 2008-09-02 | 삼성전자주식회사 | 셀프 마스킹 기능을 이용한 액정 패널의 구동 방법, 이를구현하는 마스킹 회로 및 비대칭 래치들 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168508U (ja) * | 1987-04-22 | 1988-11-02 | ||
| JP2768548B2 (ja) * | 1990-11-09 | 1998-06-25 | シャープ株式会社 | パネルディスプレイ表示装置 |
| US5859627A (en) * | 1992-10-19 | 1999-01-12 | Fujitsu Limited | Driving circuit for liquid-crystal display device |
| US5745105A (en) * | 1993-03-31 | 1998-04-28 | Samsung Electronics Co., Ltd. | Power saving apparatus and method of a monitor |
| US5576737A (en) * | 1993-12-22 | 1996-11-19 | Seiko Epson Corporation | Liquid crystal drive device, liquid crystal display device, and liquid crystal drive method |
| US5760759A (en) * | 1994-11-08 | 1998-06-02 | Sanyo Electric Co., Ltd. | Liquid crystal display |
-
1996
- 1996-06-20 JP JP8181568A patent/JPH1011033A/ja active Pending
-
1997
- 1997-06-06 US US08/870,279 patent/US6057822A/en not_active Expired - Fee Related
- 1997-06-16 KR KR1019970024809A patent/KR980004282A/ko not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002258242A (ja) * | 2001-03-05 | 2002-09-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置及び画像表示応用装置 |
| JP2007072270A (ja) * | 2005-09-08 | 2007-03-22 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、及び液晶表示装置の駆動方法 |
| KR100724419B1 (ko) | 2005-09-09 | 2007-06-04 | 엘지전자 주식회사 | 엘시디 패널의 구동 방법 |
| JP2009271392A (ja) * | 2008-05-09 | 2009-11-19 | Sony Corp | 表示装置、表示装置の駆動回路、表示装置の駆動方法および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980004282A (ko) | 1998-03-30 |
| US6057822A (en) | 2000-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3243932B2 (ja) | アクティブマトリクス表示装置 | |
| US6961034B2 (en) | Liquid crystal display device for preventing and afterimage | |
| TWI258613B (en) | Liquid crystal display device | |
| JPH02157813A (ja) | 液晶表示パネル | |
| JP2006084933A (ja) | 液晶表示装置 | |
| KR100288023B1 (ko) | 평면표시장치및표시방법 | |
| JPH1011033A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2003255303A (ja) | 液晶表示装置 | |
| US6891521B2 (en) | Driving method for a liquid crystal display device and driving circuits thereof | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| JP3967577B2 (ja) | 液晶パネルの駆動方法および液晶表示装置 | |
| US20060007084A1 (en) | Liquid crystal display device and method of driving liquid crystal display device | |
| JP2001125069A (ja) | 液晶表示装置 | |
| JP2002149117A (ja) | 液晶表示装置 | |
| JP2002132227A (ja) | 表示装置およびその駆動方法 | |
| JP2003295840A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JP3443928B2 (ja) | 液晶表示装置 | |
| JP2002175058A (ja) | 液晶表示装置 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JPH07175443A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 | |
| JPH06167952A (ja) | 書込リセット方式液晶パネル駆動回路 | |
| JPH06295164A (ja) | 液晶表示装置 | |
| JPH10198321A (ja) | アクティブマトリクス表示装置 | |
| JP2001343921A (ja) | 表示装置 | |
| JPH07333577A (ja) | 液晶表示装置 |