JPH10111516A

JPH10111516A - 表示装置

Info

Publication number: JPH10111516A
Application number: JP28307796A
Authority: JP
Inventors: Mamoru Miyawaki; 守宮脇; Shunsuke Inoue; 俊輔井上; Yasuhiro Sekine; 康弘関根
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-10-04
Filing date: 1996-10-04
Publication date: 1998-04-28

Abstract

(57)【要約】【課題】画素電極１２と前記画素電極１２用のスイッ
チ７，８，９を備えるデバイス基板１と、前記デバイス
基板に対向する対向基板１６と、前記デバイス基板１と
前記対向基板１６に挟持された液晶材料１４を有する反
射型の液晶表示装置において、コントラストをあげ、か
つ画質ムラのない表示装置を提供する。【解決手段】前記画素電極１２の縦辺と横辺の長さが
いずれも５０（μｍ）以下であり、前記液晶材料１４に
面する前記対向基板１６の中心線平均粗さが、入射光の
波長をλ（μｍ）としたとき、 λ／１０（μｍ）＜Ｒａ＜０．３（μｍ）である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶を用いて画像
・文字などを表示する装置、特に、アクティブマトリッ
クス液晶パネルを用いた表示装置に関する。

【０００２】

【従来の技術】今日、世の中はマルチメディア時代に入
り、画像情報でコミュニケーションを図る機器の重要性
がますます高まりつつある。なかでも、液晶表示装置
は、薄型で消費電力が小さいため注目され、半導体にな
らぶ基幹産業にまで成長している。液晶表示装置は、現
在、１０インチサイズのノートサイズのパソコンに主に
使用されている。そして、将来は、パソコンのみでな
く、ワークステーションや家庭用のテレビとして、さら
に画面サイズの大きい液晶表示装置が使用されると考え
られる。しかし、画面サイズの大型化にともない、製造
装置が高価になるばかりでなく、大画面を駆動するため
には、電気的に厳しい特性が要求される。このため、画
面サイズの大型化とともに、製造コストが、サイズの２
〜３乗に比例するなど急増する。

【０００３】そこで、最近、小型の液晶表示パネルを作
製し、光学的に像を拡大して表示するプロジェクション
（投影）方式が注目されている。これは、半導体の微細
化にともない、性能やコストが良くなるスケーリング則
と同様に、サイズを小さくして、特性を向上させ、同時
に、低コスト化も図ることができるからである。これら
の点から、液晶表示パネルをＴＦＴ型としたとき、小型
で十分な駆動力を有するＴＦＴが要求され、ＴＦＴもア
モルファスＳｉを用いたものから多結晶Ｓｉを用いたも
のに移行しつつある。通常のテレビに使われるＮＴＳＣ
規格などの解像度レベルの映像信号は、あまり高速の処
理を必要としない。このため、ＴＦＴのみでなく、シフ
トレジスタもしくはデコーダといった周辺駆動回路まで
多結晶Ｓｉで製造して、表示領域と周辺駆動回路が一体
構造になった液晶表示装置ができる。しかし、多結晶Ｓ
ｉでも、単結晶Ｓｉにはおよばず、ＮＴＳＣ規格より解
像度レベルの大きい高品位テレビや、コンピュータの解
像度規格でいうＸＧＡ，ＳＸＧＡクラスの表示を実現し
ようとすると、シフトレジスタなどは複数に分割配置せ
ざるを得ない。この場合、分割のつなぎ目に相当する表
示領域にゴーストと呼ばれるノイズが発生し、その問題
を解決する対策がこの分野では望まれている。

【０００４】そこで、多結晶Ｓｉの一体構造の表示装置
より、駆動力が極めて高い単結晶Ｓｉ基板を用いる表示
装置も注目を集めている。この場合、周辺駆動回路のト
ランジスタの駆動力は申し分ないので、上述したような
分割駆動をする必要はない。このため、ノイズなどの問
題は解決できる。

【０００５】

【発明が解決しようとする課題】しかし、反射型の液晶
表示装置では、対向基板表面もしくは対向基板と液晶材
料との界面での反射成分が、液晶層に入射し画素電極で
反射する信号成分の光に混入して、表示コントラストを
低下させる問題点がある。これらの対策として、いくつ
かの提案がなされている。特開平５−１９６９２３号に
よれば、液晶層と基板との界面の表面が、微細な凹凸面
を構成し、特に凹凸面の中心線平均粗さをＲａとし、平
均的な電極間の間隙をＧとすると、０．０３・Ｇ＜
Ｒａ＜０．３・Ｇの関係が良いと指摘している。確か
に上記の処理により、液晶層と基板との界面からの反射
成分が減少することにより、コントラストは改善する。
しかし、画素電極のサイズが５０（μｍ）×５０（μ
ｍ）以下になると、この凹凸により、表示画面が凹凸形
状に対応し、ムラが発生し、画質を低下させる問題点が
新たに発生している。この問題は、反射型で顕著である
が、透過型でもおこっている。

【０００６】そこで、本発明は、コントラストを高めな
がら、かつ画質ムラのない液晶パネルを使った表示装置
を提供することを目的とする。

【０００７】

【課題を解決するための手段】そこで、本発明者が鋭意
努力した結果以下の発明を得た。すなわち、本発明の表
示装置は、画素電極と前記画素電極用のスイッチを備え
るデバイス基板と、前記デバイス基板に対向する対向基
板と、前記デバイス基板と前記対向基板に挟持された液
晶材料を有する表示装置において、前記画素電極の縦辺
と横辺の長さがいずれも５０（μｍ）以下であり、前記
液晶材料に面する前記対向基板の中心線平均粗さが、入
射光の波長をλ（μｍ）としたとき、 λ／１０（μｍ）＜Ｒａ＜０．３（μｍ）であることを特徴とする。ここで、前記液晶材料に面す
る前記対向基板の表面凹凸の最大段差は、１．５（μ
ｍ）以下であるのが望ましい。また、前記液晶材料はポ
リマー・ネットワーク液晶であるのが望ましい。また、
前記波長λ（μｍ）は、０．４００〜０．７００（μ
ｍ）であるのが望ましい。また、前記画像表示部に、複
数のデータ配線と複数の走査配線を設け、その交差部に
スイッチと、容量手段とを設けるのが望ましい。前記デ
バイス基板は半導体基板であり、前記スイッチが単結晶
トランジスタであってもいい。また、前記スイッチが薄
膜トランジスタであってもいい。

【０００８】

【発明の実施の形態】以下に、本発明の実施の形態を４
つ液晶パネルを挙げて記述するが、それぞれの形態に限
定されるものではない。相互の形態の技術を組み合わせ
ることによって効果が増大することはいうまでもない。
また、液晶パネルの構造は、半導体基板を用いたもので
記述しているが、必ずしも半導体基板に限定されるもの
はなく、通常の透明基板上に以下に記述する構造体を形
成してもいい。また、以下に記述する液晶パネルは、す
べてＭＯＳＦＥＴやＴＦＴ型であるが、ダイオード型な
どの２端子型であってもいい。さらに、以下に記述する
液晶パネルは、家庭用テレビはもちろん、プロジェク
タ、ヘッドマウントディスプレイ、３次元映像ゲーム機
器、ラップトップコンピュータ、電子手帳、テレビ会議
システム、カーナビゲーション、飛行機のパネルなどの
表示装置として有効である。

【０００９】（実施形態１）実施形態１は、各画素のス
イッチを単結晶のｎチャンネルＭＯＳＦＥＴとｐチャン
ネルＭＯＳＦＥＴとからなるトランスミッションゲート
の構成とする。このため、ｎチャンネルＭＯＳＦＥＴの
下部のみｐ型のウェル領域に埋め、ｐチャンネルＭＯＳ
ＦＥＴはｎ型の基板に埋める構造にする。

【００１０】図２は、実施形態１を使った反射型アクテ
ィブマトリックス液晶表示パネルの平面図（ａ）と、平
面図（ａ）のＸ２−Ｘ’２での断面図（ｂ）を表
す。また、図３は、図２（ａ）のＹ２−Ｙ’２での断面
図である。図２は、実施形態１を使った反射型ＴＦＴ型
アクティブマトリックス液晶表示パネルの平面図（ａ）
と、平面図（ａ）のＸ１−Ｘ’１での断面図（ｂ）
を表す。図中、１は半導体基板、２はウェル領域、３，
４，５はパネルの周辺駆動回路を構成するＭＯＳＦＥＴ
のソース・ドレイン・ゲートである。６はフィールド酸
化膜、７，８，９は表示領域における画素スイッチにな
る単結晶トランジスタのソース・ドレイン・ゲート、１
０はデータ配線につながるソース電極、１は画素電極に
つながるドレイン電極、１２は画素電極、１４は液晶材
料、１５は共通透明電極、１６は対向基板、１７は高濃
度不純物領域、１９は表示領域である。また２０は反射
防止膜、２１は水平シフトレジスタ、２２は垂直シフト
レジスタ、２３はｎチャンネルＭＯＳＦＥＴ、２４はｐ
チャンネルＭＯＳＦＥＴ、２５は保持容量、２６は液晶
材料を介した共通透明電極１５の電位、２７は信号転送
スイッチ、２８は表示信号入力端子、２９はリセットパ
ルス入力端子、３０はリセット電源端子、３１は映像信
号の入力端子である。半導体基板１は図１ではｎ型にな
っているが、ｐ型でもよい。ウェル領域２は、半導体基
板１と反対の導電型にする。このため、図１では、ウェ
ル領域２はｐ型になっている。ｐ型のウェル領域２は、
半導体基板１よりも高濃度に不純物が注入されているこ
とが望ましく、半導体基板１の不純物濃度が１０¹⁴〜１
０¹⁵（ｃｍ^-3）のとき、ウェル領域２の不純物濃度は１
０¹⁶〜１０¹⁷（ｃｍ^-3）が望ましい。周辺駆動回路のＭ
ＯＳＦＥＴ３，４，５は、図２でｎチャンネルであり、
３，５がｎ^＋の高濃度不純物領域になっている。当然、
この周辺駆動回路のＭＯＳＦＥＴはｐチャンネルでもよ
く、ＭＯＳＦＥＴでなくても、ｎｐｎバイポーラトラン
ジスタでも、ｐｎｐバイポーラトランジスタでもよい。
フィールド酸化膜６は、選択酸化法により形成され、厚
さは３０００〜１５０００Å程度が望ましい。このフィ
ールド酸化膜６により、周辺駆動回路のトランジスタの
分離領域が形成できる。また、図２の構造では、表示領
域は前面フィールド酸化膜が設けられ、その間に各画素
のスイッチとして単結晶トランジスタ７，８，９を形成
する。この単結晶トランジスタは、図２では、ソース７
・ドレイン９がｎ^＋高濃度不純物領域になり、ｎチャン
ネルになっている。当然、この単結晶トランジスタは、
ｐチャンネルでもいい。

【００１１】ソース電極１０は、表示用信号が送られて
くるデータ配線に、ドレイン電極１１は画素電極１２に
接続する。これらの電極は１０，１１には、通常Ａｌ、
ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＧｅＣｕ、ＡｌＣｕ配線
を用いる。これらの電極は１０，１１の下部に、Ｔｉと
ＴｉＮからなるバリアメタル層を用いると、コンタクト
が安定に実現できる。またコンタクト抵抗も低減でき
る。画素電極は、表面が平坦で、高反射材が望ましく、
通常の配線用金属であるＡｌ、ＡｌＳｉ、ＡｌＳｉＣ
ｕ、ＡｌＧｅＣｕ、ＡｌＣ以外にＣｒ、Ａｕ、Ａｇなど
の材料を使用することが可能である。また、平坦性の向
上のため、下地絶縁層や画素電極１２の表面をケミカル
メカニカルポリッシング（ＣＭＰ）法によって処理する
とよい。

【００１２】保持容量２５は、画素電極１２と共通透明
電極１５の間の信号を保持するための容量である。ウェ
ル領域２には、基板電位を印加する。実施形態１では、
各行のトランスミッションゲート構成を、上から１行目
は上がｎチャンネルＭＯＳＦＥＴ２３で下がｐチャンネ
ルＭＯＳＦＥＴ２４、２行目は上がｐチャンネルＭＯＳ
ＦＥＴ２４でｎチャンネルＭＯＳＦＥＴ２３とするよう
に、隣り合う行で順序を入れ換える構成にしている。

【００１３】映像信号（ビデオ信号、パルス変調された
デジタル信号など）は、映像信号入力端子３１から入力
され、水平シフトレジスタ２１からのパルスに応じて信
号転送スイッチ２７を開閉し、各データ配線に出力す
る。垂直シフトレジスタ２２からは、選択した行のｎチ
ャンネルＭＯＳＦＥＴ２３のゲートへはハイパルス、ｐ
チャンネルＭＯＳＦＥＴのゲートへはローパルスを印加
する。

【００１４】つぎに、Ｘ２−Ｘ’２での断面図（ｂ）に
注目する。この断面は、ｐ型のウェル領域に沿ったもの
である。ＭＯＳＦＥＴ７，８，９は、トランスミッショ
ンゲートのｎチャンネルＭＯＳＦＥＴでその直下には、
ｐ型のウェル領域２を設けている。このウェル領域２
は、図では現れていないが、表示領域の周辺部のところ
で電源と接続されている。共通電極基板１６は、共通透
明電極１５の界面反射を防ぐため、凹凸を形成し、その
表面に共通透明電極１５を設けている。また、共通電極
基板１６の反対側には、反射防止膜２０を設けている。
これらの凹凸形状の形成のために、微少な粒径の砥粒に
より砂ずり研磨をおこなう。

【００１５】表１は、対向基板の砂ずり研磨に用いた砥
粒の粒径と、画素電極のサイズによるコントラストと画
質ムラを評価した結果である。ａ〜ｄは砥粒の粒径を表
し、ａは０．５〜２．０（μｍ）、ｂは５．５〜７．５
（μｍ）、ｃは８．５〜１０．５（μｍ）、ｄは１０．
５〜１２．５（μｍ）の粒径の砥粒である。図８、９、
１０は、それぞれａ、ｂ、ｃの砥粒で砂ずり研磨した対
向基板のＳＥＭ（走査型電子顕微鏡）写真である。液晶
材料としては、ポリマー・ネットワーク液晶ＰＮＬＣを
用いた。ただし、ポリマー・ネットワーク液晶として、
ＰＤＬＣなどを用いてもいい。ポリマー・ネットワーク
液晶ＰＮＬＣは、重合相分離法によって作製される。液
晶と重合性モノマーやオリゴマーで溶液をつくり、通常
の方法でセル中に注入した後ＵＶ重合によって液晶と高
分子を相分離させ、液晶中に網目状に高分子を形成す
る。ＰＮＬＣは多くの液晶（７０〜９０ｗｔ％）を含有
している。

【００１６】ＰＮＬＣにおいては、屈折率の異方性（Δ
ｎ）の高いネマチック液晶を用いると光散乱が強くな
り、誘電異方性（Δε）の大きいネマチック液晶を用い
ると低電圧で駆動が可能となる。ポリマー・ネットワー
クのおおきさ、すなわち網目の中心間距離が１〜１．５
（μｍ）の場合、光散乱は高コントラストを得るのに十
分強くなる。これらの液晶材料を導入後、Ｆ８相当のシ
ュリーレン光学系を介してコントラストと画質ムラを評
価した。光の波長は４００〜７００（ｎｍ）（０．４０
０〜０．７００（μｍ））であり、デバイス基板と対向
基板の間の間隙は、８〜１８（μｍ）である。

【００１７】

【表１】ここで、画質ムラを○と×とに分けている基準は、１２
８階調の表示装置で輝度のムラのレベルが１階調分以下
かそれ以上かということである。図１は、砂ずり研磨し
た砥粒の粒径と、研磨された対向基板の中心線平均粗さ
Ｒａ、研磨された対向基板の最大段差の関係を表すグラ
フである。このグラフから、砥粒の粒径が大きくなるに
つれて、Ｒａおよび最大段差が大きくなることがわか
る。図１と表１から、画素電極のサイズが５０（μｍ）
×５０（μｍ）以下になると、砥粒がｄでＲａが０．３
２（μｍ）の対向基板になると画質ムラが×になること
がわかる。一方、砥粒がｃでＲａが０．３（μｍ）の対
向基板は画素電極のサイズが５０（μｍ）×５０（μ
ｍ）以下になっても画質ムラは○である。よって、画素
電極のサイズが５０（μｍ）×５０（μｍ）以下のとき
は、対向基板のＲａは０．３（μｍ）以下であるのがよ
い。

【００１８】表２は、画素電極のサイズが２０（μｍ）
×２０（μｍ）の表示装置のＡｌ電極に対する白レベル
と黒レベル（ガラス表面反射成分、ガラス−液晶界面反
射成分、液晶内部からの反射成分、光学系のＦ値による
全体の黒レベル）とＦ値によるコントラストを表す。こ
の表２から、砥粒の粒径が５．５〜７．５（μｍ）の対
向基板ｂ（Ｒａは０．１９９（μｍ））と０．５〜２．
０（μｍ）の対向基板ａ（Ｒａは０．１２２（μｍ））
のとき、界面反射がそれぞれ０％と０．０２％と他に比
べて小さくなっているのがわかる。ここで、表２には現
れていないが砥粒の粒径がさらに小さくなり、対向基板
のＲａがλ／１０（μｍ）以下になると、界面反射が研
磨なしの平坦な対向基板とほぼ同等になり、界面反射が
大きくなり効果がない。これは、光の波長から考えて構
造体が細かくなりすぎ、散乱されないためである。一
方、砥粒の粒径が大きくなり、Ｒａが大きくなるにつれ
て、白レベルが悪化するのがわかる。表２には表してい
ないが、砥粒の粒径が１０．５〜１２．５（μｍ）の対
向基板ｄ（Ｒａは０．３２（μｍ））は、白レベルが急
速に悪化している。

【００１９】

【表２】以上のデータと考察により、画素電極のサイズを５０
（μｍ）×５０（μｍ）以下にするときは、λ／１０
（μｍ）＜Ｒａ＜０．３（μｍ）が良いことがわかる。
対向基板の凹凸のＲａが、０．３（μｍ）以下になる
と、５（μｍ）×５（μｍ）のような微細な画素電極サ
イズでも、画質ムラが発生しない。対向基板の最大段差
は、１．５（μｍ）以下が望ましいが、さらに望ましく
は１．０（μｍ）以下にすることにより、白レベルの光
量の低下が研磨がない平坦な面の１０％以下に収まり、
白レベルの顕著な低下とならず、高いコントラストが得
られる。また、対向基板のＲａが０．３（μｍ）以下レ
ベルの場合、上記凹凸表面にＩＴＯなどの透明電極を形
成すると、その凹凸の影響で透明電極粒界がななめにな
り、そのグレインの方位・方向が異なる角度で分布する
こととなり、ＰＮＬＣとの界面が液晶リッチなところと
ポリマリッチなところとまだらになり、界面反射が抑制
され、コントラストがさらに向上する。

【００２０】つぎに、図２（ａ）のＹ２−Ｙ’２での断
面図である図３について説明する。ｐ型のウェル領域２
の周辺箇所にはｐ＋高濃度領域１７を設けている。ま
た、ｐチャンネルＭＯＳＦＥＴの基板電位をとるため、
ｐチャンネルＭＯＳＦＥＴのソース・ドレインの両脇に
フィールド酸化膜６を介して、ｎ型の高濃度不純物領域
を設けている。図には現れていないが、ｐ型の高濃度不
純物領域１７もｎ型の高濃度不純物領域３１も表示領域
の周辺部で電源と接続している。この構成により、光の
もれによるキャリアの発生による電位の変動や、隣接す
る画素などによる電位の変動などを受けることがなく、
安定した表示特性が実現できる。また、表示領域のスイ
ッチが単結晶からなるＭＯＳＦＥＴであるトランスミッ
ションゲート構成であるので、各ＦＥＴのＶｔｈ（しき
い値）の影響を直接受けない。よって、画面周囲でのコ
ントラストの低下もなく、温度などの環境変化から影響
が少なく、高精細な表示ができる。

【００２１】（実施形態２）実施形態２は、表示領域内
に、一部フィールド酸化膜のない領域（ＡＣＴ領域：通
常はトランジスタを形成するアクティブ領域）を設け、
その部分にウェル領域あるいは基板電位を固定する高濃
度不純物領域を設ける。図４は、実施形態３を使った反
射型ＴＦＴ型アクティブマトリックス液晶表示パネルの
断面図を表す。４１は照射光が半導体基板１上の素子や
回路に当たらないようにする遮光金属層、４２は絶縁層
である。図３以前と同じ符号は図３以前と同じ部品を表
すので、説明を省略する。表示領域の半導体基板１とウ
ェル領域２の電位は、フィールド酸化膜６の間に設けた
ｐ型の高濃度不純物領域１７によって表示部の周辺部の
電源電位に固定される。この高濃度不純物領域１７は、
周辺駆動回路にあるｐチャンネルＭＯＳＦＥＴ３，４，
５や表示領域にあるｐチャンネルの薄膜トランジスタ
７，８，９のソース・ドレインといったｐ＋領域と一緒
に形成できるので、製造工程が簡単でまた、濃度の濃い
領域を形成することができる。よって、さらに低コスト
でパネルを構成でき、高濃度不純物領域の抵抗が小さく
なり、基板電位の安定化ができる。

【００２２】また、実施形態２では、遮光金属層４１と
画素電極１２と、その間にある絶縁層４２により、映像
信号の保持容量を形成している。このとき、遮光金属層
４１の電位は透明共通電極１５と同じ電位に保っておく
とよい。遮光金属層４１の上部または下部にＴｉ、Ｔｉ
Ｎなどを設けることによりヒロックなどで容量不良とな
ることを防ぐことができる。絶縁層４２に、通常のＳｉ
Ｏ₂以外、ＳｉＮ、Ｔａ₂Ｏ₅、ＳｉＯＮを用いると、小
さい面積で大きな容量を形成できる。これらにより、さ
らに小さい画素サイズが実現でき、高精細、高コントラ
ストな表示が実現できる。また、実施形態２の対向電極
１６にも凹凸形状をつけているが、本形態では、凹凸形
状を作製するのに、コーニング・ショット系のガラスに
ドライエッチもしくはウエットエッチすることにより、
実施形態１と同様に表面の凹凸形状を制御できる。この
結果、実施形態１と同様に画質ムラのないよい結果が得
られる。

【００２３】（実施形態３）実施形態３は、表示領域内
に、一部フィールド酸化膜のない部分を設け、その部分
にウェル、または基板電位を固定する高濃度不純物領域
を設け、さらにこの高濃度不純物領域と反対の導電型の
高濃度不純物領域を設ける。図５は、実施形態３を使っ
た反射型ＴＦＴ型アクティブマトリックス液晶表示パネ
ルの断面図を表す。５１はフィールド酸化膜の薄い部
分、５２は薄膜トランジスタ７，８，９のドレイン９を
引き延ばした部分である。図４以前と同じ符号は図４以
前と同じ部品を表すので、説明を省略する。表示領域内
に、一部フィールド酸化膜のない部分を設け、その部分
に高濃度不純物領域１７を設け、さらにこの高濃度不純
物領域１７と反対の導電型の高濃度不純物領域３１をフ
ィールド酸化膜を介して設ける。さらに、反対の導電型
の高濃度不純物領域３１の上部にフィールド酸化膜の薄
い部分５１を介して、薄膜トランジスタ７，８，９のド
レイン９を引き延ばした部分５２を設けている。このド
レイン９を引き延ばした部分５２は、薄膜トランジスタ
７，８，９がｎチャンネルならｎ^＋、薄膜トランジスタ
７，８，９がｐチャンネルならｐ^＋である。また、反対
の導電型の高濃度不純物領域３１は、ドレイン９を引き
延ばした部分５２の端に位置するのが望ましい。薄膜ト
ランジスタ７，８，９のドレイン９がある電圧になるこ
とにより、フィールド酸化膜の薄い部分５１のしたのウ
ェル領域２の表面に反転層ができる。この構造により、
ドレイン９にさらに保持容量が接続され、高コントラス
トかつ高精細な表示が実現できる。

【００２４】（実施形態４）実施形態４は、実施形態１
と同様に各画素のスイッチを単結晶のｎチャンネルＭＯ
ＳＦＥＴとｐチャンネルＭＯＳＦＥＴとからなるトラン
スミッションゲートの構成とする。ただし、ｎチャンネ
ルＭＯＳＦＥＴの下部のみｐ型のウェル領域に埋め、ｐ
チャンネルＭＯＳＦＥＴはｎ型のウェル領域に埋める構
造にする。基板には、ｐ型基板を用いる。

【００２５】図７は、実施形態４の液晶パネルの断面図
である。図中、１はｐ型基板７２は、画像表示部の電源
電位が印加されるｎ型ウェル領域、７３は周辺駆動回路
の電源電位が印加されるｎ型ウェル領域である。以前と
同じ符号は以前と同じ部品を表すので、説明を省略す
る。

【００２６】実施形態５は、ｐ型基板を用いるので基板
電位が電源の最低電位にセットされる。この場合、パネ
ルの基準電位は、通常、接地電位で安定しており、パネ
ルを固定する治具に対する対応（電源ショート、リーク
防止、絶縁材など）が極めて楽になる。また、ｐ型基板
に分離して基けたｎ型のウェル領域７２と７３に異なる
電位を印加することが可能となる。このため、画像表示
部は２０〜３５Ｖ系、周辺駆動回路は１Ｖ〜５Ｖ系とい
う構成が可能になる。

【００２７】さらに、画像表示部にｐ型のウェル領域２
とｎ型のウェル領域７２を設けるツインウェル構造にす
ることにより、トランジスタのしきい値の安定、耐圧の
向上がはかれ、自由度が広がる。

【００２８】また、実施形態１と同様、光のもれによる
キャリアの発生による電位の変動や、隣接する画素など
による電位の変動などを受けることがなく、安定した表
示特性が実現できる。また、表示領域のスイッチが単結
晶からなるＭＯＳＦＥＴであるトランスミッションゲー
ト構成であるので、各ＦＥＴのＶｔｈ（しきい値）の影
響を直接受けない。よって、画面周囲でのコントラスト
の低下もなく、温度などの環境変化から影響が少なく、
高精細な表示ができる。

【００２９】

【実施例】

（実施例１）実施例１は、前述した実施形態１を適用し
た反射型液晶パネルでプロジェクタを作製した例であ
る。まず、実施形態１で説明した液晶パネル作製する。
そして、その液晶パネルを使って、反射型の光学系を作
製する。図６は、この光学系の斜視図である。図中、１
０１は液晶パネルの駆動と光源コントロール用ボード、
１０２は光学ユニット、１０３は光源、１０４は非球面
ミラー、１０５は色分解用プリズム、１０６は前述した
液晶パネル、１０７はマイクロミラー、１０８はアパチ
ャー、１０９は自由曲面プリズム光学系、１１０はスク
リーン、１１８はテレセントリック系のレンズである。
１１１，１１２，１１３，１１４，１１５，１１６は光
を表す。

【００３０】光源１０３から射出した光束１１１は、非
球面ミラー１０４で集光しマイクロミラー１０７に結像
する。マイクロミラー１０７かの反射光１１３は色分解
プリズム１０５で、赤、緑、青に分解され、液晶パネル
１０６に平行光で入射する。液晶パネル１０６は、変調
信号に応じて赤、緑、青に分解された光を変調し、変調
された反射光１１５はレンズ１１８に再び入射し、暗表
示光のみアパチャー１０８を通り抜け、自由曲面プリズ
ム１０９に入射する。この自由曲面プリズム光学系を用
いることにより、従来より薄型で収差の少ない像をスク
リーン１１０に結像できる。これにより、リア型、フロ
ント型プロジェクション表示装置を高解像度、高輝度、
低コスト、小型、高コントラストに作製できた。

【００３１】

【発明の効果】本発明によれば、対向基板と液晶層との
界面での反射を防止し、かつ、信号成分を減少させない
構成にすることができる。また、画質ムラもなく安定し
た表示ができる。よって、高精細、高輝度、高コントラ
スト、コンパクト、低コストな表示装置を提供すること
ができる。

【図面の簡単な説明】

【図１】対向基板を砂ずり研磨する砥粒の粒径と最大段
差、Ｒａとの関係を表すグラフを示す図

【図２】本発明の実施形態１の液晶パネルを平面図
（ａ）と断面図（ｂ）

【図３】本発明の実施形態１の液晶パネルの断面図

【図４】本発明の実施形態２の液晶パネルを断面図

【図５】本発明の実施形態３の液晶パネルを断面図

【図６】本発明の実施例１のプロジェクタを表す図

【図７】本発明の実施形態４の液晶パネルの断面図

【図８】対向基板の表面状態を表すＳＥＭ写真

【図９】対向基板の表面状態を表すＳＥＭ写真

【図１０】対向基板の表面状態を表すＳＥＭ写真

【符号の説明】

１半導体基板２ウェル層３ＭＯＳＦＥＴのソース４ＭＯＳＦＥＴのゲート５ＭＯＳＦＥＴのドレイン６フィールド酸化膜７画素スイッチトランジスタのソース８画素スイッチトランジスタのゲート９画素スイッチトランジスタのドレイン１０，１１金属配線１２画素電極１４液晶材料１５共通透明電極１６対向基板１７高濃度不純物領域１８接続部１９表示領域２０反射防止膜２１水平シフトレジスタ２２垂直シフトレジスタ２３ｎチャンネルＭＯＳＦＥＴ２４ｐチャンネルＭＯＳＦＥＴ２５保持容量２６対向基板電位２７信号転送スイッチ２８表示信号入力端子２９リセットパルス入力端子３０リセット電源端子

Claims

【特許請求の範囲】

【請求項１】画素電極と前記画素電極用のスイッチを
備えるデバイス基板と、前記デバイス基板に対向する対
向基板と、前記デバイス基板と前記対向基板に挟持され
た液晶材料を有する表示装置において、前記画素電極の
縦辺と横辺の長さがいずれも５０（μｍ）以下であり、
前記液晶材料に面する前記対向基板の中心線平均粗さ
が、入射光の波長をλ（μｍ）としたとき、 λ／１０（μｍ）＜Ｒａ＜０．３（μｍ）であることを特徴とする表示装置。
【請求項２】前記液晶材料に面する前記対向基板の表
面凹凸の最大段差は、１．５（μｍ）以下である請求項
１に記載の表示装置。
【請求項３】前記液晶材料はポリマー・ネットワーク
液晶である請求項１または２に記載の表示装置。
【請求項４】前記波長λ（μｍ）は、０．４００〜
０．７００（μｍ）である請求項１〜３のいずれか１項
に記載の表示装置。
【請求項５】前記画像表示部に、複数のデータ配線と
複数の走査配線を設け、その交差部に前記スイッチと、
容量手段とを設ける請求項１〜４のいずれか１項に記載
の表示装置。
【請求項６】前記デバイス基板は半導体基板であり、
前記スイッチが単結晶トランジスタである請求項１〜５
のいずれか１項に記載の表示装置。
【請求項７】前記スイッチが薄膜トランジスタである
請求項１〜５のいずれか１項に記載の表示装置。