JPH10112830A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 映像の端側が削除されることなく、画面全体
に映像を表示するために、映像信号を変換する映像信号
処理装置を得る。 【解決手段】 ＡＤＣ回路１０はスイッチ９からの再生
映像のアスペクト比が４：３の映像信号を再生映像を格
子状に区分し、各格子に対応する複数の画素データを生
成する。メモリ制御回路１１は、縦方向の画素データ数
が横長のＬＣＤパネル３００の画面（アスペクト比１
６：９）の縦の画素数と同じになるように、画素データ
を抽出し、その後、画面全体に横方向へ擬似画素データ
を追加する。これより、再生映像のアスペクト比が１
６：９の映像信号に変換され、ＬＣＤパネル３００の画
面全体に、その映像が表示される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、横：縦のアスペ
クト比がｍ：ｎである再生映像を、横：縦のアスペクト
比がｍ’（＞ｍ）：ｎの画面に表示するために、映像信
号を変換する映像信号処理装置に関する。

【０００２】

【従来の技術】図８及び図９は従来の映像信号処理装置
を示すブロック図である。図８及び図９において、１は
アンテナ、１００はアンテナ１からの映像信号を処理し
てデータ化された映像信号（以下「映像データと称
す」）を生成する映像信号処理装置、２００は使用者が
映像信号処理装置１００を操作するための操作装置、３
００は画面の横：縦のアスペクト比が１６：９の横長の
液晶パネル（以下「ＬＣＤパネル」と称す）である。映
像信号処理装置１００において、２はチューナ、３はＶ
ＩＦ回路、４はＹ／Ｃ分離回路、５は輝度信号処理回
路、６は色信号処理回路、７はＲＧＢマトリックス処理
回路、８はＥＤＴＶ（Extended Definition Televisio
n：クリアビジョン）−II方式用のＥＤＴＶIIデコーダ
回路、９はスイッチ、１０はＡＤＣ（アナログディジタ
ルコンバータ）回路、１１はフィールドメモリ１３のデ
ータの書き込み及び読み出しを制御するメモリ制御回
路、１２はＬＣＤパネル３００へ映像データを出力する
ＬＣＤドライバ回路、１４，１５は水晶発振回路であ
る。操作装置２００において、２１はコントロールパネ
ル、２２は映像信号処理装置１００内の各回路を制御す
る制御回路、２３は制御回路２２による映像信号処理装
置１００内の各回路への制御の内容（以下「調節内容」
と称す）を表示するための表示回路である。なお、図８
中のノード９ａと図９中のノード９ｂとは接続されてい
る。

【０００３】また、図１０はＬＣＤパネル３００の画面
を示す。ＬＣＤパネル３００は画面の横方向の画素数が
５８０，画面の縦方向の画素数が３３０である。また図
１０中のＬｋは画面の横方向へ原点０側から１番目の画
素，２番目の画素，…，５８０番目の画素からなるライ
ンであって、画面の縦方向へ原点０から数えてｋ番目の
ラインであり、ラインの総数は３３０本である。

【０００４】次に動作について説明する。アンテナ１で
テレビ放送電波を受信する。チューナ２は受信したテレ
ビ放送電波の中から所望のテレビ放送電波を選局する。
ＶＩＦ回路３は選局したテレビ放送電波をＡＭ検波し、
コポジット信号と呼ばれる映像信号をＥＤＴＶIIデコー
ダ回路８とＹ／Ｃ分離回路４とに出力する。

【０００５】次に、ＶＩＦ回路３が出力する映像信号
が、画面に再生した場合の再生映像のアスペクト比が
４：３のＭ−ＮＴＳＣ方式の場合と、同映像信号が、画
面に再生した場合の再生映像のアスペクト比が１６：９
のＥＤＴＶ−II方式の場合とに分けて説明する。

【０００６】まず、Ｍ−ＮＴＳＣ方式の場合、Ｙ／Ｃ分
離回路４は映像信号を輝度信号（Ｙ）と色信号（Ｃ）に
分離する。輝度信号は輝度信号処理回路５へ送られ、色
信号は色信号処理回路６へ送られる。輝度信号処理回路
５は輝度信号に対してコントラスト，輝度，シャープネ
ス等の調節処理を行って出力する。色信号処理回路６は
色信号に対してその復調処理や、色相，色の濃さ等の調
節処理を行って色差信号を出力する。ＲＧＢマトリック
ス処理回路７は、輝度信号と色差信号とに対してマトリ
ックス処理と呼ばれる一種の合成処理を行って、再生映
像のアスペクト比が４：３のＲＧＢ信号と呼ばれる映像
信号を出力する。

【０００７】ＡＤＣ回路１０はスイッチ９を介して映像
信号を受け、ディジタル変換を行うことにより、映像信
号を複数の画素データに変換する。メモリ制御回路１１
は、フィールドメモリ１３への複数の画素データの書き
込み及びフィールドメモリ１３からの複数の画素データ
の読み出しを制御する。この制御により、フィールドメ
モリ１３は、複数の画素データを一時的に記憶し、ＬＣ
Ｄドライバ回路１２へ複数の画素データを出力する。

【０００８】ＬＣＤドライバ回路１２は、フィールドメ
モリ１３から読み出された映像データを受けてＬＣＤパ
ネル３００に映像を表示する。ＬＣＤパネル３００に表
示される映像は、図１１のようにアスペクト比が４：３
の映像３０の左右に映像のない部分３１，３２を付加し
てＬＣＤパネル３００の画面全体に表示されるサイドパ
ネル方式を用いるか、あるいは図１２のようにアスペク
ト比が４：３の映像の上側の映像３３及び下側の映像３
４を削除することでアスペクト比を１６：９にしてＬＣ
Ｄパネル３００の画面全体に表示される。

【０００９】次に図８のＶＩＦ回路３が出力する映像信
号がＥＤＴＶ−II方式の場合、ＥＤＴＶIIデコーダ回路
８は、まず映像信号を無画部と主画部とに分離する。そ
して、同デコーダ回路８は、無画部に対して垂直時間高
域補強信号と垂直高域補強信号との復調処理を行う。一
方、主画部に対しては色信号と水平高域補強信号との復
調処理を行う。その後、同デコーダ回路８は、無画部，
主画部に対して調節処理を行う。その後、調節処理後の
無画部と調節処理後の主画部とに対してマトリックス処
理と呼ばれる一種の合成処理を行って、再生映像のアス
ペクト比が１６：９のＲＧＢ信号と呼ばれる映像信号を
出力する。

【００１０】ＡＤＣ回路１０はスイッチ９を介して映像
信号を受け、ディジタル変換を行うことにより、映像信
号を複数の画素データに変換する。メモリ制御回路１１
は、フィールドメモリ１３への複数の画素データの書き
込み及びフィールドメモリ１３からの複数の画素データ
の読み出しを制御する。その際、メモリ制御回路１１
は、フィールドメモリ１３から読み出された複数の画素
データの再生映像のアスペクト比が１６：９かつ再生映
像がＬＣＤパネル３００の画面全体に表示されるよう
に、上述の書き込み及び読み出しを制御する。

【００１１】ＬＣＤドライバ回路１２は、フィールドメ
モリ１３から読み出された映像データを受けてＬＣＤパ
ネル３００に映像を表示する。以上のように、図８のＶ
ＩＦ回路３が出力する映像信号がＥＤＴＶ−II方式の場
合は、ＶＩＦ回路３が出力する再生映像のアスペクト比
が１６：９であるため、Ｍ−ＮＴＳＣ方式の場合のよう
にサイドパネル方式を用いたり上側の映像及び下側の映
像を削除することなく、映像がＬＣＤパネル３００の画
面全体に表示される。

【００１２】Ｍ−ＮＴＳＣ方式の場合とＥＤＴＶ−II方
式の場合との両方の場合において、メモリ制御回路１１
がフィールドメモリ１３への画素データの書き込みを行
う場合、映像信号の水平同期信号の周波数にロックして
いる水晶発振器１４の発振出力を基準に画素データが書
き込まれ、メモリ制御回路１１がフィールドメモリ１３
からの画素データの読み出しを行う場合、水晶発振器回
路１５の発振出力を基準に画素データが読み出される。

【００１３】操作部２００では、映像信号処理装置１０
０の使用者がコントロールパネル２１内の図示しないフ
ァンクションキーを選択して調節内容を指示する。調節
内容は制御回路２２から映像信号処理装置１００内の各
回路へ与えられ、映像信号処理装置１００内の各回路
は、その調節内容に基づいて制御される。表示回路２３
によって、ファンクションキーによって選択されたモー
ドや入力データ等が表示されることで、使用者は調節内
容を確認できる。

【００１４】また、図１１及び図１２のそれぞれの特徴
を有する映像、即ち、アスペクト比が４：３の映像の上
側及び下側の映像を削除して映像の左右に映像のない部
分を付加した映像をＬＣＤパネル３００の画面全体に表
示することもできる。

【００１５】さらに、スクイーズモードと称される、Ｌ
ＣＤパネル３００に表示される映像を横に引き延ばす機
能を備えた映像信号処理装置もある。スクイーズモード
を使用して、ＬＣＤパネル３００に表示されるアスペク
ト比が４：３の映像を横方向に引き延ばすことで、アス
ペクト比を１６：９にしてＬＣＤパネル３００の画面全
体に表示することもできる。

【００１６】

【発明が解決しようとする課題】従来の映像信号処理装
置は以上のように構成されているので、Ｍ−ＮＴＳＣ方
式の場合であって図９のＬＣＤパネル３００の画面全体
に映像を表示する場合、図１１に示す映像，図１２
に示す映像，あるいはスクイーズモードの映像、さら
には、図１１及び図１２のそれぞれの特徴を有する映
像を用いる。このため、ＬＣＤパネル３００に表示され
る映像は、上記及びの場合には上側及び下側の映像
が削除されているという問題点が、上記及びの場合
には画面の左右に映像信号のない部分があるという問題
点がある。さらに、上記のスクイーズモードの場合、
映像全体が引き延ばされているため、映像が横長に歪ん
で見えるという問題点がある。

【００１７】本発明は、以上の問題点を解決するために
なされたものであり、映像の一部が削除されることなく
画面全体に映像を表示し、さらに映像が横長に歪んで見
えることを抑制するように、映像信号を変換する映像信
号処理装置を得ることを目的とする。

【００１８】

【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、再生映像の横：縦のアスペクト比が
ｍ：ｎである映像信号を、横：縦のアスペクト比がｍ’
（＞ｍ）：ｎの画面に表示するために、映像信号を変換
する映像信号処理装置であって、前記映像信号を受け、
前記再生映像を格子状に区分し、前記再生映像の横方向
の格子の数は前記画面の横方向の画素数より小さい所定
数であり、前記再生映像の縦方向の格子の数は前記画面
の縦方向の画素数と同じであり、前記格子状に区分され
た複数の格子に対応する複数の画素データを生成する映
像信号データ化手段を備える。

【００１９】本発明の請求項２に係る課題解決手段は、
所定の擬似画素データを追加する複数の追加位置が、前
記再生映像の横方向に前記画面の横方向の画素数と前記
所定数の差だけ設定され、かつ前記再生映像の端側のみ
ならず内側にも設定されているフォーマットを記憶して
おくフォーマット記憶手段と、前記複数の画素データを
受けて、前記複数の画素データに、前記フォーマット記
憶手段に記憶されている前記フォーマットの複数の追加
位置へ、前記擬似画素データを追加することで、再生映
像のアスペクト比が前記ｍ’：ｎの映像信号を生成する
擬似画素データ追加制御手段とをさらに備える。

【００２０】本発明の請求項３に係る課題解決手段にお
いて、前記フォーマットは、前記再生映像の内側より端
側のほうが前記追加位置の数の頻度が大きい。

【００２１】本発明の請求項４に係る課題解決手段にお
いて、前記複数の追加位置のそれぞれに追加される擬似
画素データは、当該擬似画素データの前記追加位置の横
側に位置する画素データである。

【００２２】本発明の請求項５に係る課題解決手段にお
いて、前記フォーマットは複数であり、前記複数のフォ
ーマットのうち、１つのフォーマットを選択するための
フォーマット選択手段をさらに備え、前記擬似画素デー
タ追加制御手段は、前記選択されたフォーマットを用い
る。

【００２３】本発明の請求項６に係る課題解決手段にお
いて、前記映像信号データ化手段が生成した前記複数の
画素データを記憶する画素データ記憶手段をさらに備
え、前記擬似画素データ追加制御手段は、前記画素デー
タ記憶手段から前記複数の画素データを読み出して、そ
の読み出した前記複数の画素データを、前記フォーマッ
ト記憶手段に記憶されている前記フォーマットの追加位
置へ、前記擬似画素データとして追加する。

【００２４】

【発明の実施の形態】

実施の形態１．図１及び図２は本発明の映像信号処理装
置を示すブロック図である。図１及び図２において、１
はアンテナ、１００’はアンテナ１からの映像信号を処
理して映像データを生成する映像信号処理装置、２００
は使用者が映像信号処理装置１００’を操作するための
操作装置、３００は画面の横：縦のアスペクト比が１
６：９の横長のＬＣＤパネルである。映像信号処理装置
１００’において、２はチューナ、３はＶＩＦ回路、４
はＹ／Ｃ分離回路、５は輝度信号処理回路、６は色信号
処理回路、７はＲＧＢマトリックス処理回路、８はＥＤ
ＴＶ（Extended Definition Television：クリアビジョ
ン）−II方式用のＥＤＴＶIIデコーダ回路、９はスイッ
チ、１０はＡＤＣ（アナログディジタルコンバータ）回
路、１１はフィールドメモリ（画素データ記憶手段）１
３のデータの書き込み及び読み出しを制御するメモリ制
御回路、１２はＬＣＤパネル３００へ映像データを出力
するＬＣＤドライバ回路、１４，１５は水晶発振回路、
４００は擬似画素データ追加指示回路である。操作装置
２００において、２１はコントロールパネル、２２は映
像信号処理装置１００’内の各回路を制御する制御回
路、２３は制御回路２２による映像信号処理装置１０
０’内の各回路への調節内容を表示するための表示回路
である。なお、図１中のノード９ａと図２中のノード９
ｂとは接続されている。

【００２５】図３は本発明の実施の形態１における擬似
画素データ追加指示回路４００の内部の構成を示すブロ
ック図である。図３において、４１は擬似画素データの
挿入位置のフォーマットを１種類のみ記憶しておくフォ
ーマット記憶装置、４２は擬似画素データの追加を図２
のメモリ制御回路１１に指示する擬似画素データ追加制
御回路である。また、ＡＤＣ回路１０及びメモリ制御回
路１１は、映像信号データ化手段を構成する。

【００２６】また、図１０はＬＣＤパネル３００の画面
を示す。ＬＣＤパネル３００は画面の横方向の画素数が
５８０，画面の縦方向の画素数が３３０である。また図
１０中のＬｋは画面の横方向へ原点０側から１番目の画
素，２番目の画素，…，５８０番目の画素からなるライ
ンであって、画面の縦方向へ原点０から数えてｋ番目の
ラインであり、ラインの総数は３３０本である。

【００２７】次に上記各図面に基づき、本映像信号処理
装置の動作について説明する。

【００２８】アンテナ１は、テレビ放送電波を受信す
る。チューナ２は受信したテレビ放送電波の中から所望
のテレビ放送電波を選局する。ＶＩＦ回路３は選局した
テレビ放送電波をＡＭ検波し、コポジット信号と呼ばれ
る映像信号をＥＤＴＶIIデコーダ回路８とＹ／Ｃ分離回
路４とに出力する。

【００２９】次にＶＩＦ回路３が出力する映像信号が、
画面に再生した場合の再生映像のアスペクト比ｍ：ｎが
４：３（＝１２：９）のＭ−ＮＴＳＣ方式の場合と、同
映像信号が、画面に再生した場合の再生映像のアスペク
ト比が１６：９のＥＤＴＶ−II方式の場合とに分けて説
明する。

【００３０】まず、Ｍ−ＮＴＳＣ方式の場合、Ｙ／Ｃ分
離回路４は映像信号を輝度信号（Ｙ）と色信号（Ｃ）に
分離する。輝度信号は輝度信号処理回路５へ送られ、色
信号は色信号処理回路６へ送られる。輝度信号処理回路
５は輝度信号に対してコントラスト，輝度，シャープネ
ス等の調節処理を行って出力する。色信号処理回路６は
色信号に対してその復調処理や、色相，色の濃さ等の調
節処理を行って色差信号を出力する。ＲＧＢマトリック
ス処理回路７は、輝度信号と色差信号とに対してマトリ
ックス処理と呼ばれる一種の合成処理を行って、再生映
像のアスペクト比が４：３のＲＧＢ信号と呼ばれる映像
信号を出力する。

【００３１】ＡＤＣ回路１０はスイッチ９を介して映像
信号を受け、受けた映像信号の水平同期信号，垂直同期
信号に同期して、ディジタル変換を行うことにより、映
像信号を複数の画素データに変換する。ＡＤＣ回路１０
が出力する複数の画素データの概念を図５を用いて説明
する。図５を参照して、ＡＤＣ回路１０が出力する複数
の画素データの再生映像３０’は格子状に区分されてい
る。再生映像３０’の横方向の格子の数はＸ０個，再生
映像３０’の縦方向の格子の数はＹ０個である。そし
て、画素データは、区分された各格子に対応して生成さ
れたデータである。なお、図５中のＬ’ｋは画面の横方
向へＸ０個の画素データからなるラインであって、再生
映像３０’の縦方向へ原点０から数えてｋ番目のライン
であり、ラインの総数は、１番目のラインＬ’1，２番
目のラインＬ’2，…，Ｙ０番目のラインＬ’Y0からな
るＹ０本である。なお、Ｘ０は５８０以外であるとす
る。

【００３２】次に、メモリ制御回路１１は、フィールド
メモリ１３への複数の画素データの書き込みを制御す
る。その制御とは、ＡＤＣ回路１０が出力する複数の画
素データに対して、再生映像の縦方向のまびきと再生映
像の横方向のサンプリングとからなる画素データの抽出
を行うことである。

【００３３】再生映像の縦方向のまびきは、図５を参照
して、ＡＤＣ回路１０が出力する複数の画素データのう
ち、例えば、１番目のラインＬ1から４番目のラインＬ4
のうち１本，５番目のラインＬ5から８番目のラインＬ8
のうちの１本，…というふうに、再生映像３０’全体に
対して均等にラインを取り除くことで、ラインの本数を
３３０本に変更することである。

【００３４】再生映像の横方向のサンプリングとは、図
５を参照して、ＡＤＣ回路１０が出力する画素データの
うち、予め設定されたサンプリング周波数を利用するサ
ンプリングを行って、１ライン全体に対して均等に画素
データを抽出することで、１ライン中の画素データの数
を４４０個に変更することである。Ｍ−ＮＴＳＣ方式の
場合のサンプリング周波数を求める。水平同期信号の周
波数ｆH＝１５．７３４６２４ｋＨｚ，水平のブランキ
ング幅を１０．９μｓｅｃとすると水平の有効エリアは
８３％であり、水平のオーバースキャン率を７％とする
と、サンプリング周波数ｆINは、 ｆIN＝ｆH×４４０÷（０．８３×（１−０．０７）） ＝約８．９７ＭＨｚ となる。

【００３５】以上のように、映像信号データ化手段（１
０，１１）は、上記の画素データの抽出を行うことによ
り、映像信号より、再生映像の横方向，縦方向の数がそ
れぞれ４４０個，３３０個の画素データを抽出する。抽
出された画素データの概念を図６に示す。図６のＬ”ｋ
は再生映像３０”の横方向へ４４０個の画素データから
なるラインであって、再生映像３０”の縦方向へ原点０
から数えてｋ番目のラインであり、ラインの総数は、１
番目のラインＬ”1，２番目のラインＬ”2，…，３３０
番目のラインＬ”330からなる３３０本である。

【００３６】さらに、再生映像の横方向の擬似画素デー
タの追加を行う。図３を参照して、擬似画素データ追加
制御回路４２は、フォーマット記憶装置４１に記憶され
ているフォーマットに記されている追加位置に画素デー
タを追加することを、メモリ制御回路１１に指示する。
メモリ制御回路１１は擬似画素データ追加制御回路４２
の指示に従い、１ライン中につき１４０個の擬似画素デ
ータを追加する。

【００３７】図７はフォーマット記憶装置４１に記憶さ
れているフォーマットの一例であって、原点０側からの
一部を示す。図中の○は画素データが入る位置、◎は擬
似画素データが入る追加位置を示す。○及び◎の下の数
字は、ＬＣＤパネル３００の１ライン中の原点０からの
画素の順番を示す。図７に示すように、１番目，７番
目，１３番目，１９番目，２５番目と５つ飛ばしに画素
データが入る。次に３０番目，３５番目と４つ飛ばしに
画素データが入る。この飛ばす数を数列にしてフォーマ
ットの全体を示すと、｛５／１，５／１，５／１，５／
１，４／１，４／１，４／１，４／１，３／１，３／
１，３／１，３／１，２／１，２／１，２／１，２／
１，１／１，１／１，１／１，１／１，１／２，１／
２，１／２，１／２，１／３，１／３，１／３，１／
３，１／４，１／４，１／４，１／４，…，１／４，１
／４，１／４，１／４，１／３，１／３，１／３，１／
３，１／２，１／２，１／２，１／２，１／１，１／
１，１／１，１／１，２／１，２／１，２／１，２／
１，３／１，３／１，３／１，３／１，４／１，４／
１，４／１，４／１，５／１，５／１，５／１，５／
１｝となる。上記数列の各要素”ａ２／ａ１”は”（ａ
１個の○）＋（ａ２個の◎）”である。例えば、数列が
｛２／１，１／１，１／２，１／１，２／１｝の場合の
フォーマットは”○◎◎○◎○○◎○◎○◎◎”とな
る。

【００３８】また、好ましくは擬似画素データは、その
擬似画素データの追加位置の左又は右の横側に位置する
画素データと同じにする。例えば、図７を参照して、２
番目の◎〜６番目の◎に入る擬似画素データは、１番目
の○に入る画素データと同一であり、８番目の◎〜１２
番目の◎に入る擬似画素データは、７番目の○に入る画
素データと同一である。その他の◎に関しても同様であ
る。この場合、別に擬似画素データを生成する手段が必
要がないため、構成が簡単になり、また、良質な画質を
得ることが図れる。

【００３９】以上のように、図５のＸ０が５８０以外で
ある場合、メモリ制御回路１１は、画素データの抽出及
び擬似画素データの追加を行う。フィールドメモリ１３
には、画素データの抽出及び擬似画素データの追加を行
うことで得られた映像データが書き込まれる。

【００４０】一方、図５のＸ０が５８０である場合、メ
モリ制御回路１１は、フィールドメモリ１３への複数の
画素データの書き込みを制御する際、その制御は、上述
の再生映像の横方向のサンプリング及び再生映像の横方
向の擬似画素データの追加を行わず、ＡＤＣ回路１０が
出力する複数の画素データに対して、再生映像の縦方向
のまびきのみを行えばよい。

【００４１】図５のＸ０が５８０以外である場合と、Ｘ
０が５８０である場合との双方の場合において、フィー
ルドメモリ１３内に書き込まれている映像データは、Ｌ
ＣＤパネル３００の画面の各画素に対応するように、再
生映像の横方向のデータ数が５８０個，再生映像の縦方
向のデータ数が３３０個の、擬似画素データ及び画素デ
ータからなる。また、フィールドメモリ１３の各アドレ
スはＬＣＤパネル３００の各画素と１：１に対応してい
る。

【００４２】次に、メモリ制御回路１１は、フィールド
メモリ１３からの映像データの読み出しを行う。ＬＣＤ
ドライバ回路１２は、フィールドメモリ１３から読み出
された映像データを受けて、画素データ及び擬似画素デ
ータを対応する画素へ送り、ＬＣＤパネル３００に映像
を表示する。ＬＣＤパネル３００に表示される映像は従
来と異なり、再生映像の一部を削除することなく画面全
体に表示されている。

【００４３】ところで、人間の視覚は映像の端より中央
の方に注意が注がれる傾向がある。本実施の形態では、
この傾向を考慮し、図７に示すフォーマットのように、
再生映像の横方向の内側より端側のほうが追加位置◎の
数の頻度が大きくなるようにフォーマットを構成するこ
とで、再生映像の左右の端側より内側に近いほど映像を
引き延ばす割合を小さくする。従って、スクイーズモー
ドによって引き延ばした映像より、上述のフォーマット
に基づいて引き延ばした映像の方が、横長に歪んで見え
るということが抑制される。また、好ましくは良質な画
質を得るために、追加位置の頻度は徐々に変化させる。

【００４４】次に図１のＶＩＦ回路３が出力する映像信
号がＥＤＴＶ−II方式の場合は、ＶＩＦ回路３が出力す
る再生映像のアスペクト比が１６：９であるため、図１
１に示すようなサイドパネル方式を用いたり図１２に示
すような上側の映像及び下側の映像を削除することな
く、映像がＬＣＤパネル３００の画面全体に表示され
る。

【００４５】ＶＩＦ回路３が出力する映像信号が、Ｍ−
ＮＴＳＣ方式の場合とＥＤＴＶ−II方式の場合との両方
の場合において、メモリ制御回路１１がフィールドメモ
リ１３への画素データの書き込みを行う場合、映像信号
の水平同期信号の周波数にロックしている水晶発振器１
４の発振出力を基準に書き込まれる。また、メモリ制御
回路１１がフィールドメモリ１３からの映像データの読
み出しを行う場合、水晶発振器回路１５の発振出力を基
準に読み出される。Ｍ−ＮＴＳＣ方式の場合、水晶発振
回路１５の発振出力の周波数は水晶発振回路１４の発振
出力の周波数の１６／１２倍である。これは読みだし速
度が書き込み速度の１６／１２倍であることを意味す
る。一方、ＥＤＴＶ−II方式の場合、水晶発振器１５及
び１４の発振出力の周波数はＭ−ＮＴＳＣ方式の場合の
水晶発振回路１４の発振出力の周波数の１６／１２倍で
ある。

【００４６】操作部２００では、映像信号処理装置１０
０’の使用者がコントロールパネル２１内のファンクシ
ョンキーを選択して調節内容を指示する。調節内容は制
御回路２２から映像信号処理装置１００’内の各回路へ
与えられ、映像信号処理装置１００’内の各回路は、そ
の調節内容に基づいて制御される。表示回路２３によっ
て、ファンクションキーによって選択されたモードや入
力データ等が表示されることで、使用者は調節内容を確
認できる。

【００４７】本実施の形態による効果は、次の通りであ
る。映像の一部が削除されることなく、ＬＣＤパネル
３００の画面全体に映像を表示することができる。ま
た、再生映像の横方向の内側より端側のほうが擬似画
素データの追加位置の数の頻度が大きくなるようにフォ
ーマットを構成することで、スクイーズモードによって
引き延ばした映像よりも、上述のフォーマットに基づい
て引き延ばした映像の方が、横長に歪んで見えるという
ことが抑制される。さらに、擬似画素データを、その
擬似画素データの追加位置の横側に位置する画素データ
と同じにした場合は、別に擬似画素データを生成する手
段が必要がないため、構成が簡単になり、また、良質な
画質を得ることが図れる。

【００４８】実施の形態２．図４は本発明の実施の形態
２における擬似画素データ追加指示回路４００の内部の
構成を示すブロック図である。図４において、４１’は
擬似画素データの挿入位置のフォーマットを複数の種類
記憶しておくフォーマット記憶装置、４３は複数のフォ
ーマットのうち、１つのフォーマットを選択するフォー
マット選択回路、その他の符号は図３中の符号に対応し
ている。なお、実施の形態２の映像信号処理装置全体の
構成は図１及び図２と同様である。

【００４９】次に、上述した図面に基づき本装置の動作
について説明する。映像信号処理装置１００’の主たる
動作は、実施の形態１と同様である。フォーマット選択
回路４３はフォーマット記憶装置４１’に記憶されてい
る複数種類のフォーマットの中から１つを選択する。擬
似画素データ追加制御回路４２は、フォーマット選択回
路４３によって選択されたフォーマットを用いて、所定
の疑似画素データを追加することをメモリ制御回路１１
に指示する。どの種類のフォーマットを選択するかは、
例えば使用者がコントロールパネル２１によって、フォ
ーマットの種類を選択する。また、フォーマットを変更
したり新しいフォーマットを追加したりできる編集機能
を付加してもよい。

【００５０】本実施の形態による効果は、実施の形態１
による効果〜に加えて、使用者がフォーマットを
選択することにより、ＬＣＤパネル３００に表示される
映像の画質を使用者の好みに対応させることができるこ
とである。さらに、編集機能を付加した場合は、使用
者自身の好みに応じて再生映像の画質を調節できるた
め、さらに使用者の好みに対応させることができるとい
う付加効果も得られる。

【００５１】実施の形態３．実施の形態１，２では、画
素データの他に擬似画素データも図２のフィールドメモ
リ１３に記憶するため、擬似画素データの分、フィール
ドメモリ１３の記憶容量を大きくする必要がある。そこ
で、実施の形態３では、画素データのみをフィールドメ
モリ１３に記憶して、フィールドメモリ１３の記憶容量
を削減する。

【００５２】本実施の形態における映像信号処理装置の
構成及び動作は実施の形態１の映像信号処理装置１０
０’のそれらと主として同様であるが、メモリ制御回路
１１の動作のみが異なる。従って、ここでも図１〜図３
中の各符号を用いて、実施の形態３の構成，動作を以下
に説明する。

【００５３】メモリ制御回路１１は、フィールドメモリ
１３への複数の画素データの書き込みを制御する。メモ
リ制御回路１１は、ＡＤＣ回路１０が出力する複数の画
素データに対して、実施の形態１と同じく画素データの
抽出を行う。フィールドメモリ１３には、再生映像全体
にわたる画素データの抽出を行うことで得られた複数の
画素データのみが書き込まれる。フィールドメモリ１３
内に書き込まれている複数の画素データは、図６と同様
に、再生映像３０”の横方向のデータ数が４４０個，再
生映像３０”の縦方向のデータ数が３３０個である。

【００５４】次に、メモリ制御回路１１は、フィールド
メモリ１３からの画素データの読み出しを制御する。そ
の際、メモリ制御回路１１は、再生映像の横方向の擬似
画素データの追加を行う。

【００５５】再生映像の横方向の擬似画素データの追加
について詳細に説明する。擬似画素データ追加制御回路
４２は、○の位置に挿入すべき画素データを読み出すと
共に、擬似画素データの追加位置◎に挿入すべき画素デ
ータとしてその追加位置◎の原点０側の横側に最も近い
○に位置する画素データを読み出すことをメモリ制御回
路１１に指示する。例えば、フォーマット記憶装置４１
に記憶されているフォーマットが図７に示すフォーマッ
トである場合、擬似画素データ追加制御手段４２の指示
により、メモリ制御回路１１は図６に示すラインＬ”ｋ
の１番目の画素データを６回読み出して、それら６つの
１番目の画素データは、図１０に示すＬＣＤパネル３０
０のラインＬｋの１番目〜６番目の各画素用の画素デー
タとなる。同様にして、ラインＬ”ｋの２番目，３番
目，…，４４０番目の画素データは、それぞれラインＬ
ｋの７番目〜１２番目，１４番目〜１９番目，…，５７
５番目〜５８０番目の各画素用の画素データとなり、他
のラインについても同様である。

【００５６】以上のように、メモリ制御回路１１は、フ
ィールドメモリ１３からの画素データの読み出しの際に
擬似画素データ（画素データ）の追加を行う。読み出さ
れた映像データは、ＬＣＤパネル３００の画面の各画素
に対応するように、再生映像の横方向の画素数が５８０
個，縦方向の画素数が３３０個の各画素に対応する画素
データからなる。

【００５７】次に、ＬＣＤドライバ回路１２は、フィー
ルドメモリ１３から読み出された映像データを受けて、
画素データを対応する画素へ送り、ＬＣＤパネル３００
に映像を表示する。ＬＣＤパネル３００に表示される映
像は従来と異なり、再生映像の一部を削除することなく
画面全体に表示されている。その他の動作は実施の形態
１と同様である。

【００５８】また本実施の形態において、擬似画素デー
タ追加指示回路４００は図４に示す回路であってもよ
い。また実施の形態２で説明した編集機能を付加しても
よい。

【００５９】本実施の形態によれば、実施の形態１又は
２による効果に加え、実施の形態１，２におけるフィー
ルドメモリ１３の記憶容量の削減を図ることができる。

【００６０】実施の形態１〜３の変形例．実施の形態１
〜３において、上述した３３０，４４０，５８０，１４
０等の画素，画素データ及び擬似画素データの数は一例
であり、その他の数でもよい。ＬＣＤパネル３００も一
例であり、これに代えて、ＬＥＤパネル，オーロラビジ
ョン等のような画面が画素（ドット）からなる表示パネ
ルでもよい。また、図１及び図２に示す映像信号処理装
置１００’（特にスイッチ９の出力より後段の部分）は
テレビ装置に適用されている場合であるが、テレビ装置
以外にも、上記の表示パネルを有する装置に適用しても
よい。また、再生映像のアスペクト比が４：３の方式の
例としてＭ−ＮＴＳＣ方式を用いたが、その他の方式で
あってもよい。

【００６１】

【発明の効果】本発明請求項１によると、上側及び下側
の映像が削除されていたりすることなく、画面に映像を
表示させることができ、さらに、再生映像の横方向の格
子の数が画面の横方向の画素数と同じである場合は、画
面全体に映像を表示させることができるという効果を奏
す。

【００６２】本発明請求項２によると、擬似画素データ
を追加する位置が、再生映像の横方向に設定されている
が、その追加位置の画面全体に分布するように再生映像
の端側のみならず内側にも設定されているため、画面の
左端や右端に映像のない部分があったりすることなく、
画面全体に映像を表示させることができるという効果を
奏す。

【００６３】本発明請求項３によると、スクイーズモー
ドによって引き延ばした映像より、本請求項のフォーマ
ットに基づいて引き延ばした映像の方が、その横長に歪
んで見えるということが抑制されるという効果を奏す。

【００６４】本発明請求項４によると、画素データを擬
似画素データとして用いるため、構成が簡単で済み、良
質な画質を得ることが図れるという効果を奏す。

【００６５】本発明請求項５によると、フォーマットを
選択することにより、再生映像の画質を使用者の好みに
対応させることができるという効果を奏す。

【００６６】本発明請求項６によると、画素データ記憶
手段の記憶容量を削減することが図れるという効果を奏
す。

【図面の簡単な説明】

【図１】 本発明の映像信号処理装置を示すブロック図
である。

【図２】 本発明の映像信号処理装置を示すブロック図
である。

【図３】 本発明の実施の形態１，３における擬似画素
データ追加指示回路４００の内部の構成を示すブロック
図である。

【図４】 本実施の形態２における擬似画素データ追加
指示回路４００の内部の構成を示すブロック図である。

【図５】 図１に示すＡＤＣ回路１０が出力する複数の
画素データを示す概念図である。

【図６】 メモリ制御回路１１によって抽出された４４
０×３３０の画素データを示す概念図である。

【図７】 フォーマットの例の一部を示す概念図であ
る。

【図８】 従来の映像信号処理装置を示すブロック図で
ある。

【図９】 従来の映像信号処理装置を示すブロック図で
ある。

【図１０】 ＬＣＤパネル３００の画面を示す正面図で
ある。

【図１１】 アスペクト比が４：３の再生映像をアスペ
クト比が１６：９の画面に表示する場合に付加される映
像を示す概念図である。

【図１２】 アスペクト比が４：３の再生映像をアスペ
クト比が１６：９の画面に表示する場合に削除される上
側及び下側の映像を示す概念図である。

【符号の説明】

４１，４１’ フォーマット記憶装置、４２ 擬似画素
データ追加制御回路、４３ フォーマット選択回路、１
００’ 映像信号処理装置、２００ 操作部、４００
擬似画素データ追加指示回路。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 再生映像の横：縦のアスペクト比がｍ：
   ｎである映像信号を、横：縦のアスペクト比がｍ’（＞
   ｍ）：ｎの画面に表示するために、映像信号を変換する
   映像信号処理装置であって、 前記映像信号を受け、前記再生映像を格子状に区分し、
   前記再生映像の横方向の格子の数は前記画面の横方向の
   画素数より小さい所定数であり、前記再生映像の縦方向
   の格子の数は前記画面の縦方向の画素数と同じであり、
   前記格子状に区分された複数の格子に対応する複数の画
   素データを生成する映像信号データ化手段を備えた映像
   信号処理装置。
2. 【請求項２】 所定の擬似画素データを追加する複数の
   追加位置が、前記再生映像の横方向に前記画面の横方向
   の画素数と前記所定数の差だけ設定され、かつ前記再生
   映像の端側のみならず内側にも設定されているフォーマ
   ットを記憶しておくフォーマット記憶手段と、 前記複数の画素データを受けて、前記複数の画素データ
   に、前記フォーマット記憶手段に記憶されている前記フ
   ォーマットの複数の追加位置へ、前記擬似画素データを
   追加することで、再生映像のアスペクト比が前記ｍ’：
   ｎの映像信号を生成する擬似画素データ追加制御手段
   と、をさらに備えた請求項１記載の映像信号処理装置。
3. 【請求項３】 前記フォーマットは、前記再生映像の内
   側より端側のほうが前記追加位置の数の頻度が大きい請
   求項２記載の映像信号処理装置。
4. 【請求項４】 前記複数の追加位置のそれぞれに追加さ
   れる擬似画素データは、当該擬似画素データの前記追加
   位置の横側に位置する画素データである請求項２又は３
   記載の映像信号処理装置。
5. 【請求項５】 前記フォーマットは複数であり、 前記複数のフォーマットのうち、１つのフォーマットを
   選択するためのフォーマット選択手段をさらに備え、 前記擬似画素データ追加制御手段は、前記選択されたフ
   ォーマットを用いる請求項２記載の映像信号処理装置。
6. 【請求項６】 前記映像信号データ化手段が生成した前
   記複数の画素データを記憶する画素データ記憶手段をさ
   らに備え、 前記擬似画素データ追加制御手段は、 前記画素データ記憶手段から前記複数の画素データを読
   み出して、その読み出した前記複数の画素データを、前
   記フォーマット記憶手段に記憶されている前記フォーマ
   ットの追加位置へ、前記擬似画素データとして追加する
   請求項２記載の映像信号処理装置。