JPH10116126A - 温度保護回路 - Google Patents

Abstract

(57)【要約】 【課題】使用環境温度が電子機器の性能を制限する上限
温度を上回ったときには確実に性能を制限して、同じ製
品の電子機器の性能を画一的に揃える。 【解決手段】単安定マルチバイブレータ及びシュミット
トリガ回路からなるホールド回路ＩＣ２３とＡＮＤ回路
２４とから構成された温度補償回路２を設け、ホールド
回路ＩＣ２３の立ち下がりトリガによるホールド時間を
約１０秒間としたもの。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子装置に対し
て周囲温度が誤動作する可能性のある温度に上昇したと
きに制御信号を出力する温度保護回路に関する。

【０００２】

【従来の技術】電子装置例えばパーソナルコンピュータ
において高速処理時には、周囲温度が高温( ７０℃以上
)になると誤動作が発生する可能性が生じる。このよう
な誤動作を防止するためには、周囲温度を監視して周囲
温度が予め設定された温度を上回ると、警告用の制御信
号をパーソナルコンピュータ本体へ出力する温度保護回
路が備えられている。

【０００３】図８は、従来の温度保護回路の一例を示す
回路図である。温度変化に対応して抵抗値が変化する温
度センサ( サーミスタ )１０１の一端は、第１の抵抗(
２２ｋΩ )１０２を通して制御電源＋５ [Ｖ] に接続さ
れ、温度センサ１０１の他端は、グラウンド( ０ [Ｖ])
に接続されている。温度センサ１０１と第１の抵抗１０
２との接続点から、温度検出の検出電圧が出力されてお
り、この検出電圧に生じるノイズを除去するために、温
度センサ１０１と並列に平滑用の電界コンデンサ( １μ
Ｆ )１０３が接続されている。温度センサ１０１と第１
の抵抗１０２との接続点は、コンパレータ１０４の非反
転入力端子に接続されている。このコンパレータ１０４
には制御電源＋５ [Ｖ] とグラウンドが接続されてい
る。

【０００４】このコンパレータ１０４の反転入力端子に
は、制御電源＋５ [Ｖ] とグラウンドとの間に接続され
た第２の抵抗( ２２ｋΩ )１０５と第３の抵抗( １％精
密抵抗２ｋΩ )１０６と第４の抵抗( １％精密抵抗２ｋ
Ω )１０７とからなる直列回路の第２の抵抗１０５と第
３の抵抗１０６との接続点が接続されている。第４の抵
抗１０７と並列にＮチャンネルのＦＥＴ(field effect
transistor )１０８のソース・ドレイン間が接続され、
このＦＥＴ１０８がＯＮ動作すると、第３の抵抗１０６
がＦＥＴ１０８を通してグラウンドに直接的に接続され
る。

【０００５】コンパレータ１０４の出力端子は、制御電
源＋５ [Ｖ] に接続されたプルアップ抵抗としての第５
の抵抗( １０ｋΩ )１０９が接続されていると共に、Ａ
ＮＤ回路１１０の一方の入力端子に接続されている。こ
のＡＮＤ回路１１０の他方の入力端子は制御電源＋５
[Ｖ] に接続されている。このＡＮＤ回路１１０の出力
端子は、制御電源＋５ [Ｖ] に接続されたプルアップ抵
抗としての第６の抵抗１１１が接続され、さらにＦＥＴ
１０８のゲート端子にフィードバックするように接続さ
れている、また、ＡＮＤ回路１１０の出力端子からイン
バータ回路１１２を通して、温度検出信号Ｔを温度制御
回路１１３へ出力する。

【０００６】温度制御回路１１３は、ＣＰＵ(central p
rocessing unit )１１４に対して、温度検出信号Ｔがハ
イレベルのとき、稼働率を１００％にする( 動作クロッ
クの１００％を有効とする )制御信号ＳＣ( STPCLK )を
出力し、温度検出信号Ｔがローレベルのとき、稼働率を
２５％にする( 動作クロックの７５％を停止( ハイレベ
ル又はローレベルに固定 )する )制御信号ＳＣを出力す
る。

【０００７】このような構成の従来の温度保護回路で
は、コンパレータ１０４の反転入力端子には、周囲温度
が室温のときにはＦＥＴ１０８がＯＦＦ状態で７０℃に
対応する第１の基準電圧が入力されるように、第２〜第
４の抵抗１０５〜１０７が設定されている。当然、コン
パレータ１０４の非反転入力端子に入力される検出電圧
は第１の基準電圧より低く、コンパレータ１０４の出力
端子はローレベルで、ＡＮＤ回路１１０の出力端子はロ
ーレベルとなっている。これにより、ＦＥＴ１０８のＯ
ＦＦ状態が継続される。そしてインバータ１１２を通し
た温度検出信号Ｔはハイレベルとなっている。このと
き、ＣＰＵ１１４には、温度制御回路１１３から稼働率
を１００％にする制御信号ＳＣが入力され、電子機器
は、完全な１００％稼動動作の高速処理が可能となる。

【０００８】周囲温度が上昇すると、温度センサ１０１
の抵抗値が上昇し、コンパレータ１０４の非反転入力端
子に入力する検出電圧が上昇する。周囲温度が７０℃を
上回ると、コンパレータ１０４の非反転入力端子に入力
される検出電圧が、コンパレータ１０４の反転入力端子
に入力される第１の基準電圧より高くなるので、コンパ
レータ１０４の出力端子はハイレベルとなり、ＡＮＤ回
路１１０の出力端子はハイレベルとなる。

【０００９】これにより、ＦＥＴ１０８はＯＮ状態に変
わる。すると、第３の抵抗１０６がＦＥＴ１０８を通し
て直接的にグラウンドに接続されて、コンパレータ１０
４の反転入力端子には５０℃に対応する第２の基準電圧
が入力されるようになっている。そして、インバータ１
１２を通した温度検出信号Ｔはローレベルとなる。この
とき、ＣＰＵ１１４には、温度制御回路１１３から稼働
率を２５％にする制御信号ＳＣが入力され、電子機器は
２５％稼動動作に処理速度を低下させて誤動作の防止が
図られる。

【００１０】周囲温度が５０℃を下回ると、コンパレー
タ１０４の非反転入力端子に入力される検出電圧が、コ
ンパレータ１０４の反転入力端子に入力される第２の基
準電圧より低くなるので、コンパレータ１０４の出力端
子はローレベルとなり、ＡＮＤ回路１１０の出力端子は
ローレベルとなる。これにより、ＦＥＴ１０８はＯＦＦ
状態に変わる。すると、第３の抵抗１０６とグランドと
の間は第４の抵抗１０７のみを通して接続されることに
なり、コンパレータ１０４の反転入力端子には第１の基
準電圧が入力されるようになる。そして、インバータ１
１２を通した温度検出信号Ｔはハイレベルとなる。この
とき、ＣＰＵ１１４には、温度制御回路１１３から稼働
率を１００％にする制御信号ＳＣが入力され、電子機器
は、再び完全な１００％稼動動作の高速処理が可能とな
る。

【００１１】

【発明が解決しようとする課題】しかし従来の温度保護
回路では、コンパレータ１０４、ＡＮＤ回路１１０、Ｆ
ＥＴ１０８等の半導体部品にバラツキがあり、必ずしも
安定した動作が保証されているわけではなく、図９に示
すように、周囲温度が７０℃を上回った直後の７０℃か
ら約９０℃の間では温度検出信号Ｔがハンチング的にハ
イレベルとローレベルとに交互に変化する不安定期間が
存在する。このような不安定期間は、本来７０℃以上の
場合には誤動作を防止するためＣＰＵ１１４の稼働率を
２５％とすべきであるのに、１００％の稼働率が入って
しまい、誤動作が生じる可能性があるという問題があっ
た。

【００１２】また、不安定期間は、そのままＣＰＵ１１
４の稼働率の頻繁な変動となるので、温度保護回路の半
導体部品のバラツキによっては、不安定期間の温度検出
信号Ｔの波形が異なり、それに応じて電子機器間でＣＰ
Ｕ１１４の稼働率が異なる場合が生じる。すると、同じ
製品の電子機器間でその稼働率が異なり、電子機器の性
能が異なるとして、使用者に不信感を与えるという問題
があった。

【００１３】そこでこの発明は、使用環境温度が電子機
器の性能を制限する上限温度を上回ったときには確実に
性能を制限することができ、同じ製品の電子機器の性能
を画一的に揃えることができる温度保護回路を提供する
ことを目的とする。

【００１４】

【課題を解決するための手段】請求項１対応の発明は、
温度を検出し検出電圧として出力する温度検出手段と、
予め設定された上限温度に対応する第１の基準電圧と予
め設定された下限温度に対応する第２の基準電圧とを択
一的に切換えて出力する基準電圧供給回路と、温度検出
手段から出力された検出電圧と前記基準電圧供給手段に
より出力された基準電圧とを比較して、検出電圧に対応
する検出温度が基準電圧に対応する温度を上回ったとき
に性能低下信号を出力し、検出電圧に対応する検出温度
が基準電圧に対応する温度を下回ったときにが性能復帰
信号を出力する判定回路と、判定回路により性能低下信
号が出力されたときに基準電圧供給回路の基準電圧を第
２の基準電圧に切換え、判定回路により性能復帰信号が
出力されたときに基準電圧供給回路の基準電圧を第１の
基準電圧に切換える基準電圧制御回路と、判定回路から
出力された性能低下信号と性能復帰信号からなる制御信
号が安定するように性能低下信号を予め設定された時間
以上保持する信号処理を行って制御信号を出力する修正
手段とを設けたものである。

【００１５】請求項２対応の発明は、請求項１対応の発
明において、修正回路は、シュミットトリガ回路と、単
安定マルチバイブレータ回路と、アンド回路とから構成
されているものである。

【００１６】

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する。図１は、この発明を適用した温
度保護回路全体の概略の構成を示すブロック図である。
この温度保護回路は、温度センサＡ／Ｄ回路１と、温度
補償回路２と、温度制御回路３とから構成されている。
前記温度センサＡ／Ｄ回路１により周囲温度を検出して
１次温度検出信号Ｔ１を前記温度補償回路２へ出力す
る。この温度補償回路２は、入力した１次温度検出信号
Ｔ１の不安定期間を修正した２次温度検出信号Ｔ２を前
記温度制御回路３へ出力する。この温度制御回路３は、
入力した２次温度検出信号Ｔ２に基づき、ＣＰＵ(centr
al processing unit )４の稼働率を制御する制御信号Ｓ
Ｃを前記ＣＰＵ４へ出力する。

【００１７】図２は、前記温度センサＡ／Ｄ回路１を示
す回路図である。なお、この温度センサＡ／Ｄ回路１
は、従来の技術で図８を参照して説明した回路と同じで
ある。温度変化に対応して抵抗値が変化する温度センサ
( サーミスタ )１１の一端は、第１の抵抗( ２２ｋΩ )
１２を通して制御電源＋５ [Ｖ] に接続され、前記温度
センサ１１の他端は、グラウンド( ０ [Ｖ])に接続され
ている。前記温度センサ１１と前記第１の抵抗１２との
接続点から、温度検出の検出電圧が出力されており、こ
の検出電圧に生じるノイズを除去するために、前記温度
センサ１１と並列に平滑用の第１の電界コンデンサ( １
μＦ )１３が接続されている。前記温度センサ１１と前
記第１の抵抗１２との接続点は、コンパレータ１４の非
反転入力端子に接続されている。このコンパレータ１４
には制御電源＋５ [Ｖ] とグラウンドが接続されてい
る。

【００１８】このコンパレータ１４の反転入力端子に
は、制御電源＋５ [Ｖ] とグラウンドとの間に接続され
た第２の抵抗( ２２ｋΩ )１５と第３の抵抗( １％精密
抵抗２ｋΩ )１６と第４の抵抗( １％精密抵抗２ｋΩ )
１７とからなる直列回路の前記第２の抵抗１５と前記第
３の抵抗１６との接続点が接続されている。前記第４の
抵抗１７と並列にＮチャンネルのＦＥＴ(field effect
transistor)１８のソース・ドレイン間が接続され、こ
のＦＥＴ１８がＯＮ動作すると、前記第３の抵抗１６が
前記ＦＥＴ１８を通してグラウンドに直接的に接続され
る。

【００１９】前記コンパレータ１４の出力端子は、制御
電源＋５ [Ｖ] に接続されたプルアップ抵抗としての第
５の抵抗( １０ｋΩ )１９が接続されていると共に、第
１のＡＮＤ回路２０の一方の入力端子に接続されてい
る。この第１のＡＮＤ回路２０の他方の入力端子は制御
電源＋５ [Ｖ] に接続されている。この第１のＡＮＤ回
路２０の出力端子は、制御電源＋５ [Ｖ] に接続された
プルアップ抵抗としての第６の抵抗２１に接続され、さ
らに、前記ＦＥＴ１８のゲート端子にフィードバックす
るように接続されている。また、前記第１のＡＮＤ回路
２０の出力端子から第１のインバータ回路２２を通し
て、１次温度検出信号Ｔ１を前記温度補償回路２へ出力
する。

【００２０】図３は、前記温度補償回路２を示す回路図
である。前記温度センサＡ／Ｄ回路１からの１次温度検
出信号Ｔ１は、シュミットトリガ入力付き単安定マルチ
バイブレータ回路( テキサスインスツルメント社製ＬＳ
２３１、以下ホールド回路ＩＣと称する )２３のＡ端子
に入力されると共に、第２のＡＮＤ回路２４の一方の入
力端子に入力されるようになっている。このホールド回
路ＩＣ２３は、単安定マルチバイブレータ回路及びシュ
ミットトリガ回路等から構成されている。

【００２１】前記ホールド回路ＩＣ２３の CLEAR端子及
びＢ端子には制御電源＋５ [Ｖ] が接続され、前記ホー
ルド回路ＩＣ２３の外付け抵抗が接続されるＲex端子に
は、可変抵抗( １００ｋΩ )２５を通して制御電源＋５
[Ｖ] に接続されていると共に、第２の電界コンデンサ
( ４７０μＦ )の＋極が接続され、外付けコンデンサた
めのＣex端子に、前記第２の電界コンデンサ２６の−極
が接続されている。前記ホールド回路ＩＣ２３の反転Ｑ
端子は、前記第２のＡＮＤ回路２４の他方の入力端子に
接続されている。この第２のＡＮＤ回路２４の出力端子
は、２次温度検出信号Ｔ２を前記温度制御回路３へ出力
する。

【００２２】前記可変抵抗２５の設定抵抗値及び前記第
２の電界コンデンサの静電容量により、時定数として入
力の立ち下がりエッジに対するホールド時間を約１０秒
となるように調整する。すなわち、図５に示すように、
前記ホールド回路ＩＣ２３は、Ａ端子に入力される１次
温度検出信号Ｔ１の立ち下がりエッジを検出して、反転
Ｑ端子から１０秒間のローレベル信号を出力するように
なっている。図５中の２次温度検出信号Ｔ２の点線によ
り示した１０秒間のローレベルパルス信号は、１次温度
検出信号の最初のローレベルパルス信号の立ち下がりエ
ッジにより形成されるものである。しかし、実際には、
１次温度検出信号Ｔ１は不安定であるので、１０秒以内
に他のローレベルパルス信号が発生し、その度に前記ホ
ールド回路ＩＣ２３による１０秒間のホールドが継続さ
れて、図５中の２次温度検出信号Ｔ２の実線により示し
た安定した信号となる。また、前記ホールド回路ＩＣ２
３は、再トリガ機能を備えており、１０秒間のホールド
中に立ち下がりのエッジ( トリガ )が入力されると、ホ
ールドを延長して、この立ち下がりから新たに１０秒間
のホールド状態に入る。

【００２３】図４は、前記温度制御回路３を示す回路図
である。前記温度補償回路２からの２次温度検出信号Ｔ
２は、第３のＡＮＤ回路２７の一方の入力端子に入力さ
れると共に、第２のインバータ回路２８を通して第４の
ＡＮＤ回路２９の一方の入力端子に入力されるようにな
っている。前記第３のＡＮＤ回路２７の他方の入力端子
は、第７の抵抗３０を通して制御電源＋５ [Ｖ] に接続
されている。また、前記第４のＡＮＤ回路２９の他方の
入力端子には、２５％パルス発生回路３１から図６に示
す２５％デューティ比のパルス信号が入力されるように
なっている。前記第３のＡＮＤ回路２７の出力端子はＯ
Ｒ回路３２の一方の入力端子に接続され、前記第４のＡ
ＮＤ回路２９の出力端子は、前記ＯＲ回路３２の他方の
入力端子に接続され、このＯＲ回路３２の出力端子は、
制御信号ＳＣ( STPCLK )を前記ＣＰＵ４へ出力する。す
なわち、図７に示すように、２次温度検出信号Ｔ２がハ
イレベルのときには、制御信号ＳＣはハイレベルにな
り、２次温度検出信号Ｔ２がローレベルのときには、制
御信号ＳＣは、２５％パルス発生回路３１からのパルス
信号となる。前記ＣＰＵ４に供給される動作クロック
は、制御信号ＳＣがハイレベルのときだけ正常に供給さ
れ、制御信号ＳＣがローレベルになると停止( ハイレベ
ル又はローレベルに固定 )するようになっている。

【００２４】このような構成のこの実施の形態において
は、周囲温度が室温( ２０℃ )のときには、温度センサ
１１からコンパレータ１４の非反転入力端子に入力され
る検出電圧は、コンパレータ１４の反転入力端子に入力
されている第２乃至第４の抵抗１５〜１７及びＦＥＴ１
８により生成される７０℃に対応する第１の基準電圧よ
り十分に低いため、コンパレータ１４の出力端子はロー
レベルとなっており、第１のＡＮＤ回路２０の出力端子
はローレベルとなっている。従って、ＦＥＴ１８はＯＦ
Ｆ状態のまま、コンパレータ１４の反転入力端子に入力
される基準電圧は７０℃に対応する第１の基準電圧で安
定している。

【００２５】第１のＡＮＤ回路２０から第１のインバー
タ回路２２を通した１次温度検出信号はハイレベルとな
っており、ホールド回路ＩＣ２３の反転Ｑ端子はハイレ
ベルとなっている。その結果、第２のＡＮＤ回路２４の
出力端子すなわち２次温度検出信号Ｔ２はハイレベルと
なっている。このハイレベルの２次温度検出信号Ｔ２に
より第３のＡＮＤ回路２７の出力端子がハイレベルとな
っているので、第４のＡＮＤ回路２９の出力端子に関係
なく、ＯＲ回路３２からＣＰＵ４へ出力される制御信号
ＳＣは連続したハイレベルとなっている。従って、ＣＰ
Ｕ４は１００％稼動動作の高速処理が可能となる。

【００２６】周囲温度が上昇すると、それに対応して温
度センサ１１の抵抗値が上昇して検出電圧が上昇する。
周囲温度が７０℃を上回ると、コンパレータ１４の非反
転入力端子に入力される検出電圧が、反転入力端子に入
力されている７０℃に対応する第１の基準電圧より高く
なり、コンパレータ１４の出力端子はハイレベルに変化
する。このとき、第１のＡＮＤ回路２０の出力端子がハ
イレベルに変化し、ＦＥＴ１８はＯＮ状態になり、第３
の抵抗１６がＦＥＴ１８のソース・ドレイン間を通して
直接的にグラウンドに接続されるので、コンパレータ１
４の反転入力端子には、５０℃に対応する第２の基準電
圧が入力される。

【００２７】第１のＡＮＤ回路２０から第１のインバー
タ回路２２を通した１次温度検出信号Ｔ１は立ち下がり
エッジ( トリガ )を形成してローレベルに変化し、ホー
ルド回路ＩＣ２３の反転Ｑ端子は１０秒間ホールドのロ
ーレベルとなる。その結果、第２のＡＮＤ回路２４の出
力端子すなわち２次温度検出信号Ｔ２は、１０秒間ホー
ルドのローレベルとなる。このローレベルの２次温度検
出信号Ｔ２により第３のＡＮＤ回路２７の出力端子が１
０秒間ホールドのローレベルとなり、ＯＲ回路３２の出
力端子は第４のＡＮＤ回路２９の出力端子によって決定
される。

【００２８】第４のＡＮＤ回路の一方の入力端子には、
ローレベルの２次温度検出信号Ｔ２を第２のインバータ
回路２８を通した１０秒間ホールドのハイレベルが入力
されており、その他方の入力端子に入力されている２５
％パルス発生回路３１からの２５％ハイレベルのパルス
信号が第４のＡＮＤ回路の出力端子から出力される。そ
の結果、ＯＲ回路３２から１０秒間２５％ハイレベルの
パルス信号が、制御信号ＳＣとしてＣＰＵ４へ出力す
る。従って、２５％ハイレベルのパルス信号により、Ｃ
ＰＵ４は２５％ハイレベルのパルス部分だけ動作が可能
な２５％稼動動作となり、処理速度を低下する。

【００２９】周囲温度が７０℃を上回った直後、温度セ
ンサＡ／Ｄ回路１において不安定動作が発生して、第１
のＡＮＤ回路２０から第１のインバータ回路２２を通し
た１次温度検出信号Ｔ１がハンチング的にハイレベルと
ローレベルとに交互に変化しても、ホールド回路ＩＣ２
３の反転Ｑ端子が１０秒間ホールドのローレベルとなっ
ているので、第２のＡＮＤ回路２４の出力端子すなわち
２次温度検出信号は１０秒間はローレベルで保持され
る。不安定期間においては１０秒間に達する周期を持つ
ような信号変化はないので、図５に示すように、不安定
期間から安定期間に入るまで、ホールド回路ＩＣ２３の
反転Ｑ端子はローレベルの１０秒間のホールドを延長更
新して、ローレベルを継続し続ける。従って、不安定期
間から安定期間に入るまで２次温度検出信号はローレベ
ルを継続し続ける。

【００３０】また、安定期間では、第２のＡＮＤ回路２
４には直接１次温度検出信号が入力されているので、ホ
ールド回路ＩＣ２３の反転Ｑ端子が１０秒間のホールド
を解除してハイレベルに変化しても、１次温度検出信号
がローレベルで安定しているので、第２のＡＮＤ回路２
４の出力端子すなわち２次温度検出信号はローレベルで
安定している。なお、この安定期間では、第１のＡＮＤ
回路２０の出力端子がハイレベルで安定するので、ＦＥ
Ｔ１８がＯＮ状態で安定し、コンパレータ１４の反転入
力端子には５０℃に対応する第２の基準電圧が安定して
入力される。その結果、上述したように、７０℃を上回
った後の不安定期間及び安定期間において、ＣＰＵ４に
は２５％ハイレベルのパルス信号が供給され、ＣＰＵ４
は２５％稼動動作を行い、処理速度を低下する。

【００３１】その後、周囲温度が低下すると、それに対
応して温度センサ１１の抵抗値が低下して検出電圧が低
下する。周囲温度が５０℃を下回ると、コンパレータ１
４の非反転入力端子に入力される検出電圧が、反転入力
端子に入力されている５０℃に対応する第２の基準電圧
より低くなり、コンパレータ１４の出力端子はローレベ
ルに変化する。このとき、第１のＡＮＤ回路２０の出力
端子がローレベルに変化し、ＦＥＴ１８はＯＦＦ状態に
なり、第３の抵抗１６は第４の抵抗１７を通してのみグ
ラウンドに接続されるので、コンパレータ１４の反転入
力端子には、７０℃に対応する第１の基準電圧が入力さ
れる。第１のＡＮＤ回路２０から第１のインバータ回路
２２を通した１次温度検出信号Ｔ１はハイレベルに変化
し、ホールド回路ＩＣ２３の反転Ｑ端子はすでにハイレ
ベルとなっており、第２のＡＮＤ回路２４の出力端子す
なわち２次温度検出信号Ｔ２はハイレベルに変化する。

【００３２】このハイレベルの２次温度検出信号Ｔ２に
より第３のＡＮＤ回路２７の出力端子がハイレベルとな
り、第４のＡＮＤ回路２９の出力端子に関係なく、ＯＲ
回路３２からＣＰＵ４へ出力される制御信号ＳＣはハイ
レベルになる。従って、ＣＰＵ４は１００％稼動動作の
高速処理が可能となる。５０℃を下回った上述した状態
は、周囲温度が再び７０℃を上回るまで安定して保持さ
れる。

【００３３】このようにこの実施の形態によれば、単安
定マルチバイブレータ及びシュミットトリガ回路からな
るホールド回路ＩＣ２３とＡＮＤ回路２４とから構成さ
れた温度補償回路２を設け、ホールド回路ＩＣ２３の立
ち下がりトリガによるホールド時間を約１０秒間とした
ことにより、周辺温度が７０℃を上回ったときには、不
安定期間で温度センサＡ／Ｄ回路１からの１次温度検出
信号Ｔ１がローレベルとハイレベルとに交互に変化して
も、確実に安定したローレベルの２次温度検出信号Ｔ２
を出力して、ＣＰＵ４の稼働率を２５％に制限して、処
理速度を低下させることにより誤動作を防止することが
できる。従って、ＣＰＵ４の稼働率に対する７０℃を上
回った直後の温度センサＡ／Ｄ回路１の不安定期間の影
響を完全に除去することができ、同じ製品の電子機器の
稼働率を画一的に揃えることができる。

【００３４】

【発明の効果】以上詳述したようにこの発明によれば、
使用環境温度が電子機器の性能を制限する上限温度を上
回ったときには確実に性能を制限することができ、同じ
製品の電子機器の性能を画一的に揃えることができる温
度保護回路を提供できる。

【図面の簡単な説明】

【図１】この発明の実施の形態の温度保護回路全体の概
略の構成を示すブロック図。

【図２】同実施の形態の温度保護回路の温度センサＡ／
Ｄ回路を示す回路図。

【図３】同実施の形態の温度保護回路の温度補償回路を
示す回路図。

【図４】同実施の形態の温度保護回路の温度制御回路を
示す回路図。

【図５】同実施の形態の７０℃直後の不安定期間におけ
る１次温度検出信号Ｔ１及び２次温度検出信号Ｔ２の信
号波形を示す図。

【図６】同実施の形態の温度制御回路の２５％パルス発
生回路からの２５％ハイレベルのパルス信号の波形を示
す図。

【図７】同実施の形態の温度制御回路の２次温度検出信
号Ｔ２と制御信号ＳＣとのタイミングを示す図。

【図８】従来例の温度保護回路を示すブロックを含む回
路図。

【図９】同従来例の７０℃を上回ったときの不安定期間
における温度検出信号ＴとＣＰＵの稼働率とを示す図。

【符号の説明】

１…温度センサＡ／Ｄ回路、 ２…温度補償回路、 ３…温度制御回路、 ４…ＣＰＵ、 ２３…シュミットトリガ入力付き単安定マルチバイブレ
ータ回路( ホールド回路ＩＣ )、 ２４…ＡＮＤ回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 温度を検出し検出電圧として出力する温
   度検出手段と、 予め設定された上限温度に対応する第１の基準電圧と予
   め設定された下限温度に対応する第２の基準電圧とを択
   一的に切換えて出力する基準電圧供給回路と、 前記温度検出手段から出力された検出電圧と前記基準電
   圧供給手段により出力された基準電圧とを比較して、検
   出電圧に対応する検出温度が基準電圧に対応する温度を
   上回ったときに性能低下信号を出力し、検出電圧に対応
   する検出温度が基準電圧に対応する温度を下回ったとき
   にが性能復帰信号を出力する判定回路と、 判定回路に
   より性能低下信号が出力されたときに前記基準電圧供給
   回路の基準電圧を第２の基準電圧に切換え、前記判定回
   路により性能復帰信号が出力されたときに前記基準電圧
   供給回路の基準電圧を第１の基準電圧に切換える基準電
   圧制御回路と、 前記判定回路から出力された性能低下信号と性能復帰信
   号からなる制御信号が安定するように前記性能低下信号
   を予め設定された時間以上保持する信号処理を行って前
   記制御信号を出力する修正手段とを設けたことを特徴と
   する温度保護回路。
2. 【請求項２】 前記修正回路は、シュミットトリガ回路
   と、単安定マルチバイブレータ回路と、アンド回路とか
   ら構成されていることを特徴とする請求項１記載の温度
   保護回路。