JPH10116875A - 半導体製造システム - Google Patents

半導体製造システム

Info

Publication number
JPH10116875A
JPH10116875A JP8267022A JP26702296A JPH10116875A JP H10116875 A JPH10116875 A JP H10116875A JP 8267022 A JP8267022 A JP 8267022A JP 26702296 A JP26702296 A JP 26702296A JP H10116875 A JPH10116875 A JP H10116875A
Authority
JP
Japan
Prior art keywords
processing
lot
stocker
semiconductor
manufacturing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8267022A
Other languages
English (en)
Inventor
Koji Ban
功二 伴
Seishi Izumi
清史 出水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8267022A priority Critical patent/JPH10116875A/ja
Priority to TW085116180A priority patent/TW319894B/zh
Priority to US08/789,243 priority patent/US6131052A/en
Priority to KR1019970005094A priority patent/KR100299802B1/ko
Priority to DE19706990A priority patent/DE19706990C2/de
Priority to CN97110595A priority patent/CN1104047C/zh
Publication of JPH10116875A publication Critical patent/JPH10116875A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【課題】 ロットのストッカでの待機時間を有効利用し
て半導体製造に要する期間を短縮可能な半導体製造シス
テムを提供する。 【解決手段】 複数の半導体ウェハを含むロット5がス
トッカ4に保管されている間に、測定装置2a〜2c、
検査装置3a〜3cおよび異物除去装置6a、6bなど
の非加工処理装置によりロット5内の半導体ウェハの非
加工処理を行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体製造シス
テムに関し、より特定的には、複数枚の半導体ウェハか
らなる1ロットごとにその半導体ウェハを加工する半導
体製造システムに関する。
【0002】
【従来の技術】図11は、従来の半導体製造ラインの構
成を示した概略図である。図11を参照して、従来の半
導体製造ラインでは、処理装置1a〜1g、測定装置2
a〜2c、検査装置3aおよびストッカ4が個別に配置
されている。通常、半導体製造ラインにおいては、24
枚程度の半導体ウェハを1つのロット5として、このロ
ット5ごとに各処理装置1a〜1g、測定装置2a〜2
cおよび検査装置3aにおいて処理を行なう。各ロット
5は処理装置1a〜1g、測定装置2a〜2cおよび検
査装置3aで処理されていない間は、ストッカ4内にス
トックされている。
【0003】図12は、従来の半導体製造ラインの製造
フローの一例を示した概略図である。図12を参照し
て、この製造フローでは、ロット5(図11参照)は処
理装置1aによって処理された後ストッカ4に搬送され
てストッカ4内で待機する。ストッカ4での待機後その
ロット5は処理装置1bによって処理され、続けて測定
装置2aによってロット5の測定が行なわれた後ストッ
カ4内で待機する。ストッカ4での待機後、ロット5は
処理装置1cによって処理され、その後再びストッカ4
内で待機する。ストッカ4内での待機後、ストッカ4の
外部に搬出されたロット5は検査装置3aによって検査
される。従来ではこのように、処理装置、測定装置およ
び検査装置によってロット5が処理されている間以外
は、ロット5はストッカ4内に保管されていた。
【0004】図13は、従来の一般的な分離酸化膜を形
成する製造フローの処理条件を示した概略図である。図
13を参照して、この製造フローでは、まずレシピ(処
理条件)1に従って酸化膜が200Åの厚みで形成され
る。その後、その形成された酸化膜の膜厚測定がレシピ
1の条件1で行なわれる。その後、窒化膜がレシピ1に
従って1000Åの厚みで形成された後、その窒化膜の
膜厚測定がレシピ2の条件2で行なわれる。続いて、写
真製版工程がレシピ1の条件1で行なわれる。
【0005】
【発明が解決しようとする課題】従来の半導体製造ライ
ンでは、図14に示すように、半導体装置が完成するま
での製造時間のうち、30%は実際の製造工程に要した
時間であるが、60%はロット5がストッカ4内に放置
されている時間である。この場合、以下のような問題が
生じる。
【0006】半導体製造ラインにおけるクリーンルーム
は維持費にコストがかかるため、未加工のウェハがデバ
イスとして完成するまでのクリーンルーム滞在時間を短
縮することが必要である。しかし、上記のように従来の
半導体製造ラインでは、半導体装置が完成するまでにか
かる時間のうち60%の時間はロット5は実際に製造さ
れずにストッカに保管された状態である。このため、ロ
ットのクリーンルーム滞在時間を有効に短縮するのが困
難であり、この結果クリーンルームの維持費を低減する
のが困難であるという問題点があった。
【0007】また、デバイスの歩留り(良品率)を向上
させるためには検査や測定工程が欠かせないことは明白
である。これにもかかわらず、検査工程や測定工程には
時間がかかるとともに上記のようにストッカ内の待機時
間が多いため、実際の量産時には検査工程や測定工程を
省略または少なくせざるを得ないというのが現状であ
る。このため、デバイスの歩留りをさらに向上するのは
困難であるという問題点もあった。その一方、デバイス
の歩留りを向上させるために検査工程や測定工程を設け
る場合には、検査工程や測定工程の時間を短縮する必要
がある。この時間を短縮するためには、たとえば検査装
置に最高速度の画像処理システムとロボットを具備する
必要があり、その結果検査装置に要する費用が上昇する
という不都合が生じる。このように設備の費用が上昇す
ると結果として半導体デバイスの価格が上昇するという
問題点があった。
【0008】また、ウェハを加工した後のウェハの表裏
面、特に裏面には加工による副生成物などの異物が大量
に付着することが知られている。製造フロー中で、次工
程の前処理としてウエット洗浄をウェハに対してバッチ
処理で行う際に、隣接するウェハ表面に上記の異物が転
写する。このような状態を防止するためには異物除去工
程が必要であるが、従来では上記のように製造時間全体
の短縮が必要なために製品の歩留りを犠牲にして異物除
去工程を省略せざるを得ない場合があった。このため、
製品の歩留りを上昇させるのが困難であるという問題点
もあった。
【0009】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の1つの目的は、
半導体装置の製造時間の短縮を図ることが可能な半導体
製造システムを提供することである。
【0010】この発明のもう1つの目的は、半導体装置
の製造時間を短縮させながら歩留り向上に必要な検査工
程や測定工程を設けることが可能な半導体製造システム
を提供することである。
【0011】
【課題を解決するための手段】請求項1における半導体
製造システムは、複数枚の半導体ウェハを含むロットご
とに半導体ウェハを加工する半導体製造システムであっ
て、複数の加工処理装置と、ストッカと、複数の非加工
処理装置とを備えている。各処理装置は、ロット内の半
導体ウェハの加工を行なうものである。ストッカは、加
工処理装置によるロット内の半導体ウェハの加工処理中
以外の間、半導体ウェハを保管しておくためのものであ
る。非加工処理装置は、ストッカと連携して設けられて
おり、ロット内の半導体ウェハの加工以外の検査、測定
および異物除去のいずれかを行なう。そして、ロットが
ストッカに保管されている間に、非加工処理装置により
ロット内の半導体ウェハの非加工処理を行なう。このよ
うに請求項1に記載の発明ではロットがストッカに保管
されている間に検査、測定および異物除去のいずれかを
行なう非加工処理装置によってロット内の半導体ウェハ
の非加工処理を行なうことにより、ロットがストッカに
保管されている時間を有効に利用して検査および測定な
どが行なわれる。これにより、ストッカ内での待機時間
とは別に検査工程および測定工程のための時間をとる場
合に比べてその検査工程および測定工程の時間分だけ半
導体製造時間を短縮することが可能となる。また、この
ようにストッカの待機時間内で検査、測定および異物除
去などを行なうことによって、ストッカの待機時間内で
あれば検査、測定および異物除去を可能な限り行なうこ
とができ、これにより、製造時間を短縮しながらデバイ
スの歩留りを向上させることができる。
【0012】請求項2における発明では、上記請求項1
の構成において、ストッカは、ロットを保管する保管領
域と、少なくとも1つの非加工処理装置を収納する付加
機能領域とを含むように構成する。このように構成すれ
ば、ストッカ内でのロットの待機時に容易にそのロット
の検査や測定などを行うことができる。
【0013】請求項3における発明では、上記請求項1
または2の構成において、加工処理装置および非加工処
理装置に接続され、その加工処理装置および非加工処理
装置の情報を管理するための情報管理手段をさらに備え
るように構成する。情報管理手段としては、たとえばス
トッカ内に設置したコンピュータやストッカの外部に設
置されたホストコンピュータなどが考えられる。このよ
うな情報管理手段を用いれば、加工処理装置および非加
工処理装置の仕掛状況などを容易に把握することができ
る。
【0014】請求項4における発明は、請求項1の構成
において、記憶媒体と、情報を読出す手段と、制御する
手段とをさらに備えるように構成する。記憶媒体は、ロ
ットごとに設けられており、その処理工程の前後の処理
工程の内容を記憶する。読出手段は、記憶媒体に蓄積さ
れた情報を読出す。制御する手段は、記憶媒体に蓄積さ
れた情報に基づいてロットの移動を制御する。このよう
に、1ロットごとに記憶媒体を設けてその記憶媒体に蓄
積された情報に基づいてロットの移動を制御することに
よって、各製造装置の仕掛状況などを考慮した効率のよ
い半導体装置の製造が行なわれる。
【0015】請求項5の発明では、上記請求項1の構成
において、検査、測定および異物除去のいずれかを行う
各非加工処理工程間の優先度を設定する手段をさらに備
えるように構成する。そしてその優先度設定手段の設定
内容に基づいてロット内の半導体ウェハの非加工処理を
行なう。このように構成すれば、ストッカ内でのロット
の待機時に歩留り向上に寄与する度合い(優先度)の高
い工程から順番にそのロットの待機時間の範囲内で検査
等の非加工処理を行うことができる。
【0016】請求項6の発明では、上記請求項1の構成
において、調査手段と、待機時間算出手段と、処理順序
決定手段とをさらに備えるように構成する。調査手段
は、非加工処理工程の後工程の稼動状況を調べるもので
ある。待機時間算出手段は、調査手段による調査結果に
基づいてストッカ内での待機時間を計算するものであ
る。処理順序決定手段は、上記算出された待機時間に基
づいて非加工処理の処理順序を決定するものである。こ
のように構成すれば、ストッカ内での待機時間に応じて
適切な非加工処理が行なわれる。
【0017】請求項7における発明は、上記請求項1の
構成において、良品率算出手段と処理内容決定手段とを
さらに備える。良品率算出手段はロットの非加工処理に
よる検査・測定結果に基づきロットの良品率を算出する
ものである。処理内容決定手段は良品率算出手段の算出
結果に基づいてロットのその後の処理を決定するもので
ある。このようにロットの製造途中で良品率を選出して
その結果に基づいてロットのその後の処理を決定するこ
とにより、たとえば良品率が低い場合にはそのロットの
処理を中断することも可能となり、これにより、不必要
な製造を減少させることができ、製造効率を向上させる
ことが可能となる。
【0018】請求項8における発明は、請求項1の構成
において、処理条件決定手段と変更手段とをさらに備え
るように構成する。処理条件決定手段は、非加工処理に
よる検査・測定結果に基づき、非加工処理工程の後の工
程の処理条件を決定する。変更手段は、上記処理条件決
定手段による結果に基づき処理条件データの変更を行な
う。このように、検査や測定などの非加工処理の結果に
基づいてそのロットの後の工程の処理条件を決定するこ
とにより、たとえばロットの優先順位を変更したりする
ことができ、より効率的な製造を行なうことができる。
【0019】請求項9における発明は、請求項1の構成
において、ストッカにロットが待機している間に加工処
理装置および非加工処理装置の処理結果データをロット
の記憶媒体に書込む手段をさらに備えるように構成す
る。このように構成することによって、長時間を要する
記憶媒体への書込作業を効率的に行なうことが可能とな
る。
【0020】請求項10における発明は、上記請求項1
の構成において、検出手段と表示手段とをさらに備え
る。検出手段は、非加工処理による検査・測定結果に基
づきロットごとのデバイス特性の時系列的な変動を検出
する。表示手段では、検出手段による結果を表示する。
このようにロットごとのデバイス特性の時系列的な変動
を表示手段によって表示させることにより、製造工程管
理者が容易に各製造工程の状態を把握することが可能と
なる。
【0021】請求項11における発明は、請求項10の
構成において、さらに、異常判断手段と、発信する手段
とを備える。異常判断手段は、上記検出手段による結果
に基づき加工処理装置が異常かどうかを判断する。発信
する手段は、異常判断手段により異常と判断された場合
に加工処理装置に警告信号を発信する。このように警告
信号を発信する手段を設けることによって、異常が発生
した加工処理装置に容易にフィードバックすることが可
能となる。
【0022】請求項12における発明は、請求項1の構
成において、さらに、ケースと、気体注入部と、置換す
る手段とを備えている。ケースは、1ロット分の半導体
ウェハを収納するものであり、気体注入部はケースに設
けられている。置換する手段は、ストッカに設けられて
おり、ロットを収納するケースがストッカに待機してい
る間にケースの気体注入部から清浄な気体を注入してケ
ースの内部の雰囲気を置換するものである。このように
ストッカに待機している間にロットの雰囲気を置換する
手段を設けることによって、製造時間を短縮し、かつ、
より良好な雰囲気中で製造を行なうことが可能となり、
その結果、製造期間を短縮しながら歩留りを向上するこ
とができる。
【0023】請求項13における発明は、請求項1の構
成において、さらに、半導体ウェハを保管するストッカ
中に、不純物を含まない清浄な気体を供給してストッカ
内部を清浄な雰囲気に置換する手段を備えている。この
ようにすれば請求項12と同様、製造時間を短縮しなが
ら良好な雰囲気中で半導体ウェハの製造を行なうことが
できる。
【0024】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【0025】[実施の形態1]本発明の実施の形態1に
よる半導体製造システムでは、図1に示すように、従来
と同様ロット5内の半導体ウェハに対して加工を行なう
処理装置1a〜1gと、半導体ウェハの測定を行なう測
定装置2a〜2cと、半導体ウェハの検査を行なう検査
装置3a〜3cとが設けられている。この実施の形態1
では、ストッカ4が各ロット5を保管するための保管エ
リア4aと各ロットの検査および測定を行なうための付
加機能エリア4bとを含んでいる。付加機能エリア4b
には、測定装置2a〜2cと検査装置3bおよび3c
と、異物除去装置6aおよび6bとが設置されている。
付加機能エリア4bは、図1に示すようにストッカ4の
内部に設けてもよいし、ストッカ4の真横に設置する密
着設置型を採用してもよいし、近傍に設置する近傍設置
型をとってもよい。また場合によってはこれら3種類が
混在してもよい。
【0026】ストッカ4にはその内部に情報管理手段と
してのコンピュータ7aが設置されている。そしてコン
ピュータ7aはネットワーク20によって各装置(1a
〜1g、2a〜2c、3a〜3c、6a、6b)と接続
されており、これらの各装置とデータのやり取りを行な
う。また、1ロット分のウェハが保持されるカセットを
収納するためのケース10には、各々記憶媒体17が設
けられており、各装置(1a〜1g、2a〜2c、3a
〜3c、6a、6b)に対応して、記憶媒体17の情報
を読取るとともに記憶媒体17に情報を書込むためのデ
ータリーダライタ11が設けられている。データリーダ
ライタ11はネットワーク20に接続されている。ま
た、ストッカ4内の保管エリア4aには、保管エリア4
aに保管されているロット5の記憶媒体17の情報を読
みだすとともに記憶媒体17に対して情報を書き込むた
めのデータリーダライタ11aが設けられている。デー
タリーダライタ11aはコンピュータ7aに接続されて
いる。
【0027】ウェハが保持されるカセット8が収納され
るケース10と記憶媒体17とが図2に示されている。
図2を参照して、この例では、1ロット分のウェハ9は
カセット8に保持されており、カセット8を覆うように
ケース10が設けられている。記憶媒体17はケース1
0の外部に設けられている。記憶媒体17はカード式ま
たはそれに類するものを用い、前後の単数もしくは複数
の工程が記憶されている。図3に示した例では、ケース
10が設けられておらず、カセット8に直接記憶媒体1
7が取付けられている。データリーダライタ11は図3
に示すような非接触型のものを用いてもよいし、図1に
示したような接触型のものを用いてもよい。
【0028】図1に示した実施の形態1ではロット5が
ストッカ4内に待機している間にロット5に対して測定
装置2a〜2c、検査装置3a〜3c、異物除去装置6
aおよび6bを用いて加工処理以外の測定、検査および
異物除去などの非加工処理を行なう。このように構成す
ることによって、図14に示したような全製造時間の6
割を占めるストック時間を有効に利用して測定、検査な
どの非加工処理を行なうことができる。この結果、スト
ッカ4での待機時間とは別に測定および検査などの非加
工処理を行なっていた従来に比べて製造時間を短縮する
ことができる。また、このように製造時間全体を短縮す
ることができるので、従来省略せざるを得なかった検査
工程や測定工程をも設けることができ、それにより製品
の歩留りを有効に向上することができる。以下に、その
動作の詳細について説明する。
【0029】図1を参照して、まずロット5は処理装置
1aにより加工処理が施され、その後ストッカ4に送ら
れる。そして、ロット5はストッカ4内の保管エリア4
aに保管される。この際、ケース10に保持された記憶
媒体17に書込まれている次工程をデータリーダライタ
11aを用いて確認する。この次工程の確認の際にさら
に続く後の工程を確認してもよい。
【0030】次工程が確認された時点で次工程処理可能
な処理装置1a〜1gの稼動状況や仕掛状況をストッカ
4内のコンピュータ7aで確認する。次工程がすぐ処理
可能であれば、処理装置1bにそのロット5が送られて
処理される。データリーダライタ11が処理装置1aの
直後にあるような場合には、場合によってはロット5は
直接処理装置1bに送られることもある。
【0031】ロット5は処理装置1bで処理された後、
ストッカ4に再び送られる。次に、同様に次工程を確認
した際、十分な待機時間が確保されていた場合は、記憶
媒体17などに指定されている非加工処理工程たとえば
検査工程に送られる。ストッカ4の付加機能エリア4b
には検査装置3a〜3cが設けられているので、その中
から仕掛等を考慮して最も適当な検査装置を選択して検
査を行なう。この場合、どの工程や装置を選択するかの
手法について以下に述べる。
【0032】本実施の形態では、ストッカ4内の次工程
までの待機時間に行なう測定工程や検査工程などの非加
工処理について優先順位を予め決定しておく。この優先
順位は、たとえば、a:必ず処理を行なう、b:待機時
間が設定時間内であれば処理を行なう、c:ストッカに
仕掛かったとき処理装置が空いていれば処理を行なうと
いうように設定する。この優先度を予め決定した例を図
4に示す。また従来の図12に示したフロー図に対応す
る実施の形態1のフロー図を図5に示す。
【0033】図4を参照して、ここでは、測定工程や検
査工程が優先順位をつけて書込まれており、プロセス制
御に必須なものはa、歩留り向上のためにあった方がよ
り望ましいものはb、歩留り向上のためにあった方が望
ましいものはcと位置付けられている。このため、図1
3に示した従来の製造フローにあった工程は優先度aと
おくことにより、必ず処理が行なわれる。
【0034】さらに、窒化膜成膜時には発塵が多い場合
があり、その結果、歩留りが低下したり写真製版時にプ
ロセス異常の原因となったりする場合が多い。そこで、
本実施の形態の場合、図4に示すように、窒化膜の堆積
に続く膜厚測定の後、異物除去の工程をたとえば手法を
変えて、物理的および化学的に2回行なう。これらは、
異物除去工程のレシピ1条件1、レシピ2条件2によっ
て行なわれる。また、写真製版後には、正確に写真製版
されていて欠陥がないかどうかの検査もレシピ1条件1
により行なう。この異物除去工程および検査工程の設定
時間は、たとえば一律に45分としてもよいし、異物除
去レシピ1に対して30分、レシピ2に対して45分、
検査工程に対して90分のように個別に予め設定しても
よい。また、独立して記憶媒体17に各工程の時間設定
をする欄を設けてもよい。
【0035】図4に示した製造フローでは、歩留り向上
のために追加した異物除去レシピ1、レシピ2と写真製
版後の検査工程との優先順位を順にb、c、bとおき、
ストッカ4に格納されるロット5のストッカ4内での待
機時間に基づいて処理される。
【0036】具体的には、酸化膜堆積を行なった後、ス
トッカ待機時に膜厚測定を行なう。そして窒化膜を堆積
した後、ストッカ待機時にその窒化膜の膜厚測定を行な
う。
【0037】各処理工程の前後では、記憶媒体17に前
後の単数もしくは複数の工程を記憶させるために、記憶
媒体17を各処理装置に対応して設けられたカードリー
ダライタ11の前を通過させる。このとき、ロット5の
位置をコンピュータ7aに伝達し、同時に後に続くプロ
セス工程に適用する装置の仕掛状況などを確認する。
【0038】本実施の形態では、膜厚測定はレシピ1お
よび2とも優先度aに設定されているので、無条件に膜
厚測定器で測定を行なう。次に続く異物除去のレシピ1
は、優先順位bに設定されているので、写真製版処理ま
での待機時間がたとえば45分以上ある場合は、異物除
去装置でレシピ1の処理を行なう。次に続く異物除去の
レシピ2は優先順位cであるので、異物レシピ2を適用
可能な装置が空いていれば、追加の異物除去処理である
レシピ2に基づく処理が行なわれた後次工程に流れるこ
とになるが、空いていない場合はストッカ内でその次工
程である写真製版処理を待つ。写真製版処理が完了した
後ロット5はストッカ4に送られる。この場合、次に記
憶された検査工程は優先順位bに設定されているので、
上記した異物除去のレシピ1と同様、ストッカ4内の待
機時間に基づいて処理が行なわれるかどうかが判断され
る。
【0039】[実施の形態2]実施の形態1ではデータ
のアップロードやダウンロードは各加工処理工程の前後
で行なわれる。この場合、工程全体のデータに書換が及
んだ場合などは10分以上かかる。そのため、円滑なロ
ット運営を妨げ、全処理時間が長引く原因となる。この
ことは、ウェハのクリーンルーム滞在時間が長いという
ことを意味し、これはチップコストを押し上げる大きな
要因となる。
【0040】この実施の形態2では、ストッカ4内にコ
ンピュータ7aを具備させているため、ストッカ4内に
配置したデータリーダライタ11aを用いて、次工程ま
での待機時間中にデータのアップロードおよびダウンロ
ードまたは工程用の書換を行なうことが可能となる。こ
れにより、デバイス製造時間が短縮され、その結果チッ
プのコストを低減することが可能となる。
【0041】[実施の形態3]図1に示した実施の形態
1では、ストッカ4内にコンピュータ7aを設置してネ
ットワーク20を組んだ例を示したが、この実施の形態
3では、図6に示すように、ストッカ4の外部に情報管
理手段としてのホストコンピュータ7bを設けてネット
ワーク20を組む。ホストコンピュータ7bはストッカ
4とそれに関連する装置だけでなく、製造ラインの作業
者の状況などを把握している場合が通常であるので、本
実施の形態の場合、より広範囲の情報を管理することが
できる。その結果、製造ラインをあたかも1つの装置で
あるかのように制御することが可能となる。
【0042】[実施の形態4]この実施の形態4では、
ストッカ4内でのロット5の移動をスムーズに行なわせ
る製造システムの例である。また、ストッカ待機時を利
用してロット5に付属する記憶媒体17にプロセス結果
などのデータをダウンロードする例を述べる。
【0043】具体的には、図7に示すように、ストッカ
4内にストッカターンテーブル21aを設ける。そして
そのストッカターンテーブル21a上にはストックロッ
ト500が保持される。ストッカターンテーブル21a
と対向するようにデータリーダライタ11bが設けられ
ており、そのデータリーダライタ11bはストッカ4の
外部に設けられたホストコンピュータ7bと接続されて
いる。また、ストッカ4の保管エリア4aは、測定工程
対応ゾーン4aaと、検査工程対応ゾーン4abおよび
異物除去工程対応ゾーン4acとに区分されている。ま
た、処理装置1a〜1cとホストコンピュータ7bとに
はそれぞれ表示装置22が設けられている。また、スト
ッカ4内には、ストッカ内コンベア21bおよび21c
が設けられている。
【0044】図7に示す構成を有する半導体製造システ
ムの動作について以下に説明する。ストッカターンテー
ブル21aを回転させ、データリーダライタ11bの前
に所定のストックロット500を配置させる。データリ
ーダライタ11bを用いて記憶媒体17とホストコンピ
ュータ7bとの通信用ネットワーク20を経由して行な
う。この際、ホストコンピュータ7bに蓄えられた製造
ラインなどに関するデータを記憶媒体17に読込み、記
憶媒体17に書込まれたデータをホストコンピュータ7
bに書込む。ホストコンピュータ7bに書込まれたデー
タは、ネットワーク20を通じて各装置(1a〜1c、
2a、2b、3a、3b、6a、6b)に反映される。
同時に、ホストコンピュータ7bや各装置のデータをデ
ータリードライト中のロット501に反映する。このよ
うにして、ストッカ4に蓄えられたストックロット50
0には、順々に空き時間を利用して纏めてデータがダウ
ンロードされる。同時に、次工程、次装置および次ロッ
トを調査し、次に処理される装置の仕掛状況を調査す
る。
【0045】図7に示した例では、処理装置1aはロッ
ト510aを処理している。ストックロット500のう
ち、次工程を処理装置1aで行なうべきロットを、スト
ッカターンテーブル21aとデータリーダライタ11b
とネットワーク20とホストコンピュータ7bとを用い
て判断する。そして、そのロット500をストッカ内コ
ンベア21bと21cとを用いてストッカ4内の処理装
置1aに最も近い位置または処理装置1aの前の位置に
搬送する。
【0046】このような作業を他の装置(1b、1c、
2a、2b、3a、3b、6a、6b)についても同様
に行なう。図7に示した場合、検査装置の仕掛待ちのロ
ット531aを保管している検査工程対応ゾーン4ab
のスペースが空いているので、ストックロット500の
中で次工程処理が検査となるものをホストコンピュータ
7bによって見つけ出す。そして、ストッカターンテー
ブル21aを回転させてストッカ内コンベア21bを用
いてその該当するロット500を検査工程対応ゾーン4
abの空きスペースに搬送する。このように運用するこ
とによって、ストッカ4内での検査工程や測定工程を行
なうための移動をスムーズに行うことができる。つま
り、図7に示すように、ストッカ4内の保管エリア4a
を測定工程対応ゾーン4aa、検査工程対応ゾーン4a
b、異物除去工程対応ゾーン4acに区分けしてストッ
カターンテーブル21aに保持されたストックロット5
00を順次上記のゾーン4aa、4ab、および4ac
に搬送することにより、ストックロット500はストッ
カ4内での処理を澱みなく行なうことが可能となる。こ
れは、ストッカ4の外の処理装置(1a,1b,1c)
に仕掛けるストックロット500を分類する場合も同様
である。
【0047】なお、処理装置1a、1bおよび1cには
それぞれ処理中のロット510a、510bおよび51
0cが近接して設置されており、ストッカ内コンベア2
1c上には処理装置1a、1bおよび1cに対応する位
置にそれぞれ処理待ちのロット511a、511bおよ
び511cが待機している。ストッカ4内の測定装置2
aおよび2bには処理中のロット520aおよび520
bがそれぞれ仕掛かった状態である。測定工程対応ゾー
ン4aaは、処理待ちのロット521aおよび522a
が待機している。検査装置3aおよび3bには処理中の
ロット530aおよび530bが仕掛かった状態であ
り、検査工程対応ゾーン4abには処理待ちのロット5
31aが待機している。また、異物除去装置6aおよび
6bには処理中のロット560aおよび560bが仕掛
かった状態であり、異物除去工程対応ゾーン4acには
ロット561aおよび562aが異物除去工程のために
待機している。なお、表示装置22は装置やプロセスの
状態などを表示する。
【0048】[実施の形態5]この実施の形態5は、検
査結果や測定結果に基づきロットの歩留り(良品率)や
性状を把握することにより、優先順位を変更したり、ロ
ットアウトなどのその後の処理を決定する半導体製造シ
ステムの例である。図8はこの実施の形態5によるデバ
イスを作製する製造フローの一部を示した概略図であ
り、図9は図8に示した製造フローのフローチャートで
ある。
【0049】図8および図9を参照して、この実施の形
態5では、まず酸化膜がレシピ1に従って200Åの膜
厚を有するように堆積される。このときの堆積時間の規
格は1200±60秒であり、酸化膜の堆積時間がこれ
を満たしているかどうかをステップ1(S1)により判
断する。
【0050】満たしている場合には次工程にロットを進
める。規格外であった場合、装置異常の有無をS7によ
り確認する。装置が異常であった場合は、S10によ
り、ホストコンピュータへその情報を伝達し、通常のプ
ロセスパラメータ変動や過去の異常事例と比較する。そ
してS11により必要な場合は装置アラーム(異常信
号)を出す。さらにS12により装置のプロセスパラメ
ータ(製造条件)をフィードバック補正する。
【0051】このとき同時にS13によりウェハまたは
ロットの歩留りを計算する。そして、S14によりコス
ト的に見合うかどうかを判断する。コスト的に見合わな
いと判断された場合にはS15によりウェハを抜き取る
かまたはロットアウト(製造中止)とする。ウェハで歩
留りを計算するかまたはロットで歩留りを計算するか
は、枚葉処理かバッチ処理かによって決定する。なお、
S14で歩留りがコスト的に見合うかどうかについて判
断する式について以下に説明する。デバイス製造工程中
のある工程でウェハがある一定以上の欠陥を持っている
ときの、ウェハ当りのチップの良品率は算出できる。こ
の場合、後工程で救済措置を施さない限り良品率は向上
しない。
【0052】n番目の工程まで処理したとき、ウェハ当
りのチップ数をN、販売価格をP、n番目の工程までの
良品率をYn、各工程のコストをCpとすると、以下の
式(1)が成り立たないと、n+1番目以降の工程を行
なっても利益のある製品とはいえない。したがって、そ
の場合には処理はその段階でストップするべきである。
【0053】N×P>N×Y×ΣCp…(1) このような判断を待機時間中に可能な限り行なうことに
より損益の出る製造を止めることが可能となる。さら
に、本実施の形態のように各工程の良品率をより正確に
把握することによって、製造ラインへのロット投入計
画、すなわち、どれだけの量のロットを投入すべきかの
計画を最適化することができる。
【0054】一方、図9に示すS7において装置異常が
出ていないと判断された場合、S8によりNGウェハが
存在するかどうか確認する。NGウェハの基準は工程ご
とに異なり、たとえばウェハを目視確認するなどの方法
がある。NGウェハがない場合には、S9によりロット
を次工程に進める。NGウェハがある場合には、S10
に戻り、その情報をホストコンピュータへ通信しホスト
コンピュータの判断を仰ぐ。
【0055】上記と同様に、順次、堆積膜厚(S2)、
堆積時間(S3)、堆積膜厚(S4)および異物除去時
間(S5)についてもS1と同様の判断を行なう。ま
た、S6の検査工程は、1ウェハ当りの異物数が30よ
り少ないかどうかを判断し、少ない場合には次工程(写
真製版処理)に進み、多い場合にはS16により異物測
定機が異常でないかどうかを判断する。異物測定機が異
常である場合にはS12によって装置のプロセスパラメ
ータをフィードバック補正する。異物測定機が正常であ
る場合には、S14によって歩留りがコスト的に見合う
かどうかを判断し、見合わない場合にはS15によりウ
ェハを抜き取るかまたはロットアウトにする。
【0056】一般にデバイス製造ラインでは、歩留りの
高いと予想されるロットを優先して処理する方が効率が
よい。つまり、歩留りが高いと予想されるロットは優先
順位が高い。また、歩留りとは関係なく顧客の必要性で
優先順位が決定される場合もある。従来ではロットの優
先順位をロットの投入時に決定しておき、そのロットの
工程が完了するまで優先順位は固定したままであった。
この場合、ロットが早い製造段階でプロセスミスや異常
によってダメージを受け、その結果歩留りが0%と確定
する場合もある。そのような場合でも従来では優先的に
処理を行なっていたため、製造ライン運営上もコストの
面からも非常に無駄が多かった。
【0057】本実施の形態では、工程間のストッカ待機
時に歩留りに関する情報が得られるので、各工程の処理
に要する時間を無駄にすることなく工程ごとにロットの
優先度を変更することができる。これらの歩留りや装置
およびプロセスの状態をホストコンピュータ7bで分析
した後、ネットワーク20を通じて図7に示す表示シス
テム22で表示する。この表示システム22はCRTの
ものを図示しているが、PDP(Plasma Display Pane
l)やLD(Liquid Display)を用いてもよい。
【0058】[実施の形態6]本実施の形態は、ストッ
カ内の空き時間にデータをやり取りし、そのデータに基
づき歩留りを計算する。そして、その歩留りに基づきラ
インの投入計画などを調整する。上記した実施の形態5
ではn番目の工程までの良品率Ynはホストコンピュー
タ7aによって保持される。そのデバイスがm工程で仕
上がり完了するとすれば、全工程数はm工程であり、n
番目の工程に仕掛かっているとする。ここで、全工程数
mのロットがn番目の工程に仕掛かっているときのその
工程の歩留りの実測値を統計的に処理した平均値をY
(m,n)とする。また、全工程数mのロットがn番目
の工程に仕掛かっているときのn番目までの工程を終了
した際の歩留りの実測値をYn(m,n)とし、全工程
数mのロットがn番目の工程に仕掛かっているとき、n
番目までの工程を終了した際の歩留り実測値Yn(m,
n)と残りの工程の歩留りの値から計算した最終歩留り
予想値をYm(m,n)とする。残りの工程の歩留りの
値はホストコンピュータにアップロードされた各装置の
状態から算出する。上記のYn(m,n)、Yn(m,
n)を用いてm工程目が完了して仕上がったときのある
ロットの予測歩留りは以下の式(2)により表わされ
る。
【0059】
【数1】
【0060】製造ラインに流れるある種のデバイスのロ
ット数がla (小文字エルa)とすると、ロット数に1
番からla 番まで番号をつけ、それぞれのロット番号を
l(小文字エル)番とする。この場合の個別のロットの
歩留りは、以下の式(3)によって表わされる。
【0061】
【数2】
【0062】目標期日までに必要な良品チップ数をNn
とし、ロット当りの全チップ数をNlとすれば、以下の
式(4)が成り立つことが利潤を上げるために必須とな
る。
【0063】
【数3】
【0064】図10を用いて式(4)を用いた判断のフ
ローについて説明する。S17において式(4)により
必要な良品チップ数Nnよりも多いと判断された場合に
は、S20によって良好という判断がなされる。良品数
がNnよりも少ないと判断された場合には、S18によ
り、プロセス改善により個別のロットの歩留りYm(,
n)lが向上可能かどうかが判断され、向上可能な場合
にはS21によりプロセス改善が行なわれる。Ym
(m,n)lが向上不可能と判断された場合にはS19
によってロット投入数が増加可能かどうかが判断され、
増加可能な場合にはS22により投入ロット数を増加さ
せて全チップ数Nlを増加させる。投入ロット数が増加
不可能と判断された場合には、S23によりロット投入
計画が再検討される。
【0065】[実施の形態7]この実施の形態7では、
ストッカ4内で待機中のロットのウェハ表面を清浄にす
る例について図2と図7を用いて説明する。図2に示す
ようにウェハ9を保持するカセット8を包囲するケース
10に清浄な窒素や乾燥空気を注入するためのパージプ
ラグ24を設ける。そして図7に示すようにストッカ4
に清浄な窒素や乾燥空気を導入するためのパージライン
23を設ける。図7の例では、ターンテーブル21aの
近傍にパージライン23を設けている。具体的な動作と
しては、ターンテーブル21aを回転させてロット50
0をストッカ4に付属のデータリーダライタ11bの近
傍に持っていく。そしてホストコンピュータ7bへのデ
ータ通信を行なう際に、同時にパージライン23をケー
ス10のパージプラグ24に接続する。そして、パージ
ライン23からパージプラグ24を介してケース10内
に清浄な窒素や乾燥空気を送ってそれによりケース10
内を置換する。これにより、ケース10内のカセット8
に保持されているウェハの周りの雰囲気を清浄に保つこ
とができ、その結果ウェハ表面の自然酸化膜の成長、ウ
ェハ表面への1機物の付着および汚染物の付着を防止す
ることができる。その結果、そのケース10内の雰囲気
が置換されたロット5がストッカ4から搬出されて次工
程で処理される際に、従来より清浄なウェハ表面を持っ
た状態で処理される。これにより、直接コンタクト抵抗
を低減できるなどのデバイス特性の向上を図ることがで
きるとともに、膜剥がれを防止することができる結果歩
留りを向上することも可能となる。なお、ウェハ9を保
持するカセット8がケース10に覆われていないタイプ
のものでは、カセット8がストッカ4内に収納されたと
きに、ストッカ4の内部に不純物を含まない気体をパー
ジライン23などを用いて供給する。これにより、スト
ッカ4の内部を清浄な雰囲気に置換してストッカ4内の
カセット8に保持されているウェハ9の表面を清浄にす
ることができる。
【0066】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものでないと考えられるべ
きである。すなわち、本発明の範囲は上記した実施の形
態の説明ではなく特許請求の範囲のよって示され、さら
に特許請求の範囲と均等の意味および範囲内でのすべて
の変更が含まれる。
【0067】
【発明の効果】請求項1〜13に記載の発明によれば、
半導体ウェハがストッカに保管されている間に検査、測
定および異物除去のいずれかを行なう非加工処理装置に
より半導体ウェハの非加工処理を行なうことによって、
ストッカに保管されている期間以外に非加工処理を行な
う場合に比べてその非加工処理に要する時間だけ製造期
間を短縮することができる。通常製造期間の60%を占
めるストッカでの保管期間を有効利用することによっ
て、半導体製造の効率を著しく向上させることができ
る。
【図面の簡単な説明】
【図1】 本発明の実施の形態1による半導体製造シス
テムを示した概略図である。
【図2】 図1に示した半導体ウェハを収納するための
ケースと記憶媒体とを示した部分拡大図である。
【図3】 半導体ウェハを保持するカセットに直接記憶
媒体が取付けられる場合の構成を示した概略図である。
【図4】 実施の形態1による製造フローの条件を示し
た図である。
【図5】 図12に示した従来の製造フローに対応する
実施の形態1による製造フローを示した図である。
【図6】 本発明の実施の形態3による半導体製造シス
テムを示した概略図である。
【図7】 本発明の実施の形態4による半導体製造シス
テムを示した概略図である。
【図8】 本発明の実施の形態5による半導体製造シス
テムの製造手順を示した図である。
【図9】 図8に対応したフローチャートである。
【図10】 本発明の実施の形態6による半導体製造シ
ステムの制御を説明するためのフローチャートである。
【図11】 従来の半導体製造システムを示した概略図
である。
【図12】 図11に示した従来の半導体製造システム
を用いた製造フローを示した図である。
【図13】 従来の一般的な分離酸化膜を形成する際の
製造手順を示した図である。
【図14】 従来の半導体製造期間の内訳を説明するた
めのグラフである。
【符号の説明】
1a〜1g 処理装置、2a〜2c 測定装置、3a〜
3c 検査装置、4ストッカ、4a 保管エリア、4b
付加機能エリア、5 ロット、6a,6b異物除去装
置、7a ストッカに備えられたコンピュータ、7b
ホストコンピュータ、11,11a,11b データリ
ーダライタ、17 記憶媒体、20ネットワーク、22
表示システム、23 パージライン、24 パージプ
ラグ。

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 複数枚の半導体ウェハを含むロットごと
    に前記半導体ウェハを加工する半導体製造システムであ
    って、 前記ロット内の半導体ウェハの加工を行なう複数の加工
    処理装置と、 前記加工処理装置による前記ロットの加工処理中以外の
    間、前記ロットを保管しておくためのストッカと、 前記ストッカと連携して設けられ、前記ロット内の半導
    体ウェハの加工以外の検査、測定および異物除去のいず
    れかを行なう複数の非加工処理装置とを備え、 前記ロットが前記ストッカに保管されている間に、前記
    非加工処理装置により前記ロット内の半導体ウェハの非
    加工処理を行なう、半導体製造システム。
  2. 【請求項2】 前記ストッカは、前記ロットを保管する
    保管領域と、前記少なくとも1つの非加工処理装置を収
    納する付加機能領域とを含む、請求項1に記載の半導体
    製造システム。
  3. 【請求項3】 前記加工処理装置および非加工処理装置
    に接続され、前記加工処理装置および非加工処理装置の
    情報を管理するための情報管理手段をさらに備える、請
    求項1または2に記載の半導体製造システム。
  4. 【請求項4】 前記ロットごとに設けられ、その処理工
    程の前後の処理工程の内容を記憶するための記憶媒体
    と、 前記記憶媒体に蓄積された情報を読出す手段と、 前記記憶媒体から読み出された情報に基づいて前記ロッ
    トの移動を制御する手段とをさらに備える、請求項1に
    記載の半導体製造システム。
  5. 【請求項5】 前記検査、測定および異物除去のいずれ
    かを行う各非加工処理工程間の優先度を設定する手段を
    さらに備え、 前記優先度設定手段の設定内容に基づいて前記ロット内
    の半導体ウェハの非加工処理を行なう、請求項1に記載
    の半導体製造システム。
  6. 【請求項6】 前記非加工処理工程の後工程の稼動状況
    を調べる調査手段と、 前記後工程の稼働状況に基づいて前記ロットの前記スト
    ッカ内での待機時間を計算する待機時間算出手段と、 前記算出された待機時間に基づいて前記非加工処理の処
    理順序を決定する処理順序決定手段とをさらに備えた、
    請求項1に記載の半導体製造システム。
  7. 【請求項7】 前記ロットの非加工処理による検査・測
    定結果に基づき前記ロットの良品率を計算する良品率算
    出手段と、 前記算出された良品率に基づいて前記ロットのその後の
    処理を決定する処理内容決定手段とをさらに備える、請
    求項1に記載の半導体製造システム。
  8. 【請求項8】 前記ロットの非加工処理による検査・測
    定結果に基づき、後の工程の処理条件を決定する処理条
    件決定手段と、 前記決定された処理条件に基づき、前記後の工程の処理
    条件データの変更を行なう変更手段とをさらに備える、
    請求項1に記載の半導体製造システム。
  9. 【請求項9】 前記ストッカに前記ロットが待機してい
    る間に前記加工処理装置および非加工処理装置の処理結
    果データを前記ロットの記憶媒体に書込む手段をさらに
    備える、請求項1に記載の半導体製造システム。
  10. 【請求項10】 前記ロットの非加工処理による検査・
    測定結果に基づき、前記ロットごとのデバイス特性の時
    系列的な変動を検出する検出手段と、 前記検出手段による結果を表示する表示手段とをさらに
    備えた、請求項1に記載の半導体製造システム。
  11. 【請求項11】 前記検出手段による結果に基づき、前
    記加工処理装置が異常かどうかを判断する異常判断手段
    と、 前記異常判断手段により異常と判断された場合に前記加
    工処理装置に警告信号を発信する手段とをさらに備え
    た、請求項10に記載の半導体製造システム。
  12. 【請求項12】 前記1ロット分の半導体ウェハを収納
    するケースと、 前記ケースに設けられた気体注入部と、 前記ストッカに設けられ、前記半導体ウェハを収納する
    ケースが前記ストッカに待機している間に前記ケースの
    気体注入部から清浄な気体を注入して前記ケースの内部
    の雰囲気を置換する手段とをさらに備えた、請求項1に
    記載の半導体製造システム。
  13. 【請求項13】 前記半導体ウェハを保管する前記スト
    ッカ中に不純物を含まない清浄な気体を供給して前記ス
    トッカ内部を清浄な雰囲気に置換する手段をさらに備え
    た、請求項1に記載の半導体製造システム。
JP8267022A 1996-10-08 1996-10-08 半導体製造システム Pending JPH10116875A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8267022A JPH10116875A (ja) 1996-10-08 1996-10-08 半導体製造システム
TW085116180A TW319894B (en) 1996-10-08 1996-12-27 Semiconductor manufacturing system
US08/789,243 US6131052A (en) 1996-10-08 1997-01-28 Semiconductor manufacturing non-processing apparatuses with storage equipment
KR1019970005094A KR100299802B1 (ko) 1996-10-08 1997-02-20 반도체제조시스템
DE19706990A DE19706990C2 (de) 1996-10-08 1997-02-21 Halbleiterherstellungssystem und Halbleiterherstellungsverfahren zum Bearbeiten von Halbleiterwafern auf einer Los-um-Los-Basis
CN97110595A CN1104047C (zh) 1996-10-08 1997-04-24 半导体制造系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8267022A JPH10116875A (ja) 1996-10-08 1996-10-08 半導体製造システム

Publications (1)

Publication Number Publication Date
JPH10116875A true JPH10116875A (ja) 1998-05-06

Family

ID=17438976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8267022A Pending JPH10116875A (ja) 1996-10-08 1996-10-08 半導体製造システム

Country Status (6)

Country Link
US (1) US6131052A (ja)
JP (1) JPH10116875A (ja)
KR (1) KR100299802B1 (ja)
CN (1) CN1104047C (ja)
DE (1) DE19706990C2 (ja)
TW (1) TW319894B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418355B1 (en) 1999-05-20 2002-07-09 Nec Corporation Lot supply system and lot supply method
KR100415039B1 (ko) * 2000-01-13 2004-01-13 엔이씨 일렉트로닉스 코포레이션 제품의 제조 관리 방법 및 제조 관리 시스템
JP2005292135A (ja) * 2004-03-31 2005-10-20 Teradyne Inc デューティサイクルを測定する方法
JP2011077134A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 基板処理装置及びこれを備えた基板処理システム
JP2020061397A (ja) * 2018-10-05 2020-04-16 東京エレクトロン株式会社 基板倉庫、基板処理システム及び基板検査方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326729A (ja) * 1997-05-26 1998-12-08 Toshiba Corp 製造システム
JPH118170A (ja) * 1997-06-13 1999-01-12 Canon Inc 半導体処理システムおよびデバイス製造方法
US6405094B1 (en) * 1998-07-10 2002-06-11 Tokyo Electron Limited Apparatus and method of collecting substrates abnormally processed or processed previous to ordinary processing
US6411859B1 (en) * 1998-08-28 2002-06-25 Advanced Micro Devices, Inc. Flow control in a semiconductor fabrication facility
US6662076B1 (en) * 1999-02-10 2003-12-09 Advanced Micro Devices, Inc. Management of move requests from a factory system to an automated material handling system
KR100311077B1 (ko) * 1999-10-23 2001-11-02 윤종용 선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템
DE19952194A1 (de) * 1999-10-29 2001-05-17 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP2002075820A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 半導体製造装置の使用許諾システムおよび使用許諾方法
JP2002076087A (ja) * 2000-08-31 2002-03-15 Mitsubishi Electric Corp 抜き取り検査管理システム
JP2002252161A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体製造システム
JP4592235B2 (ja) * 2001-08-31 2010-12-01 株式会社東芝 生産装置の故障診断方法及び生産装置の故障診断システム
US7016753B2 (en) * 2001-10-30 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Management system for production line and management method for production line
JP4025096B2 (ja) * 2002-03-08 2007-12-19 株式会社荏原製作所 基板処理方法
JP3866143B2 (ja) * 2002-04-26 2007-01-10 株式会社ルネサステクノロジ 半導体装置の製造方法
US7117057B1 (en) * 2002-09-10 2006-10-03 Taiwan Semiconductor Manufacturing Co. Ltd. Yield patrolling system
US20060215347A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Processing apparatus and recording medium
US7477958B2 (en) * 2005-05-11 2009-01-13 International Business Machines Corporation Method of release and product flow management for a manufacturing facility
JP4877075B2 (ja) * 2007-05-29 2012-02-15 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976330A (en) * 1975-10-01 1976-08-24 International Business Machines Corporation Transport system for semiconductor wafer multiprocessing station system
US4027246A (en) * 1976-03-26 1977-05-31 International Business Machines Corporation Automated integrated circuit manufacturing system
US5166884A (en) * 1984-12-24 1992-11-24 Asyst Technologies, Inc. Intelligent system for processing and storing articles
JPH067567B2 (ja) * 1985-12-18 1994-01-26 株式会社日立製作所 分散型作業進行管理方法
US5164905A (en) * 1987-08-12 1992-11-17 Hitachi, Ltd. Production system with order of processing determination
JPH01125844A (ja) * 1987-11-10 1989-05-18 Tokyo Electron Ltd プローブ装置
JPH0722490A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp ロット自動編成装置及び方法
JPH0729958A (ja) * 1993-07-14 1995-01-31 Hitachi Ltd 半導体製造装置
WO1995017993A1 (en) * 1993-12-27 1995-07-06 Hitachi, Ltd. Method and apparatus for continuously producing a multiplicity of types

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6418355B1 (en) 1999-05-20 2002-07-09 Nec Corporation Lot supply system and lot supply method
KR100415039B1 (ko) * 2000-01-13 2004-01-13 엔이씨 일렉트로닉스 코포레이션 제품의 제조 관리 방법 및 제조 관리 시스템
JP2005292135A (ja) * 2004-03-31 2005-10-20 Teradyne Inc デューティサイクルを測定する方法
JP2011077134A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 基板処理装置及びこれを備えた基板処理システム
JP2020061397A (ja) * 2018-10-05 2020-04-16 東京エレクトロン株式会社 基板倉庫、基板処理システム及び基板検査方法

Also Published As

Publication number Publication date
CN1179005A (zh) 1998-04-15
KR19980032036A (ko) 1998-07-25
US6131052A (en) 2000-10-10
CN1104047C (zh) 2003-03-26
DE19706990A1 (de) 1998-04-09
DE19706990C2 (de) 2000-10-26
KR100299802B1 (ko) 2001-09-03
TW319894B (en) 1997-11-11

Similar Documents

Publication Publication Date Title
KR100299802B1 (ko) 반도체제조시스템
US7636608B2 (en) Method for dynamic sensor configuration and runtime execution
EP1300874B1 (en) Method for maintaining a processor
JP3654684B2 (ja) 処理方法及び処理装置
JP4094233B2 (ja) ウェーハ加工装置
TWI829121B (zh) 基板處理裝置、解析方法、顯示裝置及程式
US20050273191A1 (en) Small lot size lithography bays
US7818085B1 (en) System for controlling the processing of an integrated circuit chip assembly line
US7257458B1 (en) Automated integrated circuit device manufacturing facility using central control
JP2018121015A (ja) 加工装置
US6638779B2 (en) Fabrication method of semiconductor integrated circuit device and testing method
US7016753B2 (en) Management system for production line and management method for production line
US6732007B1 (en) Method and apparatus for implementing dynamic qualification recipes
JP2001217299A (ja) 半導体搬送設備の特殊ロット搬送制御システム及び方法と装置並びに記録媒体
JP4486692B2 (ja) 基板処理装置
US20040089421A1 (en) Distributed control system for semiconductor manufacturing equipment
JP2002016123A (ja) 試料処理装置および処理方法
CN101290871A (zh) 具有批单元传送功能的垂直炉以及相关的传送控制方法
JPH11220005A (ja) 基板処理装置
JP2001338964A (ja) 試料処理装置および処理方法
JP2541544B2 (ja) 半導体製造装置
JPH1012694A (ja) 半導体製造システム
US7783455B1 (en) Methods and systems for analyzing process equipment processing variations using sensor data
JPH08328608A (ja) 加工品の測定データ処理方法
JP2004145792A6 (ja) 生産ラインの管理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627