JPH1012132A - Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof - Google Patents
Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereofInfo
- Publication number
- JPH1012132A JPH1012132A JP8179799A JP17979996A JPH1012132A JP H1012132 A JPH1012132 A JP H1012132A JP 8179799 A JP8179799 A JP 8179799A JP 17979996 A JP17979996 A JP 17979996A JP H1012132 A JPH1012132 A JP H1012132A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- surface conduction
- emitting device
- image
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 表面伝導型電子放出素子の耐久性が低かっ
た。
【解決手段】 基板1上に形成した素子電極2,3間
に、これらを連絡する導電性膜4を形成し、導電性膜4
及び素子電極2,3の一部に、導電性膜4より高融点の
金属を主成分とする膜503を被覆する。
(57) [Summary] [PROBLEMS] The durability of a surface conduction electron-emitting device is low. SOLUTION: A conductive film 4 is formed between device electrodes 2 and 3 formed on a substrate 1 so as to connect them.
A part of the device electrodes 2 and 3 is coated with a film 503 mainly composed of a metal having a higher melting point than the conductive film 4.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、表面伝導型電子放
出素子、これを用いた電子源、表示装置や露光装置等の
画像形成装置、更には該表面伝導型電子放出素子、電子
源及び画像形成装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source using the same, an image forming apparatus such as a display device and an exposure device, and furthermore, the surface conduction electron-emitting device, an electron source and an image. The present invention relates to a method for manufacturing a forming apparatus.
【0002】[0002]
【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の2種類が知られてい
る。冷陰極電子放出素子には電界放出型(以下、「FE
型」と称す。)、金属/絶縁層/金属型(以下、「MI
M型」と称す。)や表面伝導型電子放出素子等が有る。2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type ". ), Metal / insulating layer / metal type (hereinafter referred to as “MI
M type ". ) And surface conduction electron-emitting devices.
【0003】FE型の例としては、W.P.Dyke
and W.W.Dolan,“Field Emis
sion”,Advance in Electron
Physics,8,89(1956)あるいはC.
A.Spindt,“Physical Proper
ties of thin−filmfield em
ission cathodes withmolyb
denum cones”,J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Emis
zone ", Advance in Electron
Physics, 8, 89 (1956) or C.I.
A. Spindt, "Physical Proper
ties of thin-filmfield em
issue cathodes withmollyb
denum cones ", J. Appl. Phys.
s. , 47, 5248 (1976).
【0004】MIM型の例としては、C.A.Mea
d,“Operation ofTunnel−Emi
ssion Devices”,J.Appl.Phy
s.,32,646(1961)等に開示されたものが
知られている。As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Emi
session Devices ", J. Appl. Phys.
s. , 32, 646 (1961).
【0005】表面伝導型電子放出素子の例としては、
M.I.Elinson,RadioEng.Elec
tron Phys.,10,1290(1965)等
に開示されたものがある。As an example of the surface conduction electron-emitting device,
M. I. Elinson, RadioEng. Elec
Tron Phys. , 10, 1290 (1965).
【0006】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるSnO2薄膜を用いたもの、Au薄膜によ
るもの[G.Dittmer:“ThinSolid
Films”,9,317(1972)]、In2O3
/SnO2薄膜によるもの[M.Hartwell a
nd C.G.Fonstad:“IEEE Tran
s.ED Conf.”,519(1975)]、カー
ボン薄膜によるもの[荒木久 他:真空、第26巻、第
1号、22頁(1983)]等が報告されている。[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO 2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: "ThinSolid
Films ", 9,317 (1972)] , In 2 O 3
/ SnO 2 thin film [M. Hartwell a
nd C.I. G. FIG. Fonstad: “IEEE Tran
s. ED Conf. , 519 (1975)], and those based on carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1, p. 22 (1983)] and the like have been reported.
【0007】これらの表面伝導型電子放出素子の典型的
な例として、前述のM.ハートウェルの素子構成を図2
に模式的に示す。同図において1は基板である。4は導
電性膜で、H型形状のパターンに形成された金属酸化物
薄膜等からなり、後述の通電フォーミングと呼ばれる通
電処理により電子放出部5が形成される。尚、図中の素
子電極間隔Lは、0.5〜1mm、W’は、0.1mm
で設定されている。As a typical example of these surface conduction electron-emitting devices, the above-mentioned M.P. Figure 2 shows the device configuration of Hartwell
Is shown schematically in FIG. In FIG. 1, reference numeral 1 denotes a substrate. Reference numeral 4 denotes a conductive film, which is formed of a metal oxide thin film or the like formed in an H-shaped pattern. The electron emission portion 5 is formed by an energization process called energization forming described later. In the drawing, the element electrode interval L is 0.5 to 1 mm, and W ′ is 0.1 mm
Is set with
【0008】これらの表面伝導型電子放出素子において
は、電子放出を行う前に導電性膜4を予め通電フォーミ
ングと呼ばれる通電処理によって電子放出部5を形成す
るのが一般的である。即ち、通電フォーミングとは、前
記導電性膜4の両端に電圧を印加通電し、導電性膜4を
局所的に破壊、変形もしくは変質させて構造を変化さ
せ、電気的に高抵抗な状態の電子放出部5を形成する処
理である。尚、電子放出部5では導電性膜4の一部に亀
裂が発生しており、その亀裂付近から電子放出が行われ
る。In these surface conduction electron-emitting devices, it is general that the electron-emitting portion 5 is formed beforehand by performing an energization process called energization forming on the conductive film 4 before electron emission. That is, the energization forming means that a voltage is applied to both ends of the conductive film 4, and the conductive film 4 is locally destroyed, deformed or deteriorated to change the structure, and the electrons in an electrically high-resistance state are formed. This is a process for forming the emission unit 5. Note that a crack is generated in a part of the conductive film 4 in the electron emitting portion 5, and electrons are emitted from the vicinity of the crack.
【0009】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because of its simple structure. Therefore, various applications for utilizing this feature are being studied. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.
【0010】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端(両素
子電極)を配線(共通配線とも呼ぶ)にて夫々結線した
行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙
げられる(例えば、特開昭64−31332号公報、特
開平1−283749号公報、同2−257552号公
報)。Conventionally, as an example in which a large number of surface conduction electron-emitting devices are arrayed, surface conduction electron-emitting devices are arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows each connected by a common line (also referred to as a ladder-type arrangement) are provided (for example, JP-A-64-31332, JP-A-1-283737, 2-257552).
【0011】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
(アメリカ特許第5066883号明細書)。In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).
【0012】尚、従来、多数の表面伝導型電子放出素子
より構成された電子源より、電子放出させ、蛍光体の発
光をさせる素子の選択は、上述の多数の表面伝導型電子
放出素子を並列に配置し結線した配線(行方向配線と呼
ぶ)と、行方向配線と直交する方向に(列方向と呼ぶ)
該電子放出素子と蛍光体間の空間に設置された制御電極
(グリッドと呼ぶ)への適当な駆動信号によるものであ
る(例えば、本出願人による特開平1−283749号
公報等参照)。Conventionally, an element for emitting electrons from an electron source composed of a large number of surface conduction electron-emitting devices and emitting light from a phosphor is selected by paralleling the above-mentioned many surface conduction electron-emitting devices. In the direction perpendicular to the row direction wiring (called the column direction)
This is based on an appropriate drive signal to a control electrode (referred to as a grid) provided in the space between the electron-emitting device and the phosphor (see, for example, Japanese Patent Application Laid-Open No. Hei 1-283749 by the present applicant).
【0013】[0013]
【発明が解決しようとする課題】上述のように、表面伝
導型電子放出素子では、通常電子放出部を形成するため
に、通電フォーミング処理を行う。導電性膜の材質は、
高融点のものを用いた方が、耐久性の点で望ましいと思
われるが、融点が高すぎると、通電フォーミング処理に
よる電子放出部の形成がうまくいかなくなる場合があっ
た。As described above, in the surface conduction type electron-emitting device, an energization forming process is usually performed in order to form an electron-emitting portion. The material of the conductive film is
The use of a material having a high melting point seems to be desirable in terms of durability. However, if the melting point is too high, the formation of the electron-emitting portion by the energization forming process may not be successful.
【0014】すなわち、電子放出部の形成のための導電
性膜の局所的な破壊、変形もしくは変質を起こさせるた
めに、必要な電力が大きくなってしまい、その結果得ら
れる素子の特性が望ましくないものとなったり、また、
多数の素子を配設した電子源の製造において、複数の素
子を同時にフォーミング処理する場合、配線に大きな電
流を流すことが必要となり、実用上問題であった。That is, in order to cause local destruction, deformation or alteration of the conductive film for forming the electron-emitting portion, the required power becomes large, and the characteristics of the resulting element are not desirable. And also,
When manufacturing a plurality of elements at the same time in the manufacture of an electron source having a large number of elements, it is necessary to pass a large current through the wiring, which is a practical problem.
【0015】本発明は、フォーミング処理に適した材料
で導電性膜を形成して、耐久性の高い表面伝導型電子放
出素子を容易に得られるようにすると共に、低電流で明
るく高品位な画像が得られる画像形成装置を得ることを
目的とする。According to the present invention, a conductive film is formed from a material suitable for a forming process so that a highly durable surface-conduction electron-emitting device can be easily obtained. It is an object of the present invention to obtain an image forming apparatus capable of obtaining the following.
【0016】[0016]
【課題を解決するための手段】請求項1〜3の発明は、
表面伝導型電子放出素子に関する発明で、基板上に形成
した一対の素子電極間に導電性膜を形成し、フォーミン
グ処理して導電性膜に電子放出部を形成する表面伝導型
電子放出素子において、導電性膜および素子電極の一部
が、導電性膜より高融点の金属膜で被覆されている点に
特徴を有するものである。The invention of claims 1 to 3 is
In the invention related to the surface conduction electron-emitting device, a surface conduction electron-emitting device that forms a conductive film between a pair of device electrodes formed on a substrate and forms an electron-emitting portion in the conductive film by performing a forming process, It is characterized in that a part of the conductive film and the device electrode is covered with a metal film having a higher melting point than the conductive film.
【0017】請求項4〜8の発明は、表面伝導型電子放
出素子の製造方法に関する発明で、基板上に素子電極を
形成すると共に、素子電極間を連絡する導電性膜を形成
する工程と、導電性膜に電子放出部を形成するフォーミ
ング工程と、導電性膜および素子電極の一部を、導電性
膜より高融点の金属膜で被覆する工程とを有する点に特
徴を有するものである。The invention of claims 4 to 8 relates to a method of manufacturing a surface conduction electron-emitting device, wherein a step of forming a device electrode on a substrate and forming a conductive film connecting the device electrodes is provided. It is characterized in that it includes a forming step of forming an electron-emitting portion in a conductive film, and a step of covering a part of the conductive film and the device electrode with a metal film having a higher melting point than the conductive film.
【0018】請求項9〜13の発明は、上記表面伝導型
電子放出素子を複数個備えた電子源の製造方法に関する
発明で、複数の表面伝導型電子放出素子を備えた電子源
の製造方法において、基板上に複数対の素子電極を形成
すると共に、各対の素子電極間を連絡する導電性膜を形
成する工程と、各導電性膜に電子放出部を形成するフォ
ーミング工程と、各導電性膜および各対の素子電極の一
部を、導電性膜より高融点の金属膜で被覆する工程とを
有する点に特徴を有するものである。The invention according to claims 9 to 13 relates to a method for manufacturing an electron source having a plurality of the above-mentioned surface conduction electron-emitting devices. Forming a plurality of pairs of device electrodes on a substrate, forming a conductive film connecting the pair of device electrodes, forming an electron emission portion in each conductive film, Covering the film and a part of each pair of device electrodes with a metal film having a higher melting point than the conductive film.
【0019】請求項14〜16の発明は、上記製造方法
で得られる電子源に関する発明である。The invention according to claims 14 to 16 relates to an electron source obtained by the above-mentioned manufacturing method.
【0020】更に、請求項17〜20の発明は、上記電
子源を用いた画像形成装置及びその製造方法に関する発
明である。Further, the invention of claims 17 to 20 relates to an image forming apparatus using the above-mentioned electron source and a method of manufacturing the same.
【0021】[0021]
【発明の実施の形態】次に、本発明の好ましい実施態様
を示す。Next, preferred embodiments of the present invention will be described.
【0022】まず、表面伝導型電子放出素子について説
明する。First, the surface conduction electron-emitting device will be described.
【0023】図1は、本発明の表面伝導型電子放出素子
の一構成例を示す模式図であり、図1(a)は平面図、
図1(b)は断面図である。図1において、1は基板、
2と3は素子電極、4は導電性膜、5は電子放出部、5
03はフォトリソグラフィ技術により形成された金属を
主成分とする膜である。FIG. 1 is a schematic diagram showing one configuration example of the surface conduction electron-emitting device of the present invention. FIG.
FIG. 1B is a sectional view. In FIG. 1, 1 is a substrate,
2 and 3 are device electrodes, 4 is a conductive film, 5 is an electron emitting portion, 5
Numeral 03 denotes a film mainly composed of a metal formed by a photolithography technique.
【0024】基板1としては、石英ガラス、Na等の不
純物含有量を減少させたガラス等を用いることができ
る。ここで、上記のガラスとしては、紫外線の透過特性
が高いものが好ましい。As the substrate 1, quartz glass, glass with a reduced content of impurities such as Na, or the like can be used. Here, as the above-mentioned glass, a glass having a high ultraviolet light transmission characteristic is preferable.
【0025】対向する素子電極2,3の材料としては、
一般的な導体材料を用いることができ、例えばNi、C
r、Au、Mo、W、Pt、Ti、Al、Cu、Pd等
の金属或は合金及びPd、Ag、Au、RuO2、Pd
−Ag等の金属或は金属酸化物とガラス等から構成され
る印刷導体、In2O3−SnO2等の透明導電体及びポ
リシリコン等の半導体導体材料等から適宜選択される。Materials for the opposing device electrodes 2 and 3 include:
General conductor materials can be used, for example, Ni, C
metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd
Metal or metal oxide and printed conductor composed of glass or the like, such as -ag, is appropriately selected from a semiconductor conductive materials such as transparent conductor and polysilicon or the like In 2 O 3 -SnO 2.
【0026】素子電極間隔L、素子電極長さW、導電性
膜4の形状等は、応用される形態等を考慮して、設計さ
れる。素子電極間隔Lは、好ましくは、数百nmから数
百μmの範囲とすることができ、より好ましくは、数μ
mから数十μmの範囲とすることができる。The element electrode interval L, the element electrode length W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several hundred nm to several hundred μm, more preferably several μm.
m to several tens of μm.
【0027】素子電極長さWは、電極の抵抗値、電子放
出特性を考慮して、数μmから数百μmの範囲とするこ
とができる。素子電極2,3の膜厚は、数十nmから数
μmの範囲とすることができる。The length W of the device electrode can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness of the device electrodes 2 and 3 can be in the range of several tens nm to several μm.
【0028】尚、図1に示した構成だけでなく、基板1
上に、導電性膜4、対向する素子電極2,3の順に積層
した構成とすることもできる。In addition to the structure shown in FIG.
A configuration in which the conductive film 4 and the opposing element electrodes 2 and 3 are stacked in this order may be adopted.
【0029】導電性膜4には、良好な電子放出特性を得
るために、微粒子で構成された微粒子膜を用いるのが好
ましい。その膜厚は、素子電極2,3へのステップカバ
レージ、素子電極2,3間の抵抗値及び後述するフォー
ミング条件等を考慮して適宜設定される。通常は、数オ
ングストロームから数百nmの範囲とするのが好まし
く、より好ましくは1nmから50nmの範囲とするの
が良い。その抵抗値は、Rsが10の2乗から10の7
乗Ω/□の値である。As the conductive film 4, a fine particle film composed of fine particles is preferably used in order to obtain good electron emission characteristics. The film thickness is appropriately set in consideration of step coverage for the device electrodes 2 and 3, a resistance value between the device electrodes 2 and 3, a forming condition described later, and the like. Usually, it is preferably in the range of several angstrom to several hundred nm, and more preferably in the range of 1 nm to 50 nm. The resistance value of Rs is 10 to the square of 10 to 7
It is a value of the power Ω / □.
【0030】なおRsは、幅がwで、長さが1の薄膜の
長さ方向に測った抵抗Rを、R=Rs(1/w)とおい
たときに現れる量である。また、本願明細書において、
フォーミング処理については通電処理を例に挙げて説明
するが、フォーミング処理はこれに限られるものではな
く、導電性膜に亀裂を生じさせて高抵抗状態を形成する
処理を包含するものである。Note that Rs is an amount that appears when the resistance R measured in the length direction of the thin film having a width of w and a length of 1 is set as R = Rs (1 / w). Also, in the present specification,
The forming process will be described using an energizing process as an example, but the forming process is not limited to this and includes a process of forming a crack in the conductive film to form a high resistance state.
【0031】導電性膜4を構成する材料としては、例え
ばPd、Pt、Ru、Ag、Au、Ti、In、Cu、
Cr、Fe、Zn、Sn、Pb等の金属、PdO、Sn
O2、In2O3、PbO、Sb2O3等の酸化物、Hf
B2、ZrB2、LaB6、CeB6、YB4、GdB4等の
硼化物、TiC、ZrC、HfC、TaC、SiC、W
Cなどの炭化物、TiN、ZrN、HfN等の窒化物、
Si、Ge等の半導体、カーボン等が挙げられる。これ
らの中では、Ag、Pd、PdO等の比較的融点の低い
材料が、通電フォーミング処理を行う上では好ましい。As a material constituting the conductive film 4, for example, Pd, Pt, Ru, Ag, Au, Ti, In, Cu,
Metals such as Cr, Fe, Zn, Sn, Pb, PdO, Sn
Oxides such as O 2 , In 2 O 3 , PbO, Sb 2 O 3 , Hf
Borides such as B 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , GdB 4 , TiC, ZrC, HfC, TaC, SiC, W
Carbides such as C, nitrides such as TiN, ZrN, and HfN;
Semiconductors such as Si and Ge, and carbon are exemplified. Among these, materials having a relatively low melting point, such as Ag, Pd, and PdO, are preferable for performing the energization forming process.
【0032】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態のみならず、微粒子が互いに隣接、あ
るいは重なり合った状態(いくつかの微粒子が集合し、
全体として島状構造を形成している場合も含む)をとっ
ている。微粒子の粒径は、数オングストロームから数百
nmの範囲、好ましくは、1nmから20nmの範囲で
ある。The fine particle film described here is a film in which a plurality of fine particles are aggregated. The fine structure thereof is not only a state in which the fine particles are individually dispersed and arranged, but also a state in which the fine particles are adjacent to each other or overlapped (some). Particles gather,
(Including the case where an island structure is formed as a whole). The particle size of the fine particles is in the range of several angstroms to several hundreds nm, preferably in the range of 1 nm to 20 nm.
【0033】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。In the present specification, the term “fine particles” is frequently used, and the meaning will be described.
【0034】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。Small particles are called "fine particles", and smaller ones are called "ultra fine particles". Particles smaller than "ultrafine particles" and having a few hundred atoms or less are widely called "clusters".
【0035】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。However, each boundary is not strict, and changes depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.
【0036】例えば、「実験物理学講座14 表面・微
粒子」(木下是雄 編、共立出版1986年9月1日発
行)では、「本稿で微粒子と言うときにはその直径がだ
いたい2〜3μm程度から10nm程度までとし、特に
超微粒子というときは粒径が10nm程度から2〜3n
m程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
2個から数十〜数百個程度の場合はクラスターと呼
ぶ。」(195ページ 22〜26行目)と記述されて
いる。For example, in "Experimental Physics Course 14 Surface / Particles" (edited by Yoshio Kinoshita, published on September 1, 1986 by Kyoritsu Publishing Co., Ltd.), "fine particles in this paper have a diameter of about 2-3 μm to 10 nm. And especially when it is referred to as ultrafine particles, the particle size is about 10 nm to 2-3 n.
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).
【0037】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。In addition, the definition of "ultra-fine particles" in the "Hayashi / Ultra-fine Particle Project" of the New Technology Development Corporation has a lower limit of the particle size, which is as follows.
【0038】「創造科学技術推進制度の“超微粒子プロ
ジェクト”(1981〜1986)では、粒子の大きさ
(径)がおよそ1〜100nmの範囲のものを“超微粒
子”(ultra fine particle)と呼
ぶことにした。すると1個の超微粒子はおよそ100〜
108個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」(「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編;三田出版 1988年 2ページ1〜4行目)/
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される1個の粒子は、ふつうクラスター
と呼ばれる」(同書2ページ12〜13行目)。In the “Ultra Fine Particle Project” of the Promotion System for Creative Science and Technology (1981-1986), a particle having a size (diameter) in the range of about 1 to 100 nm is called “ultra fine particle”. Then, one ultrafine particle is about 100-
It is an aggregate of about 10 8 atoms. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tazaki
(Edited by Mita Publishing, 1988, page 2, lines 1 to 4) /
"A particle even smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms, is usually called a cluster" (ibid., Page 2, lines 12 to 13).
【0039】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数オングストローム〜1nm程
度、上限は数μm程度のものを指すこととする。[0039] Based on the general notation as described above,
In this specification, the term "fine particles" refers to an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is about several angstroms to about 1 nm, and the upper limit is about several micrometers.
【0040】電子放出部5は、導電性膜4の一部に形成
された高抵抗の亀裂により構成され、導電性膜4の膜
厚、膜質、材料及び後述する通電フォーミング等の手法
等に依存したものとなる。電子放出部5の内部には、数
オングストロームから数十nmの範囲の粒径の導電性微
粒子が存在する場合もある。この導電性微粒子は、導電
性膜5を構成する材料の元素の一部、あるいは全ての元
素を含有するものとなる。電子放出部5及びその近傍の
導電性膜4には、後述する活性化工程を経た場合、その
活性化工程を行った気相中に含まれる一部あるいは全て
の元素からなる単体物質及び化合物を有する場合もあ
る。この単体物質及び化合物の役割については、導電性
膜4の一部として機能し、また、電子放出部5を構成す
る物質として電子放出特性を支配することが分かってい
るが、詳細は明らかではない。The electron-emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on the thickness, film quality, and material of the conductive film 4 and a method such as energization forming which will be described later. It will be. In some cases, conductive fine particles having a particle size in the range of several angstroms to several tens of nanometers are present inside the electron emission portion 5. The conductive fine particles contain some or all of the elements of the material constituting the conductive film 5. When the electron emitting portion 5 and the conductive film 4 in the vicinity thereof are subjected to an activation process described later, a simple substance and a compound composed of a part or all of the elements contained in the gas phase subjected to the activation process are used. May have. The role of the simple substance and the compound is known to function as a part of the conductive film 4 and to control electron emission characteristics as a material constituting the electron emission portion 5, but details are not clear. .
【0041】フォトリソグラフィ技術により形成された
膜503の主成分となる金属は、融点が高いもの程好ま
しく、特に好ましい金属としてはWが挙げられる。上記
膜503の厚さは、主成分となる金属の種類によって適
宜設定されるが、好ましくは1nm〜10nmである。The metal serving as the main component of the film 503 formed by the photolithography technique is preferably one having a higher melting point, and W is a particularly preferred metal. The thickness of the film 503 is appropriately set depending on the type of metal serving as a main component, but is preferably 1 nm to 10 nm.
【0042】本発明の表面伝導型電子放出素子の製造方
法としては様々な方法があるが、その一例を図3に基づ
いて説明する。尚、図3においても図1に示した部位と
同じ部位には図1に付した符号と同一の符号を付してい
る。There are various methods for manufacturing the surface conduction electron-emitting device of the present invention. One example will be described with reference to FIG. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
【0043】1)基板1を洗剤、純水及び有機溶剤等を
用いて十分に洗浄し、真空蒸着法、スパッタ法等により
素子電極材料を堆積後、例えばフォトリソグラフィ技術
を用いて基板1上に素子電極2,3を形成する(図3
(a))。1) The substrate 1 is sufficiently washed with a detergent, pure water, an organic solvent, and the like, and after the element electrode material is deposited by a vacuum evaporation method, a sputtering method, or the like, the substrate 1 is formed on the substrate 1 by using, for example, a photolithography technique. The device electrodes 2 and 3 are formed (FIG. 3
(A)).
【0044】2)素子電極2,3を設けた基板1上に、
有機金属溶液を塗布して、有機金属薄膜を形成する。有
機金属溶液には、前述の導電性膜4の材料の金属を主元
素とする有機金属化合物の溶液を用いることができる。
有機金属膜を加熱焼成処理し、リフトオフ、エッチング
等によりパターニングし、導電性膜4を形成する(図3
(b))。ここでは、有機金属溶液の塗布法を挙げて説
明したが、導電性膜4の形成法はこれに限られるもので
はなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等を用いる
こともできる。2) On the substrate 1 provided with the device electrodes 2 and 3,
An organometallic solution is applied to form an organometallic thin film. As the organic metal solution, a solution of an organic metal compound containing the metal of the material of the conductive film 4 as a main element can be used.
The organic metal film is heated and baked, and patterned by lift-off, etching, or the like to form a conductive film 4 (FIG. 3).
(B)). Here, the method of applying the organometallic solution has been described, but the method of forming the conductive film 4 is not limited to this, and a vacuum deposition method, a sputtering method, a chemical vapor deposition method,
A dispersion coating method, a dipping method, a spinner method, or the like can also be used.
【0045】3)続いて、フォーミング工程を施す。こ
のフォーミング工程の方法の一例として通電処理による
方法を説明する。素子電極2,3間に、不図示の電源よ
り通電すると、導電性膜4の部位に、構造の変化した電
子放出部5が形成される(図3(c))。通電フォーミ
ングによれば、導電性膜4に局所的に破壊,変形もしく
は変質等の構造の変化した部位が形成される。該部位が
電子放出部5を構成する。通電フォーミングの電圧波形
の例を図6に示す。3) Subsequently, a forming step is performed. As an example of a method of the forming step, a method by an energization process will be described. When electricity is supplied from a power supply (not shown) between the device electrodes 2 and 3, an electron emitting portion 5 having a changed structure is formed at the portion of the conductive film 4 (FIG. 3C). According to the energization forming, a portion where the structure such as destruction, deformation or alteration is locally formed in the conductive film 4 is formed. This portion constitutes the electron emission section 5. FIG. 6 shows an example of the voltage waveform of the energization forming.
【0046】電圧波形は、特にパルス波形が好ましい。
これにはパルス波高値を定電圧としたパルスを連続的に
印加する図6(a)に示した手法と、パルス波高値を増
加させながらパルスを印加する図6(b)に示した手法
がある。The voltage waveform is particularly preferably a pulse waveform.
For this purpose, the method shown in FIG. 6A in which a pulse with a constant pulse peak value is applied continuously and the method shown in FIG. 6B in which a pulse is applied while increasing the pulse peak value are used. is there.
【0047】まず、パルス波高値を定電圧とした場合に
ついて図6(a)で説明する。図6(a)におけるT1
及びT2は電圧波形のパルス幅とパルス間隔である。通
常、T1は1μ秒〜10m秒、T2は10μ秒〜100
m秒の範囲で設定される。三角波の波高値(通電フォー
ミング時のピーク電圧)は、表面伝導型電子放出素子の
形態に応じて適宜選択される。このような条件のもと、
例えば、数秒から数十分間電圧を印加する。パルス波形
は、三角波に限定されるものではなく、矩形波等の所望
の波形を採用することができる。First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T1 in FIG. 6 (a)
And T2 are the pulse width and pulse interval of the voltage waveform. Usually, T1 is 1 μsec to 10 msec, and T2 is 10 μsec to 100 msec.
It is set in the range of m seconds. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the surface conduction electron-emitting device. Under these conditions,
For example, the voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.
【0048】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について図6(b)で説明する。
図6(b)におけるT1及びT2は、図6(a)に示し
たのと同様とすることができる。三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度づつ、増加させることができる。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG.
T1 and T2 in FIG. 6B can be the same as those shown in FIG. The peak value of the triangular wave (peak voltage during energization forming) can be increased, for example, by about 0.1 V steps.
【0049】通電フォーミング処理の終了は、パルス間
隔T2中に、導電性膜4を局所的に破壊,変形しない程
度の電圧を印加し、電流を測定して検知することができ
る。例えば0.1V程度の電圧印加により流れる電流を
測定し、抵抗値を求めて、1MΩ以上の抵抗を示した
時、通電フォーミングを終了させる。The end of the energization forming process can be detected by applying a voltage that does not locally destroy or deform the conductive film 4 during the pulse interval T2, and measuring the current. For example, a current flowing when a voltage of about 0.1 V is applied is measured, and a resistance value is obtained. When a resistance of 1 MΩ or more is indicated, the energization forming is terminated.
【0050】4)さらに、フォトリソグラフィ技術によ
り、導電性膜4上に、金属を主成分とする膜503を形
成する工程を行う(図4(d)〜(f)、図5(g)〜
(h))。以下、この工程を順を追って説明する。4) Further, a step of forming a film 503 mainly composed of a metal on the conductive film 4 by photolithography is performed (FIGS. 4D to 5F and FIGS. 5G to 5G).
(H)). Hereinafter, this step will be described step by step.
【0051】まず、通電フォーミングを行った表面伝導
型電子放出素子の表面全体に、高解像度ネガ型フォトレ
ジスト501(ONNR−20・東京応化工業社製)を
塗布する(図4(d))。フォトレジスト501の厚さ
は、最終的に形成させる金属を主成分とする膜503の
種類により適宜設定されるが、好ましくは10nm〜数
百nmである。First, a high-resolution negative photoresist 501 (ONNR-20, manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied to the entire surface of the surface conduction electron-emitting device subjected to the energization forming (FIG. 4D). The thickness of the photoresist 501 is appropriately set depending on the type of the film 503 mainly containing a metal to be finally formed, but is preferably 10 nm to several hundred nm.
【0052】その後、基板1の裏面から紫外線502を
照射し、フォトレジスト501のうち、基板1に直接接
している部分のみを不溶化させる(図4(e))。な
お、紫外線502の波長は、短い方が好ましく、特に好
ましい波長は200〜300nmである。Thereafter, ultraviolet rays 502 are irradiated from the back surface of the substrate 1 to insolubilize only the portion of the photoresist 501 which is in direct contact with the substrate 1 (FIG. 4E). Note that the wavelength of the ultraviolet light 502 is preferably shorter, and a particularly preferable wavelength is 200 to 300 nm.
【0053】次に、紫外線非照射部のフォトレジスト5
01を現像液により除去する(図4(f))。続いて、
マスク504を用いて、金属を主成分とする膜503を
スパッタ法などにより形成させる(図5(g))。最後
に、リフトオフ法によりフォトレジスト501を除去す
ることで、本工程を完了する(図5(h))。Next, the photoresist 5 in the non-irradiated part of the ultraviolet ray
01 is removed by a developer (FIG. 4F). continue,
Using the mask 504, a film 503 mainly containing a metal is formed by a sputtering method or the like (FIG. 5G). Finally, the photoresist 501 is removed by a lift-off method to complete the present step (FIG. 5H).
【0054】5)フォーミング工程およびフォトリソグ
ラフィ工程を終えた素子には活性化工程と呼ばれる処理
を施すのが好ましい。活性化工程とは、この工程によ
り、素子電流If,放出電流Ieが著しく変化する工程
である。5) It is preferable that the element after the forming step and the photolithography step be subjected to a process called an activation step. The activation step is a step in which the element current If and the emission current Ie are significantly changed by this step.
【0055】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、通電フォーミングと同様に、素子
にパルスの印加を繰り返すことで行うことができる。こ
の雰囲気は、例えば油拡散ポンプやロータリーポンプな
どを用いて真空容器内を排気した場合に雰囲気内に残留
する有機ガスを利用して形成することができる他、イオ
ンポンプなどにより一旦十分に排気した真空中に適当な
有機物質のガスを導入することによっても得られる。こ
のときの好ましい有機物質のガス圧は、前述の応用の形
態、真空容器の形状や、有機物質の種類などにより異な
るため、場合に応じ適宜設定される。適当な有機物質と
しては、アルカン、アルケン、アルキンの脂肪族炭化水
素類、芳香族炭化水素類、アルコール類、アルデヒド
類、ケトン類、アミン類、フェノール、カルボン、スル
ホン酸等の有機酸類等を挙げることができ、具体的に
は、メタン、エタン、プロパンなどCnH2n+2で表され
る飽和炭化水素、エチレン、プロピレンなどCnH2n等
の組成式で表される不飽和炭化水素、ベンゼン、トルエ
ン、メタノール、エタノール、ホルムアルデヒド、アセ
トアルデヒド、アセトン、メチルエチルケトン、メチル
アミン、エチルアミン、フェノール、蟻酸、酢酸、プロ
ピオン酸等が使用できる。この処理により、雰囲気中に
存在する有機物質から、炭素あるいは炭素化合物が素子
上に堆積し、素子電流If,放出電流Ieが、著しく変
化するようになる。The activation step can be performed, for example, by repeatedly applying a pulse to the element in an atmosphere containing an organic substance gas, similarly to the energization forming. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the above-described application form, the shape of the vacuum vessel, the type of the organic substance, and the like, and is accordingly set as appropriate. Suitable organic substances include aliphatic hydrocarbons of alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, and organic acids such as phenols, carboxylic acids, and sulfonic acids. Specifically, methane, ethane, saturated hydrocarbon represented by CnH 2n + 2 such as propane, ethylene, unsaturated hydrocarbon represented by a composition formula such as CnH 2n such as propylene, benzene, toluene, Methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol, formic acid, acetic acid, propionic acid and the like can be used. By this treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.
【0056】活性化工程の終了判定は、素子電流Ifと
放出電流Ieを測定しながら、適宜行う。なお、パルス
幅、パルス間隔、パルス波高値などは適宜設定される。The end of the activation step is determined as appropriate while measuring the device current If and the emission current Ie. The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.
【0057】炭素及び炭素化合物とは、例えばグラファ
イト(いわゆるHOPG,PG,GCを包含するもの
で、HOPGはほぼ完全なグラファイト結晶構造、PG
は結晶粒が20nm程度で結晶構造がやや乱れたもの、
GCは結晶粒が2nm程度になり結晶構造の乱れがさら
に大きくなったものを指す。)、非晶質カーボン(アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。)であり、その膜
厚は、50nm以下の範囲とするのが好ましく、30n
m以下の範囲とすることがより好ましい。Carbon and carbon compounds include, for example, graphite (so-called HOPG, PG, GC), and HOPG has a substantially complete graphite crystal structure, PG
Are those with crystal grains of about 20 nm and a slightly disordered crystal structure,
GC refers to a crystal having a crystal grain of about 2 nm and further disorder in the crystal structure. ) And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite), and the thickness thereof is preferably in the range of 50 nm or less, and 30 n
More preferably, the range is not more than m.
【0058】6)このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。6) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.
【0059】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素及び炭素化合物がほぼ新た
に堆積しない分圧で1.3×10-6Pa以下が好まし
く、さらには1.3×10-8Pa以下が特に好ましい。
さらに真空容器内を排気するときには、真空容器全体を
加熱して、真空容器内壁や、電子放出素子に吸着した有
機物質分子を排気しやすくするのが好ましい。このとき
の加熱条件は、80〜250℃好ましくは150℃以上
で、できるだけ長時間処理するのが望ましいが、特にこ
の条件に限るものではなく、真空容器の大きさや形状、
電子放出素子の構成などの諸条件により適宜選ばれる条
件により行う。真空容器内の圧力は極力低くすることが
必要で、1×10-5Pa以下が好ましく、さらには1.
3×10-6Pa以下が特に好ましい。In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated therefrom is used, it is necessary to keep the partial pressure of this component as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 1.3 × 10 −6 Pa or less, more preferably 1.3 × 10 −8 Pa or less, at a partial pressure at which the carbon and the carbon compound are hardly newly deposited. preferable.
Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating condition at this time is desirably 80 to 250 ° C., preferably 150 ° C. or higher, and it is desirable to perform the treatment for as long as possible. However, the present invention is not particularly limited to this condition, and the size and shape of the vacuum vessel,
This is performed under conditions appropriately selected according to various conditions such as the configuration of the electron-emitting device. The pressure in the vacuum vessel needs to be as low as possible, and is preferably 1 × 10 −5 Pa or less.
Particularly preferred is 3 × 10 −6 Pa or less.
【0060】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、圧力自体は多少上昇しても十分安定な特
性を維持することが出来る。It is preferable that the atmosphere at the time of driving after the stabilization process is performed is the same as the atmosphere at the end of the stabilization process, but the present invention is not limited to this. Even if the pressure itself increases somewhat, it is possible to maintain sufficiently stable characteristics.
【0061】このような真空雰囲気を採用することによ
り、新たな炭素あるいは炭素化合物の堆積を抑制でき、
また真空容器や基板などに吸着したH2O,O2なども除
去でき、結果として素子電流If,放出電流Ieが、安
定する。By adopting such a vacuum atmosphere, the deposition of new carbon or carbon compound can be suppressed.
Further, H 2 O, O 2 , and the like adsorbed on a vacuum vessel, a substrate, and the like can be removed, and as a result, the element current If and the emission current Ie are stabilized.
【0062】上述した工程を経て得られた本発明を適用
可能な電子放出素子の基本特性について、図7,図8を
参照しながら説明する。The basic characteristics of the electron-emitting device to which the present invention can be applied obtained through the above-described steps will be described with reference to FIGS.
【0063】図7は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図7においても、図1に示した部
位と同じ部位には図1に付した符号と同一の符号を付し
ている。FIG. 7 is a schematic diagram showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. 7, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
【0064】図7において、55は真空容器であり、5
6は排気ポンプである。真空容器55内には電子放出素
子が配されている。即ち、1は電子放出素子を構成する
基体であり、2及び3は素子電極、4は導電性膜、5は
電子放出部、503は金属を主成分とする膜である。ま
た、51は電子放出素子に素子電圧Vfを印加するため
の電源、50は素子電極2,3間の導電性膜4を流れる
素子電流Ifを測定するための電流計、54は素子の電
子放出部5より放出される放出電流Ieを捕捉するため
のアノード電極、53はアノード電極54に電圧を印加
するための高圧電源、52は電子放出部5より放出され
る放出電流Ieを測定するための電流計である。一例と
して、アノード電極54の電圧を1kV〜10kVの範
囲とし、アノード電極54と電子放出素子との距離Hを
2〜8mmの範囲として測定を行うことができる。In FIG. 7, reference numeral 55 denotes a vacuum vessel;
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. That is, 1 is a substrate constituting an electron-emitting device, 2 and 3 are device electrodes, 4 is a conductive film, 5 is an electron-emitting portion, and 503 is a film containing metal as a main component. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current Ie emitted from the unit 5, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for measuring the emission current Ie emitted from the electron emission unit 5. It is an ammeter. As an example, the measurement can be performed with the voltage of the anode electrode 54 in the range of 1 kV to 10 kV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 to 8 mm.
【0065】真空容器55内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere.
【0066】排気ポンプ56は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子源基板を配した真空処理装置の全
体は、不図示のヒーターにより加熱できる。従って、こ
の真空処理装置を用いると、前述の通電フォーミング以
降の工程も行うことができる。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultrahigh vacuum system such as an ion pump. The entire vacuum processing apparatus provided with the electron source substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.
【0067】図8は、図7に示した真空処理装置を用い
て測定された放出電流Ie及び素子電流Ifと、素子電
圧Vfとの関係を模式的に示した図である。図8におい
ては、放出電流Ieが素子電流Ifに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。FIG. 8 is a diagram schematically showing the relationship between the emission current Ie and the device current If measured by using the vacuum processing apparatus shown in FIG. 7, and the device voltage Vf. In FIG. 8, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.
【0068】図8からも明らかなように、本発明を適用
可能な表面伝導型電子放出素子は、放出電流Ieに関し
て次の3つの特徴的性質を有する。As is clear from FIG. 8, the surface conduction electron-emitting device to which the present invention can be applied has the following three characteristic characteristics regarding the emission current Ie.
【0069】即ち、第1に、本素子はある電圧(しきい
値電圧と呼ぶ;図8中のVth)以上の素子電圧を印加
すると急激に放出電流Ieが増加し、一方しきい値電圧
Vth以下では放出電流Ieが殆ど検出されない。つま
り、放出電流Ieに対する明確なしきい値電圧Vthを
持った非線形素子である。First, when an element voltage higher than a certain voltage (called a threshold voltage; Vth in FIG. 8) is applied to the present element, the emission current Ie sharply increases, while the threshold voltage Vth Below, the emission current Ie is hardly detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0070】第2に、放出電流Ieが素子電圧Vfに単
調増加依存するため、放出電流Ieは素子電圧Vfで制
御できる。Second, since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【0071】第3に、アノード電極54(図7参照)に
捕捉される放出電荷は、素子電圧Vfを印加する時間に
依存する。つまり、アノード電極54に捕捉される電荷
量は、素子電圧Vfを印加する時間により制御できる。Thirdly, the amount of the emitted charges captured by the anode electrode 54 (see FIG. 7) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
【0072】以上の説明より理解されるように、本発明
を適用可能な表面伝導型電子放出素子は、入力信号に応
じて、電子放出特性を容易に制御できることになる。こ
の性質を利用すると複数の電子放出素子を配して構成し
た電子源、画像形成装置等、多方面への応用が可能とな
る。As understood from the above description, the surface conduction electron-emitting device to which the present invention can be applied can easily control the electron emission characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.
【0073】図8においては、素子電流Ifも素子電圧
Vfに対して単調増加する(MI特性)例を示したが、
素子電流Ifが素子電圧Vfに対して電圧制御型負性抵
抗特性(VCNR特性)を示す場合もある(不図示)。
これらの特性は、前述の工程を制御することで制御でき
る。FIG. 8 shows an example in which the device current If also monotonically increases with respect to the device voltage Vf (MI characteristic).
The element current If may exhibit a voltage-controlled negative resistance characteristic (VCNR characteristic) with respect to the element voltage Vf (not shown).
These properties can be controlled by controlling the steps described above.
【0074】以上のような本発明の表面伝導型電子放出
素子の特徴的特性のため、複数の素子を配置した電子源
や画像形成装置等でも、入力信号に応じて、容易に放出
電子量を制御することができることとなり、多方面への
応用ができる。Because of the characteristic characteristics of the surface conduction electron-emitting device of the present invention as described above, even in an electron source or an image forming apparatus in which a plurality of devices are arranged, the amount of emitted electrons can be easily adjusted according to an input signal. It can be controlled and can be applied to various fields.
【0075】本発明を適用可能な電子放出素子の応用例
について以下に述べる。本発明を適用可能な表面伝導型
電子放出素子を複数個基板上に配列し、例えば電子源あ
るいは、画像形成装置が構成できる。An application example of the electron-emitting device to which the present invention can be applied will be described below. By arranging a plurality of surface conduction electron-emitting devices to which the present invention can be applied on a substrate, for example, an electron source or an image forming apparatus can be configured.
【0076】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し(行方向と呼ぶ)、この配線と直交する方向
(列方向と呼ぶ)で、該電子放出素子の上方に配した制
御電極(グリッドとも呼ぶ)により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をX方向及びY方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、X方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Y方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。Various arrangements of the electron-emitting devices can be adopted. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.
【0077】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり3つの特性がある。即
ち、表面伝導型電子放出素子からの放出電子は、しきい
値電圧以上では、対向する素子電極間に印加するパルス
状電圧の波高値と幅で制御できる。一方、しきい値電圧
以下では、殆ど放出されない。この特性によれば、多数
の電子放出素子を配置した場合においても、個々の素子
にパルス状電圧を適宜印加すれば、入力信号に応じて、
表面伝導型電子放出素子を選択して電子放出量を制御で
きる。The surface conduction electron-emitting device to which the present invention can be applied has three characteristics as described above. That is, when the electrons emitted from the surface conduction electron-emitting device are equal to or higher than the threshold voltage, they can be controlled by the peak value and the width of the pulse voltage applied between the opposing device electrodes. On the other hand, when the voltage is equal to or lower than the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, if a pulse-like voltage is applied to each of the devices as appropriate,
The amount of electron emission can be controlled by selecting the surface conduction electron-emitting device.
【0078】以下この原理に基づき、本発明を適用可能
な電子放出素子を複数配して得られる電子源基板につい
て、図9を用いて説明する。図9において、71は電子
源基板、72はX方向配線、73はY方向配線である。
74は表面伝導型電子放出素子、75は結線である。Hereinafter, based on this principle, an electron source substrate obtained by disposing a plurality of electron-emitting devices to which the present invention can be applied will be described with reference to FIG. In FIG. 9, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring.
74 is a surface conduction electron-emitting device, and 75 is a connection.
【0079】m本のX方向配線72は、Dx1,Dx
2,……,Dxmからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Y方向配線73は、Dy1,Dy2,……,Dynのn
本の配線よりなり、X方向配線72と同様に形成され
る。これらm本のX方向配線72とn本のY方向配線7
3との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している(m,nは、共に正の整
数)。The m X-directional wirings 72 are Dx1, Dx
2,..., Dxm, and can be formed of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.
The Y-direction wiring 73 is formed of n of Dy1, Dy2,.
It is formed in the same manner as the X-direction wiring 72. These m X-direction wires 72 and n Y-direction wires 7
3, an interlayer insulating layer (not shown) is provided.
Both are electrically separated (m and n are both positive integers).
【0080】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたSiO2等で構成
される。例えば、X方向配線72を形成した基板71の
全面或は一部に所望の形状で形成され、特に、X方向配
線72とY方向配線73の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。X方向配線
72とY方向配線73は、それぞれ外部端子として引き
出されている。The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.
【0081】表面伝導型電子放出素子74を構成する一
対の素子電極(不図示)は、それぞれm本のX方向配線
72とn本のY方向配線73に、導電性金属等からなる
結線75によって電気的に接続されている。A pair of device electrodes (not shown) constituting the surface conduction electron-emitting device 74 are connected to m X-direction wires 72 and n Y-direction wires 73 by a connection 75 made of a conductive metal or the like. It is electrically connected.
【0082】配線72と配線73を構成する材料、結線
75を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may have some or all of the same or different constituent elements. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.
【0083】X方向配線72には、X方向に配列した表
面伝導型電子放出素子74の行を選択するための走査信
号を印加する不図示の走査信号印加手段が接続される。
一方、Y方向配線73には、Y方向に配列した表面伝導
型電子放出素子74の各列を入力信号に応じて変調する
ための、不図示の変調信号発生手段が接続される。各電
子放出素子に印加される駆動電圧は、当該素子に印加さ
れる走査信号と変調信号の差電圧として供給される。The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the surface conduction electron-emitting devices 74 arranged in the X direction.
On the other hand, a modulation signal generating means (not shown) for modulating each column of the surface conduction electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.
【0084】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.
【0085】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図10と図11
及び図12を用いて説明する。図10は、画像形成装置
の表示パネルの一例を示す模式図であり、図11は、図
10の画像形成装置に使用される蛍光膜の模式図であ
る。図12は、NTSC方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。FIGS. 10 and 11 show an image forming apparatus constructed using such an electron source having a simple matrix arrangement.
This will be described with reference to FIG. FIG. 10 is a schematic diagram illustrating an example of a display panel of the image forming apparatus, and FIG. 11 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. FIG. 12 is a block diagram illustrating an example of a driving circuit for performing display according to an NTSC television signal.
【0086】図10において、71は電子放出素子を複
数配した電子源基板、81は電子源基板71を固定した
リアプレート、86はガラス基板83の内面に蛍光膜8
4とメタルバック85等が形成されたフェースプレート
である。82は支持枠であり、該支持枠82には、リア
プレート81、フェースプレート86がフリットガラス
等を用いて接続されている。88は外囲器であり、例え
ば大気中あるいは窒素中で、400〜500℃の温度範
囲で10分間以上焼成することで、封着して構成され
る。In FIG. 10, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.
【0087】74は、図1に示したような表面伝導型電
子放出素子である。72,73は、表面伝導型電子放出
素子の一対の素子電極と接続されたX方向配線及びY方
向配線ある。Reference numeral 74 denotes a surface conduction electron-emitting device as shown in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the surface conduction electron-emitting device.
【0088】外囲器88は、上述の如く、フェースプレ
ート86、支持枠82、リアプレート81で構成され
る。リアプレート81は主に基板71の強度を補強する
目的で設けられるため、基板71自体で十分な強度を持
つ場合は別体のリアプレート81は不要とすることがで
きる。即ち、基板71に直接支持枠82を封着し、フェ
ースプレート86、支持枠82及び基板71で外囲器8
8を構成してもよい。一方、フェースプレート86とリ
アプレート81の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器88を構成することもできる。The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81, as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.
【0089】図11は、蛍光膜を示す模式図である。蛍
光膜84は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ(図11(a))あるい
はブラックマトリクス(図11(b))等と呼ばれる黒
色導電材91と蛍光体92とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体92間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜84における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材91の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。FIG. 11 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, it may be composed of a black conductive material 91 called a black stripe (FIG. 11A) or a black matrix (FIG. 11B) or the like and a fluorescent material 92 depending on the arrangement of the fluorescent materials. it can. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display, An object of the present invention is to suppress a decrease in contrast due to light reflection. As the material of the black conductive material 91, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.
【0090】ガラス基板83に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜84の内面側には、通常メタルバ
ック85が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート8
6側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、「フィルミング」と呼ばれる。)を行い、その
後Alを真空蒸着等を用いて堆積させることで作製でき
る。As a method of applying the phosphor on the glass substrate 83, a precipitation method or a printing method can be adopted regardless of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improving the brightness by specular reflection on the 6 side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.
【0091】フェースプレート86には、更に蛍光膜8
4の導電性を高めるため、蛍光膜84の外面側に透明電
極(不図示)を設けてもよい。The face plate 86 further has the fluorescent film 8
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.
【0092】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。When performing the above-described sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.
【0093】図10に示した画像形成装置は、例えば以
下のようにして製造される。The image forming apparatus shown in FIG. 10 is manufactured, for example, as follows.
【0094】外囲器88内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、1.3×10-5Pa程度の真空度
の有機物質の十分に少ない雰囲気にした後、封止が成さ
れる。外囲器88の封止後の真空度を維持するために、
ゲッター処理を行うこともできる。これは、外囲器88
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器88内の所定
の位置に配置されたゲッター(不図示)を加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ba等が主成
分であり、該蒸着膜の吸着作用により、例えば1.3×
10-5Pa以上の真空度を維持するものである。ここ
で、表面伝導型電子放出素子のフォーミング処理以降の
工程は適宜設定できる。The inside of the envelope 88 is evacuated through an exhaust pipe (not shown) by an exhaust device that does not use oil, such as an ion pump and a sorption pump, while appropriately heating, as in the above-described stabilization process. After setting the atmosphere with a vacuum degree of about 3 × 10 −5 Pa and a sufficiently small amount of the organic substance, sealing is performed. In order to maintain the degree of vacuum after sealing the envelope 88,
Getter processing can also be performed. This is the envelope 88
Immediately before or after sealing, a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like, to form a deposited film. Processing. The getter is usually composed mainly of Ba or the like.
The vacuum degree of 10 -5 Pa or more is maintained. Here, steps after the forming process of the surface conduction electron-emitting device can be appropriately set.
【0095】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、NTSC方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図12を用いて説明する。図12において、
101は画像表示パネル、102は走査回路、103は
制御回路、104はシフトレジスタ、105はラインメ
モリ、106は同期信号分離回路、107は変調信号発
生器、Vx及びVaは直流電圧源である。Next, an example of the configuration of a driving circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronizing signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.
【0096】表示パネル101は、端子Dx1乃至Dx
m、端子Dy1乃至Dyn及び高圧端子87を介して外
部の電気回路と接続している。端子Dx1乃至Dxmに
は、表示パネル101内に設けられている電子源、即
ち、m行n列の行列状にマトリクス配線された表面伝導
型電子放出素子群を1行(n素子)づつ順次駆動する為
の走査信号が印加される。端子Dy1乃至Dynには、
前記走査信号により選択された1行の表面伝導型電子放
出素子の各素子の出力電子ビームを制御する為の変調信
号が印加される。高圧端子87には、直流電圧源Vaよ
り、例えば10kVの直流電圧が供給されるが、これは
表面伝導型電子放出素子から放出される電子ビームに、
蛍光体を励起するのに十分なエネルギーを付与する為の
加速電圧である。The display panel 101 has terminals Dx1 to Dx
m, terminals Dy1 to Dyn, and a high voltage terminal 87 are connected to an external electric circuit. Terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 101, that is, a group of surface conduction electron-emitting devices arranged in a matrix of m rows and n columns in a matrix (row by row). A scanning signal for performing the scanning is applied. The terminals Dy1 to Dyn include
A modulation signal for controlling an output electron beam of each element of one row of surface conduction electron-emitting devices selected by the scanning signal is applied. The high-voltage terminal 87 is supplied with a DC voltage of, for example, 10 kV from a DC voltage source Va. The DC voltage is applied to the electron beam emitted from the surface conduction electron-emitting device.
It is an accelerating voltage for applying sufficient energy to excite the phosphor.
【0097】走査回路102について説明する。同回路
は、内部にm個のスイッチング素子(図中、S1乃至S
mで模式的に示している)を備えたものである。各スイ
ッチング素子は、直流電圧電源Vxの出力電圧もしくは
0[V](グランドレベル)のいずれか一方を選択し、
表示パネル101の端子Dx1乃至Dxmと電気的に接
続される。各スイッチング素子S1乃至Smは、制御回
路103が出力する制御信号Tscanに基づいて動作
するものであり、例えばFETのようなスイッチング素
子を組み合わせることにより構成することができる。The scanning circuit 102 will be described. The circuit includes m switching elements (S1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
It is electrically connected to terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.
【0098】直流電圧源Vxは、本例の場合には表面伝
導型電子放出素子の特性(電子放出しきい値電圧)に基
づき、走査されていない素子に印加される駆動電圧が電
子放出しきい値電圧以下となるような一定電圧を出力す
るよう設定されている。In the case of the present embodiment, the DC voltage source Vx is based on the characteristics (electron emission threshold voltage) of the surface conduction electron-emitting device. It is set to output a constant voltage that is equal to or lower than the value voltage.
【0099】制御回路103は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路103は、同
期信号分離回路106より送られる同期信号Tsync
に基づいて、各部に対してTscan,Tsft及びT
mryの各制御信号を発生する。The control circuit 103 has a function of matching the operation of each section so that appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft and T
mry control signals are generated.
【0100】同期信号分離回路106は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離(フィルター)回路等を用いて構成できる。同期
信号分離回路106により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上DATA信
号と表した。このDATA信号は、シフトレジスタ10
4に入力される。The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is output to the shift register 10
4 is input.
【0101】シフトレジスタ104は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御回路103より送られる制御信号Tsftに基づいて
動作する(即ち、制御信号Tsftは、シフトレジスタ
104のシフトクロックであると言い換えてもよ
い。)。シリアル/パラレル変換された画像1ライン分
のデータ(電子放出素子n素子分の駆動データに相当)
は、Id1乃至Idnのn個の並列信号として前記シフ
トレジスタ104より出力される。The shift register 104 is for serially / parallel converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (In other words, the control signal Tsft may be rephrased as a shift clock of the shift register 104). Data for one line of serial / parallel converted image (equivalent to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals Id1 to Idn.
【0102】ラインメモリ105は、画像1ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路103より送られる制御信号Tmryに従
って適宜Id1乃至Idnの内容を記憶する。記憶され
た内容は、Id’1乃至Id’nとして出力され、変調
信号発生器107に入力される。The line memory 105 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.
【0103】変調信号発生器107は、画像データI
d’1乃至Id’nの各々に応じて、表面伝導型電子放
出素子の各々を適切に駆動変調する為の信号源であり、
その出力信号は、端子Dy1乃至Dynを通じて表示パ
ネル101内の表面伝導型電子放出素子に印加される。The modulation signal generator 107 outputs the image data I
a signal source for appropriately driving and modulating each of the surface conduction electron-emitting devices according to each of d′ 1 to Id′n;
The output signal is applied to the surface conduction electron-emitting device in the display panel 101 through the terminals Dy1 to Dyn.
【0104】前述したように、本発明を適用可能な電子
放出素子は放出電流Ieに関して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Vth
があり、Vth以上の電圧が印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出しきい値電圧以下の電圧を印加しても電
子放出は生じないが、電子放出しきい値電圧以上の電圧
を印加する場合には電子ビームが出力される。その際、
パルスの波高値Vmを変化させることにより、出力電子
ビームの強度を制御することが可能である。また、パル
スの幅Pwを変化させることにより、出力される電子ビ
ームの電荷の総量を制御することが可能である。As described above, the electron-emitting device to which the present invention can be applied has the following basic characteristics regarding the emission current Ie. That is, a clear threshold voltage Vth is required for electron emission.
And electron emission occurs only when a voltage equal to or higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when applying a pulsed voltage to this element,
For example, electron emission does not occur even when a voltage lower than the electron emission threshold voltage is applied. However, when a voltage higher than the electron emission threshold voltage is applied, an electron beam is output. that time,
By changing the pulse peak value Vm, the intensity of the output electron beam can be controlled. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.
【0105】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器107としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器107として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When performing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.
【0106】シフトレジスタ104やラインメモリ10
5は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行なわれれば良いからである。The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.
【0107】デジタル信号式を用いる場合には、同期信
号分離回路106の出力信号DATAをデジタル信号化
する必要があるが、これには同期信号分離回路106の
出力部にA/D変換器を設ければ良い。これに関連して
ラインメモリ105の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器107に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器107には、
例えばD/A変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
107には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を表面伝導型
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the voltage of the pulse width modulated signal output from the comparator to the drive voltage of the surface conduction electron-emitting device can be added.
【0108】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器107には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路(VCO)を採用で
き、必要に応じて表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。In the case of the voltage modulation method using an analog signal, for example, an amplification circuit using an operational amplifier or the like can be used as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage-controlled oscillation circuit (VCO) can be employed, and an amplifier for amplifying the voltage up to the drive voltage of the surface conduction electron-emitting device can be added as necessary.
【0109】このような構成をとり得る本発明を適用可
能な画像形成装置においては、各電子放出素子に、容器
外端子Dx1乃至Dxm、Dy1乃至Dynを介して電
圧を印加することにより、電子放出が生じる。高圧端子
87を介してメタルバック85あるいは透明電極(不図
示)に高圧を印加し、電子ビームを加速する。加速され
た電子は、蛍光膜84に衝突し、発光が生じて画像が形
成される。In the image forming apparatus to which the present invention can be applied, which has such a configuration, by applying a voltage to each of the electron-emitting devices via terminals Dx1 to Dxm and Dy1 to Dyn outside the container, the electron-emitting devices can emit electrons. Occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons collide with the fluorescent film 84 and emit light to form an image.
【0110】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついてはNTSC方式を挙げたが、入力信号はこれに限
られるものではなく、PAL、SECAM方式等の他、
これらよりも多数の走査線からなるTV信号(例えば、
MUSE方式をはじめとする高品位TV)方式をも採用
できる。The configuration of the image forming apparatus described here is an example of an image forming apparatus to which the present invention can be applied, and various modifications can be made based on the technical idea of the present invention. The input signal has been described in the NTSC system. However, the input signal is not limited to this. In addition to the PAL and SECAM systems,
A TV signal composed of more scanning lines than these (for example,
A high-definition TV system such as the MUSE system can also be adopted.
【0111】次に、前述の梯子型配置の電子源及び画像
形成装置について、図13及び図14を用いて説明す
る。Next, the electron source and the image forming apparatus having the ladder-type arrangement will be described with reference to FIGS.
【0112】図13は、梯子型配置の電子源の一例を示
す模式図である。図13において、110は電子源基
板、111は電子放出素子である。112は、電子放出
素子111を接続するための共通配線D1〜D10であ
り、これらは外部端子として引き出されている。電子放
出素子111は、基板110上に、X方向に並列に複数
個配置されている(これを素子行と呼ぶ)。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出しきい値以上の電圧を
印加し、電子ビームを放出させたくない素子行には、電
子放出しきい値以下の電圧を印加する。各素子行間に位
置する共通配線D2〜D9は、例えばD2とD3、D4
とD5、D6とD7、D8とD9を夫々一体の同一配線
とすることもできる。FIG. 13 is a schematic diagram showing an example of a ladder type electron source. In FIG. 13, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D1 to D10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to an element row in which an electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to an element row in which an electron beam is not desired to be emitted. Common wirings D2 to D9 located between the element rows are, for example, D2 and D3, D4
And D5, D6 and D7, and D8 and D9, respectively, may be formed as one and the same wiring.
【0113】図14は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。120はグリッド電極、121は電子が通過するた
めの開口、D1乃至Dmは容器外端子、G1乃至Gnは
グリッド電極120と接続された容器外端子である。1
10は各素子行間の共通配線を同一配線とした電子源基
板である。図14においては、図10、図13に示した
部位と同じ部位には、これらの図に付したのと同一の符
号を付している。ここに示した画像形成装置と、図10
に示した単純マトリクス配置の画像形成装置との大きな
違いは、電子源基板110とフェースプレート86の間
にグリッド電極120を備えているか否かである。FIG. 14 is a schematic view showing an example of a panel structure in an image forming apparatus having a ladder type electron source. Reference numeral 120 denotes a grid electrode, 121 denotes an opening through which electrons pass, D1 to Dm denote external terminals, and G1 to Gn denote external terminals connected to the grid electrode 120. 1
Reference numeral 10 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. In FIG. 14, the same portions as those shown in FIGS. 10 and 13 are denoted by the same reference numerals as those shown in these drawings. The image forming apparatus shown here and FIG.
The major difference from the image forming apparatus of the simple matrix arrangement shown in FIG. 9 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.
【0114】図14においては、基板110とフェース
プレート86の間には、グリッド電極120が設けられ
ている。グリッド電極120は、表面伝導型電子放出素
子111から放出された電子ビームを変調するためのも
のであり、梯子型配置の素子行と直交して設けられたス
トライプ状の電極に電子ビームを通過させるため、各素
子に対応して1個ずつ円形の開口121が設けられてい
る。グリッド電極の形状や配置位置は、図14に示した
ものに限定されるものではない。例えば、開口としてメ
ッシュ状に多数の通過口を設けることもでき、グリッド
電極を表面伝導型電子放出素子の周囲や近傍に設けるこ
ともできる。In FIG. 14, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the surface conduction electron-emitting device 111, and allows the electron beam to pass through a stripe-shaped electrode provided orthogonal to the ladder-type element row. Therefore, one circular opening 121 is provided for each element. The shape and arrangement position of the grid electrode are not limited to those shown in FIG. For example, a large number of passage openings may be provided in a mesh shape as openings, and a grid electrode may be provided around or near the surface conduction electron-emitting device.
【0115】容器外端子D1乃至Dm及びグリッド容器
外端子G1乃至Gnは、不図示の制御回路と電気的に接
続されている。The external terminals D1 to Dm and the external terminals G1 to Gn are electrically connected to a control circuit (not shown).
【0116】本例の画像形成装置では、素子行を1列ず
つ順次駆動(走査)して行くのと同期してグリッド電極
列に画像1ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を1ラインずつ表示することができる。In the image forming apparatus of this embodiment, a modulation signal for one image line is simultaneously applied to the grid electrode rows in synchronization with the sequential driving (scanning) of the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.
【0117】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。The image forming apparatus of the present invention described above is a display apparatus for a television broadcast, a display apparatus such as a video conference system or a computer, and an image forming apparatus as an optical printer configured using a photosensitive drum or the like. Etc. can also be used.
【0118】[0118]
【実施例】以下に、実施例を挙げて本発明を更に詳述す
る。The present invention will be described in more detail with reference to the following examples.
【0119】実施例1および比較例1 本実施例で用いた表面伝導型電子放出素子の構成は、図
1(a),(b)に示されるものと同様である。Example 1 and Comparative Example 1 The structure of the surface conduction electron-emitting device used in this example is the same as that shown in FIGS. 1 (a) and 1 (b).
【0120】表面伝導型電子放出素子の製法は、基本的
には図3ないし図5で説明した方法と同様である。以
下、図1、及び図3ないし図5を用いて、本実施例で用
いた表面伝導型電子放出素子の基本的な構成及び製造法
を説明する。The manufacturing method of the surface conduction electron-emitting device is basically the same as the method described with reference to FIGS. Hereinafter, a basic configuration and a manufacturing method of the surface conduction electron-emitting device used in this embodiment will be described with reference to FIGS. 1 and 3 to 5.
【0121】図1において1は基板、2と3は素子電
極、4は導電性膜、5は電子放出部、503は金属を主
成分とする膜である。In FIG. 1, 1 is a substrate, 2 and 3 are device electrodes, 4 is a conductive film, 5 is an electron emitting portion, and 503 is a film containing a metal as a main component.
【0122】以下、製造手順を図1、及び図3ないし図
5に基づいて説明する。The manufacturing procedure will be described below with reference to FIG. 1 and FIGS.
【0123】工程−a 清浄化した石英基板1上に、素子電極間用薄膜として、
厚さ5nmのTi、厚さ25nmのPtを順次成膜し
た。これにフォトレジスト(RD−2000N−41・
日立化成社製)をスピンナーにより回転塗布し、電極パ
ターン用マスクを用いて露光、現像処理し、フォトレジ
ストを除去して素子電極2,3を形成した(図3
(a))。Step-a On a cleaned quartz substrate 1, a thin film
Ti having a thickness of 5 nm and Pt having a thickness of 25 nm were sequentially formed. Add a photoresist (RD-2000N-41
Hitachi Chemical Co., Ltd.) was spin-coated with a spinner, exposed and developed using an electrode pattern mask, and the photoresist was removed to form device electrodes 2 and 3 (FIG. 3).
(A)).
【0124】工程−b 次に、Cr膜を全面にスパッタ法により成膜し、その上
にフォトレジストをスピンナーにより回転塗布し、フォ
トマスクを用いて導電性膜4を形成するためのパターン
を露光した。これを現像して不要なフォトレジストを除
去し、エッチングにより不要なCr膜を除去して開口部
を形成し、残りのフォトレジストを除去した。この上
に、有機Pd錯体溶液(CCP4230・奥野製薬
(株)製)をスピンナーにより回転塗布し、300℃で
12分間熱処理してPdO膜を形成した。この塗布・焼
成工程を7回繰り返し、リフトオフによりCr膜と不要
なPdO膜を除去し、PdOからなる導電性膜4を形成
した(図3(b))。Step-b Next, a Cr film is formed on the entire surface by a sputtering method, and a photoresist is spin-coated thereon by a spinner, and a pattern for forming the conductive film 4 is exposed using a photomask. did. This was developed to remove the unnecessary photoresist, the unnecessary Cr film was removed by etching to form an opening, and the remaining photoresist was removed. An organic Pd complex solution (CCP4230, manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated thereon with a spinner and heat-treated at 300 ° C. for 12 minutes to form a PdO film. This coating and baking process was repeated seven times, and the Cr film and unnecessary PdO film were removed by lift-off to form a conductive film 4 made of PdO (FIG. 3B).
【0125】以上の工程により、基板1上に素子電極
2,3及び導電性薄膜4を形成した。Through the above steps, the device electrodes 2 and 3 and the conductive thin film 4 were formed on the substrate 1.
【0126】工程−c 上記工程を経た基板1を図7の測定評価系に設置し、真
空ポンプにて排気して、2.7×10-3Paの真空度に
達した後、素子電圧Vfを印加するための電源51より
各素子電極2,3間に電圧を印加し、通電処理(フォー
ミング処理)を施し、導電性膜4の一部に電子放出部5
を形成した(図3(c))。印加した電圧は、パルス幅
T1が1m秒、パルス間隔T2が10m秒の三角波パル
スであり、パルス高さは0V〜14Vまで5V/分で上
昇させた。Step-c The substrate 1 having undergone the above steps is set in the measurement and evaluation system shown in FIG. 7, evacuated by a vacuum pump, and reaches a degree of vacuum of 2.7 × 10 −3 Pa. A voltage is applied between the device electrodes 2 and 3 from a power supply 51 for applying a voltage, a current applying process (forming process) is performed, and an electron emitting portion 5 is formed on a part of the conductive film 4.
Was formed (FIG. 3C). The applied voltage was a triangular wave pulse having a pulse width T1 of 1 ms and a pulse interval T2 of 10 ms, and the pulse height was increased from 0 V to 14 V at 5 V / min.
【0127】工程−d 次に、素子全面に高解像度ネガ型フォトレジスト501
(ONNR−20・東京応化工業社製)を塗布した。フ
ォトレジスト501の厚さは、50nmとした(図4
(d))。Step-d Next, a high-resolution negative photoresist 501 is formed on the entire surface of the device.
(ONNR-20, manufactured by Tokyo Ohka Kogyo Co., Ltd.) was applied. The thickness of the photoresist 501 was 50 nm (FIG. 4).
(D)).
【0128】工程−e さらに、基板1の裏面から紫外線502を照射し、フォ
トレジスト501のうち基板1に直接接している部分の
みを不溶化させた(図4(e))。Step-e Further, ultraviolet rays 502 were irradiated from the back surface of the substrate 1 to insolubilize only the portion of the photoresist 501 directly in contact with the substrate 1 (FIG. 4E).
【0129】工程−f そして、紫外線非照射部のフォトレジスト501を現像
液により除去した(図4(f))。Step-f Then, the photoresist 501 in the non-irradiated part of the ultraviolet ray was removed by a developing solution (FIG. 4F).
【0130】工程−g 次に、マスク504を用いて、金属を主成分とする膜5
03をスパッタ法により形成させた(図5(g))。Step-g Next, using the mask 504, the film 5 mainly containing metal is formed.
03 was formed by a sputtering method (FIG. 5G).
【0131】工程−h そして、リフトオフ法により、フォトレジスト501を
除去した(図5(h))。Step-h Then, the photoresist 501 was removed by a lift-off method (FIG. 5 (h)).
【0132】続いて、フォーミング処理した表面伝導型
電子放出素子に、パルス波高値がて定電圧のパルスの印
加を繰り返し、活性化処理をした。表面伝導型電子放
活性化処理は、図7の測定評価系内で、素子電極2,3
間に、素子電流If及び放出電流Ieを測定しながら上
記パルス電圧を印加することで行った。尚、この時の図
7の測定評価装置内の真空度は1.3×10-4Paであ
った。Ieが安定した時点で、活性化処理を終了した。Subsequently, a constant-voltage pulse having a pulse peak value was repeatedly applied to the formed surface-conduction type electron-emitting device to perform an activation process. Surface conduction type electron emission
The activation process is performed in the measurement and evaluation system of FIG.
In the meantime, the measurement was performed by applying the pulse voltage while measuring the device current If and the emission current Ie. At this time, the degree of vacuum in the measurement / evaluation apparatus of FIG. 7 was 1.3 × 10 −4 Pa. When Ie was stabilized, the activation process was terminated.
【0133】次に、実施例1に対する比較例として、実
施例1の工程−a〜cにより、比較例1の表面伝導型電
子放出素子を形成した。Next, as a comparative example of Example 1, the surface conduction electron-emitting device of Comparative Example 1 was formed by the steps -a to c of Example 1.
【0134】実施例1の表面伝導型電子放出素子と、比
較例1の表面伝導型電子放出素子の違いは、導電性膜4
上に被覆された金属膜503の有無である。The difference between the surface conduction electron-emitting device of Example 1 and the surface conduction electron-emitting device of Comparative Example 1 is that the conductive film 4
This is the presence or absence of the metal film 503 coated thereon.
【0135】このようにして実施例1および比較例1の
表面伝導型電子放出素子を複数個作製し、上述の図7の
測定評価系を用いて測定した。この測定は、真空オイル
を使用しないイオンポンプ等の超高真空排気装置を用い
て排気し、有機物質の混入を極力防止した条件下で行っ
た。In this way, a plurality of surface conduction electron-emitting devices of Example 1 and Comparative Example 1 were manufactured and measured using the above-described measurement evaluation system of FIG. This measurement was performed using an ultra-high vacuum evacuation device such as an ion pump that does not use vacuum oil, and the measurement was performed under the condition that contamination of organic substances was prevented as much as possible.
【0136】印加した電圧は14Vの矩形波パルスで、
パルス幅T1が0.1m秒、パルス間隔T2が10m秒
とした。また、図7におけるアノード電極54と表面伝
導型電子放出素子の距離を2mm、アノード電極54の
電位を1kV、電子放出特性測定時の真空装置内の真空
度は1.3×10-4Paとした。The applied voltage is a 14V rectangular wave pulse.
The pulse width T1 was 0.1 ms, and the pulse interval T2 was 10 ms. Further, the distance between the anode electrode 54 and the surface conduction electron-emitting device in FIG. 7 was 2 mm, the potential of the anode electrode 54 was 1 kV, and the degree of vacuum in the vacuum apparatus when measuring the electron emission characteristics was 1.3 × 10 −4 Pa. did.
【0137】その結果、放出電流Ie、素子電流Ifの
初期値および駆動による変化は、素子毎に少しずつ異な
るが、同一条件で一定時間駆動後の電子放出効率η(=
Ie/If)を比較すると、実施例1の素子が比較例1
の素子に対し、約2倍程度大きな値を示した。これは、
表面伝導型電子放出素子の耐久性が向上したことを示し
ている。As a result, the initial values of the emission current Ie and the device current If and the changes due to the drive slightly differ from one device to another, but the electron emission efficiency η (=
Ie / If), the device of Example 1 was compared with Comparative Example 1
The value was about twice as large as that of the device of the above. this is,
This indicates that the durability of the surface conduction electron-emitting device has been improved.
【0138】なお、薄膜状態での融点は不明であるが、
バルク金属としての融点は、Wが3655℃、Pdが1
555℃である。Although the melting point in the thin film state is unknown,
The melting point of bulk metal is W at 3655 ° C. and Pd at 1
555 ° C.
【0139】実施例2 実施例1と同様にして、図1に示した表面伝導型電子放
出素子を作製した。ただし、金属を主成分とする膜50
3として、実施例1で用いたWの代わりにIrを用い
た。Example 2 In the same manner as in Example 1, the surface conduction electron-emitting device shown in FIG. 1 was manufactured. However, the film 50 mainly composed of metal is used.
As No. 3, Ir was used in place of W used in Example 1.
【0140】実施例1と同様に、この表面伝導型電子放
出素子を図7の測定評価系を用いて測定・評価したとこ
ろ、実施例1と同一条件で一定時間駆動後の電子放出効
率η(=Ie/If)は、実施例1の表面伝導型電子放
出素子にはやや及ばないものの、比較例1の表面伝導型
電子放出素子と比べると、約1.7倍となった。なお、
薄膜状態での融点は不明であるが、バルク金属としての
Irの融点は、2454℃である。When the surface conduction electron-emitting device was measured and evaluated using the measurement and evaluation system shown in FIG. 7 in the same manner as in Example 1, the electron emission efficiency η ( = Ie / If) is slightly inferior to the surface conduction electron-emitting device of Example 1, but is about 1.7 times as large as that of the surface conduction electron-emitting device of Comparative Example 1. In addition,
Although the melting point in a thin film state is unknown, the melting point of Ir as a bulk metal is 2454 ° C.
【0141】実施例3および比較例2 本実施例は、多数の表面伝導型電子放出素子を単純マト
リクス配置した電子源を用いた画像形成装置の例であ
る。Embodiment 3 and Comparative Example 2 This embodiment is an example of an image forming apparatus using an electron source in which many surface conduction electron-emitting devices are arranged in a simple matrix.
【0142】電子源の一部の平面図を図15に示す。ま
た、図中のA−A’断面図を図16に、製造手順を図1
7及び図18に示す。但し、図15、図16、図17及
び図18において同じ符号は同じ部材を示す。FIG. 15 is a plan view of a part of the electron source. FIG. 16 is a sectional view taken along the line AA ′ in FIG.
7 and FIG. However, the same reference numerals in FIGS. 15, 16, 17, and 18 denote the same members.
【0143】ここで1は基板、72はX方向配線(下配
線とも呼ぶ)、73はY方向配線(上配線とも呼ぶ)、
2,3は素子電極、4は導電性膜、141は層間絶縁
層、142は素子電極2と下配線72と電気的接続のた
めのコンタクトホールである。Here, 1 is a substrate, 72 is an X-direction wiring (also called lower wiring), 73 is a Y-direction wiring (also called upper wiring),
Reference numerals 2 and 3 denote device electrodes, 4 denotes a conductive film, 141 denotes an interlayer insulating layer, and 142 denotes a contact hole for electrical connection between the device electrode 2 and the lower wiring 72.
【0144】次に製造方法を、図17及び図18に基づ
いて工程順に従って具体的に説明する。尚、以下の各工
程a〜hは図17及び図18の(a)〜(h)に対応す
るものである。Next, the manufacturing method will be specifically described in the order of steps with reference to FIGS. The following steps a to h correspond to (a) to (h) in FIGS. 17 and 18.
【0145】工程−a 清浄化したガラス基板71上に厚さ5nmのCr膜、厚
さ600nmのAuを順次積層し、フォトレジスト(A
Z1370・ヘキスト社製)をスピンナーにより回転塗
布し、ベークした後、フォトマスク像を露光、現像し
て、下配線72のレジストパターンを形成し、Au/C
r堆積膜をウエットエッチングして、所望の形状の下配
線72を形成した(図17(a))。Step-a A 5 nm-thick Cr film and a 600 nm-thick Au are sequentially laminated on a cleaned glass substrate 71, and a photoresist (A
Z1370, manufactured by Hoechst Co.) is spin-coated with a spinner and baked, and then a photomask image is exposed and developed to form a resist pattern of the lower wiring 72, and Au / C
The r-deposited film was wet-etched to form a lower wiring 72 having a desired shape (FIG. 17A).
【0146】工程−b 次に、厚さ100nmのシリコン酸化膜からなる層間絶
縁層141を高周波スパッタ法により堆積した(図17
(b))。Step-b Next, an interlayer insulating layer 141 made of a silicon oxide film having a thickness of 100 nm was deposited by a high frequency sputtering method (FIG. 17).
(B)).
【0147】工程−c 工程bで堆積したシリコン酸化膜にコンタクトホール1
42を形成するためのホトレジストパターンを作り、こ
れをマスクとして層間絶縁層141をエッチングしてコ
ンタクトホール142を形成した。エッチングはCF4
とH2ガスを用いたRIE(Reactive・Ion
・Etching)法によった(図17(c))。Step-c The contact hole 1 was formed in the silicon oxide film deposited in the step b.
A photoresist pattern for forming 42 was formed, and the interlayer insulating layer 141 was etched using the photoresist pattern as a mask to form a contact hole 142. Etching is CF 4
(Reactive Ion) using H2 and H 2 gas
Etching) method (FIG. 17 (c)).
【0148】工程−d 素子電極間ギャップLとなるべきパターンをフォトレジ
スト(RD−2000N−41・日立化成社製)を形成
し、真空蒸着法によって厚さ5nmのTi、100nm
のNiを順次積層し、上記フォトレジストパターンを有
機溶剤で溶解して余分のNi膜をリフトオフ法により除
去し、素子電極間隔Lが2μmの素子電極2,3を形成
した(図17(d))。Step-d A photoresist (RD-2000N-41, manufactured by Hitachi Chemical Co., Ltd.) is formed as a pattern to be a gap L between device electrodes, and 5 nm thick Ti and 100 nm are formed by vacuum evaporation.
Are sequentially laminated, and the photoresist pattern is dissolved in an organic solvent to remove an excess Ni film by a lift-off method, thereby forming device electrodes 2 and 3 having a device electrode interval L of 2 μm (FIG. 17D). ).
【0149】工程−e 素子電極2,3の上に上配線73のフォトレジストパタ
ーンを形成した後、厚さ5nmのTi、厚さ300nm
のAuを順次真空蒸着により堆積し、リフトオフにより
不要の部分を除去して、所望の形状の上配線73を形成
した(図18(e))。Step-e After forming a photoresist pattern of the upper wiring 73 on the device electrodes 2 and 3, Ti having a thickness of 5 nm and a thickness of 300 nm
Are sequentially deposited by vacuum evaporation, and unnecessary portions are removed by lift-off to form an upper wiring 73 having a desired shape (FIG. 18E).
【0150】工程−f 次に、導電性膜4を形成するマスクとして厚さ100n
mのCr膜151を真空蒸着により堆積・パターニング
し、その上に有機パラジウム(CCP4230・奥野製
薬社製)をスピンナーにより回転塗布し、300℃で1
0分間の加熱焼成処理を施した(図18(f))。Step-f Next, as a mask for forming the conductive film 4,
m Cr film 151 is deposited and patterned by vacuum evaporation, and organic palladium (CCP4230, manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated thereon by a spinner,
A heating and baking treatment was performed for 0 minutes (FIG. 18F).
【0151】工程−g Cr膜151を酸エッチャントによりエッチングして除
去し、リフトオフにより所望のパターンの導電性膜4を
形成した(図18(g))。こうして形成されたPd微
粒子からなる導電性膜4の膜厚は10nmで、シート抵
抗値は2×104Ω/□であった。このPd微粒子膜
は、複数の微粒子が集合した膜であった。Step-g The Cr film 151 was removed by etching with an acid etchant, and the conductive film 4 having a desired pattern was formed by lift-off (FIG. 18 (g)). The conductive film 4 made of Pd fine particles thus formed had a thickness of 10 nm and a sheet resistance of 2 × 10 4 Ω / □. This Pd fine particle film was a film in which a plurality of fine particles were aggregated.
【0152】工程−h コンタクトホール142部分以外にレジストを塗布して
パターンを形成し、真空蒸着により厚さ5nmのTi、
厚さ500nmのAuを順次堆積した。リフトオフによ
り不要の部分を除去することにより、コンタクトホール
142を埋め込んだ(図18(h))。Step-h A resist is applied to portions other than the contact hole 142 to form a pattern, and 5 nm thick Ti,
Au having a thickness of 500 nm was sequentially deposited. Unnecessary portions were removed by lift-off to bury the contact holes 142 (FIG. 18H).
【0153】続いて、実施例1と同様にして、通電フォ
ーミングを行い、金属を主成分とする膜503の形成を
行った(図3(c)、図4(d)〜(f)、図5(g)
〜(h))。図19は、実施例3の電子源の通電フォー
ミング時の接続形態を示すものである。Subsequently, in the same manner as in Example 1, energization forming was performed to form a film 503 containing a metal as a main component (FIGS. 3C, 4D to 4F, FIG. 5 (g)
-(H)). FIG. 19 illustrates a connection configuration during energization forming of the electron source according to the third embodiment.
【0154】このようにして、図9および図15に示し
た単純マトリクスの電子源が得られた。Thus, the simple matrix electron source shown in FIGS. 9 and 15 was obtained.
【0155】次に、比較例2として、実施例3に示す表
面伝導型電子放出素子において、金属を主成分とする膜
503のない電子源を作製した。すなわち、比較例2の
電子源は、実施例3の工程−hに示す金属を主成分とす
る膜503を形成する工程(図4(d)〜(f)、図5
(g)〜(h)に示す工程)を省いて作製したものであ
る。Next, as Comparative Example 2, an electron source without the film 503 containing a metal as a main component in the surface conduction electron-emitting device shown in Example 3 was produced. That is, in the electron source of Comparative Example 2, the step of forming the film 503 containing a metal as a main component shown in Step-h of Example 3 (FIGS. 4D to 4F, FIG.
(G) to (h)).
【0156】実施例3および比較例2の電子源に、図2
0に示すように引き出し電極398と蛍光板を取り付
け、全ての表面伝導型電子放出素子を順次に走査駆動し
た。表面伝導型電子放出素子は印加電圧が一定のしきい
値以下では殆ど電流が流れず、電子放出も示さないとい
う非線形な特性を示す性質を利用し、駆動中のX方向配
線に駆動パルスを印加し、点灯するべき素子につながる
Y方向配線をグランドレベルに、他のY方向配線をグラ
ンドレベルとパルスの最大電圧の中程(半選択電圧)に
設定することにより、所望の位置の表面伝導型電子放出
素子のみに電子を放出させることができる。The electron sources of Example 3 and Comparative Example 2
As shown in FIG. 5, the extraction electrode 398 and the fluorescent plate were attached, and all the surface conduction electron-emitting devices were sequentially scanned and driven. A surface conduction electron-emitting device applies a driving pulse to the X-direction wiring during driving, utilizing the characteristic of exhibiting nonlinear characteristics that almost no current flows and does not emit electrons when the applied voltage is below a certain threshold value. By setting the Y-direction wiring connected to the element to be lit to the ground level, and setting the other Y-direction wirings to the middle of the ground level and the maximum voltage of the pulse (half-selection voltage), the surface conduction type at the desired position is obtained. Electrons can be emitted only from the electron-emitting device.
【0157】図20の測定系を説明する。391は真空
槽であり、不図示の排気系により、6.7×10-5Pa
以下に排気されている。392は窓、71は素子基板、
74は電子放出部、素子電極、配線等からなる素子本体
である。395,396はそれぞれX方向およびY方向
ラインの駆動用配線である。397は前記配線に適当な
パルスを印加するドライバーである。398は引出し電
極で、アルミ製の枠に透明電極のITO薄膜を形成した
ガラスを嵌め込み、その下面に蛍光体を塗布したもので
ある。The measurement system shown in FIG. 20 will be described. Reference numeral 391 denotes a vacuum chamber, which is 6.7 × 10 −5 Pa by an exhaust system (not shown).
Exhausted below. 392 is a window, 71 is an element substrate,
Reference numeral 74 denotes an element main body composed of an electron emitting portion, an element electrode, wiring, and the like. Numerals 395 and 396 denote driving wirings for X and Y direction lines, respectively. A driver 397 applies an appropriate pulse to the wiring. Reference numeral 398 denotes an extraction electrode, in which glass formed with an ITO thin film of a transparent electrode is fitted into an aluminum frame, and a phosphor is applied to the lower surface thereof.
【0158】表面伝導型電子放出素子74に、駆動電圧
14V、半選択電圧7Vとなるように、ドライバー39
7で矩形波パルスを印加した。引き出し電圧は5kVで
あった。The driver 39 is supplied to the surface conduction electron-emitting device 74 so that the driving voltage is 14 V and the half-selection voltage is 7 V.
At 7, a square wave pulse was applied. The extraction voltage was 5 kV.
【0159】上記それぞれの電子源を1000時間駆動
後、窓392を通して、電子放出による蛍光体の発光を
目視で観測したところ、実施例3の電子源は、比較例2
の電子源に比べて2倍程度の輝度が認められた。After the respective electron sources were driven for 1000 hours, the emission of the phosphor due to the electron emission was visually observed through the window 392. The electron source of Example 3 was different from that of Comparative Example 2
The brightness was about twice as high as that of the electron source.
【0160】次に、以上のようにして作成した電子源を
用いて画像形成装置を構成した例を、図10と図11を
用いて説明する。Next, an example in which an image forming apparatus is configured by using the electron source created as described above will be described with reference to FIGS.
【0161】上述のようにして多数の表面伝導型電子放
出素子74を設けた基板71をリアプレート81上に固
定した後、基板71の5mm上方に、フェースプレート
86(ガラス基板83の内面に蛍光膜84とメタルバッ
ク85が形成されて構成される)を支持枠82を介して
配置し、フェースプレート86、支持枠82、リアプレ
ート81の接合部にフリットガラスを塗布し、大気中あ
るいは窒素雰囲気中で400℃ないし500℃で10分
以上焼成することで封着した。またリアプレート81へ
の基板71の固定もフリットガラスで行った。After fixing the substrate 71 provided with a large number of surface conduction electron-emitting devices 74 on the rear plate 81 as described above, a face plate 86 (fluorescent light is applied to the inner surface of the glass substrate 83) 5 mm above the substrate 71. A film 84 and a metal back 85 are formed via a support frame 82, and frit glass is applied to a joint between the face plate 86, the support frame 82, and the rear plate 81. Sealing was carried out by baking at 400 ° C. to 500 ° C. for 10 minutes or more in a vacuum oven. The fixing of the substrate 71 to the rear plate 81 was also performed with frit glass.
【0162】図10において、72,73は夫々X方向
及びY方向配線である。In FIG. 10, reference numerals 72 and 73 denote wirings in the X and Y directions, respectively.
【0163】蛍光膜84は、モノクロームの場合は蛍光
体92のみからなるが、本実施例では蛍光体92はスト
ライプ形状(図11(a))を採用し、先にブラックス
トライプを形成し、その間隙部に各色蛍光体92を塗布
して蛍光膜84を作製した。ブラックストライプの材料
としては、通常よく用いられている黒鉛を主成分とする
材料を用いた。The fluorescent film 84 is composed of only the phosphor 92 in the case of monochrome, but in this embodiment, the phosphor 92 adopts a stripe shape (FIG. 11A), and a black stripe is formed first. The phosphors 92 of the respective colors were applied to the gaps to form the phosphor films 84. As a material of the black stripe, a material mainly containing graphite, which is generally used, was used.
【0164】ガラス基板83に蛍光体92を塗布する方
法としてはスラリー法を用いた。また、蛍光膜84の内
面側にはメタルバック85を設けた。メタルバック85
は、蛍光膜84の作製後、蛍光膜84の内面側表面の平
滑化処理(通常フィルミングと呼ばれる)を行い、その
後、Alを真空蒸着することで作製した。As a method of applying the phosphor 92 on the glass substrate 83, a slurry method was used. Further, a metal back 85 is provided on the inner surface side of the fluorescent film 84. Metal back 85
Was manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the formation of the fluorescent film 84, and then performing vacuum deposition of Al.
【0165】フェースプレート86には、更に蛍光膜8
4の導伝性を高めるため、蛍光膜84の外面側に透明電
極(不図示)が設けられる場合もあるが、本実施例で
は、メタルバック85のみで十分な導伝性が得られたの
で省略した。The face plate 86 is further provided with a fluorescent film 8.
In some cases, a transparent electrode (not shown) is provided on the outer surface side of the fluorescent film 84 in order to improve the conductivity of the metal film 4. However, in the present embodiment, only the metal back 85 provided sufficient conductivity. Omitted.
【0166】前述の封着を行う際、カラーの場合は各色
蛍光体92と表面伝導型電子放出素子74とを対応させ
なくてはいけないため、十分な位置合わせを行った。At the time of performing the above-mentioned sealing, in the case of color, since the phosphors 92 of each color must correspond to the surface conduction electron-emitting devices 74, sufficient alignment was performed.
【0167】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、外部端子Dx1ないしD
xmとDy1ないしDynを通じ、表面伝導型電子放出
素子74の素子電極2,3間に電圧を印加し、実施例1
と同様のフォーミング処理することにより電子放出部6
を作成した。The atmosphere in the glass container completed as described above is exhausted by a vacuum pump through an exhaust pipe (not shown), and after reaching a sufficient degree of vacuum, the external terminals Dx1 to Dx1
Example 1 A voltage was applied between the device electrodes 2 and 3 of the surface conduction electron-emitting device 74 through xm and Dy1 to Dyn.
The electron-emitting portion 6 is formed by performing the same forming process as described above.
It was created.
【0168】フォーミング処理の電圧波形は、実施例1
と同様とし、約1.3×10-3Paの真空雰囲気下で行
った。The voltage waveform of the forming process is shown in Example 1.
The process was performed in a vacuum atmosphere of about 1.3 × 10 −3 Pa.
【0169】次に、2.7×10-3Paの真空雰囲気に
おいて、20Vの電圧パルスを30分間繰り返し印加
し、素子電流If、放出電流Ieを測定しながら、活性
化処理を行い、炭素を主成分とする化合物を8nm堆積
させた。Next, in a vacuum atmosphere of 2.7 × 10 −3 Pa, a voltage pulse of 20 V is repeatedly applied for 30 minutes, and an activation process is performed while measuring the device current If and the emission current Ie to remove carbon. 8 nm of a compound as a main component was deposited.
【0170】以上のようにフォーミング工程、活性化工
程を行い、電子放出部5を有する電表面伝導型電子放出
素子74を作製した。By performing the forming step and the activation step as described above, an electro-surface conduction electron-emitting device 74 having the electron-emitting portion 5 was manufactured.
【0171】その後、約10-4Pa程度の真空度まで排
気し、不図示の排気管をガスバーナーで熱することで溶
着し、外囲器の封止を行い、更に封止後の真空度を維持
するために、高周波加熱法でゲッター処理を行った。Thereafter, the gas was evacuated to a degree of vacuum of about 10 -4 Pa, and an exhaust pipe (not shown) was welded by heating with a gas burner to seal the envelope. In order to maintain the value, gettering was performed by a high-frequency heating method.
【0172】以上のように完成した本発明の画像形成装
置において、外部端子Dx1ないしDxmとDy1ない
しDynを通じ、走査信号及び変調信号を不図示の信号
発生手段より夫々表面伝導型電子放出素子74に印加す
ることにより電子放出させると共に、高圧端子87を通
じてメタルバック85に数kV以上の高圧を印加して、
電子ビームを加速し、蛍光膜84に衝突させ、励起・発
光させることで画像の表示が得られた。1000時間駆
動後の画像の表示状態を目視で観測したところ、比較例
2で得た電子源を用いた場合に比べ、実施例3で得た電
子源を用いた場合は、極めて良好な画像表示が得られ
た。In the image forming apparatus of the present invention completed as described above, the scanning signal and the modulation signal are transmitted to the surface conduction electron-emitting device 74 from the signal generating means (not shown) through the external terminals Dx1 to Dxm and Dy1 to Dyn. Electrons are emitted by applying the voltage, and a high voltage of several kV or more is applied to the metal back 85 through the high voltage terminal 87,
The display of an image was obtained by accelerating the electron beam, colliding with the fluorescent film 84, and exciting and emitting light. When the display state of the image after driving for 1000 hours was visually observed, when the electron source obtained in Example 3 was used, an extremely good image display was performed as compared with the case where the electron source obtained in Comparative Example 2 was used. was gotten.
【0173】実施例4 図21は、実施例3の画像形成装置を、例えばテレビジ
ョン放送を初めとする種々の画像情報源より提供される
画像情報を表示できるように構成した本発明の画像形成
装置の一例を示す図である。Embodiment 4 FIG. 21 shows an image forming apparatus according to the present invention in which the image forming apparatus of Embodiment 3 is configured to display image information provided from various image information sources such as television broadcasting. It is a figure showing an example of an apparatus.
【0174】図中1700はディスプレイパネル、17
01はディスプレイパネルの駆動回路、1702はディ
スプレイコントローラ、1703はマルチプレクサ、1
704はデコーダ、1705は入出力インターフェース
回路、1706はCPU、1707は画像生成回路、1
708及び1709及び1710は画像メモリーインタ
ーフェース回路、1711は画像入力インターフェース
回路、1712及び1713はTV信号受信回路、17
14は入力部である。In the figure, reference numeral 1700 denotes a display panel;
01 is a display panel driving circuit, 1702 is a display controller, 1703 is a multiplexer,
704 is a decoder, 1705 is an input / output interface circuit, 1706 is a CPU, 1707 is an image generation circuit, 1
708, 1709 and 1710 are image memory interface circuits, 1711 is an image input interface circuit, 1712 and 1713 are TV signal receiving circuits,
Reference numeral 14 denotes an input unit.
【0175】尚、本画像形成装置は、例えばテレビジョ
ン信号のように、映像情報と音声情報の両方を含む信号
を受信する場合には当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信、分離、再生、処理、記憶等に関する回路や
スピーカー等については説明を省略する。When the present image forming apparatus receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention are omitted.
【0176】以下、画像信号の流れに沿って各部の機能
を説明する。Hereinafter, the function of each section will be described along the flow of image signals.
【0177】まず、TV信号受信回路1713は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるTV信号を受信するための回路である。First, the TV signal receiving circuit 1713 is a circuit for receiving a TV signal transmitted using a wireless transmission system such as radio waves or spatial optical communication.
【0178】受信するTV信号の方式は特に限られるも
のではなく、例えばNTSC方式、PAL方式、SEC
AM方式等、いずれの方式でもよい。また、これらより
更に多数の走査線よりなるTV信号、例えばMUSE方
式を初めとする所謂高品位TVは、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。The format of the received TV signal is not particularly limited. For example, NTSC, PAL, SEC
Any method such as the AM method may be used. Further, a TV signal comprising a larger number of scanning lines than these, for example, a so-called high-definition TV including the MUSE system is a signal suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Source.
【0179】TV信号受信回路1713で受信されたT
V信号は、デコーダ1704に出力される。T received by TV signal receiving circuit 1713
The V signal is output to the decoder 1704.
【0180】TV信号受信回路1712は、例えば同軸
ケーブルや光ファイバー等のような有線伝送系を用いて
伝送されるTV信号を受信するための回路である。前記
TV信号受信回路1713と同様に、受信するTV信号
の方式は特に限られるものではなく、また本回路で受信
されたTV信号もデコーダ1704に出力される。The TV signal receiving circuit 1712 is a circuit for receiving a TV signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. Similarly to the TV signal receiving circuit 1713, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 1704.
【0181】画像入力インターフェース回路1711
は、例えばTVカメラや画像読み取りスキャナーなどの
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ1704に出
力される。Image input interface circuit 1711
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 1704.
【0182】画像メモリーインターフェース回路171
0は、ビデオテープレコーダー(以下VTRと略す)に
記憶されている画像信号を取り込むための回路で、取り
込まれた画像信号はデコーダ1704に出力される。Image memory interface circuit 171
Reference numeral 0 denotes a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 1704.
【0183】画像メモリーインターフェース回路170
9は、ビデオディスクに記憶されている画像信号を取り
込むための回路で、取り込まれた画像信号はデコーダ1
704に出力される。Image memory interface circuit 170
Reference numeral 9 denotes a circuit for capturing an image signal stored in the video disk.
704.
【0184】画像メモリーインターフェース回路170
8は、静止画ディスクのように、静止画像データを記憶
している装置から画像信号を取り込むための回路で、取
り込まれた静止画像データはデコーダ1704に入力さ
れる。Image memory interface circuit 170
Reference numeral 8 denotes a circuit for taking in an image signal from a device storing still image data, such as a still image disk. The taken still image data is input to the decoder 1704.
【0185】入出力インターフェース回路1705は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンターなどの出力装置とを
接続するための回路である。画像データや文字・図形情
報の入出力を行うのは勿論のこと、場合によっては本画
像形成装置の備えるCPU1706と外部との間で制御
信号や数値データの入出力などを行うことも可能であ
る。The input / output interface circuit 1705 is
A circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 1706 provided in the image forming apparatus and the outside in some cases. .
【0186】画像生成回路1707は、前記入出力イン
ターフェース回路1705を介して外部から入力される
画像データや文字・図形情報や、あるいはCPU170
6より出力される画像データや文字・図形情報に基づ
き、表示用画像データを生成するための回路である。本
回路の内部には、例えば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記憶されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサー等を初め
として、画像の生成に必要な回路が組み込まれている。The image generation circuit 1707 is provided with image data and character / graphic information input from the outside via the input / output interface circuit 1705 or the CPU 170.
6 is a circuit for generating display image data based on the image data and character / graphic information output from 6. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code, a processor for performing image processing, etc. And other circuits necessary for generating an image.
【0187】本回路により生成された表示用画像データ
は、デコーダ1704に出力されるが、場合によっては
前記入出力インターフェース回路1705を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by this circuit is output to the decoder 1704, but may be output to an external computer network or printer via the input / output interface circuit 1705 in some cases.
【0188】CPU1706は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。The CPU 1706 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.
【0189】例えば、マルチプレクサ1703に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。その際には表示す
る画像信号に応じてディスプレイパネルコントローラ1
702に対して制御信号を発生し、画面表示周波数や走
査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。また、前記画像生成回路1707に対して画像
データや文字・図形情報を直接出力したり、あるいは前
記入出力インターフェース回路1705を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。For example, a control signal is output to the multiplexer 1703, and an image signal to be displayed on the display panel is appropriately selected or combined. In that case, the display panel controller 1
A control signal is generated for the display device 702 to appropriately control the operation of the display device such as the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines on one screen. Further, image data and character / graphic information are directly output to the image generation circuit 1707, or an external computer or memory is accessed via the input / output interface circuit 1705 to output image data or character / graphic information. input.
【0190】尚、CPU1706は、これ以外の目的の
作業にも関わるものであってよい。例えば、パーソナル
コンピュータやワードプロセッサ等のように、情報を生
成したり処理する機能に直接関わってもよい。あるいは
前述したように、入出力インターフェース回路1705
を介して外部のコンピュータネットワークと接続し、例
えば数値計算等の作業を外部機器と協同して行ってもよ
い。It should be noted that the CPU 1706 may be involved in work for other purposes. For example, it may directly relate to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 1705
The computer may be connected to an external computer network via a computer, and work such as numerical calculation may be performed in cooperation with an external device.
【0191】入力部1714は、前記CPU1706に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置等の多様な入力機器を用いることが可能である。The input unit 1714 is for the user to input commands, programs, data, and the like to the CPU 1706. For example, in addition to a keyboard and a mouse, various inputs such as a joystick, a barcode reader, and a voice recognition device. Input devices can be used.
【0192】デコーダ1704は、前記1707ないし
1713より入力される種々の画像信号を3原色信号、
又は輝度信号とI信号、Q信号に逆変換するための回路
である。尚、図中に点線で示すように、デコーダ170
4は内部に画像メモリーを備えるのが望ましい。これ
は、例えばMUSE方式を初めとして、逆変換するに際
して画像メモリーを必要とするようなテレビ信号を扱う
ためである。The decoder 1704 converts the various image signals input from the signals 1707 to 1713 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by the dotted line in FIG.
4 preferably has an image memory inside. This is for handling a television signal that requires an image memory when performing inverse conversion, such as the MUSE method.
【0193】画像メモリーを備える事により、静止画の
表示が容易になる。あるいは前記画像生成回路1707
及びCPU1706と協同して、画像の間引き、補間、
拡大、縮小、合成を初めとする画像処理や編集が容易に
なるという利点が得られる。The provision of the image memory facilitates the display of a still image. Alternatively, the image generation circuit 1707
And cooperate with the CPU 1706 to perform image thinning, interpolation,
There is an advantage that image processing and editing including enlargement, reduction, and composition become easy.
【0194】マルチプレクサ1703は、前記CPU1
706より入力される制御信号に基づき、表示画像を適
宜選択するものである。即ち、マルチプレクサ1703
はデコーダ1704から入力される逆変換された画像信
号の内から所望の画像信号を選択して駆動回路1701
に出力する。その場合には、一画面表示時間内で画像信
号を切り換えて選択することにより、所謂多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。The multiplexer 1703 is connected to the CPU 1
A display image is appropriately selected based on a control signal input from 706. That is, the multiplexer 1703
Selects a desired image signal from the inversely converted image signals input from the decoder 1704 and selects a driving circuit 1701
Output to In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen television. .
【0195】ディスプレイパネルコントローラ1702
は、前記CPU1706より入力される制御信号に基づ
き、駆動回路1701の動作を制御するための回路であ
る。Display panel controller 1702
Is a circuit for controlling the operation of the drive circuit 1701 based on a control signal input from the CPU 1706.
【0196】ディスプレイパネルの基本的な動作に関わ
るものとして、例えばディスプレイパネルの駆動用電源
(図示せず)の動作シーケンスを制御するための信号を
駆動回路1701に対して出力する。ディスプレイパネ
ルの駆動方法に関わるものとして、例えば画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)を制御するための信号を駆動回路1701に対
して出力する。また、場合によっては、表示画像の輝度
やコントラストや色調やシャープネスといった画質の調
整に関わる制御信号を駆動回路1701に対して出力す
る場合もある。As a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the drive circuit 1701. As a method related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 1701. In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 1701.
【0197】駆動回路1701は、ディスプレイパネル
1700に印加する駆動信号を発生するための回路であ
り、前記マルチプレクサ1703から入力される画像信
号と、前記ディスプレイパネルコントローラ1702よ
り入力される制御信号に基づいて動作するものである。The drive circuit 1701 is a circuit for generating a drive signal to be applied to the display panel 1700, based on an image signal input from the multiplexer 1703 and a control signal input from the display panel controller 1702. It works.
【0198】以上、各部の機能を説明したが、図21に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル1700に表示することが可能である。即ち、テレビ
ジョン放送を初めとする各種の画像信号は、デコーダ1
704におて逆変換された後、マルチプレクサ1703
において適宜選択され、駆動回路1701に入力され
る。一方、デイスプレイコントローラ1702は、表示
する画像信号に応じて駆動回路1701の動作を制御す
るための制御信号を発生する。駆動回路1701は、上
記画像信号と制御信号に基づいてディスプレイパネル1
700に駆動信号を印加する。これにより、ディスプレ
イパネル1700において画像が表示される。これらの
一連の動作は、CPU1706により統括的に制御され
る。The function of each unit has been described above. With the configuration illustrated in FIG. 21, in the present image forming apparatus, image information input from various image information sources can be displayed on the display panel 1700. . That is, various image signals including a television broadcast are transmitted to the decoder 1.
After the inverse conversion at 704, the multiplexer 1703
Are appropriately selected and input to the driving circuit 1701. On the other hand, the display controller 1702 generates a control signal for controlling the operation of the drive circuit 1701 according to the image signal to be displayed. The drive circuit 1701 controls the display panel 1 based on the image signal and the control signal.
A drive signal is applied to 700. Thus, an image is displayed on display panel 1700. These series of operations are totally controlled by the CPU 1706.
【0199】本画像形成装置においては、前記デコーダ
1704に内蔵する画像メモリや、画像生成回路170
7及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大、縮小、回
転、移動、エッジ強調、間引き、補間、色変換、画像の
縦横比変換等を初めとする画像処理や、合成、消去、接
続、入れ換え、嵌め込み等を初めとする画像編集を行う
ことも可能である。また、本実施例の説明では特に触れ
なかったが、上記画像処理や画像編集と同様に、音声情
報に関しても処理や編集を行なうための専用回路を設け
てもよい。In the present image forming apparatus, an image memory built in the decoder 1704, an image generation circuit 170
7 and information selected from the information, as well as, for example, enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, etc., for the image information to be displayed. It is also possible to perform image processing such as initial image processing and image editing such as combining, erasing, connecting, exchanging, and fitting. Although not specifically mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.
【0200】従って、本画像形成装置は、テレビジョン
放送の表示機器、テレビ会議の端末機器、静止画像及び
動画像を扱う画像編集機器、コンピュータの端末機器、
ワードプロセッサを初めとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
あるいは民生用として極めて応用範囲が広い。Therefore, the present image forming apparatus can be used for a television broadcast display device, a video conference terminal device, an image editing device for handling still images and moving images, a computer terminal device,
It can be equipped with the functions of a word processor and other office terminal equipment, game machines, and the like, and has a very wide range of applications for industrial or consumer use.
【0201】尚、図21は、表面伝導型電子放出素子を
電子ビーム源とする表示パネルを用いた画像形成装置と
する場合の構成の一例を示したに過ぎず、本発明の画像
形成装置がこれのみに限定されるものでないことは言う
までもない。FIG. 21 shows only an example of the configuration of an image forming apparatus using a display panel using a surface conduction electron-emitting device as an electron beam source. It goes without saying that the present invention is not limited to this.
【0202】例えば図21の構成要素の内、使用目的上
必要のない機能に関わる回路は省いても差し支えない。
また、これとは逆に、使用目的によっては更に構成要素
を追加してもよい。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路等を構成要素に追加す
るのが好適である。For example, of the components shown in FIG. 21, circuits relating to functions that are unnecessary for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when this display device is applied as a video phone, a TV camera, a voice microphone,
It is preferable to add an illuminator, a transmission / reception circuit including a modem, and the like to the components.
【0203】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源としているので、デイスプ
レイパネルの薄型化が容易なため、画像形成装置の奥行
きを小さくすることができる。それに加えて、表面伝導
型電子放出素子を電子ビーム源とする表示パネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、画
像形成装置は臨場感にあふれ、迫力に富んだ画像を視認
性良く表示することが可能である。In the present image forming apparatus, in particular, since the surface conduction electron-emitting device is used as the electron source, the thickness of the display panel can be easily reduced, so that the depth of the image forming apparatus can be reduced. In addition, a display panel using a surface conduction electron-emitting device as an electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, so that the image forming apparatus is full of a sense of reality and has a powerful image. Can be displayed with good visibility.
【0204】[0204]
【発明の効果】以上説明したように、本発明によれば、
通電フォーミングに適した導電性膜材料を用いて、耐久
性の高い表面伝導型電子放出素子を得ることができる。
また、該素子を用いることで、耐久性の高い電子源、さ
らには耐久性の高い画像形成装置を得ることができるも
のである。As described above, according to the present invention,
A highly durable surface conduction electron-emitting device can be obtained by using a conductive film material suitable for energization forming.
Further, by using the element, a highly durable electron source and further a highly durable image forming apparatus can be obtained.
【図1】本発明の表面伝導型電子放出素子を示す概略的
構成図である。FIG. 1 is a schematic configuration diagram showing a surface conduction electron-emitting device of the present invention.
【図2】従来例の表面伝導型電子放出素子を示す概略的
構成図である。FIG. 2 is a schematic configuration diagram showing a conventional surface conduction electron-emitting device.
【図3】本発明の表面伝導型電子放出素子の製造方法を
示す図である。FIG. 3 is a diagram illustrating a method of manufacturing a surface conduction electron-emitting device according to the present invention.
【図4】本発明の表面伝導型電子放出素子の製造方法を
示す図である。FIG. 4 is a diagram illustrating a method of manufacturing a surface conduction electron-emitting device according to the present invention.
【図5】本発明の表面伝導型電子放出素子の製造方法を
示す図である。FIG. 5 is a view illustrating a method of manufacturing a surface conduction electron-emitting device according to the present invention.
【図6】フォーミング波形の例を示す図である。FIG. 6 is a diagram illustrating an example of a forming waveform.
【図7】本発明の表面伝導型電子放出素子の測定評価系
の一例を示す概略的構成図である。FIG. 7 is a schematic configuration diagram showing an example of a measurement evaluation system for a surface conduction electron-emitting device according to the present invention.
【図8】本発明の表面伝導型電子放出素子の放出電流−
素子電圧特性(I−V特性)を示す図である。FIG. 8 shows emission current of the surface conduction electron-emitting device of the present invention.
It is a figure which shows an element voltage characteristic (IV characteristic).
【図9】単純マトリクス配置の本発明の電子源の概略的
構成図である。FIG. 9 is a schematic configuration diagram of the electron source of the present invention in a simple matrix arrangement.
【図10】単純マトリクス配置の電子源を用いた本発明
の画像形成装置に用いる表示パネルの概略的構成図であ
るFIG. 10 is a schematic configuration diagram of a display panel used in an image forming apparatus of the present invention using an electron source having a simple matrix arrangement.
【図11】図10の表示パネルにおける蛍光膜を示す図
である。FIG. 11 is a diagram showing a fluorescent film in the display panel of FIG.
【図12】図10の表示パネルを駆動する駆動回路の一
例を示す図である。12 is a diagram illustrating an example of a drive circuit that drives the display panel of FIG.
【図13】梯型配置の電子源の概略的平面図である。FIG. 13 is a schematic plan view of an electron source in a trapezoidal arrangement.
【図14】梯型配置の電子源を用いた本発明の画像形成
装置に用いる表示パネルの概略的構成図である。FIG. 14 is a schematic configuration diagram of a display panel used in the image forming apparatus of the present invention using a trapezoidal arrangement of electron sources.
【図15】実施例3における電子源を示す概略的平面図
である。FIG. 15 is a schematic plan view showing an electron source according to a third embodiment.
【図16】図15におけるA−A’断面図である。16 is a sectional view taken along line A-A 'in FIG.
【図17】実施例3における電子源の製造手順を示す図
である。FIG. 17 is a diagram illustrating a procedure for manufacturing the electron source according to the third embodiment.
【図18】実施例3における電子源の製造手順を示す図
である。FIG. 18 is a diagram illustrating a manufacturing procedure of the electron source according to the third embodiment.
【図19】実施例3における通電フォーミング時の接続
形態を示す図である。FIG. 19 is a diagram illustrating a connection mode during energization forming in the third embodiment.
【図20】実施例3における電子源の測定系を示す図で
ある。FIG. 20 is a diagram illustrating a measurement system of an electron source according to a third embodiment.
【図21】実施例4における画像形成装置を示すブロッ
ク図である。FIG. 21 is a block diagram illustrating an image forming apparatus according to a fourth embodiment.
1 基体 2,3 素子電極 4 導電性膜 5 電子放出部 50 素子電流Ifを測定するための電流計 51 電源 52 放出電流Ieを測定するための電流計 53 高圧電源 54 アノード電極 55 真空装置 56 排気ポンプ 57 ガス導入管 71 基板 72 X方向配線(下配線) 73 Y方向配線(上配線) 74 表面伝導型電子放出素子 75 結線 81 リアプレート 82 支持枠 83 ガラス基板 84 蛍光膜 85 メタルバック 86 フェースプレート 87 高圧端子 88 外囲器 91 黒色導伝材 92 蛍光体 101 表示パネル 102 走査回路 103 制御回路 104 シフトレジスタ 105 ラインメモリ 106 同期信号分離回路 107 変調信号発生器 111 表面伝導型電子放出素子 112 共通配線 120 グリッド電極 121 開口 141 層間絶縁層 142 コンタクトホール 151 Cr層 381 共通電極 382 パルス発生器 383 シャント抵抗 384 オシロスコープ 391 真空槽 392 窓 395 X方向ラインの駆動用配線 396 Y方向ラインの駆動用配線 397 ドライバー 398 引出し電極 399 電源 501 フォトレジスト 502 紫外線 503 金属を主成分とする膜 504 マスク 1700 ディスプレイパネル 1701 駆動回路 1702 ディスプレイコントローラ 1703 マルチプレクサ 1704 デコーダ 1705 入出力インターフェース回路 1706 CPU 1707 画像生成回路 1708 画像メモリーインターフェース回路 1709 画像メモリーインターフェース回路 1710 画像メモリーインターフェース回路 1711 画像入力インターフェース回路 1712 TV信号受信回路 1713 TV信号受信回路 1714 入力部 DESCRIPTION OF SYMBOLS 1 Base 2, 3 Element electrode 4 Conductive film 5 Electron emission part 50 Ammeter for measuring element current If 51 Power supply 52 Ammeter for measuring emission current Ie 53 High voltage power supply 54 Anode electrode 55 Vacuum device 56 Exhaust Pump 57 Gas inlet tube 71 Substrate 72 X-directional wiring (lower wiring) 73 Y-directional wiring (upper wiring) 74 Surface conduction electron-emitting device 75 connection 81 rear plate 82 support frame 83 glass substrate 84 fluorescent film 85 metal back 86 face plate 87 high voltage terminal 88 envelope 91 black conductive material 92 phosphor 101 display panel 102 scanning circuit 103 control circuit 104 shift register 105 line memory 106 synchronization signal separation circuit 107 modulation signal generator 111 surface conduction electron-emitting device 112 common wiring 120 Grid electrode 121 Opening 141 Interlayer insulating layer 142 Contact hole 151 Cr layer 381 Common electrode 382 Pulse generator 383 Shunt resistor 384 Oscilloscope 391 Vacuum chamber 392 Window 395 X-direction drive wire 396 Y-direction drive wire 397 Driver 398 Leader electrode 399 Power supply 501 Photoresist 502 Ultraviolet 503 Metal-based film 504 Mask 1700 Display panel 1701 Drive circuit 1702 Display controller 1703 Multiplexer 1704 Decoder 1705 Input / output interface circuit 1706 CPU 1707 Image generation circuit 1708 Image memory interface circuit 1709 Image memory interface circuit 1710 Image Memory interface circuit 1711 Image input in Over face circuit 1712 TV signal reception circuit 1713 TV signal reception circuit 1714 input section
Claims (20)
電性膜を形成し、フォーミング処理して導電性膜に電子
放出部を形成する表面伝導型電子放出素子において、 導電性膜および素子電極の一部が、導電性膜より高融点
の金属膜で被覆されていることを特徴とする表面伝導型
電子放出素子。1. A surface conduction electron-emitting device in which a conductive film is formed between a pair of device electrodes formed on a substrate, and an electron-emitting portion is formed in the conductive film by performing a forming process. A surface conduction electron-emitting device, wherein a part of an electrode is covered with a metal film having a higher melting point than a conductive film.
り形成されることを特徴とする請求項1の表面伝導型電
子放出素子。2. The surface conduction electron-emitting device according to claim 1, wherein the metal film is formed by a photolithography technique.
とする請求項1または2の表面伝導型電子放出素子。3. The surface conduction electron-emitting device according to claim 1, wherein a main component of the metal film is W.
子電極間を連絡する導電性膜を形成する工程と、 導電性膜に電子放出部を形成するフォーミング工程と、 導電性膜および素子電極の一部を、導電性膜より高融点
の金属膜で被覆する工程とを有することを特徴とする表
面伝導型電子放出素子の製造方法。4. A step of forming a device electrode on a substrate and forming a conductive film connecting between the device electrodes, a forming step of forming an electron emission portion in the conductive film, a conductive film and a device electrode Covering a part of the substrate with a metal film having a higher melting point than the conductive film.
ラフィ技術により成されることを特徴とする請求項4の
表面伝導型電子放出素子の製造方法。5. The method according to claim 4, wherein the step of coating the metal film is performed by a photolithography technique.
トレジスト塗布、基板裏面からの光照射、基板表面から
の金属膜形成、およびリフトオフを少なくとも含むこと
を特徴とする請求項5の表面伝導型電子放出素子の製造
方法。6. The surface conduction electron emission according to claim 5, wherein the photolithography technique includes at least a negative photoresist coating, light irradiation from the back surface of the substrate, formation of a metal film from the substrate surface, and lift-off. Device manufacturing method.
の存在下で表面伝導型電子放出素子に電圧を印加する活
性化工程を有することを特徴とする請求項4ないし6い
ずれかの表面伝導型電子放出素子の製造方法。7. The surface according to claim 4, further comprising, after the step of covering the metal film, an activation step of applying a voltage to the surface conduction electron-emitting device in the presence of the organic substance. A method for manufacturing a conduction electron-emitting device.
び活性化工程より高い真空度下で電圧を印加する安定化
工程を有することを特徴とする請求項7の表面伝導型電
子放出素子の製造方法。8. The method for manufacturing a surface conduction electron-emitting device according to claim 7, further comprising a stabilizing step of applying a voltage under a higher vacuum than the forming step and the activating step after the activating step. .
電子源の製造方法において、 基板上に複数対の素子電極を形成すると共に、各対の素
子電極間を連絡する導電性膜を形成する工程と、 各導電性膜に電子放出部を形成するフォーミング工程
と、 各導電性膜および各対の素子電極の一部を、導電性膜よ
り高融点の金属膜で被覆する工程とを有する電子源の製
造方法。9. A method of manufacturing an electron source having a plurality of surface conduction electron-emitting devices, wherein a plurality of pairs of device electrodes are formed on a substrate, and a conductive film connecting between each pair of device electrodes is formed. A forming step of forming an electron emission portion on each conductive film; and a step of covering a part of each conductive film and each pair of device electrodes with a metal film having a higher melting point than the conductive film. Manufacturing method of electron source.
グラフィ技術により成されることを特徴とする請求項9
の電子源の製造方法。10. The method according to claim 9, wherein the step of coating the metal film is performed by a photolithography technique.
Method of manufacturing electron source.
ォトレジスト塗布、基板裏面からの光照射、基板表面か
らの金属膜形成、およびリフトオフを少なくとも含むこ
とを特徴とする請求項10の電子源の製造方法。11. The method for manufacturing an electron source according to claim 10, wherein the photolithography technique includes at least coating of a negative photoresist, irradiation of light from the back surface of the substrate, formation of a metal film from the surface of the substrate, and lift-off. .
質の存在下で表面伝導型電子放出素子に電圧を印加する
活性化工程を有することを特徴とする請求項9ないし1
1いずれかのの電子源の製造方法。12. The method according to claim 9, further comprising, after the step of covering the metal film, an activation step of applying a voltage to the surface conduction electron-emitting device in the presence of the organic substance.
1. The method for manufacturing any one of the electron sources.
及び活性化工程より高い真空度下で各表面伝導型電子放
出素子に電圧を印加する安定化工程を有することを特徴
とする請求項12の電子源の製造方法。13. The electron according to claim 12, further comprising, after the activation step, a stabilizing step of applying a voltage to each surface conduction electron-emitting device under a higher degree of vacuum than the forming step and the activation step. Source manufacturing method.
製造されたことを特徴とする電子源。14. An electron source manufactured by the method according to claim 9.
した素子列を少なくとも1列以上有し、各表面伝導型電
子放出素子を駆動するための配線がマトリクス配置され
ていることを特徴とする請求項14の電子源。15. A semiconductor device comprising: at least one element row in which a plurality of surface conduction electron-emitting devices are arranged; and wirings for driving each surface conduction electron-emitting element are arranged in a matrix. The electron source of claim 14.
した素子列を少なくとも1列以上有し、各表面伝導型電
子放出素子を駆動するための配線がはしご状配置されて
いることを特徴とする請求項14の電子源。16. A semiconductor device comprising: at least one element array in which a plurality of surface conduction electron-emitting devices are arranged; and wiring for driving each surface conduction electron-emitting device is arranged in a ladder shape. The electron source of claim 14, wherein:
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを有することを特徴とする画像形成装
置。17. An image forming apparatus, comprising: the electron source according to claim 14; and an image forming member that forms an image by irradiating an electron beam from the electron source.
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを有することを特徴
とする画像形成装置。18. An electron source according to claim 14, further comprising: a modulator for modulating an electron beam emitted from the electron source in accordance with an information signal; and irradiating the electron beam from the electron source to form an image. An image forming apparatus, comprising: an image forming member to be formed.
源と、該電子源からの電子線の照射により画像を形成す
る画像形成部材とを組み合わせることを特徴とする画像
形成装置の製造方法。19. A method for manufacturing an image forming apparatus, comprising: combining the electron source according to claim 14 with an image forming member that forms an image by irradiating an electron beam from the electron source.
源と、該電子源から放出される電子線を情報信号に応じ
て変調する変調手段と、該電子源からの電子線の照射に
より画像を形成する画像形成部材とを組み合わせること
を特徴とする画像形成装置の製造方法。20. An electron source according to claim 14, modulating means for modulating an electron beam emitted from said electron source according to an information signal, and irradiating the electron beam from said electron source to form an image. A method for manufacturing an image forming apparatus, comprising combining an image forming member to be formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8179799A JPH1012132A (en) | 1996-06-21 | 1996-06-21 | Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8179799A JPH1012132A (en) | 1996-06-21 | 1996-06-21 | Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012132A true JPH1012132A (en) | 1998-01-16 |
Family
ID=16072105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8179799A Withdrawn JPH1012132A (en) | 1996-06-21 | 1996-06-21 | Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012132A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709173B1 (en) * | 2004-04-13 | 2007-04-20 | 캐논 가부시끼가이샤 | Image display apparatus and method for manufacturing the same |
| US7942713B2 (en) * | 2005-12-13 | 2011-05-17 | Canon Kabushiki Kaisha | Method of fabricating an electron-emitting device incorporating a conductive film containing first and second particles having different resistance values |
-
1996
- 1996-06-21 JP JP8179799A patent/JPH1012132A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709173B1 (en) * | 2004-04-13 | 2007-04-20 | 캐논 가부시끼가이샤 | Image display apparatus and method for manufacturing the same |
| US7942713B2 (en) * | 2005-12-13 | 2011-05-17 | Canon Kabushiki Kaisha | Method of fabricating an electron-emitting device incorporating a conductive film containing first and second particles having different resistance values |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2932250B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2967334B2 (en) | Method of manufacturing electron-emitting device, and method of manufacturing electron source and image forming apparatus using the same | |
| JPH0982214A (en) | Electron emitting device, electron source, and image forming apparatus | |
| JP3054137B2 (en) | Image forming apparatus manufacturing method and manufacturing apparatus | |
| JP3300877B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3320299B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JPH1012132A (en) | Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof | |
| JP3408065B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3320310B2 (en) | Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof | |
| JP3091965B2 (en) | Method of manufacturing electron source and image forming apparatus | |
| JP3122879B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP2000082387A (en) | Electron source, manufacturing method and driving method thereof, image forming apparatus using the electron source and driving method thereof | |
| JPH09330647A (en) | Electron-emitting device, electron source using the electron-emitting device, image forming apparatus using the electron source, and method for manufacturing the electron-emitting device | |
| JPH1055751A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JPH10188854A (en) | Image forming apparatus and method of manufacturing the same | |
| JP2000195428A (en) | Image forming apparatus manufacturing method and manufacturing apparatus | |
| JP3200286B2 (en) | Method of manufacturing electron source and image forming apparatus | |
| JP3320206B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JPH1012140A (en) | Surface conduction type electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof | |
| JPH11283493A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JPH103854A (en) | Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof | |
| JPH1012139A (en) | Electron-emitting device, method of manufacturing the same, and electron source and image forming apparatus using the electron-emitting device | |
| JPH11339662A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2000243248A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP2000251628A (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |