JPH10124444A - Automatic master and slave setting system - Google Patents

Automatic master and slave setting system

Info

Publication number
JPH10124444A
JPH10124444A JP8282133A JP28213396A JPH10124444A JP H10124444 A JPH10124444 A JP H10124444A JP 8282133 A JP8282133 A JP 8282133A JP 28213396 A JP28213396 A JP 28213396A JP H10124444 A JPH10124444 A JP H10124444A
Authority
JP
Japan
Prior art keywords
master
slave
circuit
storage device
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8282133A
Other languages
Japanese (ja)
Other versions
JP3220026B2 (en
Inventor
Hiroshi Suzuki
比呂志 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yonezawa Ltd
Original Assignee
NEC Yonezawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yonezawa Ltd filed Critical NEC Yonezawa Ltd
Priority to JP28213396A priority Critical patent/JP3220026B2/en
Publication of JPH10124444A publication Critical patent/JPH10124444A/en
Application granted granted Critical
Publication of JP3220026B2 publication Critical patent/JP3220026B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PROBLEM TO BE SOLVED: To set every master and slave by means of the software of a computer after it's built in without operating the switches of every storage and to improve the changing flexibility and easiness of both master and slave while maintaining the compatibility of an IDE interface. SOLUTION: This system consists of a storage 5, a storage 6, a CPU 13, a bus 19 serving as an IDE interface, an automatic master/slave setting circuit 16 which sets the masters and slaves of both storages 5 and 6, and a backup memory 17 which stores the information to be sent to the circuit 16. In such a constitution, the master/slave information stored in the memory 17 is rewritten by software and the circuit 16 produces a master/slave switch signal based on the rewritten master/slave information. Then the storages 5 and 6 operate by the master/slave switch signal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、コンピュータの記
憶装置のマスタスレーブ自動設定システムに関し、特
に、IDEインタフェースで接続される記憶装置のマス
タスレーブ自動設定システムに関する。
The present invention relates to an automatic master / slave setting system for a storage device of a computer, and more particularly, to an automatic master / slave setting system for a storage device connected by an IDE interface.

【0002】[0002]

【従来の技術】従来技術におけるIDEおよびEIDE
インタフェースの記憶装置(これ以降は、IDEの中に
EIDEも含まれることとする)では、一つのアドレス
に対して、マスタ装置とスレーブ装置の2台接続可能で
あり、アドレスはプライマリーとセカンダリーの2つの
アドレスが使用できるため、合計4台の記憶装置が接続
可能である。一つのアドレスに接続される2台の記憶装
置は、一台はマスタとして、もう一台はスレーブとして
使用され、記憶装置のマスタとスレーブは、記憶装置上
にあるジャンパースイッチで、組み込み前にあらかじ
め、マスタかスレーブか設定して、コンピュータに組み
込まれる。
2. Description of the Related Art IDE and EIDE in the prior art
In an interface storage device (hereinafter, IDE is also included in IDE), two master and slave devices can be connected to one address, and two addresses of primary and secondary are connected. Since one address can be used, a total of four storage devices can be connected. Two storage devices connected to one address are used one as a master and the other as a slave, and the master and slave of the storage device are jumper switches on the storage device, which are used in advance before installation. , Set as a master or a slave, and built into the computer.

【0003】または、マスタスレーブ設定用ケーブルに
ジャンパースイッチを設定した上に専用ケーブルを使用
して、そのケーブルのマスタ用コネクターか、スレーブ
用コネクターかに接続することにより、機械的に、マス
タかスレーブかに設定される。
Alternatively, by setting a jumper switch on a master / slave setting cable and using a dedicated cable and connecting the cable to a master connector or a slave connector of the cable, the master or slave is mechanically connected. Is set.

【0004】これらにおいては、組み込んだあとに、マ
スタ、スレーブの変更はできない。アドレスは一つに対
して、記憶装置2台は、カスケードに接続されるため、
マスタ記憶装置に対してのアクセスか、スレーブ記憶装
置に対するアクセスかは、記憶装置内部のレジスターに
対して、マスタを呼び出すものか、スレーブを呼び出す
ものかを示すビットが設定され、リクエストに対応する
記憶装置のみが、アクセス対象となる。
[0004] In these devices, the master and slave cannot be changed after being incorporated. For one address, two storage devices are connected in cascade, so
For access to the master storage device or access to the slave storage device, a bit is set in a register inside the storage device to indicate whether to call the master or to call the slave. Only the device is accessed.

【0005】また、たとえば、従来技術である「特開平
4−260916号公報」記載の方法では、マスタに接
続された記憶装置からしか、コンピューターの立ち上げ
ができない。接続される記憶装置としてのハードディス
クをインタフェースの種類で分類して、つまりアドレス
を別にすることにより解決している。しかし、インタフ
ェースやアドレスを増やすと、装置の規模が大きくな
り、また、互換性が取れなくなる。
[0005] For example, in the method described in Japanese Patent Application Laid-Open No. Hei 4-260916, the computer can be started only from the storage device connected to the master. The problem is solved by classifying the hard disk as a connected storage device by the type of interface, that is, by using different addresses. However, when the number of interfaces and addresses is increased, the scale of the device is increased, and compatibility is lost.

【0006】[0006]

【発明が解決しようとする課題】上述した従来の技術の
第1の問題点は、IDEインタフェースの互換性が保て
なくなることである。その理由は、全て立ち上げのでき
る記憶装置として使用するために、アドレスを増やし
て、IDE規格としてのATA、ATA2、ATA3規
格で定められている、2つのアドレスを逸脱するからで
ある。
A first problem of the above-mentioned prior art is that compatibility of the IDE interface cannot be maintained. The reason for this is that the addresses are increased to deviate from the two addresses defined by the ATA, ATA2, and ATA3 standards as IDE standards in order to use them as storage devices that can all be started.

【0007】第2の問題点は、従来のコンピュータのI
DEインタフェースに接続される記憶装置は、記憶装置
上のスイッチまたはジャンパースイッチによって、その
記憶装置をマスタで使用するのかスレーブで使用するの
か、組み込み前に設定する必要があるため、柔軟性がな
いことである。その理由は、現在の、IDEインタフェ
ース接続ケーブルは、2台の装置をデイジーチェーンに
て接続するために、全く並行に配線されていて、個々に
別々に配線されてはいないためである。
The second problem is that the conventional computer has
The storage device connected to the DE interface is inflexible because the storage device must be set before installation by using a switch on the storage device or a jumper switch to determine whether the storage device is used as a master or a slave. It is. The reason for this is that the current IDE interface connection cables are laid in parallel in order to connect the two devices in a daisy chain, and are not individually and individually wired.

【0008】第3の問題点は、記憶装置を組み込んだ
後、マスタスレーブを変更しようとすると、また、コン
ピュータを分解して、記憶装置のジャンパースイッチを
変更しなければならないので、変更に多大の工数がかか
ることである。その理由は、記憶装置に設定のためのス
イッチがついていて、ソフトウェアでは変更できないか
らである。
[0008] The third problem is that if the master / slave is to be changed after the storage device is installed, the computer must be disassembled and the jumper switch of the storage device must be changed. It takes time and effort. The reason is that the storage device has a switch for setting and cannot be changed by software.

【0009】本発明の目的は、2台の記憶装置をコンピ
ュータにIDEインタフェースで接続した場合に、それ
ぞれのマスタ、スレーブの設定を、個々の記憶装置のス
イッチを操作すること無しに、組み込み後に、コンピュ
ータのソフトウェアから、設定可能とし、IDEインタ
フェースの互換を保ちつつ、マスタ、スレーブ変更の柔
軟性、容易性を向上させることである。
[0009] An object of the present invention is to set the respective masters and slaves when two storage devices are connected to a computer by an IDE interface without operating the switches of the individual storage devices, An object of the present invention is to improve flexibility and easiness of changing a master and a slave while enabling setting from software of a computer and maintaining compatibility of an IDE interface.

【0010】[0010]

【課題を解決するための手段】本発明の第1のマスタス
レーブ自動設定システムは、CPUと、種別を示す第1
の種別情報および存在を示す第1の装置取り付け情報を
持つ第1の記憶装置と、種別を示す第2の種別情報およ
び存在を示す第2装置取り付け情報を持つ第2の記憶装
置と、前記CPUで実行されるソフトウェアからの指示
によりマスタスレーブ情報が格納されるバックアップメ
モリと、前記第1および第2の種別情報および前記第1
および第2の装置取り付け情報および前記マスタスレー
ブ情報に基づいて前記第1および第2の記憶装置のマス
タ、スレーブを決定するマスタスレーブ自動設定回路
と、前記CPU、前記第1および第2の記憶装置、前記
バックアップメモリおよび前記マスタスレーブ自動設定
回路を接続するバスとを備える。
A first master / slave automatic setting system according to the present invention comprises a CPU and a first type indicating a type.
A first storage device having first device attachment information indicating type information and presence information, a second storage device having second type information indicating type and second device attachment information indicating presence information, and the CPU A backup memory in which master / slave information is stored in accordance with an instruction from software executed in the first and second types of information;
Master / slave automatic setting circuit for determining a master and a slave of the first and second storage devices based on the second and the second device attachment information and the master / slave information; and the CPU and the first and second storage devices And a bus connecting the backup memory and the master-slave automatic setting circuit.

【0011】本発明の第2のマスタスレーブ自動設定シ
ステムは、前記第1のマスタスレーブ自動設定システム
であって、前記マスタスレーブ自動設定回路が、(a)
前記第1の装置取り付け情報と前記第2の装置取り付け
情報とのNOR論理を作成するNOR回路と、(b)前
記バックアップメモリからの前記マスタスレーブ情報が
前記バスからのセット信号によりセットされるフリップ
フロップと、(c)前記フリップフロップの出力を反転
させるインバータと、(d)前記第1の種別情報をエン
コードする第1のOR回路と、(e)前記第2の種別情
報をエンコードする第2のOR回路と、(f)前記NO
R回路の出力、前記インバータの出力、前記第2のOR
回路の出力の論理積を作成し、前記第1の記憶装置のマ
スタスレーブ切り替え信号として出力する第1のAND
回路と、(g)前記NOR回路の出力、前記フリップフ
ロップの出力、前記第1のOR回路の出力の論理積を作
成し、前記第2の記憶装置のマスタスレーブ切り替え信
号として出力する第2のAND回路とを備える。
The second master / slave automatic setting system of the present invention is the first master / slave automatic setting system, wherein the master / slave automatic setting circuit comprises:
A NOR circuit for creating a NOR logic between the first device mounting information and the second device mounting information; and (b) a flip-flop in which the master-slave information from the backup memory is set by a set signal from the bus (C) an inverter for inverting the output of the flip-flop, (d) a first OR circuit for encoding the first type information, and (e) a second OR circuit for encoding the second type information. And (f) the NO
An output of an R circuit, an output of the inverter, and the second OR
A first AND that creates a logical product of the outputs of the circuits and outputs the logical product as a master-slave switching signal of the first storage device
And (g) a logical product of the output of the NOR circuit, the output of the flip-flop, and the output of the first OR circuit, and outputs as a master-slave switching signal of the second storage device. And an AND circuit.

【0012】[0012]

【発明の実施の形態】次に、本発明の実施の形態につい
て図1を参照して説明する。図1は本発明の実施の形態
の構成を示すブロック図である。図1を参照すると、本
発明のマスタスレーブ自動設定システムは、記憶装置5
と、記憶装置6と、CPU13と、CPU13と記憶装
置5および記憶装置6とを接続するIDEインタフェー
スであるバス19と、記憶装置5および記憶装置6のマ
スタスレーブを設定するマスタスレーブ自動設定回路1
6と、マスタスレーブ設定回路16に送る情報を保存す
るバックアップメモリ17とから構成される。
Next, an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention. Referring to FIG. 1, a master-slave automatic setting system according to the present invention includes a storage device 5
A storage device 6, a CPU 13, a bus 19 serving as an IDE interface connecting the CPU 13 with the storage device 5 and the storage device 6, and a master-slave automatic setting circuit 1 for setting a master-slave of the storage device 5 and the storage device 6.
6 and a backup memory 17 for storing information to be sent to the master-slave setting circuit 16.

【0013】図2は、本発明が適用されるコンピュータ
の物理的概略ブロック図である。図2を参照すると、こ
のコンピュータ1は、マスタスレーブ設定回路16、バ
ックアップメモリ17、バス19およびCPU13が格
納されるCPUボード8と、記憶装置5と、記憶装置6
と、これらを接続する記憶装置5に付属するコネクタ1
1と、記憶装置6に付属するコネクタ12とから構成さ
れる。
FIG. 2 is a physical schematic block diagram of a computer to which the present invention is applied. Referring to FIG. 2, the computer 1 includes a master / slave setting circuit 16, a backup memory 17, a bus 19, and a CPU board 8 in which a CPU 13 is stored, a storage device 5, and a storage device 6.
And a connector 1 attached to the storage device 5 for connecting them.
1 and a connector 12 attached to the storage device 6.

【0014】図3は、コンピュータ1の見取り図であ
る。図4は、フロッピーディスク装置の見取り図であ
る。図5は、ハードディスク装置の見取り図である。図
6は、CD−ROM装置の見取り図である。
FIG. 3 is a sketch of the computer 1. FIG. 4 is a sketch of the floppy disk drive. FIG. 5 is a sketch of the hard disk device. FIG. 6 is a sketch of a CD-ROM device.

【0015】図3を参照すると、コンピュータ1は、前
面にそれぞれ記憶装置5と記憶装置6の収まる開口部5
aと開口部5bとを有する。コンピュータ1には、図4
に示すフロッピーディスク装置2、図5に示すIDEイ
ンタフェースハードディスク装置3、図6に示すIDE
インタフェースCD−ROM装置4等の記憶装置を装着
できる。
Referring to FIG. 3, the computer 1 has a storage device 5 and an opening 5 in which the storage device 6 fits in the front, respectively.
a and an opening 5b. FIG.
Floppy disk device 2 shown in FIG. 5, IDE interface hard disk device 3 shown in FIG. 5, IDE shown in FIG.
A storage device such as the interface CD-ROM device 4 can be mounted.

【0016】図7は、記憶装置の種別情報を説明する論
理図である。図8は、各記憶装置のマスタ、スレーブ決
定のための論理図である。図7には、種別情報である装
置取り付け確認信号と装置認識ビットが示され、図8に
は、マスタスレーブ切り替え信号が示される。それぞれ
の記憶装置5、6のコネクタ11、12に、図7および
以下に示す種別情報が固定的にビルトインされる。 CTL0:装置取り付け確認信号(装置が入ると“0”
となる確認の信号) PCL1:装置識別ビット1 PCL2:装置識別ビット2 PCL3:装置識別ビット3 この種別情報は、信号としてマスタスレーブ設定回路1
6に送られる。また、図8のマスタスレーブ切り替え信
号BAY0CSEL、BAY1CSELは、図10に示
されるマスタスレーブ自動設定回路16で作成され、記
憶装置5、6に送出される。
FIG. 7 is a logical diagram for explaining the type information of the storage device. FIG. 8 is a logic diagram for determining the master and slave of each storage device. FIG. 7 shows a device attachment confirmation signal and device recognition bits, which are type information, and FIG. 8 shows a master-slave switching signal. Type information shown in FIG. 7 and the following is fixedly built into the connectors 11 and 12 of the storage devices 5 and 6. CTL0: Device installation confirmation signal ("0" when device is turned on)
PCL1: device identification bit 1 PCL2: device identification bit 2 PCL3: device identification bit 3 This type information is used as a signal in the master-slave setting circuit 1.
Sent to 6. The master / slave switching signals BAY0CSEL and BAY1CSEL in FIG. 8 are created by the master / slave automatic setting circuit 16 shown in FIG.

【0017】次に、本発明の動作について図9、図10
を参照して説明する。図9は、記憶装置5、6の種別情
報からインタフェース種類情報を自動的に設定する手順
を示すフローチャートである。図10は、マスタスレー
ブ自動設定回路16のブロック図である。図10を参照
すると、マスタスレーブ自動設定回路16は、NOR回
路21と、フリップフロップ22と、インバータ23
と、3入力AND回路25、26と、OR回路27、2
8とから構成される。
Next, the operation of the present invention will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 9 is a flowchart showing a procedure for automatically setting the interface type information from the type information of the storage devices 5 and 6. FIG. 10 is a block diagram of the master-slave automatic setting circuit 16. Referring to FIG. 10, the master-slave automatic setting circuit 16 includes a NOR circuit 21, a flip-flop 22, and an inverter 23.
, Three-input AND circuits 25 and 26, and OR circuits 27 and 2
And 8.

【0018】まず、ソフトウェアは、PCL2、PCL
3の値を調べ(図9S1)、PCL2とPCL3が、と
もに“0”であった場合は、記憶装置を、フロッピーデ
ィスク装置と認識し、CPU13がバックアップメモリ
17にフロッピーディスク装置であること示すインタフ
ェース種類情報を記憶させる(図9S2)。それ以外の
場合は、IDEインターフェイスであることを示すイン
タフェース種類情報を記憶させる(図9S3)。次に、
ソフトウェアは、バックアップメモリ17から上述した
インタフェース情報を読み出し、その情報に基づいてマ
スタスレーブ情報を作成し、バックアップメモリ17に
記憶させる。このマスタスレーブ情報はMS信号として
記憶装置5、6に出力される。MS信号は、バス19か
らMSWRITEが1クロック出力されるとフリップフ
ロップ22に設定される。MSWRITEのクロック
は、ソフトウェアから、設定変更時か電源投入時かに出
力される。
First, the software is PCL2, PCL
3 is checked (S1 in FIG. 9), and if both PCL2 and PCL3 are "0", the storage device is recognized as a floppy disk device, and the CPU 13 indicates in the backup memory 17 that the backup memory 17 is a floppy disk device. The type information is stored (S2 in FIG. 9). In other cases, the interface type information indicating the IDE interface is stored (S3 in FIG. 9). next,
The software reads the above-described interface information from the backup memory 17, creates master-slave information based on the information, and stores the master-slave information in the backup memory 17. The master / slave information is output to the storage devices 5 and 6 as an MS signal. The MS signal is set in the flip-flop 22 when one clock of MSWRITE is output from the bus 19. The MSWRITE clock is output from software when the setting is changed or when the power is turned on.

【0019】ソフトウェアでマスタスレーブの設定が変
更がなされる場合には、ソフトウェアにより、バックア
ップメモリ17からのMSの信号が変更され、コンピュ
ータシステム全体がリセットされ、MSWRITEが1
クロック出力され、設定が変えられる。
When the master / slave setting is changed by software, the MS signal from the backup memory 17 is changed by software, the entire computer system is reset, and MSWRITE is set to 1
Clock output and setting can be changed.

【0020】コンピューターシステム全体をリセットす
る理由は、ハードディスクのマスタスレーブ設定の初期
化設定が、ハードディスクの電源投入時か、電源投入時
を含むハードウエアリセットの直後の設定の初期化時期
に行われるからである。初期化時には、ジャンパー設定
のロジックか、CSEL信号のロジックの状態を読み込
み直して、設定変更が行われる。別の理由は、コンピュ
ータシステムとしてのPCAT互換機においては、ハー
ドディスクのパラメータテーブルを記憶しているCMO
Sと言われるレジスタに設定変更が実施された場合に、
仕様上初期化をし直さなくてはならないからである。し
たがって、マスターとスレーブのパラメータが異なる場
合、マスターとスレーブを入れ替えることによりCMO
Sの値を設定し直さなくてはならなくなり、システムリ
セットが必要になる。
The reason for resetting the entire computer system is that the initialization setting of the master / slave setting of the hard disk is performed when the power of the hard disk is turned on or at the time of initialization of the setting immediately after the hardware reset including the power-on. It is. At the time of initialization, the setting is changed by rereading the state of the logic of the jumper setting or the logic of the CSEL signal. Another reason is that, in a PCAT compatible machine as a computer system, a CMO that stores a parameter table of a hard disk is used.
When a setting change is made to a register called S,
This is because the specification requires reinitialization. Therefore, when the parameters of the master and the slave are different, the CMO
The value of S must be reset, and a system reset is required.

【0021】フリップフロップ22の出力はインバータ
23で反転され、3入力AND25に入る、また、フリ
ップフロップ22の出力は3入力AND25に入る。
The output of the flip-flop 22 is inverted by the inverter 23 and enters the three-input AND 25. The output of the flip-flop 22 enters the three-input AND 25.

【0022】記憶装置5からのBAY0CTL0は、記
憶装置5の装置取り付け確認信号CTL0を示し、記憶
装置6からのBAY1CTL0は記憶装置6の装置取り
付け確認信号CTL0を示す。記憶装置5からのBAY
0PCL2は記憶装置5の装置識別ビットPCL2を示
し、BAY0PCL3は記憶装置5の装置識別ビットP
CL3を示す。記憶装置6からのBAY1PCL2は記
憶装置6の装置識別ビットPCL2を示し、BAY1P
CL3は記憶装置6の装置識別ビットPCL3を示す。
BAY0CTL0 from the storage device 5 indicates the device attachment confirmation signal CTL0 of the storage device 5, and BAY1CTL0 from the storage device 6 indicates the device attachment confirmation signal CTL0 of the storage device 6. BAY from storage device 5
0PCL2 indicates the device identification bit PCL2 of the storage device 5, and BAY0PCL3 indicates the device identification bit P of the storage device 5.
CL3 is shown. BAY1PCL2 from the storage device 6 indicates the device identification bit PCL2 of the storage device 6, and BAY1P
CL3 indicates the device identification bit PCL3 of the storage device 6.

【0023】NOR回路21は、片側だけに、IDEデ
バイスが接続された場合、必ずその記憶装置のCSEL
を“0”にし、マスタとして設定し、立ち上げ装置とし
て使用するための回路として動作する。AND回路27
とAND28は、片方にフロッピーディスク、片方にI
DEデバイスが接続された場合、IDEデバイスを必ず
マスタとして設定するための回路として動作する。
When an IDE device is connected to only one side, the NOR circuit 21 always stores the CSEL of the storage device.
Is set to "0", set as a master, and operates as a circuit for use as a start-up device. AND circuit 27
And AND28 have a floppy disk on one side and an I
When a DE device is connected, the device operates as a circuit for always setting the IDE device as a master.

【0024】そして、3入力AND回路25と3入力A
ND回路26からは、それぞれ、BAY0CSELとB
AY1CSELとが出力される。BAY0CSELは記
憶装置0のマスタスレーブ切り替え信号CSELで、B
AY1CSELは記憶装置1のCSEL信号で、それぞ
れの論理は、“0”でマスタ、“1”でスレーブとな
る。
The three-input AND circuit 25 and the three-input A
From the ND circuit 26, BAY0CSEL and B
AY1CSEL is output. BAY0CSEL is a master-slave switching signal CSEL of the storage device 0,
AY1CSEL is a CSEL signal of the storage device 1, and each logic is "0" as a master and "1" as a slave.

【0025】ここで、ハードディスクやCD−ROMな
どのIDEインターフェイス装置においては、ジャンパ
ー設定でのマスタスレーブ設定ではなく、インターフェ
イス上でマスタとスレーブを設定できる、すなわち、A
TA、ATA2、ATA3で規定されているIDEイン
タフェース信号の28ピンのCSELで設定できる仕様
のものを使用する必要がある。
Here, in an IDE interface device such as a hard disk or a CD-ROM, a master and a slave can be set on an interface instead of a master / slave setting by a jumper setting.
It is necessary to use an IDE interface signal specified by TA, ATA2, and ATA3 which can be set by a 28-pin CSEL.

【0026】[0026]

【発明の効果】本発明の第1の効果は、記憶装置のマス
タ、スレーブの変更が柔軟、かつ容易にできることであ
る。また、第2の効果は、既存の技術であるIDEイン
タフェースの仕様を保ちつつ、記憶装置のいずれからで
も立ち上げができることである。
A first effect of the present invention is that the change of the master and the slave of the storage device can be flexibly and easily performed. The second effect is that the device can be started up from any of the storage devices while maintaining the specifications of the IDE interface, which is an existing technology.

【0027】その理由は、マスタスレーブの設定、変更
がソフトウェアでできるようにし、記憶装置のスイッチ
で設定する必要を無くしたからである。
The reason is that the setting and changing of the master / slave can be performed by software, and the setting by the switch of the storage device is not required.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.

【図2】本発明が適用されるコンピュータの物理的概略
ブロック図である。
FIG. 2 is a physical schematic block diagram of a computer to which the present invention is applied.

【図3】コンピュータの見取り図である。FIG. 3 is a sketch of a computer.

【図4】フロッピーディスク装置の見取り図である。FIG. 4 is a sketch of a floppy disk device.

【図5】ハードディスク装置の見取り図である。FIG. 5 is a sketch of a hard disk device.

【図6】CD−ROM装置の見取り図である。FIG. 6 is a sketch of a CD-ROM device.

【図7】記憶装置の種別情報を説明する論理図である。FIG. 7 is a logical diagram illustrating type information of a storage device.

【図8】各記憶装置のマスタ、スレーブ決定のための論
理図である。
FIG. 8 is a logic diagram for determining a master and a slave of each storage device.

【図9】インタフェース種別情報を設定する手順を示す
フローチャートである。
FIG. 9 is a flowchart illustrating a procedure for setting interface type information.

【図10】マスタスレーブ自動設定回路のブロック図で
ある。
FIG. 10 is a block diagram of a master-slave automatic setting circuit.

【符号の説明】[Explanation of symbols]

1 コンピュータ 2 フロッピーディスク装置 3 ハードディスク装置 4 CD−ROM装置 5、6 記憶装置 8 CPUボード 11、12 コネクタ 13 CPU 16 マスタスレーブ自動設定回路 17 バックアップメモリ 19 バス 21 NOR回路 22 フリップフロップ 23 インバータ 25、26 3入力AND回路 27、28 OR回路 Reference Signs List 1 computer 2 floppy disk device 3 hard disk device 4 CD-ROM device 5, 6 storage device 8 CPU board 11, 12 connector 13 CPU 16 master / slave automatic setting circuit 17 backup memory 19 bus 21 NOR circuit 22 flip-flop 23 inverter 25, 26 3-input AND circuit 27, 28 OR circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 CPUと、種別を示す第1の種別情報お
よび存在を示す第1の装置取り付け情報を持つ第1の記
憶装置と、種別を示す第2の種別情報および存在を示す
第2装置取り付け情報を持つ第2の記憶装置と、前記C
PUで実行されるソフトウェアからの指示によりマスタ
スレーブ情報が格納されるバックアップメモリと、前記
第1および第2の種別情報および前記第1および第2の
装置取り付け情報および前記マスタスレーブ情報に基づ
いて前記第1および第2の記憶装置のマスタ、スレーブ
を決定するマスタスレーブ自動設定回路と、前記CP
U、前記第1および第2の記憶装置、前記バックアップ
メモリおよび前記マスタスレーブ自動設定回路を接続す
るバスとを有することを特徴とするマスタスレーブ自動
設定システム。
1. A first storage device having a CPU, first type information indicating a type and first device attachment information indicating a presence, and a second device indicating a second type information indicating a type and a presence A second storage device having mounting information;
A backup memory in which master-slave information is stored in accordance with instructions from software executed by the PU, and the backup memory based on the first and second type information, the first and second device attachment information, and the master-slave information. A master-slave automatic setting circuit for determining a master and a slave of the first and second storage devices;
U, a bus for connecting the first and second storage devices, the backup memory, and the master / slave automatic setting circuit.
【請求項2】 前記マスタスレーブ自動設定回路が、
(a)前記第1の装置取り付け情報と前記第2の装置取
り付け情報とのNOR論理を作成するNOR回路と、
(b)前記バックアップメモリからの前記マスタスレー
ブ情報が前記バスからのセット信号によりセットされる
フリップフロップと、(c)前記フリップフロップの出
力を反転させるインバータと、(d)前記第1の種別情
報をエンコードする第1のOR回路と、(e)前記第2
の種別情報をエンコードする第2のOR回路と、(f)
前記NOR回路の出力、前記インバータの出力、前記第
2のOR回路の出力の論理積を作成し、前記第1の記憶
装置のマスタスレーブ切り替え信号として出力する第1
のAND回路と、(g)前記NOR回路の出力、前記フ
リップフロップの出力、前記第1のOR回路の出力の論
理積を作成し、前記第2の記憶装置のマスタスレーブ切
り替え信号として出力する第2のAND回路と、を有す
ることを特徴とする請求項1記載のマスタスレーブ自動
設定システム。
2. The master-slave automatic setting circuit,
(A) a NOR circuit that creates NOR logic between the first device attachment information and the second device attachment information;
(B) a flip-flop in which the master / slave information from the backup memory is set by a set signal from the bus; (c) an inverter for inverting the output of the flip-flop; and (d) the first type information. A first OR circuit that encodes
A second OR circuit for encoding the type information of
A first logical product of an output of the NOR circuit, an output of the inverter, and an output of the second OR circuit, which is output as a master-slave switching signal of the first storage device;
And (g) forming a logical product of the output of the NOR circuit, the output of the flip-flop, and the output of the first OR circuit, and outputting the logical product as a master-slave switching signal of the second storage device. The master / slave automatic setting system according to claim 1, further comprising two AND circuits.
JP28213396A 1996-10-24 1996-10-24 Master / slave automatic setting system Expired - Fee Related JP3220026B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28213396A JP3220026B2 (en) 1996-10-24 1996-10-24 Master / slave automatic setting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28213396A JP3220026B2 (en) 1996-10-24 1996-10-24 Master / slave automatic setting system

Publications (2)

Publication Number Publication Date
JPH10124444A true JPH10124444A (en) 1998-05-15
JP3220026B2 JP3220026B2 (en) 2001-10-22

Family

ID=17648551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28213396A Expired - Fee Related JP3220026B2 (en) 1996-10-24 1996-10-24 Master / slave automatic setting system

Country Status (1)

Country Link
JP (1) JP3220026B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084874A (en) * 2001-07-06 2003-03-19 Internatl Business Mach Corp <Ibm> Computer device, control method for mounting and dismounting device, control method of computer device
US6539442B1 (en) * 1993-07-28 2003-03-25 Mitsumi Electric Co., Ltd. Selecting a CD-ROM apparatus connected in cascade with a hard disk by a CD-ROM driver switching a drive selection bit in an IDE interface
US6735671B1 (en) 1999-07-12 2004-05-11 Nec Corporation System for accessing hard disk drive built in computer in which hard disk drive built in its computer can be accessed from outside its computer even if computer is not driven
US6779068B2 (en) 2000-12-19 2004-08-17 Samsung Electronics Co., Ltd. Portable computer and automatic setting method of master/slave devices for the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6539442B1 (en) * 1993-07-28 2003-03-25 Mitsumi Electric Co., Ltd. Selecting a CD-ROM apparatus connected in cascade with a hard disk by a CD-ROM driver switching a drive selection bit in an IDE interface
US6769042B2 (en) 1993-07-28 2004-07-27 Mitsumi Electric Co., Ltd. Selectively coupling one of two interfaces in an external memory apparatus to a personal computer depending upon a configuration of the computer and a single bus interface
US7080171B2 (en) 1993-07-28 2006-07-18 Mitsumi Electric Co., Ltd. CD-ROM apparatus
US6735671B1 (en) 1999-07-12 2004-05-11 Nec Corporation System for accessing hard disk drive built in computer in which hard disk drive built in its computer can be accessed from outside its computer even if computer is not driven
US6779068B2 (en) 2000-12-19 2004-08-17 Samsung Electronics Co., Ltd. Portable computer and automatic setting method of master/slave devices for the same
JP2003084874A (en) * 2001-07-06 2003-03-19 Internatl Business Mach Corp <Ibm> Computer device, control method for mounting and dismounting device, control method of computer device

Also Published As

Publication number Publication date
JP3220026B2 (en) 2001-10-22

Similar Documents

Publication Publication Date Title
US6816939B2 (en) Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor
JP4113750B2 (en) PC card control device and computer system including this PC card control device
HK1041540B (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
JP3220026B2 (en) Master / slave automatic setting system
JP4784759B2 (en) PLC equipment
CN115422110B (en) Port configuration method of electronic equipment and PCIE Switch chip
KR19990079978A (en) PCI Hot Plug Device and Control Method Using I2C Bus
JPH10232727A (en) Power system
CN118689829A (en) I2C control circuit, control method and electronic device
JP2004185619A (en) System and method for switching clock source
JP3401729B2 (en) Split bus control circuit
KR100677198B1 (en) Digital tv ethernet device
KR100224966B1 (en) Diagnostic / control system using multilayer IC bus with multi-master devices accessible
KR100374335B1 (en) Board Isolation Circuit of Bus System
JP3093052B2 (en) Cable misconnection compensation circuit
JPH10222454A (en) Unit identification device
JP2848331B2 (en) Hazard-free finite state machine synthesis method
JPH067379B2 (en) Direct memory access control circuit
CN121681439A (en) I²C Equipment Control Methods and Systems
CN115934598A (en) Node and user interface board communication method, device, electronic equipment and storage medium
JPH0116193Y2 (en)
JPH10105287A (en) Connection system for extension board
CN120561070A (en) Baseboard management controller general device, operation method and electronic equipment
CN114222983A (en) Microcontroller system with GPIO
JP2001051026A (en) Electronic-circuit monitoring apparatus

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees