JPH10124656A

JPH10124656A - 画像処理装置および方法

Info

Publication number: JPH10124656A
Application number: JP8275996A
Authority: JP
Inventors: Seiichiro Iwase; 清一郎岩瀬; Masuyoshi Kurokawa; 益義黒川; Mamoru Kano; 護加納; Kenichiro Nakamura; 憲一郎中村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-10-18
Filing date: 1996-10-18
Publication date: 1998-05-15

Abstract

(57)【要約】【課題】ＳＩＭＤ形式の処理装置で画像の処理を行
う。【解決手段】各要素プロセッサ３１は、それぞれ１画
素分の入力データを供給される。所定の要素プロセッサ
３１に供給されたデータをＲ₀とし、左隣り、左２つ隣
り、右隣り、右２つ隣り、および、右３つ隣りの要素プ
ロセッサ３１に供給されたデータをそれぞれＲ_-1、
Ｒ_-2、Ｒ₊₁、Ｒ₊₂、および、Ｒ₊₃とする。要素プロセッ
サ３１は、予め供給されているフィルタ係数セット（Ｆ
Ｃ１，ＦＣ２，ＦＣ３，ＦＣ４）を利用して、出力デー
タに対応する画素に位置関係に応じて、Ｒ_-1×ＦＣ１＋Ｒ₀×ＦＣ２＋Ｒ₊₂×ＦＣ３＋Ｒ₊₃×Ｆ
Ｃ４、または、Ｒ_-2×ＦＣ１＋Ｒ₀×ＦＣ２＋Ｒ₊₁×Ｆ
Ｃ３＋Ｒ₊₂×ＦＣ４を、出力データとしてそれぞれ出力
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置およ
び方法に関し、特に、複数の要素プロセッサに入力バス
を介して画像データを供給し、その複数の要素プロセッ
サをＳＩＭＤ制御して、各要素プロセッサで、画像処理
を並列に行う画像処理装置および方法に関する。

【０００２】

【従来の技術】テレビジョン受像機などの画像表示器
（ディスプレイ）は、ＣＲＴ（CathodeRay Tube）を使
用しているものが多い。このようなディスプレイにおい
て、各種画像方式に対応してアナログ的に画像信号を取
り扱い、画像を表示する場合、水平走査周波数を変えて
対応することが多い。

【０００３】一方、デジタル的に画像信号を取り扱う場
合、ＮＴＳＣやＰＡＬなどの放送伝送方式に応じて、画
像の解像度が異なるので、それらの方式でデジタル化さ
れた画像の縦方向と横方向の画素数は、放送伝送方式毎
に異なる。また、放送伝送方式としては、ＨＤＴＶまで
含めていろいろな方式があり、その画素数（解像度）の
規格は多様である。そのため、画像データに対してデジ
タル処理を行うシステムにおいては、これらのすべての
伝送方式に対応させる場合、画素数を「補間フィルタ」
で変換する必要がある。

【０００４】次に、画像の画素数を変換するための補間
フィルタの一例について説明する。

【０００５】まず、画像の拡大または縮小、および、標
本化周波数（画素数）の変換について説明する。

【０００６】画像の拡大または縮小と、画像の標本化周
波数（画素数）を変換（解像度の異なる画像規格間の変
換）は、どちらも、原画像の各画素位置に対して、元の
画像において存在しなかった画素のデータを求める演算
を行うことにより実現される。従って、同様の演算操作
を行う補間フィルタを利用することにより、上述の２つ
の処理を行うことが可能である。

【０００７】図１８は、原画像の一部分の一例を示して
いる。図中の丸印は画素の位置を表している。この部分
においては、横方向に８画素、縦方向に６画素が含まれ
ている（便宜上、ここでは画素数を小さい値に設定して
いる）。

【０００８】次に、この原画像を例えば（１０／７）倍
に拡大する場合について説明する。なお、倍率は面積で
はなく長さの比で表現するものとする。図１８の画像を
拡大する場合、表示画像規格は変えずに、画素の配列
（即ち画素間隔など）を、図１８と同一に保つ。そのよ
うにして、拡大の処理を行った場合、その結果の画像
は、図１９のようになる。この場合、倍率は、１．４２
９（＝１０／７）であるので、画像の１辺の長さは、
１．４２９倍され、画素数は、約１．４２９²倍に増加
する。

【０００９】例えば水平方向（水平走査の方向）に対し
て、原画像においては画素数が８であるが、拡大後に
は、１１または１２（８×１０／７＝１１．４２９に近
い整数）画素になる。従って、拡大後の相似画像におけ
る画像の同じ部分に対応する各画素の位置関係は、原画
像における位置関係とは異なるので、拡大後の各画素の
データ（輝度や色を表現する）の値は、原画像のそれと
は異なることになる。

【００１０】図２０は、（１０／７）倍の倍率で、画像
の拡大した場合における、原画像と拡大後の画像におけ
る水平方向の画素の位置関係について示している。

【００１１】図中、上側のＲｉ（ｉ＝１，２，・・・）
は、原画像の画素データを表しており、下側のＱｉ（ｉ
＝１，２，・・・）は、拡大後の補間画素のデータを表
している。Ｒｉに対応する画素は、Ｑｉに対応する画素
の間隔の（１０／７）倍の間隔で配置されている。な
お、図２０は、水平方向の拡大の様子だけを示している
が、垂直方向についても同様であるので、その説明は省
略する。

【００１２】拡大後の各画素のデータの値は、図２０に
示すような原画像の各画素の位置との対応関係に応じ
て、周辺のいくつかの原画像の画素データの値から、補
間フィルタ演算、即ち補間関数の畳み込み演算を行うこ
とにより算出する（後述）。

【００１３】次に、画像の大きさを変化させずに、標本
化周波数を例えば（１０／７）倍にする場合を考える。
この標本化周波数変換は、解像度が（１０／７）倍だけ
高い画像規格に変換することと等価である。即ち、水平
方向の画素数は、（１０／７）倍に変更される。この場
合、図１８の原画像は、図２１に示すように、１次元的
には約１．４２９倍の画素数、即ち１．４２９²倍の面
密度を有する画像に変換される。

【００１４】図１８の各画素と図１９の各画素との対応
関係と、図１８の各画素と図２１の各画素との対応関係
は、両者とも、図２０に示すようになり、同一であるの
で、画素数の多い画像規格に変換する演算操作は、上述
の画像の拡大の演算操作と同様に行われる。

【００１５】次に、図１８の原画像を例えば（１０／１
３）倍に縮小する場合について説明する。

【００１６】画像の縮小を行う場合、画像の規格は変え
ないので、縮小後の画像における画素の配列、即ち画素
間隔などは、図１８に示す原画像と同一になる。

【００１７】図２２は、図１８の原画像を、（１０／１
３）倍に縮小した画像を示している。この場合、倍率
は、０．７６９（＝１０／１３）であるので、画像の１
辺の長さは、０．７６９倍に縮小し、縮小画面を構成す
る画素数は、約０．７６９²に減少する。

【００１８】例えば、原画像においては水平方向の画素
数が８であるが、縮小後の画像においては、水平方向の
画素数は、６または７（８×１０／１３＝６．１５４に
近い整数）になる。従って、縮小後の相似画像における
画像の同じ部分に対応する各画素の位置関係は、原画像
における各画素の位置関係とは異なるので、縮小後の各
画素のデータ（輝度や色を表現する）の値は、原画像の
それとは異なる。

【００１９】図２３は、（１０／１３）倍の倍率で、画
像を縮小した場合における、原画像と縮小後の画像にお
ける水平方向の画素の位置関係について示している。

【００２０】図中、上側のＲｉ（ｉ＝１，２，・・・）
は、原画像の画素データを表しており、下側のＱｉ（ｉ
＝１，２，・・・）は、縮小後の補間画素のデータを表
している。Ｒｉに対応する画素は、Ｑｉに対応する画素
の間隔の（１０／１３）倍の間隔で配置されている。な
お、図２３は、水平方向の縮小の様子だけを示している
が、垂直方向についても同様であるので、その説明は省
略する。

【００２１】縮小後の各画素のデータの値は、図２３に
示すような原画像の各画素との対応関係に応じて、周辺
のいくつかの原画像の画素データの値から、補間フィル
タ演算、即ち補間関数の畳み込み演算を行うことにより
算出する。

【００２２】次に、画像の大きさを変化させずに、標本
化周波数を例えば（１０／１３）倍にする場合を考え
る。この標本化周波数変換は、解像度が（１０／１３）
倍だけ低い画像規格に変換することと等価である。即
ち、画素数は、（１０／１３）倍に変更される。この場
合、図１８の原画像は、図２４に示すように、１次元的
には約０．７６９倍の画素数、即ち０．７６９²倍の面
密度を有する画像に変換される。

【００２３】図１８の各画素と図２２の各画素との対応
関係と、図１８の各画素と図２４の各画素との対応関係
は、図２３に示すようになり、同一であるので、解像度
が低い画像規格に変換する演算操作は、上述の画像の縮
小の演算操作と同様に行われる。

【００２４】以上のように、画像の拡大または縮小、お
よび、標本化周波数（画素数）の変換を行う場合、原画
像には存在しなかった位置の画素データを算出する補間
フィルタが必要となる。

【００２５】次に、補間フィルタにおいて行われる演算
について説明する。

【００２６】図２５に示すように、原画像の標本化間隔
をＳとし、原画像の画素Ｒの位置から距離（位相）Ｐだ
け離れた位置を、補間により生成する画素Ｑｉの位置
（補間点）とすると、画素Ｑｉの値は、その周辺の原画
像の画素の値Ｒに対する畳み込み演算により算出され
る。

【００２７】「標本化定理」によれば、理想的な「補
間」を行う場合、式（１）および図２６（Ａ）に示すよ
うなｓｉｎｃ関数を補間関数ｆ（ｘ）として、無限時間
過去の画素から無限時間将来の画素までの畳み込み演算
を行う。ｆ（ｘ）＝ｓｉｎｃ（π×ｘ）＝ｓｉｎ（π×ｘ）／（π×ｘ）（１）

【００２８】ここで、πは、円周率を表す。

【００２９】しかしながら、実際には、有限時間内に補
間値を算出する必要があるので、ｓｉｎｃ関数を、有限
の範囲で近似した補間関数を利用する。

【００３０】近似の方法としては、最近傍近似法、双一
次近似法、Ｃｕｂｉｃ近似法などが知られている。

【００３１】最近傍近似法においては、式（２）および
図２６（Ｂ）に示すような補間関数を利用して、原画像
の１画素のデータから、補間後の１画素のデータを演算
する。なお、式（２）および図２６（Ｂ）の変数ｘは、
原画像の画素位置からの水平方向の変位を、原画像の標
本間隔で正規化した量を表すものとする。

【数１】

【００３２】双一次近似法においては、式（３）および
図２６（Ｃ）に示すような補間関数を利用して、原画像
の２画素のデータから、補間後の１画素のデータを演算
する。なお、式（３）および図２６（Ｃ）の変数ｘは、
原画像の画素位置からの水平方向の変位を、原画像の標
本間隔で正規化した量を表すものとする。また、双一次
近似法は、線形補間として良く知られており、加重平均
が算出される。

【数２】

【００３３】Ｃｕｂｉｃ近似法においては、式（４）お
よび図２６（Ｄ）に示すような補間関数を利用して、原
画像の４画素のデータから、補間後の１画素のデータを
演算する。なお、式（４）および図２６（Ｄ）の変数ｘ
は、原画像の画素位置からの水平方向の変位を、原画像
の標本間隔で正規化した量を表すものとする。

【数３】

【００３４】これらの畳み込み演算は、所謂ＦＩＲデジ
タルフィルタを利用して行うことが可能である。その場
合、補間関数の中心を補間点に合わせ、所定の画素数分
だけ近傍の原画像の標本点で補間関数を標本化した値を
補間フィルタ係数セットとして使う。

【００３５】例えば、双一次近似法で補間の演算を行う
場合、位相Ｐが０．０であるとき、フィルタ係数セット
を構成する２つの重み（フィルタ係数）は、１．０と
０．０となり、位置が一致する原画像の画素データ値を
そのまま出力するような係数セットとなる。

【００３６】また、位相Ｐが０．５であるとき、２つの
フィルタ係数は、０．５と０．５となり、Ｐが０．３で
あるときにおいて、０．７と０．３となる。

【００３７】Ｃｕｂｉｃ近似法で補間の演算を行う場
合、位相Ｐが０．０であるとき、フィルタ係数セットを
構成する４つの重み（フィルタ係数）は０．０、１．
０、０．０、および、０．０となり、位置が一致する原
画像画素のデータ値をそのまま出力するような係数セッ
トとなる。

【００３８】また、位相Ｐが０．５であるとき、４つの
フィルタ係数は、−０．１２５、０．６２５、０．６２
５、および、−０．１２５となり、Ｐが０．３であると
きにおいては −０．０６３、０．８４７、０．３６
３、および、−０．１４７となる。

【００３９】なお、このとき、データを算出する補間点
毎に、原画像の画素との位相Ｐがそれぞれ異なるので、
異なる位相に対応する複数のフィルタ係数のセットが必
要となる。

【００４０】次に、従来の補間フィルタ演算装置につい
て説明する。

【００４１】図２７は、補間の演算、即ち補間関数の畳
み込み演算を行うＦＩＲデジタルフィルタを利用した演
算装置の一構成例を示している。なお、図２７の演算装
置は、Ｃｕｂｉｃ近似法を利用して畳み込み演算を行
う。

【００４２】係数メモリ１は、各補間点（または、各位
相）に対応する複数のフィルタ係数を保持しており、所
定の装置（図示せず）より供給されるフィルタ選択信号
に対応した４つのフィルタ係数ＦＣ１，ＦＣ２，ＦＣ
３，ＦＣ４を乗算器３−１乃至３−４にそれぞれ出力す
る。

【００４３】レジスタ２−１は、所定の装置（図示せ
ず）より供給されたデータを保持し、制御信号に対応し
てレジスタ２−２に出力する。レジスタ２−２，２−３
は、レジスタ２−１，２−２よりそれぞれ供給されたデ
ータを保持し、制御信号に対応してレジスタ２−３，２
−４にそれぞれ出力する。レジスタ２−４は、レジスタ
２−３より供給されたデータを保持する。

【００４４】なお、レジスタ２−１乃至２−４は、直列
接続されており、４段のシフトレジスタとして動作す
る。このシフトレジスタには、水平走査された入力画像
データ系列が、ワード単位で順次入力され、連続する４
つの原画像の画素データが記憶される。

【００４５】また、Ｃｕｂｉｃ近似法においては、この
ように、４段のシフトレジスタを利用して、補間点を挟
む左右２画素の合計４画素のデータから補間点のデータ
を算出する。

【００４６】乗算器３−ｉ（ｉ＝１，・・・，４）は、
レジスタ２−ｉに保持されている値と、係数メモリ１よ
り供給された値（フィルタ係数）ＦＣｉを乗算し、その
演算結果を加算器４に出力する。

【００４７】加算器４は、乗算器３−１乃至３−４より
供給された値の総和を演算し、補間値として出力する。

【００４８】このようにして、レジスタ２−１に時系列
に沿って入力されたデータとフィルタ係数は、乗算器３
−１乃至３−４および加算器４において積和演算され、
その演算結果である補間点のデータが時系列に沿って出
力される。

【００４９】次に、具体的に、原画像をＣｕｂｉｃ近似
により（１０／７）倍に拡大するときの、図２７の演算
装置の動作について説明する。

【００５０】（１０／７）倍の画像拡大においては、上
述したように、水平方向については、各補間点に対する
各画素の位置関係を、図２５に示すように設定して、補
間フィルタ演算をすればよい。

【００５１】図２８は、各サイクルにおける、図２７の
演算装置の各部が有する値を示している。

【００５２】なお、図２７に示すようなハードウェア的
に処理を行う装置では、その乗算や総和演算の部分にお
けるパイプライン処理により、通常、レイテンシ（高速
演算実現のための遅延）が生じるが、便宜上、ここで
は、レイテンシはないものと仮定する。

【００５３】図２８の第１サイクルにおいては、原画像
の１画素分の画像データである入力データＲ１が、所定
の装置より供給される。このとき、レジスタ２−１乃至
２−４は、入力データＲ１より１つ前のデータＲｍ０、
入力データＲ１より２つ前のデータＲｍ１、入力データ
Ｒ１より３つ前のデータＲｍ２、および、入力データＲ
１より４つ前のデータＲｍ３をそれぞれ保持している。

【００５４】このとき、制御信号の値が「Ｈ」であるの
で、レジスタ２−１乃至２−４は、次のクロックの立ち
上がりのタイミングで、データをそれぞれシフトする。

【００５５】データがそれぞれシフトされるので、第２
サイクルにおいては、レジスタ２−１乃至２−４は、Ｒ
１、Ｒｍ０、Ｒｍ１、および、Ｒｍ２をそれぞれ保持す
る。このとき、制御信号の値が「Ｈ」であるので、レジ
スタ２−１乃至２−４は、次のクロックの立ち上がりの
タイミングで、データをそれぞれシフトする。

【００５６】データがそれぞれシフトされるので、第３
サイクルにおいては、レジスタ２−１乃至２−４は、Ｒ
２、Ｒ１、Ｒｍ０、および、Ｒｍ１をそれぞれ保持す
る。このとき、制御信号の値が「Ｈ」であるので、レジ
スタ２−１乃至２−４は、次のクロックの立ち上がりの
タイミングで、データをそれぞれシフトする。

【００５７】同様に、データがそれぞれシフトされるの
で、第４サイクルにおいては、レジスタ２−１乃至２−
４は、Ｒ３、Ｒ２、Ｒ１、および、Ｒｍ０をそれぞれ保
持する。また、図２０におけるＲｍ０，Ｒ１，Ｒ２，Ｒ
３に対する補間値Ｑ１の位相を示すフィルタ選択信号Ｐ
０が、係数メモリ１に供給される。このように、フィル
タ選択信号は、出力信号Ｑｉの位相Ｐに対応して供給さ
れる。

【００５８】なお、この場合、図２５のＲａがＲｍ０
に、ＲｂがＲ１に、ＲｃがＲ２に、ＲｄがＲ３に対応
し、図２５のＱが補間の値Ｑ１に対応する。

【００５９】係数メモリ１は、図２９に示す１０種類の
フィルタ係数セットを記憶し、供給されたフィルタ選択
信号Ｐｉに応じて４つの係数ＦＣ１，ＦＣ２，ＦＣ３，
ＦＣ４を選択し、出力する。（１０／７）倍の画像拡大
の場合には、その補間演算における画素の位相は図２０
に示すように１０種類だけであるので、係数メモリ１
は、その位相の数だけのフィルタ係数セットを有してい
る。

【００６０】即ち、フィルタ選択信号Ｐｉは、図２５で
Ｓを１０等分する各位置に対応する１０種類の位相のう
ちの、位相がｉ／１０であるときのフィルタ係数セット
に対応している。なお、図２９の小数点表現係数（フィ
ルタ係数）は、フィルタ選択信号Ｐｉに対応する位相を
ｘとして式（４）に代入して算出される値であり、８ビ
ット表現係数は、その小数点表現係数を８ビットに語長
制限して（ここでは最大振幅を１２８とした）算出され
る。

【００６１】今の場合、係数メモリ１は、フィルタ選択
信号がＰ０であるので、図２９の位相Ｐ０に対応するフ
ィルタ係数セット（０．０，１．０，０．０，０．０）
（８ビット表現の場合、（０，１２８，０，０））を、
４つのフィルタ係数ＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４と
して乗算器３−１乃至３−４にそれぞれ出力する。

【００６２】そして、乗算器３−１乃至３−４および加
算器４により、上述の積和演算が行われ、その演算結果
が、出力データＱ１として出力される。

【００６３】このとき（第４サイクルにおいて）、制御
信号の値は「Ｌ」であるので、次のクロックにおいて、
レジスタ２−１乃至２−４は、保持しているデータの出
力を行わない。

【００６４】第５サイクルにおいては、レジスタ２−１
乃至２−４は、第４サイクルにおいて保持していたデー
タを、継続して保持する。このとき、図２０におけるＲ
ｍ０，Ｒ１，Ｒ２，Ｒ３に対する出力データＱ２の位相
を示すフィルタ選択信号Ｐ７が、係数メモリ１に供給さ
れる。

【００６５】なお、この場合、図２０に示すように、Ｒ
１とＱ１が同位相であり、かつ、Ｑ１とＱ２との間隔
が、Ｒ１とＲ２との間隔Ｓの７／１０であるので、位相
は７／１０となり、フィルタ選択信号Ｐ７が供給され
る。

【００６６】そして、係数メモリ１は、フィルタ選択信
号がＰ７であるので、図２９の７／１０の位相に対応す
るフィルタ係数セット（−０．１４７，０．３６３，
０．８４７，−０．０６３）（８ビット表現の場合、
（−１９，４６，１０８，−８））を、４つのフィルタ
係数ＦＣ１，ＦＣ２，ＦＣ３，ＦＣ４として乗算器３−
１乃至３−４にそれぞれ出力する。

【００６７】そして、乗算器３−１乃至３−４および加
算器４により、上述の積和演算が行われ、その演算結果
が、出力データＱ２として出力される。

【００６８】なお、この場合のように、第４サイクルの
出力データＱ１と第５サイクルの出力データＱ２の算出
に使用される原画像の画素が同一である場合、第４サイ
クルにおける制御信号の値を「Ｌ」として、第４サイク
ルから第５サイクルに移行する時にレジスタ２−１乃至
２−４をシフト動作させない。

【００６９】このとき（第５サイクルにおいて）、制御
信号の値は「Ｈ」であるので、レジスタ２−１乃至２−
４は、次のクロックの立ち上がりのタイミングで、デー
タをそれぞれシフトする。

【００７０】次に、第６サイクルにおいては、レジスタ
２−１乃至２−４は、Ｒ４、Ｒ３、Ｒ２、および、Ｒ１
をそれぞれ保持する。また、図２０におけるＲ４，Ｒ
３，Ｒ２，Ｒ１に対する出力データＱ３の位相を示すフ
ィルタ選択信号Ｐ４が、係数メモリ１に供給される。

【００７１】なお、今回の位相は、前回の位相７／１０
に、７／１０が累加されて１４／１０となるが、原画像
データ１個分に相当する位相（＝１０／１０）を減算す
るので、今回の位相は、４／１０（＝７／１０＋７／１
０−１０／１０）となる。

【００７２】即ち、１回のサイクル毎に、位相は、本
来、７／１０ずつ変化する。そして、整数分はデータ遅
延として扱われるので、結局、位相は、モジュロ演算さ
れることになる。

【００７３】係数メモリ１は、フィルタ選択信号がＰ４
であるので、図２９のＰ４に対応するフィルタ係数セッ
ト（−０．０９６，０．７４４，０．４９６，−０．１
４４）（８ビット表現の場合、（−１２，９５，６３，
−１８））を、４つのフィルタ係数ＦＣ１，ＦＣ２，Ｆ
Ｃ３，ＦＣ４として乗算器３−１乃至３−４に出力す
る。

【００７４】そして、乗算器３−１乃至３−４および加
算器４により、上述の積和演算が行われ、その演算結果
が、出力データＱ３として出力される。

【００７５】このとき、制御信号の値が「Ｈ」であるの
で、レジスタ２−１乃至２−４は、次のクロックの立ち
上がりのタイミングで、データをそれぞれシフトする。

【００７６】以下同様にして、図２８に示すように、処
理が進められていき、出力データＱｉが、順次出力され
る。

【００７７】なお、上述の装置を利用して画像の画素数
変換などを施した場合、その入力のデータレートと出力
のデータレートは画素数の変化に起因して変化してしま
う。

【００７８】例えば、上述のように画素数が増える変換
においては、出力データのレートは一定になっているも
のの、入力データ列の供給は、図２８の第５サイクルの
ように、停止することがある。また、画素数が減る変換
の場合においては、入力は一定であるものの、出力デー
タの出力が停止することがある。

【００７９】従って、実際には、図２７に示す演算装置
の入出力データを一旦記憶するバッファメモリを設ける
ことにより、データレートを一定に保つようにしてい
る。

【００８０】以上のようにして、画像の拡大または縮
小、および、解像度の変換が、ハードウェア的に（即
ち、処理における各演算に対応して構成されている電子
回路を利用して）行われている。

【００８１】しかしながら、上述のようにハードウェア
的に、画像の拡大または縮小、および、解像度の変換を
行う装置を利用する場合、画像の変換時において、同時
に行うことが所望される、各種画像処理、テレビジョン
信号処理、ノイズ除去などを行うために、別途、各処理
に対応する装置を必要とするので、複数の装置が必要と
なり、装置全体の規模を小さくすることが困難であると
いう問題を有している。

【００８２】そこで、例えば、特開平８−１２３６８３
号公報に記載されているように、ＳＩＭＤ（Single Ins
truction Multiple Data stream）形式の並列プロセッ
サを利用して、ソフトウェア的に、上述の演算を行う方
法が考えられている。

【００８３】図３０は、そのような並列プロセッサの構
成例を示している。この並列プロセッサは、入力ポイン
タ２１、入力ＳＡＭ（シリアルアクセスメモリ）部２
２、データメモリ部２３、ＡＬＵアレイ部２４、出力Ｓ
ＡＭ部２５、出力ポインタ２６、および、プログラム制
御部２７で構成されている。

【００８４】入力ＳＡＭ部２２、データメモリ部２３、
ＡＬＵアレイ部２４、および、出力ＳＡＭ部２５は、リ
ニアアレイ（直線配列）型に並列化された要素プロセッ
サ群を構成している。これらの要素プロセッサ３１は、
プログラム制御部２７が有する１つのプログラムに従っ
て、連動して制御される（即ち、ＳＩＭＤ制御され
る）。プログラム制御部２７は、プログラムメモリや、
そのプログラムを進行させるシーケンス制御回路などを
有し、プログラムメモリに予め書き込まれたプログラム
に従って、各種制御信号を発生して、各種回路を制御す
る。

【００８５】なお、入力ＳＡＭ部２２、データメモリ部
２３、出力ＳＡＭ部２５は、主にメモリで構成されてい
る。詳細に説明しないが、図３０の装置においては、こ
れらのメモリのための「ロウ（ROW）」アドレスデコー
ダは、プログラム制御部２７に含まれているものとす
る。

【００８６】並列化された要素プロセッサ３１（単一エ
レメント分）は、図３０において、斜線で示した部分に
対応し、複数の要素プロセッサ３１が、図中において横
方向に配列されている。即ち、図３０の斜線の部分だけ
で、１つのプロセッサに対応する構成要素を有してい
る。

【００８７】次に、図３０の画像処理用のリニアアレイ
型並列プロセッサの動作について説明する。

【００８８】入力端子ＤＩＮに与えられた入力データ
（１画素分の画像データ）は、入力ＳＡＭ部２２に供給
される。

【００８９】入力ポインタ２１は、１つの入力データに
対して１つの要素プロセッサ３１だけに、値「Ｈ」の１
ビット信号、即ち入力ポインタ信号（ＳＩＰ）を出力す
る。そして、値「Ｈ」で指定された要素プロセッサ３１
の入力ＳＡＭ部２２（入力ＳＡＭセル）に、その入力デ
ータが書き込まれる。

【００９０】入力ポインタ信号による、データを供給す
る要素プロセッサ３１の指定は、入力データのクロック
ごとに図中の左端の要素プロセッサ３１から右端の要素
プロセッサ３１に向けて順次移動するので、入力データ
は、左端の要素プロセッサ３１の入力ＳＡＭ部２２（入
力ＳＡＭセル）から、右側の要素プロセッサ３１の入力
ＳＡＭセルに順次供給される。

【００９１】要素プロセッサ３１の数は画像信号の１水
平走査期間の画素数Ｈ以上に設計されているので、画像
信号の１水平走査期間分の画素データを、入力ＳＡＭ部
２２に蓄積することができる。このような入力動作は、
水平走査期間毎に繰り返される。

【００９２】プログラム制御部２７は、このようにして
画像信号の１水平走査期間のデータが入力ＳＡＭ部２２
に蓄積されるごとに、プログラムに従って入力ＳＡＭ部
２２、データメモリ部２３、ＡＬＵアレイ部２４、およ
び、出力ＳＡＭ部２５を以下のようにＳＩＭＤ制御して
処理を実行する。

【００９３】なお、このプログラム制御は水平走査期間
ごとに繰り返される。従って、水平走査期間に対応する
時間を、このプロセッサの命令サイクル周期で割算して
算出されるステップ数だけのプログラムを処理すること
ができる。ＳＩＭＤ制御であるから、以下の動作は全て
の要素プロセッサ３１において並行して同様に実行され
る。

【００９４】入力ＳＡＭ部２２に蓄積された１水平走査
期間分の入力データは、次の水平走査期間において、必
要に応じて入力ＳＡＭ部２２からデータメモリ部２３へ
転送され、その後の演算処理に使われる。

【００９５】入力ＳＡＭ部２２からデータメモリ部２３
へのデータの転送においては、プログラム制御部２７
は、入力ＳＡＭ読み出し信号（ＳＩＲ）により入力ＳＡ
Ｍ部２２の所定のビットのデータを選択してアクセスし
た後、メモリアクセス信号（ＳＷＡ）を出して、そのデ
ータを、データメモリ部２３の所定のメモリセル（後
述）へ書き込んでいく。

【００９６】次に、プログラム制御部２７は、プログラ
ムに応じて、各要素プロセッサ３１のＡＬＵアレイ部２
４に、その要素プロセッサ３１のデータメモリ部２３に
保持されているデータを供給し、そのデータに対して算
術演算あるいは論理演算を行わせる。そして、その演算
結果は、データメモリ部２３の所定のアドレスに書き込
まれる。

【００９７】なお、ＡＬＵアレイ部２４における演算
は、全てビット単位で行われるので、１サイクル当たり
１ビットづつ処理が進行する。例えば、８ビットのデー
タ同士の論理演算を行う場合、少なくとも８サイクルか
かることになる。また、８ビットのデータ同士の加算を
行う場合、少なくとも９サイクルかかることになる。８
ビットのデータ同士の乗算を行う場合、その乗算は６４
回のビット加算と等価であるので、少なくとも６４サイ
クルかかることになる。

【００９８】また、要素プロセッサ３１は、近傍の要素
プロセッサ３１に接続されており、プロセッサ間通信を
行うことができる。ただし、近傍の要素プロセッサ３１
のデータメモリ部２３へのアクセスを行う場合、ＳＩＭ
Ｄ制御に起因して、例えば右隣りの要素プロセッサ３１
のデータメモリ部をアクセスするときは、すべての要素
プロセッサ３１が、右隣りの要素プロセッサ３１のデー
タメモリ部２３をアクセスすることになる。

【００９９】なお、このように動作することは、ＦＩＲ
デジタルフィルタの実現には特に問題とはならない。ま
た、直接接続されていない要素プロセッサ３１のデータ
を読み出す場合、プログラムステップは多少増えるが、
近傍のプロセッサ間通信を繰り返すことにより、データ
を読み出す。

【０１００】このような通信を利用して、近傍の要素プ
ロセッサ３１が保持するデータを利用して、画像の水平
方向のＦＩＲデジタルフィルタ演算を実現することがで
きる。

【０１０１】なお、このような並列プロセッサにおいて
は、水平方向の同じ位置の画素のデータは、すべての水
平走査期間において、所定の１つの要素プロセッサ３１
により処理されるので、データを入力ＳＡＭ部２２から
データメモリ部２３に転送するときに、水平走査期間ご
とに、データを記憶するアドレスを変更することによ
り、過去の水平走査期間の入力データを、それ以降の水
平走査期間まで、データメモリ部２３の内部に保持する
ことができる。このようにすることにより、画像の垂直
方向のＦＩＲデジタルフィルタについても、その演算に
必要なデータをデータメモリ部２３に順次保持させてい
くことができる。

【０１０２】このようにして、それぞれの要素プロセッ
サ３１は、垂直方向（水平走査方向に対して垂直な方
向）の所定の連続数の画素データを、データメモリ部２
３の内部に保持し、垂直方向のＦＩＲデジタルフィルタ
演算を実現している。

【０１０３】以上のようにして１水平走査期間に割り当
てられている演算が終了すると、その水平走査期間のう
ちに、その水平走査期間に演算したデータは、出力ＳＡ
Ｍ部２５に転送される。

【０１０４】このように、１水平走査期間のうちに、入
力ＳＡＭ部２２に蓄積された入力データのデータメモリ
部２３への転送、ＡＬＵアレイ部２４による演算、およ
び、出力ＳＡＭ部２５へのデータの転送が、ビットを単
位とするＳＩＭＤ制御プログラムに従って実行される。
そして、この処理は、水平走査期間を単位として、順次
繰り返される。

【０１０５】そして、出力ＳＡＭ部２５に転送された出
力データは、さらに次の水平走査期間において、出力Ｓ
ＡＭ部２５から出力される。

【０１０６】以上のように、入力データを入力ＳＡＭ部
２２に書き込む入力処理、プログラム制御部２７によ
る、入力ＳＡＭ部２２に蓄積された入力データのデータ
メモリ部２３への転送、ＡＬＵアレイ部２４による演
算、および、出力ＳＡＭ部２５への出力データの転送の
演算処理、並びに、出力データを出力ＳＡＭ部２５から
出力させる出力処理の３つの処理が、各入力データに対
して行われる。なお、これらの３つの処理は、画像信号
の１水平走査期間を単位とするパイプライン処理として
実行される。

【０１０７】１つの水平走査期間の入力データに注目す
れば、その入力データに対する３つの処理には、各処理
において１水平走査期間に対応する時間が経過するの
で、合計水平走査期間の３倍に対応する時間がかかる
が、３つの処理がパイプライン処理として並行に実行さ
れるので、平均して、１水平走査期間分の入力データあ
たり１水平走査期間に対応する時間で処理を行うことが
できる。

【０１０８】

【発明が解決しようとする課題】しかしながら、上述の
ように一般的なＦＩＲデジタルフィルタの実現は可能で
あるが、補間の演算が必要とされる画像の拡大や縮小を
行う場合（同様に、解像度の変換を行う場合）、補間の
演算はＦＩＲデジタルフィルタの一種ではあるものの、
入力ＳＡＭ部２２に保持されるデータの数と、出力ＳＡ
Ｍ部２５に出力されるデータの数が異なるので、入力Ｓ
ＡＭ部２２または出力ＳＡＭ部２５において、入力デー
タＲｉまたは出力データＱｉは、密に配列されない。

【０１０９】従って、要素プロセッサ３１が、補間の処
理に必要な入力画素データを、所定の数の他の要素プロ
セッサ３１より獲得する場合、その要素プロセッサ３１
と、他の要素プロセッサ３１との位置関係が、要素プロ
セッサ３１毎に異なるので、すべての要素プロセッサ３
１が同様の動作を行うＳＩＭＤ形式の並列プロセッサで
は、必要なデータを獲得することが困難であるという問
題を有している。

【０１１０】例えば、Ｃｕｂｉｃ近似では連続する入力
データのうちの４つのデータに対する畳み込み演算が必
要である。例えば、画像を（１０／７）倍に拡大する場
合、図３１に示すように、入力データＲｉは、密に配列
されないので、例えば出力データＱ３を算出するときに
必要となる入力データＲ１，Ｒ２，Ｒ３，Ｒ４のうち、
Ｒ１，Ｒ３，Ｒ４は、出力データＱ３を算出する要素プ
ロセッサ３１を基点として、左２つ隣り、右１つ隣り、
および、右３つ隣りの要素プロセッサ３１によってそれ
ぞれ保持されている。

【０１１１】一方、出力データＱ４の算出に必要な入力
データＲ２，Ｒ３，Ｒ４，Ｒ５のうち、Ｒ２，Ｒ４，Ｒ
５は、左１つ隣り、右２つ隣り、および、右３つ隣りの
要素プロセッサ３１によってそれぞれ保持されている。
また、出力データＱ５の算出に必要な入力データＲ２，
Ｒ３，Ｒ４，Ｒ５は、基点となる要素プロセッサ３１の
左２つ隣り、左１つ隣り、右１つ隣り、右２つ隣りの要
素プロセッサ３１にそれぞれ保持されている。

【０１１２】このように、各出力データの算出に必要な
入力データを保持している要素プロセッサ３１と、その
出力データを算出する要素プロセッサ３１との位置関係
が、出力データ毎に変化する。

【０１１３】図３２は、画像を（１０／７）倍に拡大す
る場合の、各出力データの算出に必要な入力データを保
持している要素プロセッサ３１のパターンを示してい
る。図３２に示すように、この場合、５つのパターンに
分類される。

【０１１４】また、上述のような並列プロセッサを利用
する場合、各要素プロセッサ３１が、１画素に対応する
出力データを算出するので、要素プロセッサ３１毎に、
異なる上述のフィルタ係数を供給する必要があるという
問題を有している。

【０１１５】本発明は、このような状況に鑑みてなされ
たもので、所定の要素プロセッサが利用する画像データ
を有する周辺の要素プロセッサと、所定の要素プロセッ
サとの位置関係のパターンの種類が最小になるように、
複数の要素プロセッサに画像データを供給するととも
に、所定のメモリからフィルタ係数を供給するか、ある
いは、要素プロセッサでフィルタ係数を算出するように
して、ＳＩＭＤ形式の並列プロセッサで画像の処理を行
うことができるようにするものである。

【０１１６】

【課題を解決するための手段】請求項１に記載の画像処
理装置は、所定の要素プロセッサが利用する画像データ
を有する周辺の要素プロセッサと、所定の要素プロセッ
サとの位置関係のパターンの種類が最小になるように、
複数の要素プロセッサに画像データを供給することを特
徴とする。

【０１１７】請求項６に記載の画像処理方法は、所定の
要素プロセッサが利用する画像データを有する周辺の要
素プロセッサと、所定の要素プロセッサとの位置関係の
パターンの種類が最小になるように、複数の要素プロセ
ッサに画像データを供給することを特徴とする。

【０１１８】請求項７に記載の画像処理装置は、補間に
利用されるフィルタ係数セットを入力バスを介して要素
プロセッサにそれぞれ供給し、要素プロセッサが、フィ
ルタ係数セットを利用して、画像データの補間の処理を
それぞれ行うことを特徴とする。

【０１１９】請求項１４に記載の画像処理方法は、補間
に利用されるフィルタ係数セットを入力バスを介して要
素プロセッサにそれぞれ供給し、要素プロセッサが、フ
ィルタ係数セットを利用して、画像データの補間の処理
をそれぞれ行うことを特徴とする。

【０１２０】請求項１５に記載の画像処理装置は、補間
に利用されるフィルタ係数セットを、入力バスとは異な
る回路を介して要素プロセッサにそれぞれ供給し、要素
プロセッサが、フィルタ係数セットを利用して、画像デ
ータの補間の処理をそれぞれ行うことを特徴とする。

【０１２１】請求項２４に記載の画像処理方法は、補間
に利用されるフィルタ係数セットを、入力バスとは異な
る回路を介して要素プロセッサにそれぞれ供給し、要素
プロセッサが、フィルタ係数セットを利用して、画像デ
ータの補間の処理をそれぞれ行うことを特徴とする。

【０１２２】請求項２５に記載の画像処理装置は、要素
プロセッサが、その要素プロセッサに割り当てられる画
像データの位相情報に対応して、補間に利用されるフィ
ルタ係数セットをそれぞれ算出し、フィルタ係数セット
を利用して、画像データの補間の処理をそれぞれ行うこ
とを特徴とする。

【０１２３】請求項３１に記載の画像処理方法は、要素
プロセッサが、その要素プロセッサに割り当てられる画
像データの位相情報に対応して、補間に利用されるフィ
ルタ係数セットをそれぞれ算出し、フィルタ係数セット
を利用して、画像データの補間の処理をそれぞれ行うこ
とを特徴とする。

【０１２４】請求項１に記載の画像処理装置において
は、所定の要素プロセッサが利用する画像データを有す
る周辺の要素プロセッサと所定の要素プロセッサとの位
置関係のパターンの種類が最小になるように、複数の要
素プロセッサに画像データを供給する。

【０１２５】請求項６に記載の画像処理方法において
は、所定の要素プロセッサが利用する画像データを有す
る周辺の要素プロセッサと、所定の要素プロセッサとの
位置関係のパターンの種類が最小になるように、複数の
要素プロセッサに画像データを供給する。

【０１２６】請求項７に記載の画像処理装置において
は、補間に利用されるフィルタ係数セットを入力バスを
介して要素プロセッサにそれぞれ供給し、要素プロセッ
サが、フィルタ係数セットを利用して、画像データの補
間の処理をそれぞれ行う。

【０１２７】請求項１４に記載の画像処理方法において
は、補間に利用されるフィルタ係数セットを入力バスを
介して要素プロセッサにそれぞれ供給し、要素プロセッ
サが、フィルタ係数セットを利用して、画像データの補
間の処理をそれぞれ行う。

【０１２８】請求項１５に記載の画像処理装置において
は、補間に利用されるフィルタ係数セットを、入力バス
とは異なる回路を介して要素プロセッサにそれぞれ供給
し、要素プロセッサが、フィルタ係数セットを利用し
て、画像データの補間の処理をそれぞれ行う。

【０１２９】請求項２４に記載の画像処理方法において
は、補間に利用されるフィルタ係数セットを、入力バス
とは異なる回路を介して要素プロセッサにそれぞれ供給
し、要素プロセッサが、フィルタ係数セットを利用し
て、画像データの補間の処理をそれぞれ行う。

【０１３０】請求項２５に記載の画像処理装置において
は、要素プロセッサが、その要素プロセッサに割り当て
られる画像データの位相情報に対応して、補間に利用さ
れるフィルタ係数セットをそれぞれ算出し、フィルタ係
数セットを利用して、画像データの補間の処理をそれぞ
れ行う。

【０１３１】請求項３１に記載の画像処理方法において
は、要素プロセッサが、その要素プロセッサに割り当て
られる画像データの位相情報に対応して、補間に利用さ
れるフィルタ係数セットをそれぞれ算出し、フィルタ係
数セットを利用して、画像データの補間の処理をそれぞ
れ行う。

【０１３２】

【発明の実施の形態】図１は、本発明の画像処理装置の
第１の実施の形態の構成を示している。

【０１３３】入力ポインタ２１は、要素プロセッサ３１
毎に、入力ＳＡＭ部２２に、入力データを受け取るか否
かを示す入力ポインタ信号を出力するようになされてい
る。なお、この入力ポインタ２１は、例えば特開平８−
１２３６８３号公報に記載されているものと同様に、入
力データを選択的に要素プロセッサ３１に供給させるこ
とができる。

【０１３４】入力ＳＡＭ部２２は、要素プロセッサ３１
毎に、所定の入力データを保持する記憶部を有し、入力
ポインタ２１より供給されるＳＩＰ信号に対応して、入
力データを記憶するようになされている。また、入力Ｓ
ＡＭ部２２は、プログラム制御部２７Ａより、ＳＩＲ信
号を受け取ると、保持しているデータを、データメモリ
部２３に出力するようになされている。

【０１３５】データメモリ部２３は、要素プロセッサ３
１毎に、所定のデータを保持する記憶部を有し、プログ
ラム制御部２７Ａより、ＳＷＡ信号を受け取ると、入力
ＳＡＭ部２２またはＡＬＵアレイ部２４より供給された
データを記憶部に記憶し、メモリ読み出しアクセス信号
（ＳＲＡＡ，ＳＲＢＡ）を受け取ると、そのデータをＡ
ＬＵアレイ部２４に出力するようになされている。

【０１３６】ＡＬＵアレイ部２４は、要素プロセッサ３
１毎に演算部（図３のＡＬＵ（Arithmetic and Logical
Unit）８１）を有し、データメモリ部２３より供給さ
れるデータに対して、プログラム制御部２７Ａより供給
されるＡＬＵ制御信号（ＳＡＬＵ−ＣＯＮＴ）に対応す
る演算を行うようになされている。

【０１３７】出力ＳＡＭ部２５は、要素プロセッサ３１
毎に、所定の出力データを保持する記憶部を有し、プロ
グラム制御部２７Ａより供給される出力ＳＡＭ書き込み
信号（ＳＯＷ）を受け取ると、ＡＬＵアレイ部２４から
の出力データをその記憶部に記憶するようになされてい
る。また、出力ＳＡＭ部２５は、出力ポインタ２６より
供給される出力ポインタ信号（ＳＯＰ）に対応して、保
持しているデータを出力するようになされている。

【０１３８】出力ポインタ２６は、要素プロセッサ３１
毎に、出力ＳＡＭ部２５に、出力データを出力するか否
かを示すＳＯＰ信号を出力するようになされている。な
お、この出力ポインタ２６は、例えば特開平８−１２３
６８３号公報に記載されているものと同様に、要素プロ
セッサ３１から選択的にデータを出力させることができ
る。

【０１３９】プログラム制御部２７Ａは、所定のプログ
ラムに従って各部を制御し、後述の各種動作を行わせる
ようになされている。

【０１４０】図２は、要素プロセッサ３１の構成例を示
している。図２の要素プロセッサ３１は、様々な用途に
利用できる汎用的なプロセッサ形態として構成されてい
る。入力バッファメモリ（ＩＱ）４１は、図１の入力Ｓ
ＡＭ部２２の１要素プロセッサ分に対応し、入力データ
を記憶する。データメモリ（ＲＦ）４２は、図１のデー
タメモリ部２３の１要素プロセッサ分に対応し、演算途
中のデータなどを記憶する。出力バッファメモリ（Ｏ
Ｑ）４４は、図１の出力ＳＡＭ部２５の１要素プロセッ
サ分に対応し、出力データを記憶する。

【０１４１】演算部（ＡＬＵ）４３は、図１のＡＬＵア
レイ部２４の１要素プロセッサ分に対応し、データメモ
リ４２より供給されるデータに対して各種演算を行い、
その演算結果をデータメモリ４２または出力バッファメ
モリ４４に出力する。

【０１４２】図２の要素プロセッサ３１においては、入
力データは、入力バッファメモリ４１に一旦入力され、
その後、データメモリ４２に転送される。演算部４３
は、データメモリ４２より必要に応じて供給される、新
たに記憶されたデータ、過去に記憶されたデータ、演算
途中のデータなどに対して各種演算を行い、再びデータ
メモリ４２に書き込むという作業を、プログラムに対応
して繰り返す。その演算結果は、出力バッファメモリ４
４に転送され、所定の速度やフォーマットで出力され
る。

【０１４３】なお、要素プロセッサ３１においては、入
力ＳＡＭ部２２、データメモリ部２３、および、出力Ｓ
ＡＭ部２５が、メモリの「カラム」を構成している。ま
た、ＡＬＵアレイ部２４は、１ビットＡＬＵであり、フ
ルアダー（全加算器）を主体にした回路構成を有してい
る。従って、普通の所謂パーソナルコンピュータなどに
利用されているワード単位に処理を行うプロセッサとは
異なり、この要素プロセッサ３１は、ビット処理プロセ
ッサであり、ビットを単位として処理を行う。

【０１４４】ビット処理プロセッサは、１プロセッサあ
たりのハードウェアの規模が小さいので、並列数を大き
くすることができる。従って、画像処理用の並列プロセ
ッサは、要素プロセッサ３１の直線配列の並列数が、画
像信号の一水平走査期間分の画素数Ｈと同一もしくはそ
れより多く設計されている。

【０１４５】図３は、上述の要素プロセッサ３１の詳細
な回路構成の一例を示している。なお、図３の各セルの
構造は、理解を容易にするために非常に一般的なものと
して記述されている。また、同じ回路が複数並ぶ部分
は、１つの回路（１ビット分の回路）で代表して記述さ
れている。

【０１４６】入力ＳＡＭ部２２の１つの要素プロセッサ
３１に対応する部分は、入力ポインタ２１に制御され、
入力データのビット数ＩＳＢに対応して、ＩＳＢ個の、
１ビットを記憶する入力ＳＡＭセル２２−１乃至２２−
ＩＳＢで構成されている。なお、図３においては、ＩＳ
Ｂ個の入力ＳＡＭセル２２−１乃至２２−ＩＳＢの代わ
りに、１つのセル２２−ｉが記載されている。

【０１４７】入力ＳＡＭセル２２−ｉにおいては、トラ
ンジスタＴｒ１のゲート端子は、入力ポインタ２１に接
続され、トランジスタＴｒ１の他の２つの端子は、入力
データバス６５または１ビットのデータを記憶するコン
デンサＣ１の一端に接続されている。

【０１４８】また、トランジスタＴｒ２のゲート端子
は、プログラム制御部２７Ａに接続されており、ＳＩＲ
信号を供給され、トランジスタＴｒ２の他の２つの端子
は、書き込みビット線６３およびコンデンサＣ１の一端
にそれぞれ接続されている。

【０１４９】コンデンサＣ１の一端は、トランジスタＴ
ｒ１，Ｔｒ２に接続され、他端は、接地されている。

【０１５０】データメモリ部２３の１つの要素プロセッ
サ３１に対応する部分は、作業メモリとして必要なビッ
ト数ＭＢに対応するＭＢ個のデータメモリセル２３−１
乃至２３−ＭＢ（記憶部）で構成されている。なお、図
３においては、ＭＢ個のデータメモリセル２３−１乃至
２３−ＭＢの代わりに、１つのセル２３−ｉが記載され
ている。

【０１５１】データメモリ部２３のデータメモリセル２
３−ｉ（ｉ＝１，・・・，ＭＢ）は、２本の読み出しビ
ット線６１，６２と１本の書き込みビット線６３を有す
る３ポートメモリである。

【０１５２】データメモリセル２３−ｉにおいては、ト
ランジスタＴｒ１１のゲート端子は、プログラム制御部
２７Ａに接続されており、ＳＷＡ信号を供給され、トラ
ンジスタＴｒ１１の他の２つの端子は、書き込みビット
線６３および１ビットのデータを記憶するコンデンサＣ
１１の一端にそれぞれ接続されている。

【０１５３】コンデンサＣ１１の一端は、トランジスタ
Ｔｒ１２のゲート端子と、トランジスタＴｒ１１に接続
され、他端は、接地されている。

【０１５４】トランジスタＴｒ１２の残りの２つの端子
は、接地点、および、抵抗Ｒを介して電源（図示せず）
にそれぞれ接続されている。なお、抵抗Ｒを省略して、
トランジスタＴｒ１２の端子を電源に直接接続するよう
にしてもよい。

【０１５５】トランジスタＴｒ１３のゲート端子は、プ
ログラム制御部２７Ａに接続されており、ＳＲＡＡ信号
を供給され、トランジスタＴｒ１３の残りの２つの端子
は、トランジスタＴｒ１２と抵抗Ｒ、および、読み出し
ビット線６１にそれぞれ接続されている。

【０１５６】トランジスタＴｒ１４のゲート端子は、プ
ログラム制御部２７Ａに接続されており、ＳＲＢＡ信号
を供給され、トランジスタＴｒ１４の残りの２つの端子
は、トランジスタＴｒ１２と抵抗Ｒ、および、読み出し
ビット線６２にそれぞれ接続されている。

【０１５７】ＡＬＵアレイ部２４の１つの要素プロセッ
サ３１に対応する部分は、図３におけるＡＬＵセル２４
Ａ（ＡＬＵ部）である。ＡＬＵセル２４ＡのＡＬＵ８１
は、１ビットＡＬＵであり、全加算器（フルアダー）な
どの回路構成を有し、フリップフロップ８２−１乃至８
２−３より供給される１ビットの値に対して演算を行
い、その演算結果をセレクタ８３に出力する。

【０１５８】また、ＡＬＵセル２４Ａは、ＡＬＵ８１に
入力される１ビットの値を保持するフリップフロップ８
２−１乃至８２−３、フリップフロップ８２−１乃至８
２−３に供給される値を選択するセレクタ（ＳＥＬ）８
４−１乃至８４−３などを有している。

【０１５９】出力ＳＡＭ部２５の１つの要素プロセッサ
３１に対応する部分は、出力ポインタ２６に制御され、
出力信号ビット数（ＯＳＢ）に対応して、ＯＳＢ個の出
力ＳＡＭセル２５−１乃至２５−ＯＳＢで構成されてい
る。なお、図３においては、出力ＳＡＭセル２５−１乃
至２５−ＯＳＢの代わりに、１つのセル２５−ｉが記載
されている。

【０１６０】出力ＳＡＭセル２５−ｉにおいては、トラ
ンジスタＴｒ７のゲート端子は、プログラム制御部２７
Ａに接続されており、ＳＯＷ信号を供給され、トランジ
スタＴｒ７の他の２つの端子は、書き込みビット線６３
Ａ、および、１ビットのデータを記憶するコンデンサＣ
４の一端にそれぞれ接続されている。

【０１６１】コンデンサＣ４の一端は、トランジスタＴ
ｒ７，Ｔｒ８に接続され、他端は、接地されている。

【０１６２】トランジスタＴｒ８のゲート端子は、出力
ポインタ２６に接続され、トランジスタＴｒ８の他の２
つの端子のうちの一端は、コンデンサＣ４とトランジス
タＴｒ７に接続され、残りの一端は、出力データバス６
６に接続されている。

【０１６３】要素プロセッサ３１に接続されているすべ
てのワード線は、配列されている他の要素プロセッサ３
１にも接続されており、ＳＩＲ信号、ＳＷＡ信号、メモ
リ読み出しアクセス信号（ＳＲＡＡ，ＳＲＢＡ）、ＳＯ
Ｗ信号などをすべての要素プロセッサ３１に伝送する。
なお、これらのワード線は、図１のプログラム制御部２
７Ａ内でアドレスデコードされている。

【０１６４】また、入力データバス６５は、すべての要
素プロセッサ３１の入力ＳＡＭセル２２−ｉに接続さ
れ、出力データバス６６は、すべての要素プロセッサ３
１の出力ＳＡＭセル２５−ｉに接続されている。

【０１６５】また、図１のメモリ２８（記憶手段）は、
起動時、水平帰線期間、垂直帰線期間などに外部の制御
用ＣＰＵ（図示せず）などより供給される、すべての要
素プロセッサ３１におけるフィルタ演算に必要なすべて
の補間フィルタ係数のデータを、要素プロセッサ３１の
番号順に保持するようになされている。

【０１６６】次に、この要素プロセッサ３１におけるデ
ータの転送および演算について説明する。

【０１６７】入力ポインタ２１により指定された要素プ
ロセッサ３１の入力ＳＡＭセル２２−ｉにおいては、ト
ランジスタＴｒ１がオン状態になり、コンデンサＣ１の
端子電圧が、入力データバス６５（およびバッファ７
１）を介して供給される入力データに応じた電圧にな
る。

【０１６８】このようにして、入力データが、指定され
た要素プロセッサ３１の入力ＳＡＭ部２２に記憶され
る。

【０１６９】次に、プログラム制御部２７Ａより供給さ
れるＳＩＲ信号により選択された入力ＳＡＭセル２２−
ｉにおいては、トランジスタＴｒ２がオン状態となり、
コンデンサＣ１の電圧に応じた転送データ信号が書き込
みビット線６３に生じる。

【０１７０】このとき、ＳＢＣ信号がバッファ７２に供
給されるとともに、ＳＷＡ信号が、所定のデータメモリ
セル２３−ｉのトランジスタＴｒ１１に供給され、トラ
ンジスタＴｒ１１がオン状態になることにより、コンデ
ンサＣ１１の端子電圧が、入力ＳＡＭセル２２−ｉのコ
ンデンサＣ１に記憶されているデータに応じた電圧にな
る。

【０１７１】なお、ＡＬＵセル２４Ａよりデータが供給
される場合、ＳＢＣＡ信号が、バッファ７３に供給され
る。

【０１７２】このデータ転送は、書き込みビット線６３
を介して、１サイクルに１ビットずつ行われる。入力Ｓ
ＡＭ部２２の各入力ＳＡＭセル２２−ｉからデータを読
み出すときに利用されるＳＩＲ信号と、データメモリ部
２３の各データメモリセル２３−ｉへのデータの書き込
みに利用されるＳＷＡ信号は、同じアドレス空間内のア
ドレスを示しており、それぞれロウデコーダでデコード
されてワード線として与えられている。

【０１７３】そして、ＡＬＵセル２４Ａは、データメモ
リ部２３に、上述のようにして書き込まれた入力データ
や演算途中のデータ、あるいは、フリップフロップ８２
−１乃至８２−３に記憶されているデータを用いて、ビ
ット単位の演算処理を順次進める。

【０１７４】例えば、データメモリ部２３の所定のビッ
トに対応するデータメモリセル２３−ｉのデータと、他
のビットに対応するデータメモリセル２３−ｉのデータ
を加算して、さらに他のビットに対応するデータメモリ
セル２３−ｉに加算結果を書き込む場合は、次のように
動作する。

【０１７５】プログラム制御部２７Ａは、データメモリ
部２３の所定のビットに対応するデータメモリセル２３
−ｉにＳＲＡＡ信号を供給し、そのセルのトランジスタ
Ｔｒ１３をオン状態にして、コンデンサＣ１１に記憶さ
れていたデータを一方の読み出しビット線６１または６
２に出力させる。

【０１７６】同時に、プログラム制御部２７Ａは、他の
ビットに対応するデータメモリセル２３−ｉにＳＲＢＡ
信号を供給し、そのセルのトランジスタＴｒ１４をオン
状態にして、コンデンサＣ１１に記憶されていたデータ
を、他方の読み出しビット線６２、または、６１に出力
される。

【０１７７】これら２つの読み出されたデータは、ＡＬ
Ｕセル２４Ａのセレクタ８４−１乃至８４−３を介して
ＡＬＵ８１に供給される。そして、ＡＬＵ８１は、それ
らのデータに対して所定の演算を行い、その演算結果
を、セレクタ８３を介してフリップフロップ８５に供給
する。

【０１７８】そして、プログラム制御部２７Ａは、ＳＢ
ＣＡ信号を供給して、フリップフロップ８５から演算結
果を書き込みビット線６３に出力させ、ＳＷＡ信号を、
所定のビットに対応するデータメモリセル２３−ｉに供
給して、そのセル２３−ｉのトランジスタＴｒ１１をオ
ン状態にして、コンデンサＣ１１の端子電圧を、その演
算結果に対応する電圧にする。

【０１７９】なお、ＡＬＵセル２４Ａにおける演算動作
は、プログラム制御部２７Ａより供給されるＡＬＵ制御
信号（ＳＡＬＵ−ＣＯＮＴ）に従って行われる。ＡＬＵ
セル２４Ａにおける演算結果は、上述のようにデータメ
モリ部２３に書き込まれるか、あるいは、必要に応じて
ＡＬＵセル２４Ａのフリップフロップ８２−３に記憶さ
れる。また、ＡＬＵ８１における演算が加算の場合は、
ＡＬＵセル２４Ａは、演算結果におけるキャリーをフリ
ップフロップ８２−３に、サムをデータメモリ部２３に
出力する。

【０１８０】次に、データメモリセル２３−ｉよりデー
タを出力させる場合、プログラム制御部２７Ａは、出力
するデータを記憶しているデータメモリセル２３−ｉ
に、メモリアクセス信号（ＳＲＡＡあるいはＳＲＢＡ）
を供給して、そのセル２３−ｉのトランジスタＴｒ１３
またはＴｒ１４をオン状態にして、コンデンサＣ１１に
記憶されているデータを読み出しビット線６１または６
２に出力する。

【０１８１】そして、プログラム制御部２７Ａは、ＡＬ
Ｕセル２４Ａに、所定の制御信号を供給し、データメモ
リセル２３−ｉからのデータを、出力ＳＡＭセル２５−
ｉに転送させる。このとき、プログラム制御部２７Ａ
は、その出力ＳＡＭセル２５−ｉのコンデンサＣ４にデ
ータが供給されるように、ＳＯＷ信号を出力し、そのセ
ルのトランジスタＴｒ１７をオン状態にして、コンデン
サＣ４の端子電圧を、そのデータに応じた電圧にする。

【０１８２】なお、データは、書き込みビット線６３を
経由して、１ビットずつ転送される。このとき、データ
に対して、ＡＬＵ８１により何らかの処理を行ってもよ
い。

【０１８３】また、出力ＳＡＭ部２５の各出力ＳＡＭセ
ル２５−ｉにデータを記憶させるときに利用するＳＯＷ
信号と、データメモリ部２３の各データメモリセル２３
−ｉからデータを読み出すときに利用するメモリアクセ
ス信号（ＳＲＡＡ，ＳＲＢＡ）は、同じアドレス空間内
のアドレスであり、それぞれロウデコーダでデコードさ
れてワード線を介して供給される。

【０１８４】出力ポインタ２６が指定した要素プロセッ
サ３１の出力ＳＡＭセル２５−ｉにおいては、トランジ
スタＴｒ８が出力ポインタ信号に対応してオン状態にな
り、コンデンサＣ４の電位に応じた出力信号が出力デー
タバス６６に出力される。

【０１８５】そして、出力ポインタ２６は、値が「Ｈ」
である出力ポインタ信号を、左端の要素プロセッサ３１
から右端の要素プロセッサ３１まで、クロック信号に従
って、順次供給することにより、各要素プロセッサ３１
の出力ＳＡＭセル２５−ｉから、データを順次出力させ
る。

【０１８６】このようにして、出力ＳＡＭセル２５−ｉ
に供給されたデータは、出力データバス６６を介して出
力端子ＤＯＵＴに出力される。

【０１８７】なお、要素プロセッサ３１は、画像信号の
１水平走査期間の画素数Ｈ以上設けられているので、こ
の動作を行うことにより、出力画像信号の１水平走査期
間分のデータが、出力ＳＡＭ部２５より出力される。そ
して、この出力動作は水平走査期間毎に繰り返される。

【０１８８】以上のようにして、各要素プロセッサ３１
は、プログラム制御部２７Ａより供給される各種制御信
号に応じて、データの入力、データの転送、演算、デー
タの出力などの処理を行う。

【０１８９】なお、第１の実施の形態においては、起動
時や、水平帰線期間または垂直帰線期間に、すべてのフ
ィルタ係数セットが、すべての要素プロセッサ３１のデ
ータメモリ部２３に供給される。このとき、フィルタ係
数セットは、メモリ２８から、入力データバス６５の一
部（所定のビット幅）を介して、入力ＳＡＭ部２２に供
給され、データメモリ部２３に転送される。このときの
動作は、次に説明する、データメモリ部２３への入力デ
ータＲｉの供給の動作と同様であるので、その説明を省
略する。

【０１９０】次に、図４のフローチャートを参照して、
第１の実施の形態の動作について説明する。

【０１９１】最初に、ステップＳ１において、１水平走
査期間分の所定のＬビットの入力データＲｉ（＝
｛ｒ_i0，・・・，ｒ_i(L-1)｝）が入力ＳＡＭ部２２に入
力される。

【０１９２】（１０／７）倍の画像の拡大を行う場合、
上述のように、各出力データの算出に必要な入力データ
を保持している要素プロセッサ３１と、その出力データ
を算出する要素プロセッサ３１との位置関係が、出力デ
ータ毎に変化する。例えば、７画素の入力データに対応
して１０画素の出力データを算出する場合、各出力デー
タの算出に必要な入力データを保持している要素プロセ
ッサ３１のパターンは、図３２に示すように５つのパタ
ーンに分類される。

【０１９３】そこで、このとき、図５に示すように、７
個の入力データのいずれかを重複させて、その７個の入
力データを、１０個の要素プロセッサ３１に密に供給す
る。即ち、図３１に示す要素プロセッサ３１のうち、入
力データが供給されないものに対して、その左隣りの要
素プロセッサ３１と同一の入力データを供給する。

【０１９４】この入力データの供給の手順は、図２７の
装置におけるデータの入力と同様にして実現してもよい
し、あるいは、特開平８−１２３６８３号公報に記載さ
れている方法を利用して、疎な状態になるようにデータ
を一旦供給し、その後、プログラムに従って所定のデー
タをコピーするようにして実現してもよい。

【０１９５】なお、図５においては、入力データＲｉお
よび出力データＱｉは、実際は、８ビット程度である
が、便宜上、それぞれ４ビットで表されている。また、
入力ＳＡＭ部２２、データメモリ部２３、および、出力
ＳＡＭ部２５においては、説明に必要なメモリ容量だけ
を示している。

【０１９６】このように入力データを供給することによ
り、図６に示すように、例えば、図６の種類１のパター
ンの場合、左２つ隣りの要素プロセッサ３１と、左隣り
の要素プロセッサ３１に、同一の入力データが供給され
るとともに、右隣りの要素プロセッサ３１と、右２つ隣
りの要素プロセッサ３１に、同一の入力データが供給さ
れるので、図６の種類１のパターンは、種類２のパター
ンと同様に取り扱うことができる。

【０１９７】また、図６の種類３のパターンの場合、所
定の要素プロセッサ３１と、その左隣りの要素プロセッ
サ３１に、同一の入力データが供給されるので、図６の
種類３のパターンは、種類４のパターンと同様に取り扱
うことができる。

【０１９８】さらに、また、図６の種類５のパターンの
場合、右隣りの要素プロセッサ３１と、右２つ隣りの要
素プロセッサ３１に、同一の入力データが供給されるの
で、図６の種類５のパターンは、種類２のパターンと同
様に取り扱うことができる。

【０１９９】従って、図５に示すように入力データを供
給することにより、上述の５つのパターンは、図７に示
す２つパターン（種類２と種類４）に縮退している。

【０２００】なお、（１０／７）以外の変換比率の場合
も、予め、上述のパターンの数が最小になるような入力
データの供給方式を算出しておくことにより、上述のよ
うに位置関係のパターンを縮退させることができる。

【０２０１】そして、プログラム制御部２７Ａは、２つ
のパターンについて、要素プロセッサ３１に対応するパ
ターンを示す１ビットの値（０または１）を、入力デー
タとともに、各要素プロセッサ３１に供給する。

【０２０２】次に、ステップＳ２乃至ステップＳ５にお
いて、プログラム制御部２７Ａは、各要素プロセッサ３
１に供給された入力データＲｉを、入力ＳＡＭ部２２か
ら、書き込みビット線６３を介して、データメモリ部２
３に１ビットずつ転送させる。

【０２０３】今の場合、入力データＲｉは、便宜上、４
ビットに設定されており、入力ＳＡＭ部２２のアドレス
０乃至４に記憶されている。従って、図５に示すよう
に、入力ＳＡＭ部２２のアドレス０の内容が、データメ
モリ部２３のアドレス８に転送され、同様に、入力ＳＡ
Ｍ部２２のアドレス１乃至３の内容が、データメモリ部
２３のアドレス９乃至１１にそれぞれ転送される。

【０２０４】そして、ステップＳ６において、各要素プ
ロセッサ３１は、後述の信号処理を行う。

【０２０５】ステップＳ７乃至ステップＳ１０におい
て、プログラム制御部２７Ａは、各要素プロセッサ３１
において算出された演算結果（出力データＱｉ）を、デ
ータメモリ部２３から、読み出しビット線６１，６２、
および、ＡＬＵセル２４Ａを介して出力ＳＡＭ部２５に
１ビットずつ転送させる。

【０２０６】今の場合、出力データＱｉ（＝ｑ_i0，・・
・，ｑ_i3）は、便宜上、４ビットに設定されており、デ
ータメモリ部２３のアドレス１６乃至１９に記憶されて
いる。従って、図５に示すように、データメモリ部２３
のアドレス１６の内容が、出力ＳＡＭ部２５のアドレス
２０に転送され、同様に、データメモリ部２３のアドレ
ス１７乃至１９の内容が、出力ＳＡＭ部２５のアドレス
２１乃至２３にそれぞれ転送される。

【０２０７】次に、ステップＳ１１において、算出され
た１水平走査期間分の出力データＱｉが出力ＳＡＭ部２
５から出力される。

【０２０８】以上のようにして、各１水平走査期間分の
画像データ毎に、フィルタ演算が行われる。なお、ステ
ップＳ１の動作、ステップＳ２乃至ステップＳ１０の動
作、および、ステップＳ１１の動作は並列に行われてお
り、所定の１水平走査期間分の画像データに対してステ
ップＳ２乃至ステップＳ１０の動作が行われていると
き、１ライン前の１水平走査期間分の画像データに対し
てステップＳ１１の動作が行われ、１ライン後の１水平
走査期間分画像データに対してステップＳ１の動作が行
われる。

【０２０９】次に、図８および図９のフローチャートを
参照して、図４のステップＳ６における信号処理の詳細
について説明する。

【０２１０】最初にステップＳ２１において、各要素プ
ロセッサ３１は、供給されたデータを保持するととも
に、左隣りの要素プロセッサ３１にコピーする。

【０２１１】なお、以下、所定の要素プロセッサ３１に
供給されたデータをＲ₀とし、左隣りの要素プロセッサ
３１に供給されたデータをＲ_-1とし、左２つ隣りの要素
プロセッサ３１に供給されたデータをＲ_-2とする。ま
た、右隣りの要素プロセッサ３１に供給されたデータを
Ｒ₊₁とし、右２つ隣りの要素プロセッサ３１に供給され
たデータをＲ₊₂とし、右３つ隣りの要素プロセッサ３１
に供給されたデータをＲ₊₃とする。

【０２１２】次にステップＳ２２において、要素プロセ
ッサ３１は、左隣りの要素プロセッサ３１のデータＲ_-1
と、予め供給されているフィルタ係数ＦＣ１の積を演算
し、その演算結果をＹ_1Aに代入する（Ｙ_1A←Ｒ_-1×ＦＣ
１）。この積の演算は、所定の回数のビット演算を行う
ことにより実行される。

【０２１３】ステップＳ２３において、要素プロセッサ
３１は、自分に供給されたデータＲ₀と、フィルタ係数
ＦＣ２の積を演算し、その演算結果をＹ_2Aに代入する
（Ｙ_2A←Ｒ₀×ＦＣ２）。

【０２１４】そして、ステップＳ２４において、要素プ
ロセッサ３１は、Ｙ_1AとＹ_2Aの和を演算し、その演算結
果をＹ_1Aに代入する（Ｙ_1A←Ｙ_1A＋Ｙ_2A）。この和の演
算は、所定の回数のビット演算を行うことにより実行さ
れる。

【０２１５】次にステップＳ２５において、要素プロセ
ッサ３１は、右２つ隣りの要素プロセッサ３１のデータ
Ｒ₊₂と、フィルタ係数ＦＣ３の積を演算し、その演算結
果をＹ_2Aに代入する（Ｙ_2A←Ｒ₊₂×ＦＣ３）。

【０２１６】そして、ステップＳ２６において、要素プ
ロセッサ３１は、Ｙ_1AとＹ_2Aの和を演算し、その演算結
果をＹ_1Aに代入する（Ｙ_1A←Ｙ_1A＋Ｙ_2A）。

【０２１７】次にステップＳ２７において、要素プロセ
ッサ３１は、右２つ隣りの要素プロセッサ３１が有して
いる、右３つ隣りの要素プロセッサ３１のデータＲ
₊₃と、フィルタ係数ＦＣ４の積を演算し、その演算結果
をＹ_2Aに代入する（Ｙ_2A←Ｒ₊₃×ＦＣ４）。

【０２１８】そして、ステップＳ２８において、要素プ
ロセッサ３１は、Ｙ_1AとＹ_2Aの和を演算し、その演算結
果をＹ_1Aに代入する（Ｙ_1A←Ｙ_1A＋Ｙ_2A）。このとき、
Ｙ_1Aの値は、Ｒ_-1×ＦＣ１＋Ｒ₀×ＦＣ２＋Ｒ₊₂×ＦＣ
３＋Ｒ₊₃×ＦＣ４であり、図７の種類２のパターンに対
応している。

【０２１９】次に、ステップＳ２９において、要素プロ
セッサ３１は、左２つ隣りの要素プロセッサ３１のデー
タＲ_-2と、フィルタ係数ＦＣ１の積を演算し、その演算
結果をＹ_1Bに代入する（Ｙ_1B←Ｒ_-2×ＦＣ１）。

【０２２０】ステップＳ３０において、要素プロセッサ
３１は、自分に供給されたデータＲ₀と、フィルタ係数
ＦＣ２の積を演算し、その演算結果をＹ_2Bに代入する
（Ｙ_2B←Ｒ₀×ＦＣ２）。

【０２２１】そして、ステップＳ３１において、要素プ
ロセッサ３１は、Ｙ_1BとＹ_2Bの和を演算し、その演算結
果をＹ_1Bに代入する（Ｙ_1B←Ｙ_1B＋Ｙ_2B）。

【０２２２】次にステップＳ３２において、要素プロセ
ッサ３１は、右隣りの要素プロセッサ３１のデータＲ₊₁
と、フィルタ係数ＦＣ３の積を演算し、その演算結果
を、Ｙ_2Bに代入する（Ｙ_2B←Ｒ₊₁×ＦＣ３）。

【０２２３】そして、ステップＳ３３において、要素プ
ロセッサ３１は、Ｙ_1BとＹ_2Bの和を演算し、その演算結
果をＹ_1Bに代入する（Ｙ_1B←Ｙ_1B＋Ｙ_2B）。

【０２２４】次にステップＳ３４において、要素プロセ
ッサ３１は、右２つ隣りの要素プロセッサ３１のデータ
Ｒ₊₂と、フィルタ係数ＦＣ４の積を演算し、その演算結
果をＹ_2Bに代入する（Ｙ_2B←Ｒ₊₂×ＦＣ４）。

【０２２５】ステップＳ３５において、要素プロセッサ
３１は、Ｙ_1BとＹ_2Bの和を演算し、その演算結果をＹ_1B
に代入する（Ｙ_1B←Ｙ_1B＋Ｙ_2B）。このとき、Ｙ_1Bの値
は、Ｒ_-2×ＦＣ１＋Ｒ₀×ＦＣ２＋Ｒ₊₁×ＦＣ３＋Ｒ₊₂
×ＦＣ４であり、図７の種類４のパターンに対応してい
る。

【０２２６】そして、ステップＳ３６において、要素プ
ロセッサ３１は、入力データＲｉとともに供給された、
上述の位置関係を示す値（０または１）を参照して、そ
の値が、第１の値（図７の種類２に対応する値）である
か否かを判断し、その値が第１の値であると判断した場
合、ステップＳ３７に進み、ステップＳ２８のＹ_1Aを演
算結果とし、上述の位置関係を示す値が、第１の値では
ないと判断した場合（即ち、図７の種類４に対応する値
である場合）、ステップＳ３５のＹ_1Bを演算結果とす
る。

【０２２７】以上のようにして、２種類の位置関係に対
応して近傍の要素プロセッサ３１のデータを利用してフ
ィルタ演算を行う。

【０２２８】なお、メモリ２８には、上述のように、す
べての要素プロセッサ３１に対応するフィルタ係数セッ
トを記憶しておくようにしてもよいが、同一の位相の画
素値を算出する要素プロセッサ３１は、同一のフィルタ
係数セットを利用するので、利用される位相の数のフィ
ルタ係数セットだけを記憶しておくようにしてもよい。
このようにすることにより、メモリ２８の記憶領域を節
約することができる。

【０２２９】例えば、（１０／７）倍の画像拡大を行う
場合、位相は１０種類だけであるので、メモリ２８に
は、位相に対応する１０種類のフィルタ係数セットを記
憶させておき、その１０種類のフィルタ係数セットを、
要素プロセッサ３１の順番に応じて繰り返し出力すれば
よい。その場合の順番は、図２８のフィルタ選択番号Ｐ
ｉの順番である。

【０２３０】また、セレクタを設けて、メモリ２８から
のフィルタ係数セットおよび入力データのいずれか一方
を、入力ＳＡＭ部２２に供給させるようにすることによ
り、例えば、垂直帰線期間などの入力ＳＡＭ部２２が入
力データＲｉの供給に利用されていない期間に、フィル
タ係数セットを入力データと同様に供給するようにして
もよい。

【０２３１】このようにすることにより、入力データと
同一のビット数のバス６５を利用して、フィルタ係数の
供給を行うことができるので、ビット数の大きい（語長
の長い）フィルタ係数を短時間で供給することができ
る。

【０２３２】例えばフィルタ係数のビット数が１０であ
る場合、４つのフィルタ係数のセットは合計４０ビット
のデータであるので、例えば１６ビットの入力データバ
ス６５および入力ＳＡＭ部２２を介してデータメモリ部
２３に、垂直帰線期間内で、フィルタ係数を供給するこ
とが十分可能である。

【０２３３】さらに、一旦、すべてのフィルタ係数セッ
トを供給した後、例えば、入力データバス６５のうちの
４ビット程度のビット幅を利用して、フィルタ係数を徐
々に変更していくようにしてもよい。この場合、フィル
タ演算の連続性を確保するために、転送が完了するまで
の数水平走査期間においては、それまで使用していたフ
ィルタ係数をそのまま使用する。

【０２３４】なお、第１の実施の形態においては、フィ
ルタ係数セットは、入力データＲｉとは異なるパターン
で入力ＳＡＭ部２２に供給されるので（フィルタ係数
は、その順番通りに、各要素プロセッサ３１に供給され
るので）、入力データと並行してフィルタ係数を供給す
る場合、２系統の入力ＳＡＭ部２２のポインタ制御用の
回路を設け、入力データＲｉに対するポインタ制御と、
フィルタ係数に対するポインタ制御が、独立に行われる
ようにする。

【０２３５】図１０は、本発明の第２の実施の形態の構
成を示している。第２の実施の形態においては、メモリ
２９（記憶手段）は、算出される画素の各位相に対応す
るフィルタ係数セットのデータを保持するようになされ
ている。また、メモリ２９は、プログラム制御部２７Ｂ
により制御され、起動時、水平帰線期間、垂直帰線期間
などにおいて、フィルタ係数セットを、そのフィルタ係
数セットに対応する位相の画素の値を算出する要素プロ
セッサ３１のＡＬＵアレイ部２４を介してデータメモリ
部２３に供給する。

【０２３６】メモリ２８Ａ（第２の記憶手段）は、各要
素プロセッサ３１に対応して、その要素プロセッサ３１
により算出される画素の位相（図２９のフィルタ選択信
号Ｐｉ）に対応するフィルタ選択番号ｉを保持する。そ
のフィルタ選択番号ｉは、第１の実施の形態のフィルタ
係数セットと同様に、入力データバス６５を介して、入
力データＲｉとともにデータメモリ部２３に供給され
る。

【０２３７】なお、メモリ２８Ａ，２９に記憶されてい
るデータは、外部の制御用ＣＰＵにより、起動時などに
予め供給されるものとする。

【０２３８】プログラム制御部２７Ｂは、各部を制御
し、後述の動作を行わせるようになされている。

【０２３９】なお、その他の構成要素は、第１の実施の
形態のものと同様であるので、その説明を省略する。

【０２４０】なお、メモリ２８Ａに保持されているフィ
ルタ選択番号ｉは、例えば起動時に、入力データバス６
５および入力ＳＡＭ部２２を介してデータメモリ部２３
に予め供給されているものとする。

【０２４１】例えば、画素の位相が１０種類である場
合、メモリ２８Ａは、水平方向の画素数Ｈに関係なく、
１０種類の位相に対応する１０個のフィルタ選択番号ｉ
を記憶していればよい。即ち、フィルタ選択番号ｉが１
０個存在する場合、そのフィルタ選択番号は、４ビット
の２進数で表現することができるので、メモリ２８Ａ
は、フィルタ選択番号ｉとして４ビットのデータを記憶
する。

【０２４２】また、フィルタ選択番号ｉが１，０００個
あったとしても、１０ビットの２進数で表現することが
できるので、第１の実施の形態のように、フィルタ係数
を入力ＳＡＭ部２２を介して供給する場合より、入力Ｓ
ＡＭ部２２の負荷を低減することができる。

【０２４３】図１１は、各要素プロセッサ３１のデータ
メモリ部２３に記憶されているフィルタ選択番号ｉ（＝
｛φ_i0，・・・，φ_i3｝）の一例を示している。図１１
のデータメモリ部２３においては、１０種類のフィルタ
選択番号ｉ（ｉ＝０，・・・，９）が、４ビットのデー
タとして記憶されている。例えば、番号が６である要素
プロセッサ３１のデータメモリ部２３には、フィルタ選
択番号ｉが２である４ビットのデータ｛φ₂₀，・・・，
φ₂₃｝が記憶されている。

【０２４４】次に、図１２のフローチャートを参照し
て、第２の実施の形態において、フィルタ係数セットを
各要素プロセッサ３１のデータメモリ部２３に供給する
ときの各部の動作について説明する。

【０２４５】最初にステップＳ４１において、プログラ
ム制御部２７Ｂは、供給するフィルタ係数セットに対応
するフィルタ選択番号ｉをカウントするカウンタｊの値
を０に設定する。

【０２４６】次に、ステップＳ４２において、プログラ
ム制御部２７Ｂは、カウンタｊの値をビット単位で供給
するときに利用するカウンタｍの値を１に設定する。

【０２４７】そして、プログラム制御部２７Ｂは、すべ
ての要素プロセッサ３１のＡＬＵセル２４Ａに、カウン
タｊの値の第ｍ番目のビットの値を出力し、各要素プロ
セッサ３１のＡＬＵセル２４Ａは、そのビットの値を受
け取る。

【０２４８】ステップＳ４４において、プログラム制御
部２７Ｂは、カウンタｍの値がカウンタｊのビット長以
上であるか否かを判断し、カウンタｍの値がカウンタｊ
のビット長より小さいと判断した場合、ステップＳ４５
において、カウンタｍの値を１だけ増加させた後、ステ
ップＳ４３に戻り、次のビットの供給を行う。

【０２４９】このようにして、カウンタｊの値は、１ビ
ットずつ各要素プロセッサ３１に供給される。

【０２５０】一方、ステップＳ４４においてカウンタｍ
の値がカウンタｊのビット長以上であると判断された場
合、カウンタｊの値が供給されたことになるので、ステ
ップＳ４６において、各要素プロセッサ３１は、受信し
たカウンタｊの値と、予めメモリ２８Ａより供給された
フィルタ選択番号ｉの値が同一であるか否かを判断し、
同一である場合、例えば、その判断に対応してフラグを
設定し、ステップＳ４７に進む。

【０２５１】ステップＳ４７において、各要素プロセッ
サ３１は、そのフラグに対応して、供給されたフィルタ
係数セットのビット数をカウントするカウンタｋの値を
１に設定する。

【０２５２】そして、ステップＳ４８において、各要素
プロセッサ３１は、メモリ２９より出力された、フィル
タ係数セットの第ｋ番目のビットの値をＡＬＵセル２４
Ａで受け取り、データメモリ部２３に記憶させる。

【０２５３】なお、メモリ２９においては、各位相（即
ち、フィルタ選択番号ｉ）に対応するフィルタ係数セッ
トが、係数毎に、最上位ビット（ＭＳＢ）または最下位
ビット（ＬＳＢ）から順番に記憶されており、フィルタ
係数セットは、上述のように１ビットの回線を介して、
１ビットずつ要素プロセッサ３１のＡＬＵセル２４Ａに
順次出力される。

【０２５４】そして、ステップＳ４９において、各要素
プロセッサ３１は、カウンタｋの値がフィルタ係数セッ
トのビット長以上であるか否かを判断し、カウンタｋの
値がフィルタ係数セットのビット長より小さいと判断し
た場合、ステップＳ５０において、カウンタｋの値を１
だけ増加させた後、ステップＳ４８に戻り、フィルタ係
数セットの次のビットの受信を行う。

【０２５５】一方、ステップＳ４９においてカウンタｋ
の値がフィルタ係数セットのビット長以上であると判断
された場合、カウンタｊの値に対応するフィルタ係数セ
ットの供給が終了したことになるので、ステップＳ５１
に進む。

【０２５６】一方、ステップＳ４６において、要素プロ
セッサ３１が、カウンタｊの値と、予めメモリ２８Ａよ
り供給されたフィルタ選択番号ｉの値が同一ではないと
判断した場合、その要素プロセッサ３１は、メモリ２９
より出力されたフィルタ係数セットを受け取らず、ステ
ップＳ４７乃至Ｓ５０をスキップする。

【０２５７】次に、ステップＳ５１において、プログラ
ム制御部２７Ｂは、カウンタｊの値が、画素の位相の数
Ｎより１だけ減算した値以上であるか否かを判断し、カ
ウンタｊの値が、画素の位相の数Ｎより１だけ減算した
値以上（ｊ≧Ｎ−１）であると判断した場合、Ｎ個のフ
ィルタ係数セットのうちのいずれかが各要素プロセッサ
３１に供給されたことになるので、フィルタ係数セット
の供給の処理を終了する。

【０２５８】一方、プログラム制御部２７Ｂは、カウン
タｊの値が、画素の位相の数Ｎより１だけ減算した値よ
り小さい（ｊ＜Ｎ−１）と判断した場合、ステップＳ５
２において、カウンタｊの値を１だけ増加させて、ステ
ップＳ４２に戻り、次のフィルタ選択番号ｉに対応する
フィルタ係数セットの供給を行う。

【０２５９】このようにして、各要素プロセッサ３１
は、予め供給されているフィルタ選択番号ｉに対応する
フィルタ係数をメモリ２９より受け取り、データメモリ
部２３に記憶させる。

【０２６０】このように、フィルタ係数セットを入力デ
ータＲｉとは別の経路で供給することにより、フィルタ
係数セットを選択的に要素プロセッサ３１に供給するこ
とを、多くのプログラムステップを必要とすることな
く、容易に実現することができる。

【０２６１】メモリ２９に記憶されている例えば１０種
類のフィルタ係数セットのうちのいずれかを各要素プロ
セッサ３１に供給する場合、１つのフィルタ係数セット
が、すべての要素プロセッサ３１の約１０分の１の要素
プロセッサ３１に同時に供給されるので、フィルタ係数
セットが例えば４０ビットであるとき、要素プロセッサ
３１の数に拘わらず、４００（＝４０ビット×１０）ス
テップの動作で、すべての要素プロセッサ３１にフィル
タ係数セットを供給することができる。

【０２６２】なお、画像データの処理を行うときの動作
は、第１の実施の形態のものと同様であるので、その説
明を省略する。

【０２６３】以上のように、第２の実施の形態において
は、フィルタ係数セットを、入力データとは別の経路で
供給するので、入力ＳＡＭ部２２の稼働状況に拘わらず
フィルタ係数セットを供給することができる。

【０２６４】次に、本発明の第３の実施の形態について
説明する。第３の実施の形態においては、各要素プロセ
ッサ３１が、フィルタ選択番号ｉに対応して、各要素プ
ロセッサ３１で、フィルタ係数セットを算出するように
なされている。

【０２６５】なお、第３の実施の形態の構成およびフィ
ルタ演算時の動作は、第１の実施の形態と同様であるの
で、その説明を省略する。ただし、メモリ２８は、第２
の実施の形態のメモリ２８Ａと同様にフィルタ選択番号
ｉを記憶しているものとする。

【０２６６】次に、図１３および図１４のフローチャー
トを参照して、第３の実施の形態において、フィルタ係
数セットを算出するときの各部の動作について説明す
る。なお、ここでは、式（４）のＣｕｂｉｃ近似法にお
けるフィルタ係数セットを算出する。勿論、他の近似法
におけるフィルタ係数セットを算出するようにしてもよ
い。

【０２６７】最初に、ステップＳ６１において、要素プ
ロセッサ３１は、画像の変換比率をＫ／Ｌ倍とすると、
予め供給されているフィルタ選択番号ｉとＫより、値を
算出する画素の位相ｉ／Ｋを算出し、Ｘ₀として記憶す
る。なお、ＫおよびＬは、プログラム制御部２７Ａより
供給される。

【０２６８】次に、要素プロセッサ３１は、ステップＳ
６２において、Ｘ₀をＸに代入し、ステップＳ６３にお
いて、Ｘの２乗（Ｘ×Ｘ）を演算し、その演算結果をＸ
₂として記憶する。

【０２６９】さらに、ステップＳ６４において、要素プ
ロセッサ３１は、Ｘ₂とＸの積（即ち、Ｘの３乗）を演
算し、その演算結果をＸ₃として記憶する。

【０２７０】そして、ステップＳ６５において、要素プ
ロセッサ３１は、式（４）を利用して、Ｘ、Ｘ₂および
Ｘ₃より、次式に従ってフィルタ係数ＦＣ３を算出す
る。ＦＣ３＝−Ｘ₃＋５Ｘ₂−８Ｘ＋４（５）

【０２７１】次に、ステップＳ６６において、要素プロ
セッサ３１は、Ｘ₀（＝ｉ／Ｋ）に１だけ加算した値
を、Ｘに代入する。

【０２７２】そして、要素プロセッサ３１は、ステップ
Ｓ６７において、Ｘの２乗（Ｘ×Ｘ）を演算し、その演
算結果をＸ₂に代入し、ステップＳ６８において、Ｘ₂と
Ｘの積（即ち、Ｘの３乗）を演算し、その演算結果をＸ
₃に代入する。

【０２７３】ステップＳ６９において、要素プロセッサ
３１は、式（４）を利用して、Ｘ、Ｘ₂およびＸ₃より、
次式に従ってフィルタ係数ＦＣ４を算出する。ＦＣ４＝Ｘ₃−２Ｘ₂＋１（６）

【０２７４】次に、ステップＳ７０において、要素プロ
セッサ３１は、１からＸ₀を減算した値をＸに代入す
る。

【０２７５】そして、要素プロセッサ３１は、ステップ
Ｓ７１において、Ｘの２乗（Ｘ×Ｘ）を演算し、その演
算結果をＸ₂に代入し、ステップＳ７２において、Ｘ₂と
Ｘの積（即ち、Ｘの３乗）を演算し、その演算結果をＸ
₃に代入する。

【０２７６】ステップＳ７３において、要素プロセッサ
３１は、式（４）を利用して、Ｘ、Ｘ₂およびＸ₃より、
次式に従ってフィルタ係数ＦＣ２を算出する。ＦＣ２＝−Ｘ₃＋５Ｘ₂−８Ｘ＋４（７）

【０２７７】次に、ステップＳ７４において、要素プロ
セッサ３１は、Ｘに１だけ加算した値（２−ｉ／Ｋ）を
演算し、その演算結果をＸに代入する。

【０２７８】そして、要素プロセッサ３１は、ステップ
Ｓ７５において、Ｘの２乗（Ｘ×Ｘ）を演算し、その演
算結果をＸ₂に代入し、ステップＳ７６において、Ｘ₂と
Ｘの積（即ち、Ｘの３乗）を演算し、その演算結果をＸ
₃に代入する。

【０２７９】ステップＳ７７において、要素プロセッサ
３１は、式（４）を利用して、Ｘ、Ｘ₂およびＸ₃より、
次式に従ってフィルタ係数ＦＣ１を算出する。ＦＣ１＝Ｘ₃−２Ｘ₂＋１（８）

【０２８０】以上のようにして、第３の実施の形態にお
いては、フィルタ選択番号ｉに対応して、各要素プロセ
ッサ３１で、フィルタ係数セット（ＦＣ１，ＦＣ２，Ｆ
Ｃ３，ＦＣ４）を算出する。

【０２８１】このように、フィルタ係数セットを各要素
プロセッサ３１で算出することにより、要素プロセッサ
３１の外部のメモリ（メモリ２８，２９など）よりフィ
ルタ係数セットを供給する必要がなく、フィルタ係数セ
ットの供給のタイミングなどを考慮する必要がなくな
る。

【０２８２】図１５は、本発明の第４の実施の形態の構
成を示している。

【０２８３】第４の実施の形態は、第２の実施の形態の
メモリ２８Ａを取り除いたもので、フィルタ選択番号ｉ
を、各要素プロセッサ３１で算出するようになされてい
る。

【０２８４】なお、プログラム制御部２７Ｃのプログラ
ムは、後述の動作を行わせるように変更されているが、
その他の構成要素、フィルタ係数の供給時の動作、およ
び、フィルタ演算時の動作は、第２の実施の形態のもの
と同様であるので、その説明を省略する。

【０２８５】次に、図１６のフローチャートを参照し
て、フィルタ選択番号ｉを演算するときの動作について
説明する。

【０２８６】最初にステップＳ８１において、要素プロ
セッサ３１は、作業空間としてレジスタＺＡ₀，ＺＢ₀，
ＺＣ₀をそれぞれ確保する。

【０２８７】次に、ステップＳ８２において、各要素プ
ロセッサ３１は、ＺＡ₀、ＺＢ₀、および、ＺＣ₀に零を
それぞれ代入する。

【０２８８】ステップＳ８３において、各要素プロセッ
サ３１は、左隣りの要素プロセッサ３１のＺＡ₀の値Ｚ
Ａ_-1と、変換比率をＫ／Ｌ倍（即ち、Ｋ：Ｌ）としたと
きのＬとの和を演算し、その演算結果を、ＺＡ₀に記憶
する。なお、最も左側の要素プロセッサ３１は、左隣り
に要素プロセッサ３１がないので、ＺＡ_-1を０として演
算を行う。

【０２８９】ステップＳ８４において、各要素プロセッ
サ３１は、ＺＡ₀の値がＫより大きいか否かを判断し、
ＺＡ₀の値がＫより大きいと判断した場合、ステップＳ
８５において、ＺＡ₀の値をＫで割算したときの剰余を
演算し、その演算結果をＺＡ₀に代入する。

【０２９０】一方、各要素プロセッサ３１は、ＺＡ₀の
値がＫ以下であると判断した場合、ステップＳ８５をス
キップする。

【０２９１】そして、ステップＳ８６において、各要素
プロセッサ３１は、ステップＳ８３乃至ステップＳ８５
の動作を、現在取り扱っている画像フォーマットの水平
方向の画素数より多く繰り返したか否かを判断し、ステ
ップＳ８３乃至ステップＳ８５の動作を、現在取り扱っ
ている画像フォーマットの水平方向の画素数以下しか繰
り返していないと判断した場合、ステップＳ８３に戻
り、ステップＳ８３乃至ステップＳ８５の動作を再度行
う。

【０２９２】一方、各要素プロセッサ３１は、ステップ
Ｓ８３乃至ステップＳ８５の動作を、現在取り扱ってい
る画像フォーマットの水平方向の画素数より多く繰り返
したと判断した場合、ステップＳ８７に進む。

【０２９３】ステップＳ８７において、各要素プロセッ
サ３１は、左隣りの要素プロセッサ３１のＺＢ₀の値Ｚ
Ｂ_-1とＬとの和を演算し、その演算結果をＺＣ₀に記憶
する。なお、最も左側の要素プロセッサ３１は、左隣り
に要素プロセッサ３１がないので、ＺＢ_-1を０として演
算を行う。

【０２９４】次に、ステップＳ８８において、要素プロ
セッサ３１は、ＺＣ₀の値がＫの２倍の値より大きいか
否かを判断し、ＺＣ₀の値がＫの２倍の値より大きいと
判断した場合、ステップＳ９０において、ＺＢ₀の値か
らＫを減算した値をＺＢ₀に代入する。

【０２９５】一方、要素プロセッサ３１は、ＺＣ₀の値
がＫの２倍の値以下であると判断した場合、ステップＳ
８９において、ＺＣ₀の値からＫを減算した値をＺＢ₀に
代入する。

【０２９６】そして、ステップＳ９１において、各要素
プロセッサ３１は、ステップＳ８７乃至ステップＳ９０
の動作を、現在取り扱っている画像フォーマットの水平
方向の画素数より多く繰り返したか否かを判断し、ステ
ップＳ８７乃至ステップＳ９０の動作を、現在取り扱っ
ている画像フォーマットの水平方向の画素数以下しか繰
り返していないと判断した場合、ステップＳ８７に戻
り、ステップＳ８７乃至ステップＳ９０の動作を再度行
う。

【０２９７】一方、各要素プロセッサ３１は、ステップ
Ｓ８７乃至ステップＳ９０の動作を、現在取り扱ってい
る画像フォーマットの水平方向の画素数より多く繰り返
したと判断した場合、ステップＳ９２に進む。

【０２９８】そして、ステップＳ９２において、各要素
プロセッサ３１は、ＫがＬより大きい、即ち、画像の拡
大の処理であるか否かを判断し、ＫがＬより大きいと判
断した場合、ステップＳ９４において、フィルタ選択番
号ｉとしてＺＡ₀の値を利用し、ＫがＬ以下であると判
断した場合、ステップＳ９３において、フィルタ選択番
号ｉとしてＺＢ₀の値を利用する。

【０２９９】以上のようにして、フィルタ選択番号ｉを
算出する。なお、ステップＳ８５において、割算（剰余
の算出）を行っているが、実際には、減算を繰り返し実
行している。なお、上述の処理は多くの処理ステップを
有するが、リアルタイムの処理を行う前や、垂直帰線期
間などにおいて処理を行うことにより特に問題は生じな
い。

【０３００】なお、ステップＳ８４およびステップＳ８
８における判断に対応して、入力データまたは出力デー
タと、要素プロセッサ３１との対応関係（図３１のＲｉ
の入力の仕方）を設定するようにしてもよい。即ち、ス
テップＳ８５は、上述の位相のモジュロ演算と同様の処
理を行っているので、ステップＳ８４における判断に対
応して、モジュロ演算が行われる番号と、その要素プロ
セッサが算出する画素の番号を比較することにより、そ
の要素プロセッサ３１に割り当てられる入力データを決
定することができる。

【０３０１】図１７は、本発明の第５の実施の形態の構
成を示している。

【０３０２】第５の実施の形態は、フィルタ選択番号ｉ
およびそれに対応するフィルタ係数セットを、第３の実
施の形態または第４の実施の形態と同様に、各要素プロ
セッサ３１で算出することにより、メモリ２８，２８
Ａ，２９を不要としたものである。

【０３０３】プログラム制御部２７Ｄは、各要素プロセ
ッサ３１を制御し、第３の実施の形態または第４の実施
の形態のプログラム制御部と同様に、フィルタ選択番号
ｉおよびそれに対応するフィルタ係数セットを算出させ
るようになされている。

【０３０４】その他の構成要素は、第４の実施の形態と
同様であるので、その説明を省略する。また、フィルタ
係数セットを算出するときの動作は、第３の実施の形態
と同様であり、その他の動作は、第４の実施の形態と同
様であるので、その説明を省略する。

【０３０５】なお、図２９に示すように、各位相に対応
する４つのフィルタ係数（８ビット表現のもの）の総和
のうち、１２８（即ち、実数表現で１．０）になってい
ないもの（Ｐ１，Ｐ２，Ｐ３，Ｐ７に対応するフィルタ
係数）がある。この誤差は、フィルタ係数を８ビットに
量子化したときに発生したものであり、これらの係数を
そのまま使用すると、例えば直流成分の多い入力データ
に対応する出力データに脈流が発生し、画像を劣化する
可能性がある。従って、上述の総和が１２８になるよう
に、フィルタ係数ＦＣ１乃至ＦＣ４を修正するほうが好
ましい。

【０３０６】この場合、ＦＣ２およびＦＣ３よりも、補
間フィルタの特性に与える影響が少ないＦＣ１またはＦ
Ｃ４を修正するほうがより好ましい。例えば、図２９の
位相Ｐ１に対応するフィルタ係数ＦＣ１の値を、−１か
ら−２に変更することにより、フィルタ係数の総和が１
２８となる。

【０３０７】また、フィルタ係数を８ビットに量子化し
たときの誤差が最も大きいものを、修正するようにして
もよい。例えば、位相Ｐ３に対応するフィルタ係数ＦＣ
３は、実数表現では、０．３６３であり、８ビット表現
では、４６である。その誤差は、０．４６４（＝０．３
６３×１２８−４６）と大きいので、このＦＣ３を４７
に変更することにより、フィルタ係数の総和が１２８に
なる。

【０３０８】なお、上記実施の形態においては、主に画
像の拡大について説明しているが、画像の縮小を行うこ
とも勿論可能である。また、画像の縮小の場合、入力Ｓ
ＡＭ部２２には、入力データが順番通りに密に供給さ
れ、出力ＳＡＭ部２５には、出力データが疎に出力され
てくる。

【０３０９】また、上記実施の形態の端部（右端、左
端）周辺の要素プロセッサ３１においては、演算に利用
する入力データを有する周辺の要素プロセッサ３１が存
在しない場合があるので、その場合においては、その入
力データの値を０として演算を行う。

【０３１０】その他に、例えば、端のデータがその外側
に連続している、あるいは、端を中心にしてデータが対
称になっていると仮定するなど、画像端辺での処理には
様々な方法が考えられる。これらの方法のうち、所定の
方法に対応してプログラムを記述することにより、その
方法を実現することができる。

【０３１１】なお、上記実施の形態においては、各要素
プロセッサ３１は、画素の補間に対応するフィルタ演算
だけを行っているが、例えば、各種フィルタ処理、色の
操作、所定の伝送方式のデータへの変換、ノイズ除去、
輪郭強調などの、画素数の変換と同時に実行したい各種
画像処理やＴＶ（テレビジョン）信号処理に対応して、
プログラム制御部のプログラムを変更したり追加するこ
とにより、ハードウェアの構成を変更することなく、そ
れらの処理を行うことができる。

【０３１２】また、上述のメモリ２８，２８Ａ，２９の
容量は、画素の位相の数に比例する量であり、それほど
大きくないので、装置の規模が大きくなるようなことは
ない。

【０３１３】さらに、プログラム制御部のプログラムを
変更することにより、画像の変換比率を変更することが
できる。

【０３１４】

【発明の効果】以上のごとく、請求項１に記載の画像処
理装置および請求項６に記載の画像処理方法によれば、
所定の要素プロセッサが利用する画像データを有する周
辺の要素プロセッサと、所定の要素プロセッサとの位置
関係のパターンの種類が最小になるように、複数の要素
プロセッサに画像データを供給するようにしたので、各
画素の位置関係に対応してＳＩＭＤ形式の並列プロセッ
サで画像の処理を行うことができる。

【０３１５】請求項７に記載の画像処理装置および請求
項１４に記載の画像処理方法によれば、補間に利用され
るフィルタ係数セットを入力バスを介して要素プロセッ
サにそれぞれ供給し、要素プロセッサが、フィルタ係数
セットを利用して、画像データの補間の処理をそれぞれ
行うようにしたので、各画素の位置関係に対応したフィ
ルタ係数を利用してＳＩＭＤ形式の並列プロセッサで画
像の処理を行うことができる。

【０３１６】請求項１５に記載の画像処理装置および請
求項２４に記載の画像処理方法によれば、補間に利用さ
れるフィルタ係数セットを、入力バスとは異なる回路を
介して要素プロセッサにそれぞれ供給し、要素プロセッ
サが、フィルタ係数セットを利用して、画像データの補
間の処理をそれぞれ行うようにしたので、各画素の位置
関係に対応したフィルタ係数を利用してＳＩＭＤ形式の
並列プロセッサで画像の処理を行うことができる。

【０３１７】請求項２５に記載の画像処理装置および請
求項３１に記載の画像処理方法によれば、要素プロセッ
サが、その要素プロセッサに割り当てられる画像データ
の位相情報に対応して、補間に利用されるフィルタ係数
セットをそれぞれ算出し、フィルタ係数セットを利用し
て、画像データの補間の処理をそれぞれ行うようにした
ので、各画素の位置関係に対応したフィルタ係数を利用
してＳＩＭＤ形式の並列プロセッサで画像の処理を行う
ことができる。

【図面の簡単な説明】

【図１】本発明の画像処理装置の第１の実施の形態の構
成を示すブロック図である。

【図２】要素プロセッサの構成例を示すブロック図であ
る。

【図３】要素プロセッサの詳細な構成例を示す回路図で
ある。

【図４】図１の画像処理装置の動作を説明するフローチ
ャートである。

【図５】図１の画像処理装置の各部に記憶されるデータ
の一例を示す図である。

【図６】処理に必要なデータを有する要素プロセッサと
の位置関係の例を示す図である。

【図７】図６の位置関係を縮退させた位置関係の例を示
す図である。

【図８】図１の画像処理装置におけるフィルタ演算の処
理を説明するフローチャートである。

【図９】図１の画像処理装置におけるフィルタ演算の処
理を説明するフローチャートである。

【図１０】本発明の画像処理装置の第２の実施の形態の
構成を示すブロック図である。

【図１１】データメモリ部に記憶されているフィルタ選
択番号の一例を示す図である。

【図１２】フィルタ係数セットを供給するときの図１０
の画像処理装置の動作について説明するフローチャート
である。

【図１３】第３の実施の形態において、各要素プロセッ
サがフィルタ係数セットを演算するときの動作について
説明するフローチャートである。

【図１４】第３の実施の形態において、各要素プロセッ
サがフィルタ係数セットを演算するときの動作について
説明するフローチャートである。

【図１５】本発明の画像処理装置の第４の実施の形態の
構成を示すブロック図である。

【図１６】各要素プロセッサがフィルタ選択番号を演算
するときの図１５の画像処理装置の動作について説明す
るフローチャートである。

【図１７】本発明の画像処理装置の第５の実施の形態の
構成を示すブロック図である。

【図１８】原画像の一例を示す図である。

【図１９】原画像を拡大した画像の一例を示す図であ
る。

【図２０】原画像の画素と、拡大した画像の画素の位置
関係の一例を示す図である。

【図２１】原画像の解像度を高くした画像の一例を示す
図である。

【図２２】原画像を縮小した画像の一例を示す図であ
る。

【図２３】原画像の画素と、縮小した画像の画素の位置
関係の一例を示す図である。

【図２４】原画像の解像度を低くした画像の一例を示す
図である。

【図２５】原画像の画素と、補間により生成される画素
の位置関係の一例を示す図である。

【図２６】補間関数の例を示す図である。

【図２７】ハードウェア的にフィルタ演算を行う装置の
一構成例を示すブロック図である。

【図２８】図２７の装置において行われるフィルタ演算
の各サイクルにおける各部の信号の一例を示す図であ
る。

【図２９】フィルタ選択信号とフィルタ係数セットの対
応関係の一例を示す図である。

【図３０】ソフトウェア的にフィルタ演算を行う装置の
一構成例を示すブロック図である。

【図３１】図３０の装置において、画像の拡大を行う場
合における入力データの供給のパターンの一例を示す図
である。

【図３２】処理に必要なデータを有する要素プロセッサ
との位置関係の例を示す図である。

【符号の説明】

２１入力ポインタ，２２入力ＳＡＭ部，２３
データメモリ部，２４ＡＬＵアレイ部，２５出
力ＳＡＭ部，２６出力ポインタ，２７，２７Ａ，
２７Ｂ，２７Ｃ，２７Ｄプログラム制御部，２８，
２８Ａ，２９メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中村憲一郎東京都品川区北品川６丁目７番35号ソニー株式会社内

Claims

【特許請求の範囲】

【請求項１】複数の要素プロセッサに画像データを供
給し、前記複数の要素プロセッサをＳＩＭＤ制御して、
各要素プロセッサで、周辺の要素プロセッサが有する画
像データを利用して前記画像データの処理を並列に行う
画像処理装置で、所定の要素プロセッサが利用する画像データを有する周
辺の要素プロセッサと、前記所定の要素プロセッサとの
位置関係のパターンの種類が最小になるように、前記複
数の要素プロセッサに前記画像データを供給することを
特徴とする画像処理装置。
【請求項２】各要素プロセッサに、前記位置関係のパ
ターンに対応する情報を供給し、前記情報に対応して、処理に利用する画像データを周辺
の前記要素プロセッサより読み出し、前記画像データの
処理を行うことを特徴とする請求項１に記載の画像処理
装置。
【請求項３】前記画像データの処理は、画像の拡大ま
たは縮小に対応する画素値の補間を行う処理であり、前記補間の処理において、前記画素の位相を算出すると
きに生成される情報を、前記位置関係のパターンに対応
する情報として利用することを特徴とする請求項２に記
載の画像処理装置。
【請求項４】前記要素プロセッサは、データを１ビッ
トずつ処理する１ビットプロセッサであることを特徴と
する請求項１に記載の画像処理装置。
【請求項５】前記画像データの処理は、Ｃｕｂｉｃ近
似に従って前記画素値の補間を行う処理であることを特
徴とする請求項１に記載の画像処理装置。
【請求項６】複数の要素プロセッサに画像データを供
給し、前記複数の要素プロセッサをＳＩＭＤ制御して、
各要素プロセッサで、周辺の要素プロセッサが有する画
像データを利用して前記画像データの処理を並列に行う
画像処理方法で、所定の要素プロセッサが利用する画像データを有する周
辺の要素プロセッサと、前記所定の要素プロセッサとの
位置関係のパターンの種類が最小になるように、前記複
数の要素プロセッサに前記画像データを供給することを
特徴とする画像処理方法。
【請求項７】複数の要素プロセッサに入力バスを介し
て画像データを供給し、前記複数の要素プロセッサをＳ
ＩＭＤ制御して、各要素プロセッサで、画像の拡大また
は縮小に伴う画素の補間の処理を並列に行う画像処理装
置で、前記補間に利用されるフィルタ係数セットを前記入力バ
スを介して前記要素プロセッサにそれぞれ供給し、前記要素プロセッサが、前記フィルタ係数セットを利用
して、前記画像データの補間の処理をそれぞれ行うこと
を特徴とする画像処理装置。
【請求項８】前記画像の拡大または縮小の変換比率
は、整数比であることを特徴とする請求項７に記載の画
像処理装置。
【請求項９】前記フィルタ係数セットを記憶し、前記
入力バスを介して前記要素プロセッサに接続されている
記憶手段を備えることを特徴とする請求項７に記載の画
像処理装置。
【請求項１０】前記記憶手段は、前記画像の拡大また
は縮小の変換比率をＫ：ＬとしたときのＫ個の前記フィ
ルタ係数セットを記憶することを特徴とする請求項９に
記載の画像処理装置。
【請求項１１】前記記憶手段は、前記Ｋ個のフィルタ
係数セットを、前記フィルタ係数セットに対応する位相
の順番に対応して記憶することを特徴とする請求項１０
に記載の画像処理装置。
【請求項１２】前記要素プロセッサは、データを１ビ
ットずつ処理する１ビットプロセッサであることを特徴
とする請求項７に記載の画像処理装置。
【請求項１３】前記画像データの処理は、Ｃｕｂｉｃ
近似に従って前記画素値の補間を行う処理であることを
特徴とする請求項７に記載の画像処理装置。
【請求項１４】複数の要素プロセッサに入力バスを介
して画像データを供給し、前記複数の要素プロセッサを
ＳＩＭＤ制御して、各要素プロセッサで、画像の拡大ま
たは縮小に伴う画素の補間の処理を並列に行う画像処理
方法で、前記補間に利用されるフィルタ係数セットを前記入力バ
スを介して前記要素プロセッサにそれぞれ供給し、前記要素プロセッサが、前記フィルタ係数セットを利用
して、前記画像データの補間の処理をそれぞれ行うこと
を特徴とする画像処理方法。
【請求項１５】複数の要素プロセッサに入力バスを介
して画像データを供給し、前記複数の要素プロセッサを
ＳＩＭＤ制御して、各要素プロセッサで、画像の拡大ま
たは縮小に伴う画素の補間の処理を並列に行う画像処理
装置で、前記補間に利用されるフィルタ係数セットを、前記入力
バスとは異なる回路を介して前記要素プロセッサにそれ
ぞれ供給し、前記要素プロセッサが、前記フィルタ係数セットを利用
して、前記画像データの補間の処理をそれぞれ行うこと
を特徴とする画像処理装置。
【請求項１６】前記要素プロセッサは、前記フィルタ
係数セットを記憶する記憶部と、演算を行うＡＬＵ部を
備え、前記フィルタ係数セットを記憶し、前記回路を介して前
記要素プロセッサの前記ＡＬＵ部に接続されている記憶
手段を備えることを特徴とする請求項１５に記載の画像
処理装置。
【請求項１７】前記記憶手段は、前記画像の拡大また
は縮小の変換比率をＫ：ＬとしたときのＫ個の前記フィ
ルタ係数セットを記憶することを特徴とする請求項１６
に記載の画像処理装置。
【請求項１８】前記記憶手段は、前記Ｋ個の前記フィ
ルタ係数セットを、前記フィルタ係数セットに対応する
位相の順番に対応して記憶することを特徴とする請求項
１７に記載の画像処理装置。
【請求項１９】前記要素プロセッサに割り当てられる
画像データに対応する位相情報を記憶する第２の記憶手
段をさらに備え、前記第２の記憶手段の位相情報に対応して、前記記憶手
段が前記要素プロセッサに前記フィルタ係数セットを供
給することを特徴とする請求項１６に記載の画像処理装
置。
【請求項２０】前記要素プロセッサが、その要素プロ
セッサに割り当てられる画像データに対応する位相情報
を算出し、前記位相情報に対応して、前記フィルタ係数セットが、
前記記憶手段から前記要素プロセッサに供給されること
を特徴とする請求項１６に記載の画像処理装置。
【請求項２１】前記要素プロセッサは、前記画像の拡
大または縮小の変換比率をＫ：Ｌとしたとき、Ｋおよび
Ｌのいずれか一方を順次加算または減算することによ
り、前記位相情報を算出することを特徴とする請求項２
０に記載の画像処理装置。
【請求項２２】前記要素プロセッサは、データを１ビ
ットずつ処理する１ビットプロセッサであることを特徴
とする請求項１５に記載の画像処理装置。
【請求項２３】前記画像データの処理は、Ｃｕｂｉｃ
近似に従って前記画素値の補間を行う処理であることを
特徴とする請求項１５に記載の画像処理装置。
【請求項２４】複数の要素プロセッサに入力バスを介
して画像データを供給し、前記複数の要素プロセッサを
ＳＩＭＤ制御して、各要素プロセッサで、画像の拡大ま
たは縮小に伴う画素の補間の処理を並列に行う画像処理
方法で、前記補間に利用されるフィルタ係数セットを、前記入力
バスとは異なる回路を介して前記要素プロセッサにそれ
ぞれ供給し、前記要素プロセッサが、前記フィルタ係数セットを利用
して、前記画像データの補間の処理をそれぞれ行うこと
を特徴とする画像処理方法。
【請求項２５】複数の要素プロセッサに入力バスを介
して画像データを供給し、前記複数の要素プロセッサを
ＳＩＭＤ制御して、各要素プロセッサで、画像の拡大ま
たは縮小に伴う画素の補間の処理を並列に行う画像処理
装置で、前記要素プロセッサが、その要素プロセッサに割り当て
られる画像データの位相情報に対応して、前記補間に利
用されるフィルタ係数セットをそれぞれ算出し、前記フィルタ係数セットを利用して、前記画像データの
補間の処理をそれぞれ行うことを特徴とする画像処理装
置。
【請求項２６】前記位相情報を記憶する記憶手段をさ
らに備えることを特徴とする請求項２５に記載の画像処
理装置。
【請求項２７】前記要素プロセッサが、前記位相情報
を算出することを特徴とする請求項２５に記載の画像処
理装置。
【請求項２８】前記要素プロセッサは、前記補間に対
応する補間関数を利用して前記位相情報を算出すること
を特徴とする請求項２７に記載の画像処理装置。
【請求項２９】前記要素プロセッサは、データを１ビ
ットずつ処理する１ビットプロセッサであることを特徴
とする請求項２５に記載の画像処理装置。
【請求項３０】前記画像データの処理は、Ｃｕｂｉｃ
近似に従って前記画素値の補間を行う処理であることを
特徴とする請求項２５に記載の画像処理装置。
【請求項３１】複数の要素プロセッサに入力バスを介
して画像データを供給し、前記複数の要素プロセッサを
ＳＩＭＤ制御して、各要素プロセッサで、画像の拡大ま
たは縮小に伴う画素の補間の処理を並列に行う画像処理
方法で、前記要素プロセッサが、その要素プロセッサに割り当て
られる画像データの位相情報に対応して、前記補間に利
用されるフィルタ係数セットをそれぞれ算出し、前記フィルタ係数セットを利用して、前記画像データの
補間の処理をそれぞれ行うことを特徴とする画像処理方
法。