JPH10125612A - シミュレーション方法 - Google Patents

シミュレーション方法

Info

Publication number
JPH10125612A
JPH10125612A JP28245696A JP28245696A JPH10125612A JP H10125612 A JPH10125612 A JP H10125612A JP 28245696 A JP28245696 A JP 28245696A JP 28245696 A JP28245696 A JP 28245696A JP H10125612 A JPH10125612 A JP H10125612A
Authority
JP
Japan
Prior art keywords
boundary
simulation
impurity
diffusion
calculation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28245696A
Other languages
English (en)
Inventor
Hirotaka Amakawa
博隆 天川
Mitsutoshi Nakamura
光利 中村
Nobutoshi Aoki
伸俊 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28245696A priority Critical patent/JPH10125612A/ja
Publication of JPH10125612A publication Critical patent/JPH10125612A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】 【課題】 半導体製造工程における不純物拡散や点欠陥
等のシミュレーションを行う際に、狭い計算領域であっ
ても高精度な解を得ることである。 【解決手段】 半導体製造工程の不純物または点欠陥拡
散シミュレーションを行う方法において、シミュレーシ
ョンを行う領域の境界に境界条件として、不純物または
点欠陥が計算領域の境界を越えて移動することを許容す
るように設定するようにする(ステップS103)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシミュレーション方
法に関し、特に、半導体製造工程の不純物または点欠陥
拡散シミュレーションに用いられる技術に関する。
【0002】
【従来の技術】集積回路の高集積化に伴い、製造工程数
が増大し工程そのものも複雑になっている。このため、
試作回数が増大し開発コストが上昇している。このよう
な状況に対処するため、シミュレータを用いてあらかじ
め試作条件を絞り込み、試作回数を削減し、試作期間を
短縮する努力がなされている。例えば、プロセスシミュ
レーションの場合、プロセスシミュレータを用いてイオ
ン注入、酸化・拡散工程などのシミュレーションを行
い、素子形状と不純物分布を予測し、その結果が所望の
値になるように試作のプロセス条件を絞り込んでいた。
【0003】プロセスシミュレーションは、広い素子領
域をシミュレーションすると計算時間がかかり必要とす
るメモリ量も多くなるという問題点を抱えている。プロ
セスシミュレーションに要する計算時間とメモリ量の大
部分を不純物拡散シミュレーションが占めている。した
がって、広い領域の不純物拡散シミュレーションに要す
る計算時間とメモリ量が削減できれば、効率よくプロセ
スシミュレーションを行うことが可能となる。
【0004】不純物拡散シミュレーションを高速に、か
つ少ないメモリ量で行うためには、シミュレーション領
域を必要な部分に限定すればよい。ところが、従来の不
純物拡散シミュレーションでは計算領域の境界に反射型
境界条件を使用しているため、計算領域が狭いと不純物
が境界内に閉じこめられ、解の精度が低下するという問
題があった。このことを簡単のためウェル形成工程の1
次元シミュレーションを例にして説明する。
【0005】図3は、シリコン基板にホウ素を100k
eV、ドーズ量3×1013/cm2イオン注入した場合
の図表である。この図表の横軸は、シリコン基板表面か
らの深さを示し、縦軸は、ホウ素の濃度を示す。図表の
点線Aはイオン注入直後のプロファイルを表す。また、
1200℃で4時間拡散したときのホウ素のプロファイ
ルを、精度良く計算するために基板表面から深さ8μm
まで計算した結果を破線Bで示す。
【0006】一般に、素子特性の多くは、例えば、MO
SFETのしきい値を計算するには基板表面から深さ2
μmのプロファイルがあればよいので、処理時間の短縮
化等の理由から計算領域をこの領域に限定して計算する
場合が多い。この場合のプロファイルを一点鎖線Cで示
す。どちらの場合にも基板底面の境界条件は反射型を使
用している。この図から計算領域を狭くすると一点鎖線
Cの結果から明らかなように解の精度が非常に悪くなっ
ている。
【0007】
【発明が解決しようとする課題】このように不純物拡散
シミュレーション領域の境界に反射型境界条件を使用し
た場合、計算領域を狭くすると解の精度が低下するとい
う問題があった。一方、精度良くシミュレーションする
ためにシミュレーション領域を広くすると、必要なメモ
リ量が増加し、計算時間が長くなるという問題があっ
た。
【0008】本発明は上記事情に鑑みてなされたもので
あり、その目的とするところは、狭い計算領域であって
も高精度な解を得ることができるシミュレーション方法
を提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、半導体製造工程の不純物または
点欠陥拡散シミュレーションを行う方法において、シミ
ュレーションを行う領域の境界に境界条件として、不純
物または点欠陥が計算領域の境界を越えて移動すること
を許容するように設定することを含むことを特徴とす
る。
【0010】請求項2の発明は、前記請求項1における
境界条件は、当該境界を通過する不純物または点欠陥の
移動量が、当該領域を含む十分広い領域で計算したとき
得られる移動量に等しくなるように当該境界の境界条件
を決定することを特徴とする。
【0011】請求項3の発明は、前記請求項1における
境界条件は、境界近傍における境界法線方向の不純物プ
ロファイルの微係数を用いて境界を越えて不純物が移動
する境界条件を決定することを特徴とする。
【0012】請求項4の発明は、前記請求項1における
境界条件は、境界近傍における境界法線方向の不純物ま
たは点欠陥プロファイルをガウス関数で近似することに
より、境界を越えて不純物または点欠陥が移動する境界
条件を決定することを特徴とする。
【0013】
【発明の実施の形態】以下、本発明に係るシミュレーシ
ョン方法の実施形態について、図面を参照しながら詳細
に説明する。以下の実施形態においては、説明を簡単に
するためシリコン基板中の1次元不純物拡散シミュレー
ションとする。
【0014】以下の実施形態で説明するシミュレーショ
ン方法においては、各種処理を行うためのCPUと、キ
ーボード、マウス、ライトペン、又はフレキシブルディ
スク装置等の入力装置と、メモリ装置やディスク装置等
の外部記憶装置と、ディスプレイ装置、プリンタ装置等
の出力装置等とを備えた通常のコンピュータシステムを
用いる。なお、前記CPUは、以下で説明する各ステッ
プの処理等を行う演算部と、前記処理の命令を記憶する
主記憶部とを具備する。
【0015】第1の実施の形態 図1は、本実施形態の不純物拡散シミュレーションの処
理動作を示すフローチャートである。拡散シミュレーシ
ョンが開始されると、まず、拡散時刻Tが0にセットさ
れる(ステップS101)。そして拡散温度における拡
散係数、偏析係数などを計算して拡散方程式が設定され
る(ステップS102)。
【0016】次にシミュレーション領域の境界、すなわ
ちこの例では基板底面に対して境界条件を下記のように
設定する(ステップS103)。
【0017】F=−D・∂C/∂x ここで、Dは不純物の拡散係数、Cは不純物濃度であ
る。この境界条件は、不純物が基板底面からフラックス
Fによりシミュレーション領域外に流出することを意味
する。従来方法は、ここで境界条件として反射型条件
(F=0)を設定していた。このため、拡散により広が
るはずの不純物分布が、底面に設定された反射型境界条
件のため閉じこめられることになり、濃度が異常に高く
なる。シミュレーション領域を十分広く設定すればこの
問題は回避できるが、計算時間が長くなるという問題が
生じていた。
【0018】このようにして拡散方程式と境界条件を設
定したのち数値解法を用いて拡散方程式の解を求める
(ステップS104)。次に、拡散時刻TをΔT増加し
(ステップS105)、その値が全拡散時間Tfを越え
てるか否かを判定し(ステップS106)、越えていな
ければ再び、ステップS102の拡散方程式の設定から
始まるループを実行し、そうでなければ計算を終了す
る。
【0019】次に、本発明の効果をシリコン基板中のホ
ウ素の1次元拡散シミュレーションを例にして説明す
る。図2は、シリコン基板にホウ素を100keV、ド
ーズ量3×1013/cm2 イオン注入した場合の図表で
ある。この図表の横軸は、シリコン基板表面からの深さ
を示し、縦軸は、ホウ素の濃度を示す。説明を簡単にす
るため基板表面からの不純物蒸発は無いものとして計算
した。ここで、1200℃で4時間拡散し、基板の深さ
を8μmと十分深くとり精度良く計算した結果を破線B
に示す。また、一点鎖線Cは基板の深さを2μmに制限
して従来方法を用いて計算した結果である。従来方法で
は基板底面の境界条件として反射型境界条件が用いられ
ているため、ホウ素が計算領域内に閉じこめられること
になり、ホウ素濃度を著しく過大評価している。一方、
基板の深さを2μmに制限して本発明を用いて計算した
結果を実線で示す。
【0020】本発明に係るシミュレーション方法による
結果を太線Dに示す。図示の如くシミュレーション境界
の境界条件が適切に与えられているので、シミュレーシ
ョン領域を2μmに制限したにもかかわらず、十分広い
領域で精度良く計算した結果(破線B)と非常に良く一
致している。素子特性には基板表面付近の不純物分布が
大きく影響する。図2のように、本発明は基板表面付近
の不純物分布を精度良く計算するので、精度の高い素子
特性を得ることができる。
【0021】このように本発明を用いれば、シミュレー
ション領域を狭くしても精度をほとんど失うことなくシ
ミュレーションを行うことができる。この例ではシミュ
レーション領域を4分の1に削減したが、シミュレーシ
ョンに必要なメモリ量と計算時間も同程度削減されるこ
とは言うまでもない。このように、本発明を用いること
によりプロセスシミュレーションを従来より少ないメモ
リ量で高速に行うことができる。
【0022】なお、本実施形態では説明を簡単にするた
め1次元シミュレーションを用いて説明を行ったが、本
発明を2次元,3次元シミュレーションに適用できるこ
とは明白である。特に、メモリ量、計算時間の削減効果
は2次元,3次元シミュレーションにおいて顕著である
ことは明らかである。
【0023】第2の実施の形態 第1の実施形態では、ステップS103の境界条件の設
定にて不純物分布の微分を用いて境界条件を計算した
が、境界条件はより広い領域で計算した解に近い解が得
られるように設定すればよい。そのため、本実施形態に
おいては、例えば、1次元シミュレーションの場合、境
界近傍の不純物分布の境界法線方向のプロファイルをガ
ウス関数 a・exp[−b(x−x02 ] で近似する。ここにxは基板表面からの深さを表し、
a,b,x0 は定数である。よく知られているように、
拡散係数が定数のときガウス関数は拡散方程式の解にな
る。したがって、シミュレーション領域の底面近傍の不
純物分布をガウス関数で精度良く近似することができ
る。そして、このガウス関数がシミュレーション境界を
越えて領域外に延びているとして境界におけるフラック
スを計算し、この値を境界条件として用いる。このよう
にして境界条件を計算すれば上記の実施形態のように数
値微分を使わないので、メッシュ間隔などに依存せず安
定した計算ができる。その結果、従来の方法より精度の
良いシミュレーション結果が得られる。
【0024】第3の実施の形態 上記の実施形態ではシリコン基板中の不純物の拡散につ
いて説明したが、点欠陥と不純物の拡散シミュレーショ
ンに適用することもできる。不純物拡散は点欠陥の影響
を受けるので、点欠陥を取り入れた拡散方程式の方が、
不純物単独の拡散方程式より精度良く不純物拡散を記述
することができる。
【0025】ところが、点欠陥は不純物より拡散速度が
格段に速いので、従来方法を用いるとシミュレーション
領域を非常に広くする必要があった。例えば、通常のM
OSFETのプロセスシミュレーションでは、計算領域
は基板表面から深さ10μm程度で良いが、点欠陥を取
り入れると深さ数100μmくらい必要になる。このた
め、点欠陥拡散を取り入れたシミュレーションをするた
めには多量のメモリを必要とする上、計算時間が非常に
長かった。
【0026】しかしながら、例えば不純物単独の拡散に
必要な計算領域を設定し、第1実施形態で不純物に対し
て用いた方法で境界条件を点欠陥に適用する。このよう
にすれば、不純物拡散のみ取り扱う場合と同程度の狭い
領域でもシミュレーションが可能となり、必要メモリ量
と計算時間を大幅に削減することができる。
【0027】以上説明してきたように、これらシミュレ
ーション方法の実施形態を用いれば、半導体素子のプロ
セスシミュレーションを必要な領域に限定して行うこと
ができる。したがって従来より少ないメモリ量で高速に
シミュレーションを行うことが可能となる。また、従来
方法ではシミュレーション領域が狭いと得られた計算結
果の精度が非常に悪くなる場合があったが、本発明を用
いればシミュレーション領域が狭くても計算精度の低下
が抑制されるので、精度の悪い計算結果に惑わされる可
能性を低減できる。
【0028】第1の実施形態で説明したように、境界条
件を境界法線方向の不純物プロファイルの微分を用いて
計算すれば、従来のプログラムを少し手直しするだけで
本発明の効果を実現することができる。また、境界条件
の計算に必要な計算時間はシミュレーションに要する計
算時間に比べればほとんど無視できるほど短い。
【0029】また、第2の実施形態で説明したように、
境界条件は境界近傍の不純物分布の境界法線方向プロフ
ァイルをガウス関数で近似し、この関数が境界外に延び
ていると仮定して境界におけるフラックスを計算し、こ
れを用いて境界条件を設定する。このようにすれば数値
微分を使わず境界条件を設定できるので、数値計算に用
いるメッシュなどに依存しにくい境界条件を設定するこ
とができる。
【0030】さらに、第3の実施形態で説明したよう
に、不純物拡散だけでなく、点欠陥と不純物の拡散シミ
ュレーションにも適用することができる。点欠陥は不純
物の拡散速度が格段に速いので、従来方法を用いるとシ
ミュレーション領域を非常に広くする必要があった。こ
のため、点欠陥拡散を取り入れたシミュレーションをす
るためには多量のメモリを必要とし、計算時間は非常に
長かった。しかしながら本発明を適用すれば、狭い領域
でもシミュレーションが可能となり、必要メモリ量と計
算時間を大幅に削減することができる。
【0031】なお、上述したシミュレーション方法を実
現するためのプログラムは記録媒体に保存することがで
きる。この記録媒体をコンピュータシステムによって読
み込ませ、前記プログラムを実行してコンピュータを制
御しながら上述したシミュレーション方法を実現するこ
とができる。ここで、前記記録媒体とは、メモリ装置、
磁気ディスク装置、光ディスク装置等、プログラムを記
録することができるような装置が含まれる。
【0032】
【発明の効果】以上説明してきたように、本発明に係る
シミュレーション方法によれば、半導体製造工程におけ
る不純物拡散や点欠陥等のシミュレーションを行う際
に、狭い計算領域であっても高精度な解を得ることがで
きる。
【図面の簡単な説明】
【図1】本発明にかかるシミュレーション方法の実施形
態の処理を示すフローチャートである。
【図2】本実施形態のシミュレーション方法によりプロ
セスシミュレーションを行った場合のウェル不純物分布
を示す図表である。横軸は基板表面からの深さを示し、
縦軸はホウ素濃度を示す。
【図3】従来のプロセスシミュレーション方法を用いた
場合のウェルの不純物分布を示す図表である。横軸は基
板表面からの深さを示し、縦軸はホウ素濃度を示す。
【符号の説明】
A イオン注入直後のホウ素濃度分布 B 深さ8μmまで計算した場合のホウ素濃度分布 C 深さ2μmまで計算した場合のホウ素濃度分布 D 本実施形態のシミュレーション方法を用いて深さ2
μmまで計算した場合のホウ素濃度分布

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体製造工程の不純物または点欠陥拡
    散シミュレーションを行う方法において、 シミュレーションを行う領域の境界に境界条件として、
    不純物または点欠陥が計算領域の境界を越えて移動する
    ことを許容するように設定することを含むことを特徴と
    するシミュレーション方法。
  2. 【請求項2】 前記境界条件は、 当該境界を通過する不純物または点欠陥の移動量が、当
    該領域を含む十分広い領域で計算したとき得られる移動
    量に等しくなるように当該境界の境界条件を決定するこ
    とを特徴とする請求項1記載のシミュレーション方法。
  3. 【請求項3】 前記境界条件は、 境界近傍における境界法線方向の不純物プロファイルの
    微係数を用いて境界を越えて不純物が移動する境界条件
    を決定することを特徴とする請求項1記載のシミュレー
    ション方法。
  4. 【請求項4】 前記境界条件は、 境界近傍における境界法線方向の不純物または点欠陥プ
    ロファイルをガウス関数で近似することにより、境界を
    越えて不純物または点欠陥が移動する境界条件を決定す
    ることを特徴とする請求項1記載のシミュレーション方
    法。
JP28245696A 1996-10-24 1996-10-24 シミュレーション方法 Pending JPH10125612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28245696A JPH10125612A (ja) 1996-10-24 1996-10-24 シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28245696A JPH10125612A (ja) 1996-10-24 1996-10-24 シミュレーション方法

Publications (1)

Publication Number Publication Date
JPH10125612A true JPH10125612A (ja) 1998-05-15

Family

ID=17652666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28245696A Pending JPH10125612A (ja) 1996-10-24 1996-10-24 シミュレーション方法

Country Status (1)

Country Link
JP (1) JPH10125612A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162400B2 (en) * 2000-12-28 2007-01-09 Kabushiki Kaisha Toshiba Simulation method, simulation program, and semiconductor device manufacturing method each employing boundary conditions
US8532972B2 (en) 2010-03-16 2013-09-10 Kabushiki Kaisha Toshiba Method and a non-transitory computer-readable recording medium for simulating a manufacturing process of a structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7162400B2 (en) * 2000-12-28 2007-01-09 Kabushiki Kaisha Toshiba Simulation method, simulation program, and semiconductor device manufacturing method each employing boundary conditions
US8532972B2 (en) 2010-03-16 2013-09-10 Kabushiki Kaisha Toshiba Method and a non-transitory computer-readable recording medium for simulating a manufacturing process of a structure

Similar Documents

Publication Publication Date Title
JP3535390B2 (ja) 露光マスクの検査方法および測長箇所を探索するプログラムを記録した記録媒体
US6643616B1 (en) Integrated device structure prediction based on model curvature
JPH11102062A (ja) マスクデータ作成方法及びその作成装置、マスクデータ補正方法及びマスクデータ補正装置コンピュータ読み取り可能な記録媒体
JP2002318448A (ja) 露光マスクのパターン補正方法、パターン形成方法およびプログラム
TW200820033A (en) Method and apparatus for designing an integrated circuit
JPH10125612A (ja) シミュレーション方法
JP4117195B2 (ja) 少なくとも1つまたは2つの半導体ウエハを露出するための方法
JP2006023873A (ja) 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ
JP2982705B2 (ja) 拡散シミュレーション方法
JP5258824B2 (ja) プロセスシミュレーションをコンピュータに実行させるプログラム
US20220366119A1 (en) System and method for performing depth-dependent oxidation modeling in a virtual fabrication environment
TWI911212B (zh) 用於在虛擬工廠環境中執行局部cdu建模和控制的非暫時性的媒體、系統及方法
JP3583622B2 (ja) レジストパターン予測方法
JP4068290B2 (ja) マスクパターン補正方法及び補正装置
JP3298187B2 (ja) 形状シミュレーション方法及び半導体素子製造方法
CN114415475A (zh) 掩膜版的套刻补偿参数的确定方法及装置、终端
JP6160209B2 (ja) レジストパターン形成プロセス最適化装置、レジストパターン形成プロセス最適化方法およびレジストパターン形成プロセス最適化プログラム
CN121578581B (zh) 掩膜图的光学邻近校正方法、装置、设备及存储介质
KR100306405B1 (ko) 웨이퍼팽창및수축시뮬레이션방법
JP3519251B2 (ja) シミュレーション装置
JP3123533B2 (ja) プロセスシミュレーション方法
US6148276A (en) Diffusion simulating method
US6980942B2 (en) Method of simulation of production process of semiconductor device and simulator thereof
KR100286912B1 (ko) 공정시뮬레이션방법, 공정시뮬레이터, 및 공정시뮬레이션프로그램을 기록하기 위한 기록매체
JP2000091262A (ja) 半導体プロセスシミュレーション方法および装置