JPH10125700A - 加圧接触型半導体装置及びその組み立て方法 - Google Patents

加圧接触型半導体装置及びその組み立て方法

Info

Publication number
JPH10125700A
JPH10125700A JP27491096A JP27491096A JPH10125700A JP H10125700 A JPH10125700 A JP H10125700A JP 27491096 A JP27491096 A JP 27491096A JP 27491096 A JP27491096 A JP 27491096A JP H10125700 A JPH10125700 A JP H10125700A
Authority
JP
Japan
Prior art keywords
semiconductor device
contact type
pressure contact
type semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27491096A
Other languages
English (en)
Inventor
Yasuo Osone
靖夫 大曽根
Heikichi Kuwabara
平吉 桑原
Atsushi Suzuki
敦 鈴木
Hironori Kodama
弘則 児玉
Koichi Inoue
広一 井上
Masahiro Nagasu
正浩 長洲
Kazuji Yamada
一二 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP27491096A priority Critical patent/JPH10125700A/ja
Publication of JPH10125700A publication Critical patent/JPH10125700A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】加圧接触型半導体装置において、半導体素子ま
たはその素子を含む層状部品の高さのばらつきを所望の
範囲以内に抑え、組み立て時もしくは組み立て後の個々
の半導体素子の交換を可能にし、しかも個々の半導体素
子に対応する電極板と外部主電極との接合部分が剥離し
たり破壊することがないようにする。 【解決手段】半導体素子301の両面を上下の電極板3
02,303で挟んで層状部品3を構成し、上側の外部
主電極1と下側の外部主電極2との間に層状部品3を並
列に複数個配置し、さらに外部主電極2と層状部品3と
の間に厚さが一定の良導電性の膜状部材4を一枚ずつ挿
入し、外部主電極1と層状部品3との間に各層状部品3
に対応する厚さを有する良導電性の膜状部材5を挿入
し、加圧して組み立てる。層状部品3の高さのばらつき
は膜状部材5により吸収される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、両面に電極を有す
る例えば絶縁ゲート型バイポーラトランジスタ(IGB
T素子)等の半導体素子と、その半導体素子両面の電極
を挟む上下の電極板とを備えた層状部品複合体を複数個
並列に配置し、上記複数個の層状部品複合体を良導電性
の金属材料からなる上下の外部主電極で挟んでパッケー
ジ状に組み立てた半導体装置に係わり、特に上下の外部
主電極の上面および底面から膜状部材および上下の電極
板を介して半導体素子に圧力を加えて組み立てた加圧接
触型半導体装置、及びその組み立て方法に関する。
【0002】
【従来の技術】絶縁ゲート型バイポーラトランジスタ
(以下、適宜IGBT素子という)は、主としてPWM
インバータ装置へ適用することを目的に開発されたパワ
ースイッチングデバイスであるが、半導体チップの大型
化に伴い、高耐圧、大電流化が進められており、一層の
大容量化を達成するために複数のIGBT素子とフライ
ホイールダイオードを同一パッケージに実装したモジュ
ール型のもの(IGBTパッケージ)が一般に用いられ
ている。
【0003】上記のようなモジュール型のIGBTパッ
ケージの場合、素子内部で発生した熱を、殆どのパッケ
ージでは片面のみから排出しており、熱的な効率は良く
ないと言わざるを得なかった。一方、上下の外部主電極
の上面および底面から圧力を加えて組み立てた加圧接触
型のパッケージは、構造上、外部主電極(圧接電極)が
半導体を両側から押さえつけるため、発生する熱を両面
から排出できるという利点がある。
【0004】このような加圧接触型のパッケージをIG
BTパッケージに適用した例としては、特開平7−94
673号公報に記載のものがある。上記従来技術では、
1個のパッケージの内部に5個のIGBT素子と1個の
フライホイールダイオードが並列配置して実装されてお
り、IGBT素子とフライホイールダイオードの高さの
違いはコンタクト端子体と称する電極板の厚さで調整
し、それでも吸収できない微小な高さのばらつきは、I
GBT素子のコレクタ電極とコレクタ電極用基板(外部
主電極)の間に挟んだ半田等の導電性シートを軟化する
まで加熱しその導電性シートを塑性変形させることによ
って吸収している。また、上記半田は、IGBT素子の
コレクタ電極とコレクタ電極用基板とを接合する機能も
兼ねている。そして、この従来技術は、半田の塑性変形
を利用することで、各チップ相互間の高さ方向のばらつ
きをいずれも±50μm以内の範囲に収めることを可能
としている。さらに、半田は熱抵抗を低下するためにも
有効で、素子内部で発生した熱の排出にも寄与してい
る。
【0005】
【発明が解決しようとする課題】上記従来技術のよう
に、比較的少数の半導体素子を並列配置した構成のパッ
ケージにおいては、複数の素子を同時にほぼ同じ温度に
加熱して半田を軟化させることで高さを調整することも
可能であるが、同一パッケージに実装される半導体素子
の数が増加した場合には、パッケージを構成する材料の
熱容量や熱伝導率を考慮して半田付け作業時の各素子毎
の温度分布を低減することは困難であり、1個または数
個のグループ毎に素子を加熱、実装する方がより現実的
である。しかしながら、このような場合には、そのグル
ープ間の高さのばらつきを微小な範囲まで揃えることは
できなくなる。
【0006】数値シュミレーション等の検討によれば、
上記のような多素子型の加圧接触型IGBTパッケージ
において、各素子を均一に加圧でき、素子が破壊され
ず、しかも電流集中や熱集中を起こさない構造を実現す
るためには、各素子(或いはそれらの素子を含む層状部
品複合体)の高さのばらつきの絶対値を少なくとも1μ
m以内に収めることが必要である。
【0007】また、組み立て時に素子の置き換えが可能
であれば、不良な素子を正常な素子と交換する等の手当
が可能であり、それによって製造コストを低減すること
ができるが、上記従来技術では、半導体素子とコレクタ
電極とを半田で接合してしまうために、組み立て時の素
子の交換はできないため、1つでも不良な素子があれば
パッケージ全体が不良品となってしまう可能性もあっ
た。
【0008】さらに、一般的に、パッケージのコレクタ
及びエミッタ側の電極(外部主電極)には銅やアルミニ
ウムなどの熱伝導率及び電気伝導率が良く比較的柔軟な
金属が用いられ、一方、上記従来技術における電極板
(コンタクト端子体)としてはモリブデンやタングステ
ン等の金属が使用される。従って、コレクタ及びエミッ
タ側の外部主電極(例えば銅)と、電極板(例えばモリ
ブデン製のコンタクト端子体)との線膨張係数が大きく
異なるため、両金属間を半田等で接合してしまうと、半
導体素子の発熱時には甚大な熱応力が発生してその接合
部分が剥離してしまったり、あるいは素子が破壊されて
しまうという事故も生じる。つまり、半田等は熱抵抗を
低下するために有効ではあるが、パッケージのコレクタ
及びエミッタ側の外部主電極と電極板(コンタクト端子
体)とを接合するのには適さない。
【0009】本発明の目的は、半導体素子またはその素
子を含む層状部品複合体の高さのばらつきを所望の範囲
以内に抑えることができ、組み立て時もしくは組み立て
後の個々の半導体素子の交換が可能で、しかも個々の半
導体素子に対応する電極板と外部主電極との接合部分が
剥離したり破壊することのない加圧接触型半導体装置、
及びその組み立て方法を提供することである。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、両面に電極を有する半導体素子
と、その半導体素子両面の電極を挟む上下の電極板とを
備えた層状部品複合体を複数個並列に配置し、上記複数
個の層状部品複合体を良導電性の金属材料からなる上下
の外部主電極で挟んでパッケージ状に組み立てた加圧接
触型半導体装置において、前記上下の電極板と前記上下
の外部主電極との間のうち少なくとも一方に、前記層状
部品複合体の各々に対応する厚さを備えかつ前記半導体
素子および電極板の高さの合計のばらつきを吸収する良
導電性の膜状部材が少なくとも1枚挿入され、さらに前
記電極板と外部主電極との間の電気的導通および熱的導
通が得られるように、前記上下の外部主電極、膜状部
材、上下の電極板、及び半導体素子が加圧状態で組み立
てられていることを特徴とする加圧接触型半導体装置が
提供される。
【0011】上記のように構成した本発明においては、
上下の電極板と上下の外部主電極との間のうち少なくと
も一方に、層状部品複合体の各々に対応する厚さの良導
電性の膜状部材を少なくとも1枚挿入し、半導体素子お
よび電極板の高さの合計のばらつきを吸収することによ
り、半導体素子を含む層状部品複合体の高さのばらつき
を、各層状部品複合体に対応して所望の範囲以内、例え
ば前述の数値シュミレーション等の検討による値である
1μm以内に抑えることができる。従って、各素子を均
一に加圧でき、素子が破壊されず、しかも電流集中や熱
集中を起こさない構造を実現することが可能となる。
【0012】また、半田等によって電極板と外部主電極
とを接合するのではなく、上下の外部主電極の上面およ
び底面から膜状部材および上下の電極板を介して半導体
素子に圧力を加えることのみで電極板と外部主電極との
間の電気的導通および熱的導通を得るため、組み立て時
もしくは組み立て後も半導体素子を含む層状部品複合体
の交換が可能となる。つまり、半導体素子を含む層状部
品複合体の交換性を残したまま高さのばらつきを所望の
範囲以内に抑えることができる。
【0013】さらに、電極板と外部主電極とを半田等で
接合しないため、半導体素子の発熱時に両者間に熱応力
が発生せず、その接合部分が剥離したり破壊することも
ない。
【0014】なお、半導体素子からの発熱量や層状部品
複合体の大きさ、動作温度等の条件、さらに加えるべき
圧力等の条件を考慮すれば、接合部分の熱抵抗を許容範
囲におさめることは十分可能であり、実用上は十分な熱
伝導が得られ、その点での問題はない。
【0015】ここで、上記加圧接触型半導体装置におい
て、好ましくは、半導体素子の両面のうち一方に制御用
電極を備え、前記膜状部材は、上記制御用電極側の電極
板と外部主電極との間に挿入されている。
【0016】また、好ましくは、半導体素子の両面のう
ち一方に制御用電極を備え、その制御用電極のない側の
電極板と外部主電極との間には厚さが一定の前記膜状部
材が1枚挿入され、上記制御用電極側の電極板と外部主
電極との間には前記半導体素子および電極板の高さの合
計のばらつきを吸収するための厚さの異なる前記膜状部
材が少なくとも1枚挿入されている。
【0017】また、前記膜状部材は、好ましくは良導電
性の金属によりなる。さらに好ましくは、その膜状部材
の材料である良導電性の金属が、金、銀、銅、アルミニ
ウム、或いはジルコニウム、またはそれらの複合材料で
ある。
【0018】また、前記膜状部材は複数枚挿入され、そ
れら複数枚の膜状部材の各々は少なくとも2種類の異な
る材質の膜状部材を重ねて構成されていてもよい。
【0019】また、上記電極板は、好ましくは、タング
ステンまたはモリブデンで構成されている。
【0020】また、好ましくは、前記制御用電極を外部
回路に電気的に接続する外部端子群をさらに有し、前記
外部端子群を構成する材料は外部主電極の材料と同一で
ある。この時、上記外部端子群および外部主電極の材料
が、銅或いはアルミニウムであることが好ましい。
【0021】また、上記加圧接触型半導体装置におい
て、好ましくは、前記膜状部材の積層方向に直交する面
の形状は、その膜状部材を挿入する位置における前記電
極板の積層方向に直交する断面形状と同一である。これ
により、各部材間の境界面における接触面積を大きくす
ることが可能となり、接触による各部材間の熱抵抗を小
さくすることができる。
【0022】また、前記層状部品複合体における半導体
素子とその半導体素子両面を挟む上下の電極板との間
は、半導体素子の動作温度より融点が高い低融点金属で
接合されていてもよい。本発明では、電極板と外部主電
極とは半田等の低融点金属で接合しないことは前述の通
りであるが、層状部品複合体内における半導体素子と電
極板とを低融点金属で接合することは問題ない。そし
て、半田では完全に吸収できなかった層状部品複合体内
のばらつきは、前述の膜状部材で吸収することになる。
但し、低融点金属としては、半導体素子の動作温度より
融点が高いものである必要がある。
【0023】さらに、前記半導体素子の両面のうち一方
に制御用電極を備え、少なくとも半導体素子と上記制御
用電極のない側の電極板との間が、半導体素子の動作温
度より融点が高い低融点金属で接合されていることとし
てもよい。
【0024】また、好ましくは、上記上下の外部主電極
の上面及び底面は、複数個の層状部品複合体のそれぞれ
に共通の外部主電極の電極面である。
【0025】また、層状部品複合体における半導体素子
は、駆動部にMOS構造を備えたバイポーラ素子である
ことが好ましい。
【0026】さらに、上記層状部品複合体における半導
体素子はフライホイールダイオードをさらに有し、その
フライホイールダイオードと前記MOS構造を備えたバ
イポーラ素子とが並列配置されていてもよい。
【0027】また、前述の目的を達成するため、本発明
によれば、両面に電極を有する半導体素子と、その半導
体素子両面の電極を挟む上下の電極板とを備えた層状部
品複合体を複数個並列に配置し、前記複数個の層状部品
複合体を良導電性の金属材料からなる上下の外部主電極
で挟んでパッケージ状に組み立てる半導体装置の組み立
て方法において、下側の前記外部主電極を基準とする水
平面上に配置し、前記層状部品複合体の各々に対応する
厚さの等しい良導電性の膜状部材及び前記層状部品複合
体の各々を配置し、前記基準とする水平面からの前記層
状部品複合体の各々の高さのばらつきを高さ検出手段に
より個別に測定し、前記高さ検出手段による測定結果に
対応して良導電性の膜状部材を少なくとも1枚配置する
ことにより前記半導体素子および電極板の高さの合計の
ばらつきを吸収し、さらに上側の外部主電極を配置し、
上下の外部主電極の上面および底面から前記膜状部材お
よび前記上下の電極板を介して半導体素子に圧力を加え
ることを特徴とする加圧接触型半導体装置の組み立て方
法が提供される。
【0028】上記においては、前記高さ検出手段が非接
触式で高さを検出する検出装置であることが好ましく、
さらに前記高さ検出手段による測定結果に対応して前記
膜状部材を配置した後のその膜状部材の高さのばらつき
を1μm以下にすることが好ましい。
【0029】
【発明の実施の形態】本発明の第1の実施形態につい
て、図1から図5を参照しながら説明する。図1は本実
施形態の加圧接触型半導体装置(例えばIGBTパッケ
ージ)の断面を示す図である。本実施形態の加圧接触型
半導体装置は、上側の外部主電極(エミッタ側電極)
1、下側の外部主電極(コレクタ側電極)2、層状部品
3を有し、上側の外部主電極1と下側の外部主電極2と
の間に層状部品複合体(以下層状部品と称する)3が並
列に複数個配置されている。層状部品3は、半導体素子
301の両面を上下の電極板302,303で挟むこと
により構成されており、外部主電極2と層状部品3との
間には厚さが一定の良導電性の膜状部材4が一枚ずつ挿
入され、外部主電極1と層状部品3との間には各層状部
品3に対応する厚さを有する(一般的には厚さが異な
る)良導電性の膜状部材5が挿入されている。さらに、
層状部品3の配列方向の位置決めは、位置決め用ガイド
6を用い、各々の層状部品3が所定の位置に正確に実装
されるようになっている。
【0030】また、半導体素子301には図示しない制
御電極が設けられており、この制御電極が外部端子群7
と接続され、パッケージの外部回路と半導体素子301
の上記制御電極とが電気的に接続されるようになってい
る。さらに、外部主電極1,2の側面側には側面部材8
が設けられており、この側面部材8の外表面、及び外部
主電極1,2電極として使用する部分以外の表面は、全
て絶縁物により絶縁されている。
【0031】外部主電極1,2、及び外部端子群7の材
料は良導電性の金属で構成される。この良導電性の金属
は全て同一の材料であることが望ましく、通常は銅、ア
ルミニウム、またはそれらを主たる構成材料とする合
金、またはそれらの複合材料を使用するのがよい。ま
た、電極板302,303も良導電性の材料であり、例
えばタングステンやモリブデン等で構成される。これら
電極板302、303のうち少なくとも一方は、タング
ステンまたはモリブデンと、銅またはアルミニウムの二
層構造としても構わない。この場合、半導体素子301
に近い側にタングステンやモリブデンを配置することが
望ましい。
【0032】半導体素子301としては、例えば、駆動
部にMOS構造を備えたバイポーラ素子を主たる素子と
し、一部にフライホイールダイオードを含み、かつ上記
した各素子を並列に実装する形態が採用される。但し、
多数の発熱性の素子を並列に実装してパッケージを構成
する装置であれば、上記のような素子の組合せでなくて
もよい。
【0033】図1の一部の拡大断面図を図2に示す。図
2において、電極板303と外部主電極2の間に挿入さ
れる厚さ一定の膜状部材4、及び電極板302と外部主
電極1の間に挿入される各層状部品3に対応する厚さの
膜状部材5は、例えば、金、銀、銅、アルミニウム、或
いはジルコニウムなどの導電性が良くかつ熱伝導率の大
きな金属で構成する。また、上記の金属を重ねて複合材
料としたものを使用したり、それらの金属を主たる構成
材料とする合金を用いても構わない。さらに、導電性が
良く熱伝導率の大きな材料であり、しかもサブミクロン
〜数10μm程度のスケールで厚さを調整可能な箔とし
て工業的に供給できる材料であれば、上記材料以外の材
料を用いることができる。
【0034】上記のような多素子型の加圧接触型半導体
装置、例えばIGBTパッケージにおいて、各半導体素
子301を、素子を破壊しない範囲の加圧力で均一に加
圧し、電流集中や熱集中を起こさない構造を実現するた
めには、各層状部品3の高さのばらつきの絶対値を少な
くとも1μm以内に収めることが必要である。
【0035】各層状部品3の高さのばらつきをエミッタ
側電極の弾性変形で吸収するならば、そのばらつきの最
大値tは以下の式で決まる。 t=(面積比)×{(耐圧)−(必要圧)}×(電極厚
さ)/(ヤング率) 例えば、上記素子の電極部分の耐圧が29.4MPa、
電気的及び熱的導通を得るために必要な素子の電極部分
の圧接力が9.81MPa、エミッタ側電極(外部主電
極1)と上記層状部品3の接触面積に占める素子の被加
圧部分の面積の割合を20%とし、エミッタ側電極が銅
(ヤング率110GPa)で厚さ20mmである場合に
は、高さのばらつきの上限tは0.7μm程度である。
さらにコレクタ・エミッタ電極及び電極間の全ての部材
の弾/塑性変形も考慮すると、高さのばらつきのオーダ
ーは1μm程度以内とするのが妥当である。
【0036】本実施形態における各層状部品3の高さの
ばらつきを吸収する方法(パッケージの組み立て方法)
について、図3〜図5により説明する。図3は上記の組
み立て工程中の半導体装置を示す斜視図であり、この図
3に示すように、まず外部主電極2を下側になるように
可動ステージ9の上に配置し、外部主電極2の上に位置
決め用ガイド6を実装し、各々の位置に膜状部材4及び
層状部品3を載せる。また、この段階で各層状部品3の
上面の高さのばらつきが極力小さくなるように予め配列
の仕方を調整しておく。この場合、半導体素子301の
交換性を考えると、外部主電極2、膜状部材4及び層状
部品3の相互間を半田等の低融点金属で接合することは
好ましくなく、圧接構造とすることが望ましい。なお、
膜状部材4を挿入する代わりに、例えば前述の金属材料
を圧接される面の一方もしくは両方に蒸着してもよい。
また、可動ステージ9以外の場所で図3までの工程を行
い、その後にそれをステージ9の上に載置しても構わな
い。
【0037】その後、可動ステージ9を水平方向に順次
移動させ、高さ検出装置10に対する可動ステージ9の
相対的位置を移動させて各層状部品3上面の高さを測定
する。上記高さ検出装置10は、レーザー光線等の信号
11を被測定対象の表面に照射し、その反射光(信号)
を利用して高さを検出する非接触式の装置であって、市
販のものを用いることができる。このような高さ検出装
置10によれば、各層状部品3上面の高さのばらつき
を、非接触で0.01μm程度のオーダーまで測定する
ことが可能である。本実施形態では各層状部品3の高さ
ばらつきの絶対値を1μm程度とすれば十分であるか
ら、高さ検出装置10による測定精度は0.1μm程度
であればよく、市販の装置で十分対応可能と考えられ
る。
【0038】上記では高さ検出装置10の位置を固定
し、可動ステージ9を水平面内で移動させたが、上述の
測定精度を確保できるのであれば、可動ステージ9を固
定して高さ検出装置10を走差させる方法でもよく、ま
た接触式の方法であっても問題はない。さらに図3で
は、層状部品3(半導体素子301)の数が水平方向に
縦横6個即ち合計36個実装される例を示しているが、
この個数に限定されるものではない。
【0039】上記の方法により測定した各層状部品3の
上面の高さは、各層状部品3(半導体素子)毎にコンピ
ュータ等の記憶媒体にデジタルのデータベースとして保
存すると同時に、必要な場合は記録用紙に記録又はプリ
ントアウトする。
【0040】次に、膜状部材5を実装し、測定した各層
状部品3の上面の高さのばらつきを吸収する。図4は、
層状部品3の上に膜状部材5を実装する手順を示した断
面図であり、この図4に示すように、各層状部品3と外
部主電極1の間に、膜状部材5をそれぞれ1枚以上挿入
する。膜状部材5としては最も高い層状部品3の上面に
挿入するもの一種類(厚さt0)と、目標とする高さの
ばらつきの寸法と同じ厚さ(厚さt1)を有するもの一
種類の、合計二種類が最低限必要である。
【0041】そして、図5に示すように、最も高い層状
部品3には厚さt0の膜状部材5を1枚、それ以外の任
意の層状部品3には厚さt1の膜状部材5をn−1枚挿
入する(但し、n>1)。最も高い層状部品3の上面の
高さをh0、それ以外の任意の層状部品3の上面の高さ
をh1とすると、膜状部材5を実装後の各層状部品3の
最上面の高さは、それぞれ(h0+t0)、及び(h1
+(n−1)・t1)となる。この時、 h1+(n−1)・t1 < h0+t0 を満たす最も大きい自然数nが必ず一つ存在し、またこ
の場合明らかに、 h0+t0−t1 ≦ h1+(n−1)・t1 が成り立つ。従って、n枚の膜状部材5を実装した任意
の組合せについて、 h0+t0 ≦ h1+n・t1 < h0+t0+t1 が成り立ち、厚さt0の膜状部材5を1枚と、厚さt1
の膜状部材5を必要枚数用いることにより、組み立て後
の各層状部品3の最上面の高さのばらつきをt1以内に
抑えることが可能である。
【0042】本実施形態で目標とする各層状部品3の高
さばらつきの絶対値は1μm(±1μm)程度であるか
ら、最低でも厚さ2μmの膜状部材5と、もう一種類の
厚さの膜状部材5があれば、高さのばらつきを上記目標
値以内に抑えることが可能である。なお、膜状部材の厚
さt0としては、t1と等しいか、あるいはそれより小
さいことが望ましい。また、金属材料によっては、1μ
m未満のオーダーの厚さの製品も市販されており、これ
らの材料を用いることにより、高さのばらつきを一層小
さくすることができる。
【0043】また、2種類の厚さの膜状部材5を用いる
のでなく、3種類以上の厚さの膜状部材5を用いること
が可能な場合にでも、一つの層状部品3に対して使用す
る膜状部材5の枚数は極力少なくすることが望ましい。
一つの層状部品3に対して使用する膜状部材5の枚数を
少なくすることによって、膜状部材5の間の接触数を少
なくでき、接触による熱抵抗の合計を小さくすることが
できる。また、膜状部材5実装後の高さが(h0+t
0)に最も近づくような厚さの組合せを選択すること
で、高さのばらつきを目標値内で更に小さくすることが
可能となる。
【0044】また、膜状部材4または5を複数枚とした
場合に、それら複数枚の膜状部材の各々を少なくとも2
種類の異なる材質(例えば、金と銀)の膜状部材を組み
合わせて構成してもよい。
【0045】さらに、上記膜状部材5の積層方向に直交
する面の形状は、その膜状部材5を実装する位置におけ
る電極板303の積層方向に直交する断面形状と同一に
する。これにより、各部材間の境界面における接触面積
を大きくすることが可能となり、接触による各部材間の
熱抵抗を小さくすることができる。
【0046】さらに、電極板302と半導体素子301
の間、または電極板303と半導体素子301の間に
は、銀箔や銅箔等の良導電性でかつ柔軟な膜状部材を挿
入したり、あるいはそれら境界面の少なくとも一方に銀
や銅を蒸着してもよく、その場合には各部材間の接触熱
抵抗を低減することができる。
【0047】以上のような本実施形態によれば、膜状部
材5を実装して半導体素子301を含む層状部品3の高
さのばらつきを吸収するので、各層状部品3に対応して
所望の範囲(1μm)以内にその層状部品3の高さのば
らつきを抑えることができる。従って、各素子を均一に
加圧状態とすることができ、素子が破壊されず、しかも
電流集中や熱集中を起こさない構造を実現することがで
きる。
【0048】また、半田等によって電極板302,30
3と外部主電極1,2とを接合するのではなく、圧力を
加えることのみで電極板302,303と外部主電極
1,2との間の電気的導通および熱的導通を得るため、
組み立て時もしくは組み立て後も半導体素子301を含
む層状部品3の交換ができ、層状部品3の交換性を残し
たまま高さのばらつきを所望の範囲以内に抑えることが
できる。
【0049】さらに、電極板302,303と外部主電
極1,2とを半田等で接合しないため、半導体素子30
1の発熱時に両者間に熱応力が発生せず、その接合部分
が剥離したり破壊することもない。
【0050】なお、半導体素子301からの発熱量や層
状部品3の大きさ、動作温度等の条件、さらに加えるべ
き圧力等の条件を考慮すれば、接合部分の熱抵抗を許容
範囲におさめることは十分可能であり、実用上は十分な
熱伝導が得られ、その点での問題はない。また、層状部
品3の高さのばらつきを調整した後に依然として残る1
μm程度(絶対値)の段差については、積層方向に積み
重ねた外部主電極1から外部主電極2までの間の各部材
の弾性変形及び塑性変形で吸収することも可能である。
【0051】次に、本発明の第2の実施形態について、
図6を参照しながら説明する。但し、図6において図1
と同等の部材には同じ符号を付してある。本実施形態に
おいては、まず位置決めガイド6、厚さ一定の膜状部材
4、電極板303、及び半導体素子301を、外部主電
極2上に実装し、その後、第1の実施形態と同様の方法
でに半導体素子301上面の高さを測定する。また、個
々の電極板302の厚さを予め測定しておき、組み立て
後の高さのばらつきがなるべく小さくなるように、電極
板302の実装位置を選択しておく。さらに、膜状部材
5についても、組み立て後における電極板302の微小
な高さのばらつきを目標値(1μm)以内に調整できる
ように実装位置を選択し、その位置の半導体素子301
の上に膜状部材5を載せる。そして、各々の膜状部材5
の上に実装位置を選択しておいた電極板302の上に載
せ、さらに外部主電極1載せてパッケージの組み立てを
完了する。
【0052】以上のような本実施形態によれば、第1の
実施形態と同様の効果が得られる他、各電極板302の
厚さを予め測定しておくことにより、一組の層状部品3
の組み合せに対応して挿入する膜状部材5の枚数を低減
することができ、膜状部材5の間の接触による熱抵抗を
低減することができる。
【0053】次に、本発明の第3及び第4の実施形態に
ついて、それぞれ図7及び図8を参照しながら説明す
る。但し、図7及び図8において図1と同等の部材には
同じ符号を付してある。第3及び第4の実施形態におい
ては、厚さ一定の膜状部材4を外部主電極2上に実装
し、そして位置決めガイド6、電極板303、及び半導
体素子301、及び電極板302を順に外部主電極2上
に実装する。但し、膜状部材4は全ての層状部品3の底
面を載置可能な面積を有し、一つのパッケージに対して
一枚物である。その後、第1の実施形態と同様の方法で
に電極板302上面の高さを測定する。さらに第3の実
施例では、図7に示すように個々の層状部品3に対応す
る膜状部材5を実装し、測定した各層状部品3の上面の
高さのばらつきを吸収する。
【0054】一方、第4の実施例では、図8に示すよう
に個々の層状部品3に対応する膜状部材5bを実装し、
かつ膜状部材5bの上から厚さ一定の膜状部材5aを実
装し、測定した各層状部品3の上面の高さのばらつきを
吸収する。但し、膜状部材5aは全ての各層状部品3の
上面をカバーできる面積を有し、一つのパッケージに対
して一枚物である。
【0055】そして、上記図7及び図8にそれぞれ示し
たようにして組み立てた後、各々の膜状部材5の上に外
部主電極1載せてそれぞれのパッケージの組み立てを完
了する。このような本実施形態によっても、第1の実施
形態と同様の効果が得られる。
【0056】次に、本発明の第5の実施形態について、
図9及び図10を参照しながら説明する。但し、図9及
び図10において、図1と同等の部材には同じ符号を付
してある。本発明では、パッケージの組み立て時もしく
は組み立て後における層状部品3の交換性を残したまま
実装することが重要であるが、層状部品3については、
それを構成する各部材、即ち半導体素子301及び上下
の電極板302,303の間が半田等の低融点金属で接
合されていても何ら問題はなく、熱的及び電気的な抵抗
を低減して損失を少なくするためにはむしろ半田等で接
合されている方がよい。そこで本実施形態では、図9に
示すように、電極板302と半導体素子301の間、及
び電極板303と半導体素子301の間を半田13,1
4で接合する。
【0057】以下、半田13,14による接合方法につ
いて説明する。まず、位置が固定された加熱ステージ1
5上に、位置決め枠16を利用して電極板303、半田
13、半導体素子301、半田14、電極板302を載
せ、続いて電極板302の上に加圧方向の位置及び加圧
力を制御する制御機構17に加圧軸21を介して接続さ
れた加熱天板18を下降させる。加熱ステージ15と加
熱天板18の内部にはヒータ或いは高周波コイル等で構
成される加熱手段19a,19bが装備されており、加
熱ステージ15と加熱天板18を、圧力を加えながら各
部材間を加熱し、半田13,14を軟化させ、かつ加熱
天板18の位置を所定の高さとなるように調整する。こ
れにより、各部材間が半田13,14で接合される。こ
の半田13,14による接合は、真空下、もしくは少な
くとも減圧下で行なわれることが望ましい。
【0058】加熱天板18の位置(高さ)の検出方法に
ついては、図3に示した第1の実施形態と同様に、例え
ばレーザー変位計のような位置検出装置20を用いて検
出し、その測定結果を制御機構17にフィードバックし
て、加熱天板18の位置を所定の位置となるよう制御す
ることができる。加熱天板18の位置を制御することに
より電極板302の高さ、従って層状部品3の高さを調
整することができる。この場合の位置検出装置20に関
しても、加熱天板18と加熱ステージ15の間の距離
を、目標とするオーダー以下の精度で求めることができ
るものであれば、検出方法は問わない。
【0059】位置決め枠16については、図9のように
加熱ステージ15に溝を切るか、あるいは何らかの目印
を用いることで水平方向の位置決めをするものとする。
また位置決め枠16の材質としては、熱伝導率が良く、
しかも温度による寸法変化の小さい材料(例えばSiC
など)を用いると、加熱ステージ15及び加熱天板18
からの熱を効率良く半田13,14に伝えることができ
る。また、加熱手段19a,19bの温度の調整につい
ては、位置決め枠16内の半田13,14近傍に温度セ
ンサ23a,23bを取り付け、温度センサ23a,2
3bでの測定温度に対応して温度制御装置24により調
整することができる。
【0060】なお、上記温度センサ23a,23bは加
熱天板18と加熱ステージ15の電極板近傍に取り付け
ても良く、さらに半導体素子301を破壊することなく
加熱手段19a,19bにより半田13,14を加熱で
きるような位置であれば、図示した位置であることは必
ずしも必要ではない。また、温度の制御と加圧力の制御
はコンピュータ等の手段を用いて連動して制御すること
が望ましい。
【0061】また、電極板302(層状部品3)の高さ
を調整するためには加熱天板18と電極板302とが加
熱時に密着しているか、あるいはその位置関係が一意的
に定まることが必要であり、そのために真空チャック2
5により電極板302を保持する。さらに真空チャック
25以外の保持機構として、例えば爪等の機械的なもの
や、静電チャック等、半導体素子301を破壊すること
なく電極板302と加熱天板18の位置を所定の条件に
あわせることができるものならば、いかなる機構でも利
用可能である。
【0062】さらに本実施形態の場合、接合前の電極板
302、半田13、半導体素子301、半田14、電極
板14の厚さの合計が最終的に得たい層状部品3の高さ
(設計値)より小さい場合でも、図10に示すように、
半田13,14が軟化してから加熱天板18の位置を高
くすることで、所定の高さの層状部品3を得ることがで
きる。この時の層状部品3の高さ及び加圧力の調整は、
加熱天板18ではなく加熱ステージ15の方を上下移動
させることでも行える。
【0063】上記のようにして予め高さを調整した層状
部品3は、第1の実施形態と同様に、外部主電極1,2
及び膜状部材4,5等と共に組み立てられ、パッケージ
が完成する。
【0064】本実施形態によれば、第1〜第4の実施形
態と同様の効果が得られる他、予め高さを調整した層状
部品3を提供することができ、そのため膜状部材4,
5、或いは膜状部材12による各層状部品3の高さのば
らつきの吸収も容易になる。
【0065】次に、本発明の第6の実施形態について、
図11を参照しながら説明する。本実施形態は、基本的
には第5の実施形態と同様であるが、一つの加熱ステー
ジ上で複数(本願の場合は3組)の層状部品を同時に製
造するという点のみが異なる。但し、図11において、
図9及び図10と同等の部材には同じ符号を付してあ
る。
【0066】このような本実施形態では、同時に複数の
層状部品3の高さを調整できる点で有利である。例え
ば、一つのパッケージを構成する全ての層状部品3を同
時に加熱接合し、かつ高さを調整することで、加熱ステ
ージ15や加熱天板18の表面のうねりを除く高さのば
らつきが最初からない状態でパッケージを組み立てるこ
とができる。このため、個別に各層状部品3を作る場合
と比べて容易に製造できると共に、半導体素子301が
破壊されない加圧力の範囲で各素子301を均等に加圧
して熱抵抗及び電気的抵抗のばらつきのない加圧接触型
半導体装置を製造することができる。
【0067】なお、図11においては温度センサ23
a,23bの取り付け位置を右端の層状部品3内の半田
13,14の近傍としているが、この位置に限る必要は
ない。また、加熱手段19a,19bについても、加熱
ステージ15と加熱天板18にそれぞれ一つずつ装備し
ているが、例えば複数の加熱手段を各層状部品3の位置
毎に独立に組み込んでも構わない。その際に、温度セン
サ23a,23bも各層状部品3毎に設けることによ
り、温度制御装置24から個々の加熱手段を独立に制御
して、層状部品3毎の温度分布のないように温度制御す
ることが望ましい。さらに、図11では加熱ステージ1
5上に3組の層状部品3を載せているが、ステージ15
上に並べて実装できる個数であれば、それ以外の個数で
もよい。
【0068】次に、本発明の第7の実施形態について、
図12を参照しながら説明する。但し、図12におい
て、図9及び図10と同等の部材には同じ符号を付して
ある。本実施形態では、半田13,14を半導体素子3
01の上下に挿入した層状部品3を膜状部材4,5の間
に挟んで外部主電極1,2の間に実装し、パッケージ全
体の組み立てが終了する前に加熱ステージ15及び加熱
天板18で半田13,14を軟化させ、一括して層状部
品3の高さを調整する。
【0069】このような本実施形態においては、層状部
品3の高さを一括して調整できるために量産性が高く、
さらに層状部品3と外部主電極1,2との間は半田等で
接合しないため半導体素子の交換性を確保することもで
きる。
【0070】なお、外部主電極2の上に膜状部材4と層
状部品3(半田13,14を含む)を実装した状態、即
ち膜状部材5や外部主電極1を実装する前の状態で、そ
の上から直接加熱天板18を押し付けて半田13,14
を加熱してもよい。
【0071】また、前述の第5〜第7の実施形態で使用
する半田としては、融点が半導体素子301を破壊して
しまう温度よりは低く、かつその半導体素子301の動
作温度よりも融点が高いものを採用する。このような半
田(低融点金属)を用いることで、加熱ステージ15及
び加熱天板18による加熱時に半導体素子301を破壊
することなく、半田13,14による接合が行えると共
に各層状部品3の高さを調整することができる。
【0072】
【発明の効果】本発明によれば、上下の電極板と上下の
外部主電極との間のうち少なくとも一方に、層状部品複
合体の各々に対応する厚さの良導電性の膜状部材を挿入
するので、各層状部品複合体に対応して所望の範囲(例
えば1μm)以内にその層状部品複合体の高さのばらつ
きを抑えることができる。従って、各素子を均一に加圧
でき、素子が破壊されず、しかも電流集中や熱集中を起
こさない構造を実現することができる。
【0073】また、半田等によって電極板と外部主電極
とを接合するのではなく、加圧力状態で電極板と外部主
電極との間の電気的導通および熱的導通を得るため、組
み立て時もしくは組み立て後も半導体素子を含む層状部
品複合体の交換ができ、層状部品複合体の交換性、特に
不良発生時の半導体素子のリペア性を残したまま高さの
ばらつきを所望の範囲以内に抑えることができ、従って
歩留りの高い加圧接触型半導体素子を低製造コストで提
供することができる。
【0074】さらに、電極板と外部主電極とを半田等で
接合しないため、半導体素子の発熱時に両者間に熱応力
が発生せず、その接合部分が剥離したり破壊することも
ない。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による加圧接触型半導
体装置の基本的構造を示す断面図である。
【図2】図1の一部の拡大断面図である。
【図3】各層状部品の上面の高さを測定する状況を示す
斜視図である。
【図4】層状部品の上に膜状部材を実装する手順を示し
た断面図である。
【図5】膜状部材によって層状部品の高さのばらつきを
吸収する方法を説明する図である。
【図6】本発明の第2の実施形態による加圧接触型半導
体装置の一部の拡大断面図である。
【図7】本発明の第3の実施形態による加圧接触型半導
体装置の一部の拡大断面図である。
【図8】本発明の第4の実施形態による加圧接触型半導
体装置の一部の拡大断面図である。
【図9】本発明の第5の実施形態を説明する図であっ
て、電極板と半導体素子の間を半田で接合する状況を示
す図である。
【図10】接合前の電極板、半田、半導体素子の厚さの
合計が最終的に得たい層状部品の高さ(設計値)より小
さい場合に、所定の高さの層状部品を得るための方法を
示す図である。
【図11】本発明の第6の実施形態を説明する図であっ
て、電極板と半導体素子の間を半田で接合する状況を示
す図である。
【図12】本発明の第7の実施形態を説明する図であっ
て、パッケージ全体の組み立てが終了する前に電極板と
半導体素子の間を半田で接合する状況を示す図である。
【符号の説明】
1,2 外部主電極 3 層状部品 4,5 膜状部材 5a,5b 膜状部材 6 位置決め用ガイド 7 外部端子群 8 側面部材 9 可動ステージ 10 高さ検出装置 11 (高さ検出装置からの)信号 13,14 半田 15 加熱ステージ 16 位置決め枠 17 制御機構 18 加熱天板 19a,19b 加熱手段 20 位置検出装置 21 加圧軸 23a,23b 温度センサ 24 温度制御装置 25 真空チャック 301 半導体素子 302,303 電極板
フロントページの続き (72)発明者 児玉 弘則 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 井上 広一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 長洲 正浩 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 山田 一二 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 両面に電極を有する半導体素子と、前記
    半導体素子両面の電極を挟む上下の電極板とを備えた層
    状部品複合体を複数個並列に配置し、前記複数個の層状
    部品複合体を良導電性の金属材料からなる上下の外部主
    電極で挟んでパッケージ状に組み立てた加圧接触型半導
    体装置において、 前記上下の電極板と前記上下の外部主電極との間のうち
    少なくとも一方に、前記層状部品複合体の各々に対応す
    る厚さを備えかつ前記半導体素子および前記電極板の高
    さの合計のばらつきを吸収する良導電性の膜状部材が少
    なくとも1枚挿入され、さらに前記電極板と前記外部主
    電極との間の電気的導通および熱的導通が得られるよう
    に、前記上下の外部主電極、前記膜状部材、前記上下の
    電極板、及び前記半導体素子が加圧状態で組み立てられ
    ていることを特徴とする加圧接触型半導体装置。
  2. 【請求項2】 請求項1記載の加圧接触型半導体装置に
    おいて、前記半導体素子の両面のうち一方に制御用電極
    を備え、前記膜状部材は前記制御用電極側の電極板と前
    記外部主電極との間に挿入されていることを特徴とする
    加圧接触型半導体装置。
  3. 【請求項3】 請求項1記載の加圧接触型半導体装置に
    おいて、前記半導体素子の両面のうち一方に制御用電極
    を備え、前記制御用電極のない側の電極板と前記外部主
    電極との間には厚さが一定の前記膜状部材が1枚挿入さ
    れ、前記制御用電極側の電極板と前記外部主電極との間
    には前記半導体素子および前記電極板の高さの合計のば
    らつきを吸収するための厚さの異なる前記膜状部材が少
    なくとも1枚挿入されていることを特徴とする加圧接触
    型半導体装置。
  4. 【請求項4】 請求項1記載の加圧接触型半導体装置に
    おいて、前記膜状部材は良導電性の金属によりなること
    を特徴とする加圧接触型半導体装置。
  5. 【請求項5】 請求項4記載の加圧接触型半導体装置に
    おいて、前記膜状部材の材料である良導電性の金属は、
    金、銀、銅、アルミニウム、或いはジルコニウム、また
    はそれらの複合材料であることを特徴とする加圧接触型
    半導体装置。
  6. 【請求項6】 請求項4記載の加圧接触型半導体装置に
    おいて、前記膜状部材は複数枚挿入され、それら複数枚
    の膜状部材の各々は少なくとも2種類の異なる材質の膜
    状部材を重ねて構成されていることを特徴とする加圧接
    触型半導体装置。
  7. 【請求項7】 請求項1記載の加圧接触型半導体装置に
    おいて、前記電極板は、タングステンまたはモリブデン
    で構成されていることを特徴とする加圧接触型半導体装
    置。
  8. 【請求項8】 請求項1記載の加圧接触型半導体装置に
    おいて、前記制御用電極を外部回路に電気的に接続する
    外部端子群をさらに有し、前記外部端子群を構成する材
    料は前記外部主電極の材料と同一であることを特徴とす
    る加圧接触型半導体装置。
  9. 【請求項9】 請求項8記載の加圧接触型半導体装置に
    おいて、前記外部端子群および前記外部主電極の材料
    は、銅或いはアルミニウムであることを特徴とする加圧
    接触型半導体装置。
  10. 【請求項10】 請求項1記載の加圧接触型半導体装置
    において、前記膜状部材の積層方向に直交する面の形状
    は、その膜状部材を挿入する位置における前記電極板の
    積層方向に直交する断面形状と同一であることを特徴と
    する加圧接触型半導体装置。
  11. 【請求項11】 請求項1記載の加圧接触型半導体装置
    において、前記層状部品複合体における前記半導体素子
    とその半導体素子両面を挟む前記上下の電極板との間
    は、前記半導体素子の動作温度より融点が高い低融点金
    属で接合されていることを特徴とする加圧接触型半導体
    装置。
  12. 【請求項12】 請求項1記載の加圧接触型半導体装置
    において、前記半導体素子の両面のうち一方に制御用電
    極を備え、少なくとも前記半導体素子と前記制御用電極
    のない側の電極板との間は、前記半導体素子の動作温度
    より融点が高い低融点金属で接合されていることを特徴
    とする加圧接触型半導体装置。
  13. 【請求項13】 請求項1記載の加圧接触型半導体装置
    において、前記上下の外部主電極の上面及び底面は、前
    記複数個の層状部品複合体のそれぞれに共通の外部主電
    極の電極面であることを特徴とする加圧接触型半導体装
    置。
  14. 【請求項14】 請求項12記載の加圧接触型半導体装
    置において、前記層状部品複合体における前記半導体素
    子は、駆動部にMOS構造を備えたバイポーラ素子であ
    ることを特徴とする加圧接触型半導体装置。
  15. 【請求項15】 請求項12記載の加圧接触型半導体装
    置において、前記層状部品複合体における前記半導体素
    子はフライホイールダイオードをさらに有し、そのフラ
    イホイールダイオードと前記MOS構造を備えたバイポ
    ーラ素子とが並列配置されていることを特徴とする加圧
    接触型半導体装置。
  16. 【請求項16】 両面に電極を有する半導体素子と、前
    記半導体素子両面の電極を挟む上下の電極板とを備えた
    層状部品複合体を複数個並列に配置し、前記複数個の層
    状部品複合体を良導電性の金属材料からなる上下の外部
    主電極で挟んでパッケージ状に組み立てる半導体装置の
    組み立て方法において、 下側の前記外部主電極を基準とする水平面上に配置し、
    前記層状部品複合体の各々に対応する厚さの等しい良導
    電性の膜状部材及び前記層状部品複合体の各々を配置
    し、前記基準とする水平面からの前記層状部品複合体の
    各々の高さのばらつきを高さ検出手段により個別に測定
    し、前記高さ検出手段による測定結果に対応して良導電
    性の膜状部材を少なくとも1枚配置することにより前記
    半導体素子および前記電極板の高さの合計のばらつきを
    吸収し、さらに上側の前記外部主電極を配置し、前記上
    下の外部主電極の上面および底面から前記膜状部材およ
    び前記上下の電極板を介して前記半導体素子に圧力を加
    えることを特徴とする加圧接触型半導体装置の組み立て
    方法。
  17. 【請求項17】 請求項16記載の加圧接触型半導体装
    置の組み立て方法において、前記高さ検出手段は非接触
    式で高さを検出する検出装置であることを特徴とする加
    圧接触型半導体装置の組み立て方法。
  18. 【請求項18】 請求項16記載の加圧接触型半導体装
    置の組み立て方法において、前記高さ検出手段による測
    定結果に対応して前記膜状部材を配置した後の前記膜状
    部材の高さのばらつきを1μm以下にすることを特徴と
    する加圧接触型半導体装置の組み立て方法。
JP27491096A 1996-10-17 1996-10-17 加圧接触型半導体装置及びその組み立て方法 Pending JPH10125700A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27491096A JPH10125700A (ja) 1996-10-17 1996-10-17 加圧接触型半導体装置及びその組み立て方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27491096A JPH10125700A (ja) 1996-10-17 1996-10-17 加圧接触型半導体装置及びその組み立て方法

Publications (1)

Publication Number Publication Date
JPH10125700A true JPH10125700A (ja) 1998-05-15

Family

ID=17548243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27491096A Pending JPH10125700A (ja) 1996-10-17 1996-10-17 加圧接触型半導体装置及びその組み立て方法

Country Status (1)

Country Link
JP (1) JPH10125700A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891265B2 (en) 1999-11-24 2005-05-10 Denso Corporation Semiconductor device having radiation structure
JP2006140403A (ja) * 2004-11-15 2006-06-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および製造装置
JP2019129204A (ja) * 2018-01-23 2019-08-01 トヨタ自動車株式会社 半導体装置の製造方法
CN119533690A (zh) * 2024-11-29 2025-02-28 华中科技大学 压接igbt芯片的温度测量、封装集成装置及方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891265B2 (en) 1999-11-24 2005-05-10 Denso Corporation Semiconductor device having radiation structure
US6960825B2 (en) 1999-11-24 2005-11-01 Denso Corporation Semiconductor device having radiation structure
US6967404B2 (en) 1999-11-24 2005-11-22 Denso Corporation Semiconductor device having radiation structure
US6992383B2 (en) 1999-11-24 2006-01-31 Denso Corporation Semiconductor device having radiation structure
US6998707B2 (en) 1999-11-24 2006-02-14 Denso Corporation Semiconductor device having radiation structure
JP2006140403A (ja) * 2004-11-15 2006-06-01 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および製造装置
JP2019129204A (ja) * 2018-01-23 2019-08-01 トヨタ自動車株式会社 半導体装置の製造方法
CN119533690A (zh) * 2024-11-29 2025-02-28 华中科技大学 压接igbt芯片的温度测量、封装集成装置及方法

Similar Documents

Publication Publication Date Title
JP4768961B2 (ja) 薄膜基板を有する熱電モジュール
US5448450A (en) Lead-on-chip integrated circuit apparatus
US5221642A (en) Lead-on-chip integrated circuit fabrication method
US5437915A (en) Semiconductor leadframe and its production method and plastic encapsulated semiconductor device
CN1089493C (zh) 功率半导体组件及其制造方法
US7229293B2 (en) Connecting structure of circuit board and method for manufacturing the same
JP4894528B2 (ja) 半導体素子の配線接合方法
JP3588503B2 (ja) 圧接型半導体装置
JP2005507157A5 (ja)
CN103370786B (zh) 功率半导体模块
JP2008060529A (ja) 複数の電子構成部品を備える2枚の基板を有するパワーエレクトロニックパッケージ
JP2011114176A (ja) パワー半導体装置
JP3617306B2 (ja) 加圧接触型半導体装置、及びこれを用いた変換器
CN113540000A (zh) 控制双面冷却电源模块的焊料厚度的方法和结构
JP2000124398A (ja) パワー半導体モジュール
JP3776427B2 (ja) 半導体装置及びその製造方法
JP2015142018A (ja) 電力用半導体装置
JP2020102543A (ja) 半導体装置とその製造方法
JP2005094842A (ja) インバータ装置及びその製造方法
WO2005119896A1 (ja) インバータ装置
CN105405837B (zh) 高功率电子模块以及制造这样的模块的方法
JP3018971B2 (ja) 半導体装置
JPH10125700A (ja) 加圧接触型半導体装置及びその組み立て方法
JP3956405B2 (ja) 熱電モジュールの製造方法
US20130043579A1 (en) Power semiconductor arrangement, power semiconductor module with multiple power semiconductor arrangements, and module assembly comprising multiple power semiconductor modules