JPH1012677A - 半導体装置用両面配線テープキャリアの製造方法 - Google Patents
半導体装置用両面配線テープキャリアの製造方法Info
- Publication number
- JPH1012677A JPH1012677A JP9036110A JP3611097A JPH1012677A JP H1012677 A JPH1012677 A JP H1012677A JP 9036110 A JP9036110 A JP 9036110A JP 3611097 A JP3611097 A JP 3611097A JP H1012677 A JPH1012677 A JP H1012677A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- copper foil
- insulating film
- copper
- tape carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0323—Carbon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
- H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Wire Bonding (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】
【課題】開口部の機械強度が低い、取扱性が悪い、寸法
精度等の確保が困難、エッチング加工性が悪い、ビアホ
ール径の微細化に限界がある、配線の高密度化が困難、
エッチング溶液の毒性が強い等の問題がある。 【解決手段】ポリイミドテープ上の銅箔層をフォトエッ
チング（ステップ１０１）して設けたパターン部分にレ
ーザ加工でビアホールを形成する（ステップ１０２）。
この内壁面に金属膜を形成し（ステップ１０３）、デバ
イスホール等の為の銅パターンをフォトエッチングで形
成し（ステップ１０５）、この銅パターンをマスクして
各ホールをレーザ加工で形成する（ステップ１０７）。
更に、銅箔層にフォトエッチングを施し（ステップ１０
９）、インナーリードを含む銅配線パターンを設け、レ
ジスト膜を除去（ステップ１１０）すれば、両面配線テ
ープキャリアが完成する。
精度等の確保が困難、エッチング加工性が悪い、ビアホ
ール径の微細化に限界がある、配線の高密度化が困難、
エッチング溶液の毒性が強い等の問題がある。 【解決手段】ポリイミドテープ上の銅箔層をフォトエッ
チング（ステップ１０１）して設けたパターン部分にレ
ーザ加工でビアホールを形成する（ステップ１０２）。
この内壁面に金属膜を形成し（ステップ１０３）、デバ
イスホール等の為の銅パターンをフォトエッチングで形
成し（ステップ１０５）、この銅パターンをマスクして
各ホールをレーザ加工で形成する（ステップ１０７）。
更に、銅箔層にフォトエッチングを施し（ステップ１０
９）、インナーリードを含む銅配線パターンを設け、レ
ジスト膜を除去（ステップ１１０）すれば、両面配線テ
ープキャリアが完成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
るテープキャリアに係り、特に、両面に配線を施した半
導体装置用両面配線テープキャリアの製造方法に関する
ものである。
るテープキャリアに係り、特に、両面に配線を施した半
導体装置用両面配線テープキャリアの製造方法に関する
ものである。
【０００２】
【従来の技術】半導体実装技術の１つにＴＡＢ（Tape A
utomated Bonding）方式がある。この方式は、フィルム
テープ上に銅配線パターンを形成したテープキャリアの
リードと半導体の電極を直接に接続する方法であり、ワ
イヤボンディング方式に比べて狭ピッチ接続やＩＣパッ
ケージの小型・薄型化に最適であるため、広く用いられ
ている。また、最近では外部接続用端子を格子状に配列
したはんだボール状の端子で形成したＢＧＡ（Ball Gri
d Array)パッケージの実装方法としても用いられてい
る。
utomated Bonding）方式がある。この方式は、フィルム
テープ上に銅配線パターンを形成したテープキャリアの
リードと半導体の電極を直接に接続する方法であり、ワ
イヤボンディング方式に比べて狭ピッチ接続やＩＣパッ
ケージの小型・薄型化に最適であるため、広く用いられ
ている。また、最近では外部接続用端子を格子状に配列
したはんだボール状の端子で形成したＢＧＡ（Ball Gri
d Array)パッケージの実装方法としても用いられてい
る。
【０００３】近年のＩＣの高速化にともなってフィルム
の両面にリード配線と接地層を形成し、高周波信号の伝
送特性を向上させたり、多ピン化に応じて配線密度を向
上させる等の目的から、両面配線テープキャリアの実用
化が強く求められている。
の両面にリード配線と接地層を形成し、高周波信号の伝
送特性を向上させたり、多ピン化に応じて配線密度を向
上させる等の目的から、両面配線テープキャリアの実用
化が強く求められている。
【０００４】図６は両面配線テープキャリアを用いて製
作した半導体装置を示す平面図、図７は図６の半導体装
置のＡ−Ａ断面図である。
作した半導体装置を示す平面図、図７は図６の半導体装
置のＡ−Ａ断面図である。
【０００５】両面配線テープキャリア１はポリイミドテ
ープ２を主体に構成されている。ポリイミドテープ２は
長尺のテープであり、両側には搬送を容易にするための
スプロケットホール３が一定間隔に設けられている。こ
こに示す両面配線テープキャリア１は、半導体チップ１
個分の構成であり、実際にはポリイミドテープ２の長手
方向に一定間隔に多数個が連続的に形成されている。
ープ２を主体に構成されている。ポリイミドテープ２は
長尺のテープであり、両側には搬送を容易にするための
スプロケットホール３が一定間隔に設けられている。こ
こに示す両面配線テープキャリア１は、半導体チップ１
個分の構成であり、実際にはポリイミドテープ２の長手
方向に一定間隔に多数個が連続的に形成されている。
【０００６】ポリイミドテープ２の中心ブロックには、
半導体チップを搭載するための四角形のデバイスホール
４が設けられている。ポリイミドテープ２の片面にはイ
ンナーリード５及び接地用インナーリード６が設けら
れ、更に、同一面には、インナーリード５及び接地用イ
ンナーリード６の夫々に接続されたアウターリード７及
び接地用アウターリード８が設けられている。また、ポ
リイミドテープ２の裏面には、全面を覆うように接地平
面層９が設けられている。
半導体チップを搭載するための四角形のデバイスホール
４が設けられている。ポリイミドテープ２の片面にはイ
ンナーリード５及び接地用インナーリード６が設けら
れ、更に、同一面には、インナーリード５及び接地用イ
ンナーリード６の夫々に接続されたアウターリード７及
び接地用アウターリード８が設けられている。また、ポ
リイミドテープ２の裏面には、全面を覆うように接地平
面層９が設けられている。
【０００７】ポリイミドテープ２のアウターリード７及
び接地用アウターリード８が設けられている部分には、
デバイスホール４を取り巻くようにして“ロ”の字形に
スリット状のアウターリードホール１０が形成されてい
る。なお、アウターリード７には、スプロケットホール
３の近傍にまで伸びた銅配線パターン１１が接続されて
いる。
び接地用アウターリード８が設けられている部分には、
デバイスホール４を取り巻くようにして“ロ”の字形に
スリット状のアウターリードホール１０が形成されてい
る。なお、アウターリード７には、スプロケットホール
３の近傍にまで伸びた銅配線パターン１１が接続されて
いる。
【０００８】接地用インナーリード６及び接地用アウタ
ーリード８は各々インナーリード５及びアウターリード
７の間に適宜配設されるが、その外側端には図６に示す
ように円形のランド１２が形成されている。このランド
１２は、図７に示すように、接地平面層９に連通するビ
アホール１３が設けられ、接地用インナーリード６及び
接地用アウターリード８と接地平面層９が電気的に接続
されている。
ーリード８は各々インナーリード５及びアウターリード
７の間に適宜配設されるが、その外側端には図６に示す
ように円形のランド１２が形成されている。このランド
１２は、図７に示すように、接地平面層９に連通するビ
アホール１３が設けられ、接地用インナーリード６及び
接地用アウターリード８と接地平面層９が電気的に接続
されている。
【０００９】次に、上記した構成による両面配線テープ
キャリア１を用いて半導体装置を組み立てる手順につい
て説明する。
キャリア１を用いて半導体装置を組み立てる手順につい
て説明する。
【００１０】まず、デバイスホール４内に半導体チップ
１４を位置決め固定し、半導体チップ１４の電極パッド
にインナーリード５の先端部をボンディングツール（不
図示）を用いて接続する。この後、接続部を覆うように
して封止樹脂１５を被覆する。更に、アウターリードホ
ール１０において、アウターリード７を所定の位置から
切断する。
１４を位置決め固定し、半導体チップ１４の電極パッド
にインナーリード５の先端部をボンディングツール（不
図示）を用いて接続する。この後、接続部を覆うように
して封止樹脂１５を被覆する。更に、アウターリードホ
ール１０において、アウターリード７を所定の位置から
切断する。
【００１１】次に、両面配線テープキャリアの従来の製
造方法について、図８及び図９を用いて説明する。な
お、図８及び図９（図８に続く工程）においては、図７
に示した両面配線テープキャリアの内、右側の半分のみ
を図示している。
造方法について、図８及び図９を用いて説明する。な
お、図８及び図９（図８に続く工程）においては、図７
に示した両面配線テープキャリアの内、右側の半分のみ
を図示している。
【００１２】まず、図８の（ａ）に示す形状のポリイミ
ドテープ２に対し、（ｂ）のように全面に無電解めっき
等の技術を用いて銅薄膜１６を形成する。ついで、
（ｃ）のようにフォトエッチングにより銅薄膜１６をエ
ッチングし、片面にデバイスホール４を形成するための
開口パターン４ａ、アウターリードホール１０を形成す
るための開口パターン１０ａ、ビアホール１３を形成す
るための開口パターン１３ａを形成する。次に、この開
口パターン４ａ，１０ａ，１３ａを有する銅薄膜１６を
マスクとしてヒドラジン−アルカリ溶液等を用いてポリ
イミドテープ２をエッチングすることにより、開口パタ
ーン４ａ、開口パターン１０ａ及びパターン１３ａのポ
リイミドテープが除去され、（ｄ）に示すように、デバ
イスホール４、アウターリードホール１０及びビアホー
ル１３が形成される。ついで、再度無電解めっきを施
し、デバイスホール４、アウターリードホール１０及び
ビアホール１３の内面及び銅薄膜１６の表面に銅めっき
薄膜１７を形成する。
ドテープ２に対し、（ｂ）のように全面に無電解めっき
等の技術を用いて銅薄膜１６を形成する。ついで、
（ｃ）のようにフォトエッチングにより銅薄膜１６をエ
ッチングし、片面にデバイスホール４を形成するための
開口パターン４ａ、アウターリードホール１０を形成す
るための開口パターン１０ａ、ビアホール１３を形成す
るための開口パターン１３ａを形成する。次に、この開
口パターン４ａ，１０ａ，１３ａを有する銅薄膜１６を
マスクとしてヒドラジン−アルカリ溶液等を用いてポリ
イミドテープ２をエッチングすることにより、開口パタ
ーン４ａ、開口パターン１０ａ及びパターン１３ａのポ
リイミドテープが除去され、（ｄ）に示すように、デバ
イスホール４、アウターリードホール１０及びビアホー
ル１３が形成される。ついで、再度無電解めっきを施
し、デバイスホール４、アウターリードホール１０及び
ビアホール１３の内面及び銅薄膜１６の表面に銅めっき
薄膜１７を形成する。
【００１３】更に、図９の（ａ）に示すように、フォト
レジストを用い、パターンめっき用厚膜レジストパター
ン１８を形成（めっきパターンを形成しない部分に設け
る）する。次に、（ｂ）に示すように、厚膜レジストパ
ターン１８の設けられていない露出部分の銅薄膜上に厚
付け電解銅めっきを施し、インナーリード５、接地用イ
ンナーリード６、アウターリード７、接地用アウターリ
ード８及び接地層９を形成する。この後、（ｃ）のよう
に厚膜レジストパターン１８を剥離し、全面エッチング
により下地銅薄膜（銅薄膜１６及びアウターリード７）
の厚み相当分だけ銅を溶解し、パターン間及びデバイス
ホール４、アウターリードホール１０の壁面の下地銅薄
膜１７ａ及び下地銅薄膜１７ｂをエッチング除去して、
パターン間を電気的に分離し、（ｄ）のように両面配線
テープキャリア１が完成する。
レジストを用い、パターンめっき用厚膜レジストパター
ン１８を形成（めっきパターンを形成しない部分に設け
る）する。次に、（ｂ）に示すように、厚膜レジストパ
ターン１８の設けられていない露出部分の銅薄膜上に厚
付け電解銅めっきを施し、インナーリード５、接地用イ
ンナーリード６、アウターリード７、接地用アウターリ
ード８及び接地層９を形成する。この後、（ｃ）のよう
に厚膜レジストパターン１８を剥離し、全面エッチング
により下地銅薄膜（銅薄膜１６及びアウターリード７）
の厚み相当分だけ銅を溶解し、パターン間及びデバイス
ホール４、アウターリードホール１０の壁面の下地銅薄
膜１７ａ及び下地銅薄膜１７ｂをエッチング除去して、
パターン間を電気的に分離し、（ｄ）のように両面配線
テープキャリア１が完成する。
【００１４】
【発明が解決しようとする課題】しかし、上記した従来
の両面配線テープキャリアの製造方法によると、以下に
列挙する如き問題を抱えている。
の両面配線テープキャリアの製造方法によると、以下に
列挙する如き問題を抱えている。
【００１５】アルカリエッチングを用いて開口パター
ンを形成しているため、使用できるベースフィルムの材
質がアルカリ可溶性のポリイミドに限られ、その厚みは
５０μｍが限界である。このため、機械強度が低く、製
造工程中及び実装使用時の取扱性、寸法精度等の確保が
困難である。
ンを形成しているため、使用できるベースフィルムの材
質がアルカリ可溶性のポリイミドに限られ、その厚みは
５０μｍが限界である。このため、機械強度が低く、製
造工程中及び実装使用時の取扱性、寸法精度等の確保が
困難である。
【００１６】ポリイミドのエッチング加工性が悪く、
孔底に向かって狭くなる断面形状になるため、ビアホー
ルの径の微細化に限界があり、配線の高密度化が困難で
ある。また、ポリイミドの壁面が過剰エッチングのため
に表面銅箔の下側までエッチバックされ、スルーホール
めっきの際のビア導通不良やデバイスホール等の寸法不
良の原因になり易い。
孔底に向かって狭くなる断面形状になるため、ビアホー
ルの径の微細化に限界があり、配線の高密度化が困難で
ある。また、ポリイミドの壁面が過剰エッチングのため
に表面銅箔の下側までエッチバックされ、スルーホール
めっきの際のビア導通不良やデバイスホール等の寸法不
良の原因になり易い。
【００１７】ポリイミドのエッチングに使用するヒド
ラジン−アルカリ溶液は毒性が強いため、作業環境上に
問題がある。
ラジン−アルカリ溶液は毒性が強いため、作業環境上に
問題がある。
【００１８】基材ポリイミドの表面のめっきに用いた
無電解めっきは、触媒付与等の活性化、前処理工程が複
雑なうえ、電解銅めっきに比べてめっきの析出速度が極
めて遅く、生産性に劣る。このような問題は、特に、フ
ィルムキャリアのような長尺材料を連続走行させながら
めっき処理を施す場合、大きな障害になる。
無電解めっきは、触媒付与等の活性化、前処理工程が複
雑なうえ、電解銅めっきに比べてめっきの析出速度が極
めて遅く、生産性に劣る。このような問題は、特に、フ
ィルムキャリアのような長尺材料を連続走行させながら
めっき処理を施す場合、大きな障害になる。
【００１９】無電解めっき液は、安定性に欠けるた
め、液の管理が難しい、寿命が短い、めっき膜質の変化
により密着不良等の品質低下を招く等の問題がある。
め、液の管理が難しい、寿命が短い、めっき膜質の変化
により密着不良等の品質低下を招く等の問題がある。
【００２０】そこで本発明は、機械的強度、寸法精度、
配線密度、銅めっき等の品質、特性等に優れた半導体装
置用両面配線テープキャリアの製造方法を提供すること
を目的としている。
配線密度、銅めっき等の品質、特性等に優れた半導体装
置用両面配線テープキャリアの製造方法を提供すること
を目的としている。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、両面に銅箔層を有する絶縁性フィルム
の一面または両面の銅箔層をフォトエッチングして両面
導通用のビアホールと同一形状の開口パターンを形成
し、この開口パターンを有する銅箔層をマスクとして前
記開口パターン部分に露出した絶縁性フィルムに対しレ
ーザ加工を施すことによって前記絶縁性フィルムを貫通
するビアホールを形成し、前記ビアホールの壁面を金属
化して両面の銅箔層を導通化するためのめっきを施し、
一面の銅箔層をフォトエッチングして素子配設用デバイ
スホール等開口部を形成するための開口パターンを形成
し、この開口パターンを有する銅箔層をマスクとして前
記開口パターン部分に露出した絶縁性フィルムに対しレ
ーザ加工を施すことによって前記絶縁性フィルムにデバ
イスホール等開口部を形成し、前記絶縁性フィルムの前
記開口部を覆っている側の前記銅箔層にフォトエッチン
グを施してインナーリードを含む銅配線パターンを形成
する工程を有する方法にしている。
めに、本発明は、両面に銅箔層を有する絶縁性フィルム
の一面または両面の銅箔層をフォトエッチングして両面
導通用のビアホールと同一形状の開口パターンを形成
し、この開口パターンを有する銅箔層をマスクとして前
記開口パターン部分に露出した絶縁性フィルムに対しレ
ーザ加工を施すことによって前記絶縁性フィルムを貫通
するビアホールを形成し、前記ビアホールの壁面を金属
化して両面の銅箔層を導通化するためのめっきを施し、
一面の銅箔層をフォトエッチングして素子配設用デバイ
スホール等開口部を形成するための開口パターンを形成
し、この開口パターンを有する銅箔層をマスクとして前
記開口パターン部分に露出した絶縁性フィルムに対しレ
ーザ加工を施すことによって前記絶縁性フィルムにデバ
イスホール等開口部を形成し、前記絶縁性フィルムの前
記開口部を覆っている側の前記銅箔層にフォトエッチン
グを施してインナーリードを含む銅配線パターンを形成
する工程を有する方法にしている。
【００２２】この方法によれば、絶縁性フィルムに貫通
孔を形成するに際してレーザ加工を用いているため、従
来のアルカリエッチング法に比べて絶縁性フィルムの材
質及び厚みの自由度が大きくなり、機械的強度、寸法精
度等が向上する。また、レーザ光は金属マスクを透過し
ないので、銅マスク開口パターンと同一のフィルム開口
部を正確に形成することができる。更に、貫通孔は垂直
に近い断面形状が得られるので、ビアホールの微細化、
デバイスホール等の寸法精度の向上が可能になる。
孔を形成するに際してレーザ加工を用いているため、従
来のアルカリエッチング法に比べて絶縁性フィルムの材
質及び厚みの自由度が大きくなり、機械的強度、寸法精
度等が向上する。また、レーザ光は金属マスクを透過し
ないので、銅マスク開口パターンと同一のフィルム開口
部を正確に形成することができる。更に、貫通孔は垂直
に近い断面形状が得られるので、ビアホールの微細化、
デバイスホール等の寸法精度の向上が可能になる。
【００２３】また、上記の目的は、両面に銅箔層を有す
る絶縁性フィルムの一面または両面の銅箔層をフォトエ
ッチングして両面導通用のビアホールと同一形状の開口
パターンを形成し、この開口パターンを有する銅箔層を
マスクとして前記開口パターン部分に露出した絶縁性フ
ィルムに対しレーザ加工を施すことによって前記絶縁性
フィルムを貫通するビアホールを形成し、前記ビアホー
ルの壁面を金属化して両面の銅箔層を導通化するための
めっきを施し、前記絶縁性フィルムの両面の銅箔層を同
時又は遂次フォトエッチングして、一面にインナーリー
ドを含む銅配線パターンを、他の一面に素子配設用デバ
イスホール等開口部を形成するための開口パターンを形
成し、前記開口パターンを有する銅箔層をマスクとして
前記開口パターン部分に露出した絶縁性フィルムに対し
レーザ加工を施すことによって前記絶縁性フィルムにデ
バイスホール等開口部を形成する工程を有する方法によ
っても達成される。
る絶縁性フィルムの一面または両面の銅箔層をフォトエ
ッチングして両面導通用のビアホールと同一形状の開口
パターンを形成し、この開口パターンを有する銅箔層を
マスクとして前記開口パターン部分に露出した絶縁性フ
ィルムに対しレーザ加工を施すことによって前記絶縁性
フィルムを貫通するビアホールを形成し、前記ビアホー
ルの壁面を金属化して両面の銅箔層を導通化するための
めっきを施し、前記絶縁性フィルムの両面の銅箔層を同
時又は遂次フォトエッチングして、一面にインナーリー
ドを含む銅配線パターンを、他の一面に素子配設用デバ
イスホール等開口部を形成するための開口パターンを形
成し、前記開口パターンを有する銅箔層をマスクとして
前記開口パターン部分に露出した絶縁性フィルムに対し
レーザ加工を施すことによって前記絶縁性フィルムにデ
バイスホール等開口部を形成する工程を有する方法によ
っても達成される。
【００２４】この方法によれば、上記の方法と同様に、
絶縁性フィルムに貫通孔を形成するに際してレーザ加工
を用いているため、従来のアルカリエッチング法に比べ
て絶縁性フィルムの材質及び厚みの自由度が大きくな
り、機械的強度、寸法精度等が向上する。また、めっき
による金属層の形成（スルーホールめっきの形成）後、
片面にはインナーリード等を形成し、他面には銅箔のマ
スクと開口パターンを形成するようにした結果、前記の
方法に比べて工程を簡略化することができる。更に、レ
ーザ光は金属マスクを透過しないので、銅箔をマスクと
して上記開口パターンと同一のフィルム開口部を正確に
形成することができる。また、貫通孔は垂直に近い断面
形状が得られるので、ビアホールの微細化、デバイスホ
ール等の寸法精度の向上が可能になる。
絶縁性フィルムに貫通孔を形成するに際してレーザ加工
を用いているため、従来のアルカリエッチング法に比べ
て絶縁性フィルムの材質及び厚みの自由度が大きくな
り、機械的強度、寸法精度等が向上する。また、めっき
による金属層の形成（スルーホールめっきの形成）後、
片面にはインナーリード等を形成し、他面には銅箔のマ
スクと開口パターンを形成するようにした結果、前記の
方法に比べて工程を簡略化することができる。更に、レ
ーザ光は金属マスクを透過しないので、銅箔をマスクと
して上記開口パターンと同一のフィルム開口部を正確に
形成することができる。また、貫通孔は垂直に近い断面
形状が得られるので、ビアホールの微細化、デバイスホ
ール等の寸法精度の向上が可能になる。
【００２５】そして、前記レーザ加工は炭酸ガスレーザ
を用いることができる。炭酸ガスレーザは加工速度に優
れている。したがって、短時間にフィルム開口部を形成
することができる。
を用いることができる。炭酸ガスレーザは加工速度に優
れている。したがって、短時間にフィルム開口部を形成
することができる。
【００２６】また、前記炭酸ガスレーザを用いて絶縁性
フィルムに開口部を形成した後の開口底部の銅箔上及び
周辺部に付着又は残留したフィルム材の分解残さは、過
マンガン酸塩類等の酸化剤を含むアルカリ性溶液で溶解
除去することができる。
フィルムに開口部を形成した後の開口底部の銅箔上及び
周辺部に付着又は残留したフィルム材の分解残さは、過
マンガン酸塩類等の酸化剤を含むアルカリ性溶液で溶解
除去することができる。
【００２７】炭酸ガスレーザを用いてフィルム孔加工を
行った場合、絶縁性フィルムの材質によっては、孔底部
或いは孔周辺の銅箔上に絶縁性フィルムの分解残さ等が
残留することがある。分解残さ等が残留した場合、その
後のめっき等の処理の障害になる。しかし、酸化剤を含
むアルカリ性溶液で処理すれば、分解残さを除去するこ
とができる。
行った場合、絶縁性フィルムの材質によっては、孔底部
或いは孔周辺の銅箔上に絶縁性フィルムの分解残さ等が
残留することがある。分解残さ等が残留した場合、その
後のめっき等の処理の障害になる。しかし、酸化剤を含
むアルカリ性溶液で処理すれば、分解残さを除去するこ
とができる。
【００２８】更に、前記炭酸ガスレーザを用いて絶縁性
フィルムに開口部を形成した後の開口底部の銅箔上及び
周辺部に付着又は残留したフィルム材の分解残さは、エ
キシマレーザの照射により除去され、清浄化される。
フィルムに開口部を形成した後の開口底部の銅箔上及び
周辺部に付着又は残留したフィルム材の分解残さは、エ
キシマレーザの照射により除去され、清浄化される。
【００２９】炭酸ガスレーザを用いてフィルム孔加工を
行った場合、絶縁性フィルムの材質によっては、孔底部
或いは孔周辺の銅箔上に絶縁性フィルムの分解残さ等が
残留することがある。しかし、エキシマレーザを照射す
ることにより、残留した有機物の薄膜は完全に分解除去
され、清浄化される。
行った場合、絶縁性フィルムの材質によっては、孔底部
或いは孔周辺の銅箔上に絶縁性フィルムの分解残さ等が
残留することがある。しかし、エキシマレーザを照射す
ることにより、残留した有機物の薄膜は完全に分解除去
され、清浄化される。
【００３０】また、前記金属層は、錫−パラジウム又は
その化合物、グラファイト、導電性カーボン、ポリピロ
ール等の導電性ポリマの内から選ばれた１つの導電性薄
膜と、この導電性薄膜上に施された酸性電解銅めっきと
から成る構造にすることができる。
その化合物、グラファイト、導電性カーボン、ポリピロ
ール等の導電性ポリマの内から選ばれた１つの導電性薄
膜と、この導電性薄膜上に施された酸性電解銅めっきと
から成る構造にすることができる。
【００３１】これによれば、金属層は従来の無電解めっ
きと異なり、導電性薄膜と、この導電性薄膜の表面に設
けた酸性電解銅めっきとから成る構造、つまり、ダイレ
クトプレーティング法めっきとフォトエッチング法によ
り形成される。このため、密着性及び機械的強度等の特
性及び信頼性に優れた開口内のめっき及び銅配線を効率
的に形成することができる。
きと異なり、導電性薄膜と、この導電性薄膜の表面に設
けた酸性電解銅めっきとから成る構造、つまり、ダイレ
クトプレーティング法めっきとフォトエッチング法によ
り形成される。このため、密着性及び機械的強度等の特
性及び信頼性に優れた開口内のめっき及び銅配線を効率
的に形成することができる。
【００３２】また、前記銅パターンを形成するためのフ
ォトエッチングは、電着塗装型フォトレジストを用いる
ことができる。
ォトエッチングは、電着塗装型フォトレジストを用いる
ことができる。
【００３３】これによれば、開口内及び開口周辺に確実
かつ均一にレジスト膜を形成することができ、エッチン
グの歩留り向上及び精度向上を図ることができる。因み
に、従来の液状フォトレジストを用いた場合、小径の開
口内に塗布することは困難であり、また、塗布ができた
としても厚みを均一にすることも困難である。
かつ均一にレジスト膜を形成することができ、エッチン
グの歩留り向上及び精度向上を図ることができる。因み
に、従来の液状フォトレジストを用いた場合、小径の開
口内に塗布することは困難であり、また、塗布ができた
としても厚みを均一にすることも困難である。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。
て図面を基に説明する。
【００３５】図１は本発明による半導体装置用両面配線
テープキャリアの製造方法の手順を示すフローチャート
である。また、図２及び図３（図２に続く工程）は本発
明の製造方法の各工程における半導体装置用両面配線テ
ープキャリアを示す断面図である。なお、図２及び図３
においては、図７に示した両面配線テープキャリアの
内、右側の半分のみを図示している。
テープキャリアの製造方法の手順を示すフローチャート
である。また、図２及び図３（図２に続く工程）は本発
明の製造方法の各工程における半導体装置用両面配線テ
ープキャリアを示す断面図である。なお、図２及び図３
においては、図７に示した両面配線テープキャリアの
内、右側の半分のみを図示している。
【００３６】まず、５０μｍ厚のポリイミドフィルム２
の両面にポリイミド接着剤２０を１０μｍの厚さに塗布
し、この表面に１８μｍ厚の電解銅箔２１をラミネート
し、両面銅箔付きポリイミドテープを用意した。このポ
リイミドテープ２は、（レーザが可能で且つ半導体実装
工程及び使用時に要求される耐熱性、耐薬品性、電気絶
縁性、その他要求される特性を備えているもの、例え
ば、東レデュポン株式会社製の「カプトンＨ」「カプト
ンＶ」等、或いはガラスエポキシテープ等を用いること
ができる。
の両面にポリイミド接着剤２０を１０μｍの厚さに塗布
し、この表面に１８μｍ厚の電解銅箔２１をラミネート
し、両面銅箔付きポリイミドテープを用意した。このポ
リイミドテープ２は、（レーザが可能で且つ半導体実装
工程及び使用時に要求される耐熱性、耐薬品性、電気絶
縁性、その他要求される特性を備えているもの、例え
ば、東レデュポン株式会社製の「カプトンＨ」「カプト
ンＶ」等、或いはガラスエポキシテープ等を用いること
ができる。
【００３７】ついで、（ｂ）のように、フォトエッチン
グ技術を用いて銅エッチングにより、ビアホール１３の
ための開口パターン１３ａを形成する（ステップ１０
１）。更に、パルス発振式の炭酸ガスレーザ装置等を用
いて開口パターン１３ａの部分にレーザ光を照射して直
径６０μｍφの孔を開け、（ｃ）のように、ビアホール
１３を形成する（ステップ１０２）。このように、レー
ザ光を照射してビアホール１３を形成したことにより、
従来のアルカリエッチング法のような壁面のエッチバッ
ク（銅箔下のえぐれ）は全く生じなかった。ここで、炭
酸ガスレーザを用いた理由は、加工速度に優れているた
めであり、短時間にフィルム開口を形成することができ
る。
グ技術を用いて銅エッチングにより、ビアホール１３の
ための開口パターン１３ａを形成する（ステップ１０
１）。更に、パルス発振式の炭酸ガスレーザ装置等を用
いて開口パターン１３ａの部分にレーザ光を照射して直
径６０μｍφの孔を開け、（ｃ）のように、ビアホール
１３を形成する（ステップ１０２）。このように、レー
ザ光を照射してビアホール１３を形成したことにより、
従来のアルカリエッチング法のような壁面のエッチバッ
ク（銅箔下のえぐれ）は全く生じなかった。ここで、炭
酸ガスレーザを用いた理由は、加工速度に優れているた
めであり、短時間にフィルム開口を形成することができ
る。
【００３８】次に、ダイレクトプレーティング法の１つ
であるグラフィックコロイド法（例えば、荏原電産株式
会社による「シャドープロセス」）を用いて、ビア壁面
のポリイミド表面にグラファイトの導電性薄膜（錫−パ
ラジウム又はその化合物、グラファイト、導電性カーボ
ン、ポリピロール等の導電性ポリマの内から選ばれたい
ずれか１種類の導電性薄膜）を形成した後、硫酸銅めっ
き液を用いて無電解めっきを施し、図２の（ｄ）に示す
ようにビアホール１３内及び銅箔２１上に厚さ約１０μ
ｍの銅めっき層２２を形成（スルーホール銅めっき処
理）する（ステップ１０３）。ついで、ポジ型電着フォ
トレジスト（例えば、シプレー・ファーイースト社製
「ＰＥＰＲ ＸＰ−２４００」）を用いて、銅めっき層
２２の所定範囲にレジストを電着させ、厚さ約７μｍの
レジスト膜２３を形成する。この方法によれば、ビアホ
ール１３内にピンホールやビアホール１３の周辺に厚み
むらは生ぜず、均一なレジスト膜２３を形成することが
できた。
であるグラフィックコロイド法（例えば、荏原電産株式
会社による「シャドープロセス」）を用いて、ビア壁面
のポリイミド表面にグラファイトの導電性薄膜（錫−パ
ラジウム又はその化合物、グラファイト、導電性カーボ
ン、ポリピロール等の導電性ポリマの内から選ばれたい
ずれか１種類の導電性薄膜）を形成した後、硫酸銅めっ
き液を用いて無電解めっきを施し、図２の（ｄ）に示す
ようにビアホール１３内及び銅箔２１上に厚さ約１０μ
ｍの銅めっき層２２を形成（スルーホール銅めっき処
理）する（ステップ１０３）。ついで、ポジ型電着フォ
トレジスト（例えば、シプレー・ファーイースト社製
「ＰＥＰＲ ＸＰ−２４００」）を用いて、銅めっき層
２２の所定範囲にレジストを電着させ、厚さ約７μｍの
レジスト膜２３を形成する。この方法によれば、ビアホ
ール１３内にピンホールやビアホール１３の周辺に厚み
むらは生ぜず、均一なレジスト膜２３を形成することが
できた。
【００３９】この後、レジスト膜２３の片面の所定位置
にデバイスホール４及びアウターリードホール１０を形
成するための開口パターン４ａ，１０ａを露光ならびに
現像し、図２の（ｅ）に示すようにレジストパターンを
形成する（ステップ１０４）。次に、図２の（ｆ）に示
すように塩化第二鉄水溶液を用いて銅めっき層２２のエ
ッチングを行う（ステップ１０５）。この後、図２の
（ｇ）に示すようにレジスト膜２３（レジストパター
ン）を剥離除去し、開口パターン４ａ，１０ａを有する
銅パターンを形成した。
にデバイスホール４及びアウターリードホール１０を形
成するための開口パターン４ａ，１０ａを露光ならびに
現像し、図２の（ｅ）に示すようにレジストパターンを
形成する（ステップ１０４）。次に、図２の（ｆ）に示
すように塩化第二鉄水溶液を用いて銅めっき層２２のエ
ッチングを行う（ステップ１０５）。この後、図２の
（ｇ）に示すようにレジスト膜２３（レジストパター
ン）を剥離除去し、開口パターン４ａ，１０ａを有する
銅パターンを形成した。
【００４０】更に、開口パターン４ａ，１０ａ側から再
びレーザ光を照射し（ステップ１０７）、これら開口パ
ターン４ａ，１０ａ内のポリイミドをエッチングにより
除去し、デバイスホール４及びアウターリードホール１
０を形成した後、過マンガン塩類等の酸化剤を含むアル
カリ性溶液（例えば、過マンガン酸カリウムと水酸化ナ
トリウムの混合水溶液）で処理し、孔底部のポリイミド
の薄膜分解残さを除去することにより、銅表面を清浄化
する（図３の（ａ））。炭酸ガスレーザを用いてフィル
ム孔加工を行った場合、ポリイミドテープ２の材質によ
っては孔底部或いは孔周辺の銅箔上にポリイミドテープ
２の分解残さ等が残留する場合があり、その後のめっき
等の障害になるが、酸化剤を含むアルカリ性溶液で処理
すれば、分解残さを除去することができる。
びレーザ光を照射し（ステップ１０７）、これら開口パ
ターン４ａ，１０ａ内のポリイミドをエッチングにより
除去し、デバイスホール４及びアウターリードホール１
０を形成した後、過マンガン塩類等の酸化剤を含むアル
カリ性溶液（例えば、過マンガン酸カリウムと水酸化ナ
トリウムの混合水溶液）で処理し、孔底部のポリイミド
の薄膜分解残さを除去することにより、銅表面を清浄化
する（図３の（ａ））。炭酸ガスレーザを用いてフィル
ム孔加工を行った場合、ポリイミドテープ２の材質によ
っては孔底部或いは孔周辺の銅箔上にポリイミドテープ
２の分解残さ等が残留する場合があり、その後のめっき
等の障害になるが、酸化剤を含むアルカリ性溶液で処理
すれば、分解残さを除去することができる。
【００４１】この後、再度電着レジストによりレジスト
膜２４を形成し、フィルム開口の反対側面にインナーリ
ード５、接地用インナーリード６、アウターリード７、
接地用アウターリード８及びランド１２を含むリードパ
ターンを露光及び現像し、図３の（ｂ）に示すようにレ
ジストパターンを形成する（ステップ１０８）。
膜２４を形成し、フィルム開口の反対側面にインナーリ
ード５、接地用インナーリード６、アウターリード７、
接地用アウターリード８及びランド１２を含むリードパ
ターンを露光及び現像し、図３の（ｂ）に示すようにレ
ジストパターンを形成する（ステップ１０８）。
【００４２】ついで、塩化第二鉄水溶液を用いて銅めっ
き層２２のエッチングを行い、図３の（ｃ）に示すよう
に配線パターンを形成する（ステップ１０９）。この
後、レジスト膜２４を剥離除去すれば（ステップ１１
０）、図３の（ｄ）に示すように両面配線テープキャリ
ア１が完成する。
き層２２のエッチングを行い、図３の（ｃ）に示すよう
に配線パターンを形成する（ステップ１０９）。この
後、レジスト膜２４を剥離除去すれば（ステップ１１
０）、図３の（ｄ）に示すように両面配線テープキャリ
ア１が完成する。
【００４３】図４及び図５は（図４に続く工程）は本発
明の製造方法の各工程における半導体装置用両面配線テ
ープキャリアを示す断面図である。なお、図４及び図５
においては、図７に示した両面配線テープキャリアの
内、右側の半分のみを図示している。また、図２及び図
３で用いたと同一であるものには、同一引用数字を用い
ている。
明の製造方法の各工程における半導体装置用両面配線テ
ープキャリアを示す断面図である。なお、図４及び図５
においては、図７に示した両面配線テープキャリアの
内、右側の半分のみを図示している。また、図２及び図
３で用いたと同一であるものには、同一引用数字を用い
ている。
【００４４】まず、厚み５０μｍのポリイミドフィルム
２の両面に対し、めっき法により１５μｍ厚の銅箔２５
を形成した。ついで、図４の（ｂ）のように、フォトエ
ッチング技術を用いて直径５０μｍのビアホール１３用
の開口パターン１３ａを形成した。更に、炭酸ガスレー
ザ装置等を用いて開口パターン１３ａの部分にレーザ光
を照射して図４の（ｃ）のように、ブラインドビアホー
ル１３ｂを形成する。このブラインドビアホール１３ｂ
の開口径は、上部が５０μｍφ、底部が約３０〜４０μ
ｍφである。この場合も、従来のアルカリエッチング法
のような壁面のエッチバック（銅箔下のえぐれ）は全く
生じなかった。
２の両面に対し、めっき法により１５μｍ厚の銅箔２５
を形成した。ついで、図４の（ｂ）のように、フォトエ
ッチング技術を用いて直径５０μｍのビアホール１３用
の開口パターン１３ａを形成した。更に、炭酸ガスレー
ザ装置等を用いて開口パターン１３ａの部分にレーザ光
を照射して図４の（ｃ）のように、ブラインドビアホー
ル１３ｂを形成する。このブラインドビアホール１３ｂ
の開口径は、上部が５０μｍφ、底部が約３０〜４０μ
ｍφである。この場合も、従来のアルカリエッチング法
のような壁面のエッチバック（銅箔下のえぐれ）は全く
生じなかった。
【００４５】次に、過マンガン酸カリウムと水酸化ナト
リウムの混合水溶液で処理し、孔底部のポリイミドの薄
膜分解残さ、及び表面銅箔の開口周囲に付着した分解残
さを溶解除去し、銅表面を清浄化する。
リウムの混合水溶液で処理し、孔底部のポリイミドの薄
膜分解残さ、及び表面銅箔の開口周囲に付着した分解残
さを溶解除去し、銅表面を清浄化する。
【００４６】次に、ダイレクトプレーティング法の１つ
である導電ポリマ法（例えば、日立化成株式会社の「Ｄ
ＭＳー２プロセス」）を用いて、ビア壁面のポリイミド
表面にグラファイトの導電性ポリピロールの被膜を形成
した後、硫酸銅めっき液を用いて電解めっきを行い、図
４の（ｄ）に示すようにビアホール１３内及び銅箔２５
上に厚さ約１０μｍの銅めっき層２６を形成する。つい
で、ポジ型電着フォトレジスト（例えば、シプレー・フ
ァーイースト社製「ＰＥＰＲ ＸＰ−２４００」）を用
いて、銅めっき層２６の所定範囲にレジストを電着さ
せ、厚さ約７μｍのレジスト膜２７を形成する。この形
成方法によれば、上記実施の形態と同様にビアホール１
３内にピンホールやビアホール１３の周辺に厚みむらは
生ぜず、均一なレジスト膜２７が形成された。
である導電ポリマ法（例えば、日立化成株式会社の「Ｄ
ＭＳー２プロセス」）を用いて、ビア壁面のポリイミド
表面にグラファイトの導電性ポリピロールの被膜を形成
した後、硫酸銅めっき液を用いて電解めっきを行い、図
４の（ｄ）に示すようにビアホール１３内及び銅箔２５
上に厚さ約１０μｍの銅めっき層２６を形成する。つい
で、ポジ型電着フォトレジスト（例えば、シプレー・フ
ァーイースト社製「ＰＥＰＲ ＸＰ−２４００」）を用
いて、銅めっき層２６の所定範囲にレジストを電着さ
せ、厚さ約７μｍのレジスト膜２７を形成する。この形
成方法によれば、上記実施の形態と同様にビアホール１
３内にピンホールやビアホール１３の周辺に厚みむらは
生ぜず、均一なレジスト膜２７が形成された。
【００４７】次に、レジスト膜２７の片面にインナーリ
ード５、アウターリード７及びランド１２を含むリード
パターンを形成し、他面には、デバイスホール４及びア
ウターホールパターンを露光ならびに現像し、図５の
（ａ）のようにレジストパターン（レジスト膜２７）を
形成する。更に、塩化第二鉄水溶液を用い、図５の
（ｂ）に示すように銅めっき層２６のエッチングを行
い、この後、図５の（ｃ）に示すように、レジスト膜２
７（レジストパターン）を剥離除去し、片面に銅配線パ
ターン１１、他面にデバイスホール４、開口パターン４
ａ，１０ａを有する銅配線パターンを両面に形成した。
ード５、アウターリード７及びランド１２を含むリード
パターンを形成し、他面には、デバイスホール４及びア
ウターホールパターンを露光ならびに現像し、図５の
（ａ）のようにレジストパターン（レジスト膜２７）を
形成する。更に、塩化第二鉄水溶液を用い、図５の
（ｂ）に示すように銅めっき層２６のエッチングを行
い、この後、図５の（ｃ）に示すように、レジスト膜２
７（レジストパターン）を剥離除去し、片面に銅配線パ
ターン１１、他面にデバイスホール４、開口パターン４
ａ，１０ａを有する銅配線パターンを両面に形成した。
【００４８】ついで、開口パターン４ａ，１０ａ側から
再びレーザ光を照射し、銅箔開口内のポリイミドをエッ
チングにより除去し、デバイスホール４及びアウターリ
ードホール１０を形成した後、更に、インナーリード５
及びアウターリード７の裏面にエキシマレーザを照射
し、リード上に残った有機薄膜を完全に分解除去して清
浄化し（この処理は、前記した酸化剤を含むアルカリ溶
液で行ってもよい）、図５の（ｄ）のように、両面配線
テープキャリアを完成させた。エキシマレーザによるエ
ッチングの速度は炭酸ガスレーザに比較して遅いが、炭
酸ガスレーザによる加工後の分解残さは極めて薄いの
で、エキシマレーザを用いても効率の低下は感じられな
い。
再びレーザ光を照射し、銅箔開口内のポリイミドをエッ
チングにより除去し、デバイスホール４及びアウターリ
ードホール１０を形成した後、更に、インナーリード５
及びアウターリード７の裏面にエキシマレーザを照射
し、リード上に残った有機薄膜を完全に分解除去して清
浄化し（この処理は、前記した酸化剤を含むアルカリ溶
液で行ってもよい）、図５の（ｄ）のように、両面配線
テープキャリアを完成させた。エキシマレーザによるエ
ッチングの速度は炭酸ガスレーザに比較して遅いが、炭
酸ガスレーザによる加工後の分解残さは極めて薄いの
で、エキシマレーザを用いても効率の低下は感じられな
い。
【００４９】図４、図５のようにして完成させた両面配
線テープキャリアを図２，図３における実施の形態と同
様の方法により、ビアホールの導通性、はんだフロート
試験による耐熱性を調べたところ、図２，図３の実施の
形態と同様に良好な結果を得ることができた。
線テープキャリアを図２，図３における実施の形態と同
様の方法により、ビアホールの導通性、はんだフロート
試験による耐熱性を調べたところ、図２，図３の実施の
形態と同様に良好な結果を得ることができた。
【００５０】なお、図４，図５において、ブラインドビ
アホールの開口をリード配線の反対側（デバイスホール
側）に設けるものとしたが、リード配線側に形成するこ
ともできる。
アホールの開口をリード配線の反対側（デバイスホール
側）に設けるものとしたが、リード配線側に形成するこ
ともできる。
【００５１】また、上記においては、アウターリードを
有する通常のＴＣＰ（テープ キャリア パッケージ）
用のテープキャリア構造について述べたが、本発明はＴ
ＣＰに限定されるものではなく、外付用端子をはんだボ
ール形成用ランドとしたＢＧＡ（Ball Grid Array)用テ
ープキャリアに適用することも可能である。
有する通常のＴＣＰ（テープ キャリア パッケージ）
用のテープキャリア構造について述べたが、本発明はＴ
ＣＰに限定されるものではなく、外付用端子をはんだボ
ール形成用ランドとしたＢＧＡ（Ball Grid Array)用テ
ープキャリアに適用することも可能である。
【００５２】更に、両面の配線構造においては、裏面全
体を接地平面層にした構造に限定されるものではなく、
裏面にもリードパターンを設けることが可能である。
体を接地平面層にした構造に限定されるものではなく、
裏面にもリードパターンを設けることが可能である。
【００５３】また、上記においては、ダイレクトプレー
ティング法によるスルーホールめっき方法として、グラ
ファイトコロイド法及び導電性カーボンコロイド法等の
導電性薄膜形成を用いたダイレクトプレーティング法を
適用しても同様の効果を得ることができる。
ティング法によるスルーホールめっき方法として、グラ
ファイトコロイド法及び導電性カーボンコロイド法等の
導電性薄膜形成を用いたダイレクトプレーティング法を
適用しても同様の効果を得ることができる。
【００５４】また、以上の説明では、銅配線、導通ビア
ホール、フィルム開口の形成までの工程について述べた
が、この他、実装に必要な錫めっき、はんだめっき、金
めっき等の各種のめっき、或いは絶縁信頼性を付与する
ためのソルダーレジスト膜の印刷、その他の従来より用
いられてきた加工技術を組み合わせることも可能であ
る。
ホール、フィルム開口の形成までの工程について述べた
が、この他、実装に必要な錫めっき、はんだめっき、金
めっき等の各種のめっき、或いは絶縁信頼性を付与する
ためのソルダーレジスト膜の印刷、その他の従来より用
いられてきた加工技術を組み合わせることも可能であ
る。
【００５５】
【発明の効果】以上説明した通り、本発明によるテープ
キャリアの製造方法は、絶縁性フィルムに貫通孔を形成
するに際してレーザ加工を用いたため、従来のアルカリ
エッチング法に比べて絶縁性フィルムの材質及び厚みの
自由度が大きくなり、機械的強度、寸法精度等が向上す
る。また、レーザ光による加工はフィルム開口の形成を
正確にでき、開口内壁を垂直に近い断面形状にすること
ができるので、ホールの微細化、及び寸法精度の向上が
可能になる。更に、信頼性、安全性及び経済性の向上も
可能になる。
キャリアの製造方法は、絶縁性フィルムに貫通孔を形成
するに際してレーザ加工を用いたため、従来のアルカリ
エッチング法に比べて絶縁性フィルムの材質及び厚みの
自由度が大きくなり、機械的強度、寸法精度等が向上す
る。また、レーザ光による加工はフィルム開口の形成を
正確にでき、開口内壁を垂直に近い断面形状にすること
ができるので、ホールの微細化、及び寸法精度の向上が
可能になる。更に、信頼性、安全性及び経済性の向上も
可能になる。
【００５６】また、本発明の他のテープキャリアの製造
方法によれば、レーザ加工を用いて開口を形成し、これ
に金属層を形成した後、片面にインナーリード等を形成
し、他面に銅箔開口を含む銅パターンを形成するように
したので、上記の方法による効果に加え、工程の簡略化
が可能になる。
方法によれば、レーザ加工を用いて開口を形成し、これ
に金属層を形成した後、片面にインナーリード等を形成
し、他面に銅箔開口を含む銅パターンを形成するように
したので、上記の方法による効果に加え、工程の簡略化
が可能になる。
【図１】本発明による半導体装置用両面配線テープキャ
リアの製造方法の手順を示すフローチャートである。
リアの製造方法の手順を示すフローチャートである。
【図２】本発明の製造方法の各工程における半導体装置
用両面配線テープキャリアを示す断面図である。
用両面配線テープキャリアを示す断面図である。
【図３】図２に続く各工程における両面配線テープキャ
リアを示す断面図である。
リアを示す断面図である。
【図４】本発明の他の製造方法における各工程の両面配
線テープキャリアを示す断面図である。
線テープキャリアを示す断面図である。
【図５】図４に続く各工程における両面配線テープキャ
リアを示す断面図である。
リアを示す断面図である。
【図６】両面配線テープキャリアを用いて製作した半導
体装置を示す平面図である。
体装置を示す平面図である。
【図７】図６の半導体装置のＡ−Ａ断面図である。
【図８】従来の製造方法に基づく両面配線テープキャリ
アの各工程における断面図である。
アの各工程における断面図である。
【図９】図８に続く各工程における両面配線テープキャ
リアを示す断面図である。
リアを示す断面図である。
２ ポリイミドテープ ４ デバイスホール ４ａ，１０ａ，１３ａ 開口パターン ５ インナーリード ６ 接地用インナーリード ７ アウターリード ８ 接地用アウターリード ９ 接地平面層 １０ アウターリードホール １１ 銅配線パターン １２ ランド １３ ビアホール ２０ ポリイミド接着剤 ２１ 電解銅箔 ２２ 銅めっき層 ２３，２４，２７ レジスト膜 ２５ 銅箔 ２６ 銅めっき層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 孝之 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 御田 護 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 田中 浩樹 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内 (72)発明者 石川 浩史 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (7)
- 【請求項１】両面に銅箔層を有する絶縁性フィルムの一
面または両面の銅箔層をフォトエッチングして両面導通
用のビアホールと同一形状の開口パターンを形成し、 この開口パターンを有する銅箔層をマスクとして前記開
口パターン部分に露出した絶縁性フィルムに対しレーザ
加工を施すことによって前記絶縁性フィルムを貫通する
ビアホールを形成し、 前記ビアホールの壁面を金属化して両面の銅箔層を導通
化するためのめっきを施し、 一面の銅箔層をフォトエッチングして素子配設用デバイ
スホール等開口部を形成するための開口パターンを形成
し、 この開口パターンを有する銅箔層をマスクとして前記開
口パターン部分に露出した絶縁性フィルムに対しレーザ
加工を施すことによって前記絶縁性フィルムにデバイス
ホール等開口部を形成し、 前記絶縁性フィルムの前記開口部を覆っている側の前記
銅箔層にフォトエッチングを施してインナーリードを含
む銅配線パターンを形成する工程を有することを特徴と
する半導体装置用両面配線テープキャリアの製造方法。 - 【請求項２】両面に銅箔層を有する絶縁性フィルムの一
面または両面の銅箔層をフォトエッチングして両面導通
用のビアホールと同一形状の開口パターンを形成し、 この開口パターンを有する銅箔層をマスクとして前記開
口パターン部分に露出した絶縁性フィルムに対しレーザ
加工を施すことによって前記絶縁性フィルムを貫通する
ビアホールを形成し、 前記ビアホールの壁面を金属化して両面の銅箔層を導通
化するためのめっきを施し、 前記絶縁性フィルムの両面の銅箔層を同時又は遂次フォ
トエッチングして、一面にインナーリードを含む銅配線
パターンを、他の一面に素子配設用デバイスホール等開
口部を形成するための開口パターンを形成し、 前記開口パターンを有する銅箔層をマスクとして前記開
口パターン部分に露出した絶縁性フィルムに対しレーザ
加工を施すことによって前記絶縁性フィルムにデバイス
ホール等開口部を形成する工程を有することを特徴とす
る半導体装置用両面配線テープキャリアの製造方法。 - 【請求項３】前記レーザ加工は、炭酸ガスレーザを用い
ることを特徴とする請求項１又は２記載の半導体装置用
両面配線テープキャリアの製造方法。 - 【請求項４】前記炭酸ガスレーザを用いて絶縁性フィル
ムに開口部を形成した後の開口底部の銅箔上及び／又は
周辺部に付着又は残留したフィルム材の分解残さは、過
マンガン酸塩類等の酸化剤を含むアルカリ性溶液で溶解
除去することを特徴とする請求項３記載の半導体装置用
両面配線テープキャリアの製造方法。 - 【請求項５】前記炭酸ガスレーザを用いて絶縁性フィル
ムに開口部を形成した後の開口底部の銅箔上及び／又は
周辺部に付着又は残留したフィルム材の分解残さは、エ
キシマレーザの照射により除去することを特徴とする請
求項３記載の半導体装置用両面配線テープキャリアの製
造方法。 - 【請求項６】前記金属層は、 錫−パラジウム又はその化合物、グラファイト、導電性
カーボン、ポリピロール等の導電性ポリマの内から選ば
れた１つの導電性薄膜と、 前記導電性薄膜上に施された酸性電解銅めっきとから成
ることを特徴とする請求項１又は２記載の半導体装置用
両面配線テープキャリアの製造方法。 - 【請求項７】前記銅パターンを形成するためのフォトエ
ッチングには、電着塗装型フォトレジストを用いること
を特徴とする請求項１又は２記載の半導体装置用両面配
線テープキャリアの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03611097A JP3593234B2 (ja) | 1996-04-23 | 1997-02-20 | 半導体装置用両面配線テープキャリアの製造方法 |
| US08/847,753 US5837154A (en) | 1996-04-23 | 1997-04-23 | Method of manufacturing double-sided circuit tape carrier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-101012 | 1996-04-23 | ||
| JP10101296 | 1996-04-23 | ||
| JP03611097A JP3593234B2 (ja) | 1996-04-23 | 1997-02-20 | 半導体装置用両面配線テープキャリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012677A true JPH1012677A (ja) | 1998-01-16 |
| JP3593234B2 JP3593234B2 (ja) | 2004-11-24 |
Family
ID=26375150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03611097A Expired - Fee Related JP3593234B2 (ja) | 1996-04-23 | 1997-02-20 | 半導体装置用両面配線テープキャリアの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5837154A (ja) |
| JP (1) | JP3593234B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007777A (ja) * | 2001-06-27 | 2003-01-10 | Toppan Printing Co Ltd | フィルムキャリア及びその製造方法 |
| JP2005167241A (ja) * | 2003-11-29 | 2005-06-23 | Semikron Elektron Gmbh | パワー半導体モジュール及びその製造方法 |
| US7213335B2 (en) | 2003-03-05 | 2007-05-08 | Hitachi Cable, Ltd. | Method for manufacturing printed circuit boards |
| KR100785731B1 (ko) | 2000-02-28 | 2007-12-18 | 에스티에스 에이티엘 코포레이션 | 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252051B1 (ko) * | 1997-12-03 | 2000-04-15 | 윤종용 | 휨 방지막을 구비하는 탭 테이프 |
| US5976391A (en) * | 1998-01-13 | 1999-11-02 | Ford Motor Company | Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same |
| JP3512655B2 (ja) * | 1998-12-01 | 2004-03-31 | シャープ株式会社 | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ |
| CN100366132C (zh) * | 2000-02-28 | 2008-01-30 | Stsatl公司 | 在用于容纳电子元件的基片中形成开孔的方法 |
| US6956182B2 (en) * | 2000-05-26 | 2005-10-18 | Sts Atl Corporation | Method of forming an opening or cavity in a substrate for receiving an electronic component |
| US20050145609A1 (en) * | 2001-02-26 | 2005-07-07 | John Gregory | Method of forming an opening or cavity in a substrate for receiving an electronic component |
| JP3941573B2 (ja) * | 2002-04-24 | 2007-07-04 | 宇部興産株式会社 | フレキシブル両面基板の製造方法 |
| US7371970B2 (en) * | 2002-12-06 | 2008-05-13 | Flammer Jeffrey D | Rigid-flex circuit board system |
| JP3751938B2 (ja) * | 2002-12-09 | 2006-03-08 | 日東電工株式会社 | Ｔａｂ用テープキャリアおよびその製造方法 |
| KR100505665B1 (ko) * | 2003-01-14 | 2005-08-03 | 삼성전자주식회사 | 테스트용 패드가 이면에 형성된 테이프 패키지 및 그검사방법 |
| JP3734481B2 (ja) * | 2003-05-08 | 2006-01-11 | 日東電工株式会社 | Ｔａｂ用テープキャリアの製造方法 |
| EP1856733A4 (en) * | 2004-09-28 | 2009-09-23 | Agilight Inc | METHOD FOR MICROPACKING LEDS AND MICROPACKING |
| EP1810385A4 (en) * | 2004-10-18 | 2008-01-23 | Agilight Inc | Microelectronic Encapsulation and Method |
| JP2006278774A (ja) | 2005-03-29 | 2006-10-12 | Hitachi Cable Ltd | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 |
| US7585419B2 (en) * | 2005-06-17 | 2009-09-08 | Boardtek Electronics Corp. | Substrate structure and the fabrication method thereof |
| US8247057B2 (en) * | 2005-09-16 | 2012-08-21 | 3M Innovative Properties Company | Cover tape and method for manufacture |
| JP4770514B2 (ja) * | 2006-02-27 | 2011-09-14 | 株式会社デンソー | 電子装置 |
| US8156645B2 (en) * | 2007-06-06 | 2012-04-17 | Ddi Global Corp. | Method of manufacturing a multilayer printed wiring board with copper wrap plated hole |
| JP2009117424A (ja) * | 2007-11-01 | 2009-05-28 | Nitto Denko Corp | 配線回路基板の製造方法 |
| BRPI1007356B1 (pt) * | 2009-01-28 | 2020-11-03 | Albany International Corp. | tecidos industriais para produção de não tecidos |
| EP2566311A1 (en) * | 2011-09-02 | 2013-03-06 | Atotech Deutschland GmbH | Direct plating method |
| US12044965B2 (en) * | 2020-02-12 | 2024-07-23 | Hutchinson Technology Incorporated | Method for forming components without adding tabs during etching |
| CN111799178B (zh) * | 2020-07-17 | 2022-02-01 | 绍兴同芯成集成电路有限公司 | 一种超薄晶圆双面电镀铜厚膜工艺 |
| CN115604919A (zh) * | 2021-07-09 | 2023-01-13 | 奥特斯科技（重庆）有限公司（Cn） | 部件承载件以及制造部件承载件的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922393A (ja) * | 1982-07-29 | 1984-02-04 | 日本電気株式会社 | プリント配線板およびその製造方法 |
| JPH04239739A (ja) * | 1991-01-23 | 1992-08-27 | Hitachi Cable Ltd | 両面配線ｔａｂ用テープキャリア |
| JPH05277774A (ja) * | 1992-01-28 | 1993-10-26 | Furukawa Electric Co Ltd:The | 導体層付き絶縁基板における絶縁体層の部分的除去方法 |
| JPH06334335A (ja) * | 1993-05-27 | 1994-12-02 | Furukawa Electric Co Ltd:The | スルーホールメッキ法 |
| JPH07263862A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 多層配線基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3823467A (en) * | 1972-07-07 | 1974-07-16 | Westinghouse Electric Corp | Solid-state circuit module |
| JP2603102B2 (ja) * | 1988-05-12 | 1997-04-23 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
-
1997
- 1997-02-20 JP JP03611097A patent/JP3593234B2/ja not_active Expired - Fee Related
- 1997-04-23 US US08/847,753 patent/US5837154A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922393A (ja) * | 1982-07-29 | 1984-02-04 | 日本電気株式会社 | プリント配線板およびその製造方法 |
| JPH04239739A (ja) * | 1991-01-23 | 1992-08-27 | Hitachi Cable Ltd | 両面配線ｔａｂ用テープキャリア |
| JPH05277774A (ja) * | 1992-01-28 | 1993-10-26 | Furukawa Electric Co Ltd:The | 導体層付き絶縁基板における絶縁体層の部分的除去方法 |
| JPH06334335A (ja) * | 1993-05-27 | 1994-12-02 | Furukawa Electric Co Ltd:The | スルーホールメッキ法 |
| JPH07263862A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | 多層配線基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785731B1 (ko) | 2000-02-28 | 2007-12-18 | 에스티에스 에이티엘 코포레이션 | 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법 |
| JP2003007777A (ja) * | 2001-06-27 | 2003-01-10 | Toppan Printing Co Ltd | フィルムキャリア及びその製造方法 |
| US7213335B2 (en) | 2003-03-05 | 2007-05-08 | Hitachi Cable, Ltd. | Method for manufacturing printed circuit boards |
| JP2005167241A (ja) * | 2003-11-29 | 2005-06-23 | Semikron Elektron Gmbh | パワー半導体モジュール及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5837154A (en) | 1998-11-17 |
| JP3593234B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3593234B2 (ja) | 半導体装置用両面配線テープキャリアの製造方法 | |
| US5108553A (en) | G-tab manufacturing process and the product produced thereby | |
| US5065228A (en) | G-TAB having particular through hole | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| CN1398152A (zh) | 制作印刷电路板的方法 | |
| KR19990072810A (ko) | 반도체소자실장용배선기판의제조방법및반도체장치 | |
| US4743710A (en) | Coaxial interconnection boards | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| JPH06275933A (ja) | 回路基板及びその作製方法 | |
| US5766492A (en) | Method of metal-plating electrode portions of printed-wiring board | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| US4908939A (en) | Method of making coaxial interconnection boards | |
| KR100691297B1 (ko) | 프린트배선판및 그 제조방법 | |
| JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
| JP2984205B2 (ja) | 異方導電フィルム | |
| JP3034829B2 (ja) | 両面テープキャリアの製造方法 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| JP3275784B2 (ja) | Ｔａｂテープにブラインドビアホールを形成する方法、その方法によって形成されたｔａｂテープ、フィルム及びフレキシブル基板 | |
| JPH0727789A (ja) | 回路配線板およびその製造方法 | |
| JP2000114412A (ja) | 回路基板の製造方法 | |
| JP4556327B2 (ja) | 検査治具の製造方法 | |
| JP2000323810A (ja) | 配線部材とその製造方法、及び半導体装置 | |
| JP3174356B2 (ja) | プリント基板の製造方法 | |
| JP2003273170A (ja) | 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |