JPH1012779A - 半導体実装構造 - Google Patents
半導体実装構造Info
- Publication number
- JPH1012779A JPH1012779A JP8162146A JP16214696A JPH1012779A JP H1012779 A JPH1012779 A JP H1012779A JP 8162146 A JP8162146 A JP 8162146A JP 16214696 A JP16214696 A JP 16214696A JP H1012779 A JPH1012779 A JP H1012779A
- Authority
- JP
- Japan
- Prior art keywords
- heat transfer
- wiring board
- semiconductor
- semiconductor element
- transfer plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】フリップチップ方式により半導体素子と配線基
板とを接合する場合において、半導体素子の発熱を効果
的に放散することが可能な半導体実装構造を提供する。 【解決手段】半導体素子１の電極部に形成した突起電極
２を介してフリップチップ方式にて半導体素子１と配線
基板３とを接続する一方、上記半導体素子１の電極部の
反対側表面と配線基板３の表面とを接続する伝熱板６を
配設したことを特徴とする。また伝熱板６は銅およびア
ルミニウムの少なくとも一方から選択された高熱伝導性
材料から構成するとよい。
板とを接合する場合において、半導体素子の発熱を効果
的に放散することが可能な半導体実装構造を提供する。 【解決手段】半導体素子１の電極部に形成した突起電極
２を介してフリップチップ方式にて半導体素子１と配線
基板３とを接続する一方、上記半導体素子１の電極部の
反対側表面と配線基板３の表面とを接続する伝熱板６を
配設したことを特徴とする。また伝熱板６は銅およびア
ルミニウムの少なくとも一方から選択された高熱伝導性
材料から構成するとよい。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ方式
により半導体素子を配線基板に接合した半導体実装構造
に係り、特に半導体素子の発熱を効果的に放散させるこ
とが可能な半導体実装構造に関する。
により半導体素子を配線基板に接合した半導体実装構造
に係り、特に半導体素子の発熱を効果的に放散させるこ
とが可能な半導体実装構造に関する。
【０００２】
【従来の技術】一般に、大規模集積回路（ＬＳＩ）など
の半導体素子は、プラスチックパッケージ，メタルパッ
ケージ，セラミックスパッケージに搭載され、パッケー
ジ配線基板本体に形成された配線と電気的な接合を施さ
れて使用されている。上記各種パッケージのうち、特に
セラミックスパッケージは、ＬＳＩを気密封止する際の
信頼性が高く、優れた耐湿性や放熱性を兼ね備えている
ため、コンピュータの演算部に用いるＣＭＯＳゲートア
レイやＥＣＬゲートアレイ等のパッケージングに広く使
用されている。
の半導体素子は、プラスチックパッケージ，メタルパッ
ケージ，セラミックスパッケージに搭載され、パッケー
ジ配線基板本体に形成された配線と電気的な接合を施さ
れて使用されている。上記各種パッケージのうち、特に
セラミックスパッケージは、ＬＳＩを気密封止する際の
信頼性が高く、優れた耐湿性や放熱性を兼ね備えている
ため、コンピュータの演算部に用いるＣＭＯＳゲートア
レイやＥＣＬゲートアレイ等のパッケージングに広く使
用されている。
【０００３】上記の半導体素子とパッケージとしての配
線基板との電気的な接続方式としては、ワイヤボンディ
ング方式やフリップチップ方式が採用されている。ワイ
ヤボンディング方式は、半導体素子の表面側の電極と配
線基板の端子部やリードフレームとを金やアルミニウム
などの導電性ワイヤーで接続する方式である。
線基板との電気的な接続方式としては、ワイヤボンディ
ング方式やフリップチップ方式が採用されている。ワイ
ヤボンディング方式は、半導体素子の表面側の電極と配
線基板の端子部やリードフレームとを金やアルミニウム
などの導電性ワイヤーで接続する方式である。
【０００４】一方、フリップチップ方式は、図７および
図８に示すように、半導体素子１の裏面の電極部に形成
した突起電極（半田バンプ）２を介してプリント基板な
どの配線基板３に直接接続する方式である。配線基板３
の表面および内部には配線層４が形成されており、この
配線層４の端部は配線基板３の下面側に接合された入出
力ピン５と電気的に接続されている。
図８に示すように、半導体素子１の裏面の電極部に形成
した突起電極（半田バンプ）２を介してプリント基板な
どの配線基板３に直接接続する方式である。配線基板３
の表面および内部には配線層４が形成されており、この
配線層４の端部は配線基板３の下面側に接合された入出
力ピン５と電気的に接続されている。
【０００５】上記ワイヤーボンディング方式による半導
体実装構造によれば、半導体素子の下部全面がダイパッ
ドを介して配線基板表面に接合される構造であるため、
半導体素子において発生した熱が半導体素子の下部全面
を経由して配線基板（パッケージ本体）方向に伝達さ
れ、放熱性が良好であるという利点がある。しかしなが
ら、ワイヤーによって電気的な接続を確保しているため
に、配線長さが増大し、信号遅れが発生し易く、大型化
および高速化を指向する半導体素子の実装構造として
は、不十分であった。
体実装構造によれば、半導体素子の下部全面がダイパッ
ドを介して配線基板表面に接合される構造であるため、
半導体素子において発生した熱が半導体素子の下部全面
を経由して配線基板（パッケージ本体）方向に伝達さ
れ、放熱性が良好であるという利点がある。しかしなが
ら、ワイヤーによって電気的な接続を確保しているため
に、配線長さが増大し、信号遅れが発生し易く、大型化
および高速化を指向する半導体素子の実装構造として
は、不十分であった。
【０００６】またワイヤーボンディング方式による実装
構造においては、ボンディング操作に必要な空間距離を
確保するために配線基板の単位面積当りに配設する入出
力ピン数を増加させることが困難であり、高集積化した
半導体素子を実装する構造としては技術上の限界となっ
ていた。
構造においては、ボンディング操作に必要な空間距離を
確保するために配線基板の単位面積当りに配設する入出
力ピン数を増加させることが困難であり、高集積化した
半導体素子を実装する構造としては技術上の限界となっ
ていた。
【０００７】一方、フリップチップ方式の実装構造によ
れば、微少な突起電極（半田バンプ）を介して半導体素
子と配線基板とが直接接続されるために、配線経路長が
短縮され、高速処理を指向する半導体素子の実装構造と
して好適である。また突起電極はボンディングワイヤー
と比較して、その配設密度を大幅に高めることが可能で
あり、配線基板の単位面積当りに配設できる入出力ピン
数も飛躍的に増大化させることができ、半導体素子の高
集積化にも十分に対応可能な実装構造となり得る。
れば、微少な突起電極（半田バンプ）を介して半導体素
子と配線基板とが直接接続されるために、配線経路長が
短縮され、高速処理を指向する半導体素子の実装構造と
して好適である。また突起電極はボンディングワイヤー
と比較して、その配設密度を大幅に高めることが可能で
あり、配線基板の単位面積当りに配設できる入出力ピン
数も飛躍的に増大化させることができ、半導体素子の高
集積化にも十分に対応可能な実装構造となり得る。
【０００８】
【発明が解決しようとする課題】しかしながら、上記フ
リップチップ方式による半導体実装構造によれば、伝熱
経路となる突起電極部分の面積が半導体素子の面積と比
較して極めて小さくなり、基板方向への伝熱面積が減少
するため、放熱性が悪化する問題点があった。このた
め、従来のフリップチップ方式による実装構造において
は、半導体素子とその半導体素子を封止するためのリッ
ド（蓋）との間に半田を充填したり、高熱伝導性を有す
る樹脂材料を充填したりすることによって、半導体素子
の電極側と反対方向に熱を放散させる機構を別途設ける
必要があった。
リップチップ方式による半導体実装構造によれば、伝熱
経路となる突起電極部分の面積が半導体素子の面積と比
較して極めて小さくなり、基板方向への伝熱面積が減少
するため、放熱性が悪化する問題点があった。このた
め、従来のフリップチップ方式による実装構造において
は、半導体素子とその半導体素子を封止するためのリッ
ド（蓋）との間に半田を充填したり、高熱伝導性を有す
る樹脂材料を充填したりすることによって、半導体素子
の電極側と反対方向に熱を放散させる機構を別途設ける
必要があった。
【０００９】しかしながら、上記構造によれば、製造が
困難であり、また封止後においては素子の検査が不可能
になる上に、半導体装置の製造コストが大幅に上昇する
ことに加えて、さらに耐久性や動作信頼性が低下し易く
なるという問題点があった。
困難であり、また封止後においては素子の検査が不可能
になる上に、半導体装置の製造コストが大幅に上昇する
ことに加えて、さらに耐久性や動作信頼性が低下し易く
なるという問題点があった。
【００１０】本発明は上記問題点を解決するためになさ
れたものであり、フリップチップ方式により半導体素子
と配線基板とを接合する場合において、半導体素子の発
熱を効果的に放散することが可能な半導体実装構造を提
供することを目的とする。
れたものであり、フリップチップ方式により半導体素子
と配線基板とを接合する場合において、半導体素子の発
熱を効果的に放散することが可能な半導体実装構造を提
供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体実装構造は、半導体素子の電極
部に形成した突起電極を介してフリップチップ方式にて
半導体素子と配線基板とを接続する一方、上記半導体素
子の電極部の反対側表面と配線基板表面とを接続する伝
熱板を配設したことを特徴とする。
め、本発明に係る半導体実装構造は、半導体素子の電極
部に形成した突起電極を介してフリップチップ方式にて
半導体素子と配線基板とを接続する一方、上記半導体素
子の電極部の反対側表面と配線基板表面とを接続する伝
熱板を配設したことを特徴とする。
【００１２】また、伝熱板は銅およびアルミニウムの少
なくとも一方から選択された高熱伝導性材料から構成す
るとよい。さらに、半田層を介して伝熱板と配線基板表
面とを接合するとよい。また半田層を介して伝熱板と半
導体素子表面とを接合してもよい。さらに配線基板表面
に伝熱板を接合するためのメタライズ層を形成するとよ
い。
なくとも一方から選択された高熱伝導性材料から構成す
るとよい。さらに、半田層を介して伝熱板と配線基板表
面とを接合するとよい。また半田層を介して伝熱板と半
導体素子表面とを接合してもよい。さらに配線基板表面
に伝熱板を接合するためのメタライズ層を形成するとよ
い。
【００１３】ここで上記配線基板としてはプリント基板
や、表面および内部に配線層を形成した多層セラミック
ス基板が使用される。この配線基板を構成するセラミッ
クスとしては、特に限定されないが、窒化アルミニウム
（ＡｌＮ）、窒化けい素（Ｓｉ3Ｎ4），アルミナ（Ａｌ
2Ｏ3）などの窒化物系セラミックスや酸化物系セラミッ
クスなどが使用できる。なお、特に熱伝導率が１６０Ｗ
／ｍ・Ｋ以上と高い窒化アルミニウム（ＡｌＮ）製の配
線基板を採用することにより半導体パッケージ全体の放
熱特性を向上させることができる。
や、表面および内部に配線層を形成した多層セラミック
ス基板が使用される。この配線基板を構成するセラミッ
クスとしては、特に限定されないが、窒化アルミニウム
（ＡｌＮ）、窒化けい素（Ｓｉ3Ｎ4），アルミナ（Ａｌ
2Ｏ3）などの窒化物系セラミックスや酸化物系セラミッ
クスなどが使用できる。なお、特に熱伝導率が１６０Ｗ
／ｍ・Ｋ以上と高い窒化アルミニウム（ＡｌＮ）製の配
線基板を採用することにより半導体パッケージ全体の放
熱特性を向上させることができる。
【００１４】また、伝熱板は半導体素子において発生し
た熱を、半導体素子の電極部と反対方向の表面から、封
止用のリッド（蓋）方向ではなく、配線基板方向に伝達
するために設けられる。この伝熱板を構成する材料とし
ては、特に限定されるものではないが、高熱伝導性を有
する銅，アルミニウムなどの金属材料が好ましい。この
伝熱板の熱伝達効果によって、半導体素子と配線基板と
の熱膨張差に起因する基板や素子の破損および素子の動
作信頼性の低下を抑制することも可能になる。また、熱
伝達とともに熱膨張差が重視される場合には、コバール
合金などの金属材料を使用してもよい。
た熱を、半導体素子の電極部と反対方向の表面から、封
止用のリッド（蓋）方向ではなく、配線基板方向に伝達
するために設けられる。この伝熱板を構成する材料とし
ては、特に限定されるものではないが、高熱伝導性を有
する銅，アルミニウムなどの金属材料が好ましい。この
伝熱板の熱伝達効果によって、半導体素子と配線基板と
の熱膨張差に起因する基板や素子の破損および素子の動
作信頼性の低下を抑制することも可能になる。また、熱
伝達とともに熱膨張差が重視される場合には、コバール
合金などの金属材料を使用してもよい。
【００１５】上記伝熱板と半導体素子との接合および伝
熱板と配線基板との接合は、汎用の樹脂接着剤を使用し
て接合してもよいが、より熱抵抗が小さい半田層を介し
て接合することが望ましい。
熱板と配線基板との接合は、汎用の樹脂接着剤を使用し
て接合してもよいが、より熱抵抗が小さい半田層を介し
て接合することが望ましい。
【００１６】なお伝熱板の両端をそれぞれ半田層を介し
て半導体素子および配線基板にそれぞれ接合してもよい
が、半田層を介して伝熱板の一端と配線基板とを接合す
る一方、伝熱板の他端と半導体素子の表面部とは単に伝
熱板の押圧力（ばね力）のみによって接触するように構
成してもいよい。この場合、素子表面部と伝熱板とは摺
動自在に接触しているため、両者の熱膨張差を吸収する
ことが可能である。したがって、繰り返して熱サイクル
を受けた場合においても、熱膨張差に起因する熱応力が
発生することが少なく、耐熱サイクル特性に優れた半導
体パッケージが得られる。
て半導体素子および配線基板にそれぞれ接合してもよい
が、半田層を介して伝熱板の一端と配線基板とを接合す
る一方、伝熱板の他端と半導体素子の表面部とは単に伝
熱板の押圧力（ばね力）のみによって接触するように構
成してもいよい。この場合、素子表面部と伝熱板とは摺
動自在に接触しているため、両者の熱膨張差を吸収する
ことが可能である。したがって、繰り返して熱サイクル
を受けた場合においても、熱膨張差に起因する熱応力が
発生することが少なく、耐熱サイクル特性に優れた半導
体パッケージが得られる。
【００１７】また配線基板表面で伝熱板の一端を接合す
る部位に厚さ１０〜２０μｍ程度のメタライズ層を予め
形成することによって配線基板と伝熱板との接合強度を
高めることが可能であり、両者の熱膨張差に起因する剥
離や割れを効果的に防止でき、半導体パッケージの耐久
性および信頼性を高めることができる。さらにメタライ
ズ層表面にニッケル（Ｎｉ）や金（Ａｕ）などから成る
厚さ１〜５μｍ程度のめっき層を形成することにより、
半田に対する濡れ性を向上し、接合強度をさらに高める
ことが可能となる。さらに配線基板表面に予め設けたメ
タライズ層部分に伝熱板を半田によって接合することに
より、接合部の熱抵抗をさらに低減でき、伝熱板による
放熱効果をさらに改善することができる。
る部位に厚さ１０〜２０μｍ程度のメタライズ層を予め
形成することによって配線基板と伝熱板との接合強度を
高めることが可能であり、両者の熱膨張差に起因する剥
離や割れを効果的に防止でき、半導体パッケージの耐久
性および信頼性を高めることができる。さらにメタライ
ズ層表面にニッケル（Ｎｉ）や金（Ａｕ）などから成る
厚さ１〜５μｍ程度のめっき層を形成することにより、
半田に対する濡れ性を向上し、接合強度をさらに高める
ことが可能となる。さらに配線基板表面に予め設けたメ
タライズ層部分に伝熱板を半田によって接合することに
より、接合部の熱抵抗をさらに低減でき、伝熱板による
放熱効果をさらに改善することができる。
【００１８】上記構成に係る半導体実装構造によれば、
半導体素子において発生した熱は、突起電極とともに伝
熱板を経由して配線基板方向に効率的に伝達されるた
め、放熱性が大幅に改善される。特に伝熱板の熱伝達効
果によって半導体素子の放熱が極めて容易になる。さら
に半導体素子と配線基板との熱膨張差に起因する基板や
素子の破損および素子の動作信頼性の低下を効果的に防
止でき、耐久性，放熱性，信頼性に優れた半導体パッケ
ージを実現することができる。
半導体素子において発生した熱は、突起電極とともに伝
熱板を経由して配線基板方向に効率的に伝達されるた
め、放熱性が大幅に改善される。特に伝熱板の熱伝達効
果によって半導体素子の放熱が極めて容易になる。さら
に半導体素子と配線基板との熱膨張差に起因する基板や
素子の破損および素子の動作信頼性の低下を効果的に防
止でき、耐久性，放熱性，信頼性に優れた半導体パッケ
ージを実現することができる。
【００１９】
【発明の実施の形態】次に本発明の実施形態について、
添付図面を参照して説明する。なお、図７および図８に
示す従来例と同一要素には同一符号を付している。
添付図面を参照して説明する。なお、図７および図８に
示す従来例と同一要素には同一符号を付している。
【００２０】実施例１ 図１および図２は本発明に係る半導体実装構造を半導体
パッケージに適用した実施例を示す平面図および断面図
である。すなわち本実施例に係る半導体パッケージ７
は、半導体素子１の電極部に形成した突起電極（半田バ
ンプ）２を介してフリップチップ方式にて半導体素子１
とＡｌＮ多層配線基板３とを接続する一方、上記半導体
素子１の電極部の反対側表面とＡｌＮ多層配線基板３の
表面とを接続する４個の銅製伝熱板６を配設して構成さ
れる。
パッケージに適用した実施例を示す平面図および断面図
である。すなわち本実施例に係る半導体パッケージ７
は、半導体素子１の電極部に形成した突起電極（半田バ
ンプ）２を介してフリップチップ方式にて半導体素子１
とＡｌＮ多層配線基板３とを接続する一方、上記半導体
素子１の電極部の反対側表面とＡｌＮ多層配線基板３の
表面とを接続する４個の銅製伝熱板６を配設して構成さ
れる。
【００２１】また上記ＡｌＮ多層配線基板３の表面およ
び内部には配線層４が形成されており、配線層４の一端
は突起電極２を介して半導体素子の各電極部と接続され
る一方、配線層４の他端は基板３の裏面に接合された入
出力ピン５に接続されている。４個の伝熱板６はそれぞ
れ半導体素子１の４辺の中央部とＡｌＮ多層配線基板３
の表面とを接続するように配置される。さらに各伝熱板
６の下端部は半田層８を介してＡｌＮ多層配線基板３の
表面に接合されている。
び内部には配線層４が形成されており、配線層４の一端
は突起電極２を介して半導体素子の各電極部と接続され
る一方、配線層４の他端は基板３の裏面に接合された入
出力ピン５に接続されている。４個の伝熱板６はそれぞ
れ半導体素子１の４辺の中央部とＡｌＮ多層配線基板３
の表面とを接続するように配置される。さらに各伝熱板
６の下端部は半田層８を介してＡｌＮ多層配線基板３の
表面に接合されている。
【００２２】本実施例に係る半導体パッケージ７におい
て、半導体素子１で発生した熱は、主として伝熱板６を
経由してＡｌＮ多層配線基板３方向に効率的に伝達され
る。したがって、図７および図８に示す従来の半導体パ
ッケージにおいては突起電極２を経由した少ない熱伝導
量であったため、放熱性が不十分であったが、本実施例
によればＡｌＮ多層配線基板３方向への熱伝導量が飛躍
的に増大化する結果、半導体パッケージの放熱性が大幅
に改善でき、高出力化および高集積化を指向する大規模
集積回路（ＬＳＩ）などの半導体素子を搭載したパッケ
ージとして極めて有効である。
て、半導体素子１で発生した熱は、主として伝熱板６を
経由してＡｌＮ多層配線基板３方向に効率的に伝達され
る。したがって、図７および図８に示す従来の半導体パ
ッケージにおいては突起電極２を経由した少ない熱伝導
量であったため、放熱性が不十分であったが、本実施例
によればＡｌＮ多層配線基板３方向への熱伝導量が飛躍
的に増大化する結果、半導体パッケージの放熱性が大幅
に改善でき、高出力化および高集積化を指向する大規模
集積回路（ＬＳＩ）などの半導体素子を搭載したパッケ
ージとして極めて有効である。
【００２３】実施例２ 図３および図４はそれぞれ本発明に係る半導体実装構造
を半導体パッケージに適用した他の実施例を示す平面図
および断面図である。すなわち本実施例に係る半導体パ
ッケージ７ａは、実施例１で用いたＬ字形の伝熱板６に
代えて、断面がＵ字形状の伝熱板６ａを用いた点以外は
実施例１と同様な手順で製造されている。
を半導体パッケージに適用した他の実施例を示す平面図
および断面図である。すなわち本実施例に係る半導体パ
ッケージ７ａは、実施例１で用いたＬ字形の伝熱板６に
代えて、断面がＵ字形状の伝熱板６ａを用いた点以外は
実施例１と同様な手順で製造されている。
【００２４】上記半導体パッケージ７ａにおいても、実
施例１と同様に、半導体素子１で発生した熱は伝熱板６
ａを経由してＡｌＮ多層配線基板３方向に効率的に伝達
され、パッケージ全体としての放熱性を、従来構造のも
のより大幅に改善できる。
施例１と同様に、半導体素子１で発生した熱は伝熱板６
ａを経由してＡｌＮ多層配線基板３方向に効率的に伝達
され、パッケージ全体としての放熱性を、従来構造のも
のより大幅に改善できる。
【００２５】なお図３に示す実施例では１枚の帯状の伝
熱板６ａを半導体素子１の表面側に被着した構造例を示
しているが、帯状の伝熱板６ａを複数枚、平行して配設
することも可能であり、放熱特性の要求水準に応じて伝
熱板６ａの配設枚数を増減してもよい。
熱板６ａを半導体素子１の表面側に被着した構造例を示
しているが、帯状の伝熱板６ａを複数枚、平行して配設
することも可能であり、放熱特性の要求水準に応じて伝
熱板６ａの配設枚数を増減してもよい。
【００２６】実施例３ 図５および図６はそれぞれ本発明に係る半導体実装構造
を半導体パッケージに適用したその他の実施例を示す平
面図および断面図である。すなわち本実施例に係る半導
体パッケージ７ｂは、実施例１において素子１の各辺中
央部とＡｌＮ多層配線基板３の表面とを接続する伝熱板
６に代えて、素子１の各角部表面と基板３の表面とを接
続する伝熱板６ｂを配設した点、および各伝熱板６ｂの
下端部が基板３の表面と接合する部位にＷメタライズ層
９を予め形成した点以外は実施例１と同様な手順で製造
したものである。
を半導体パッケージに適用したその他の実施例を示す平
面図および断面図である。すなわち本実施例に係る半導
体パッケージ７ｂは、実施例１において素子１の各辺中
央部とＡｌＮ多層配線基板３の表面とを接続する伝熱板
６に代えて、素子１の各角部表面と基板３の表面とを接
続する伝熱板６ｂを配設した点、および各伝熱板６ｂの
下端部が基板３の表面と接合する部位にＷメタライズ層
９を予め形成した点以外は実施例１と同様な手順で製造
したものである。
【００２７】上記半導体パッケージ７ｂにおいても、実
施例１と同様に、半導体素子１で発生した熱は伝熱板６
ｂを経由してＡｌＮ多層配線基板３方向に効率的に伝達
され、パッケージ全体としての放熱性を、従来構造のも
のより大幅に改善することができる。
施例１と同様に、半導体素子１で発生した熱は伝熱板６
ｂを経由してＡｌＮ多層配線基板３方向に効率的に伝達
され、パッケージ全体としての放熱性を、従来構造のも
のより大幅に改善することができる。
【００２８】さらに各伝熱板６ｂと下端と接合するＡｌ
Ｎ多層配線基板３の表面部位に予めＷメタライズ層９を
形成し、半田層８を介して各伝熱板６ｂを接合している
ため、伝熱板６ｂと配線基板３との接合強度が高まり、
耐熱サイクル特性を大幅に改善することができる。
Ｎ多層配線基板３の表面部位に予めＷメタライズ層９を
形成し、半田層８を介して各伝熱板６ｂを接合している
ため、伝熱板６ｂと配線基板３との接合強度が高まり、
耐熱サイクル特性を大幅に改善することができる。
【００２９】上記実施例１〜３のような半導体実装構造
を有する半導体パッケージにおいては、半導体素子１の
表面側と配線基板３の表面と接続する伝熱板６，６ａ，
６ｂを配設して素子１で発生した熱を配線基板３側に伝
達する構造であるため、従来のようにリッドと素子との
間を樹脂封止して半導体素子の表面側に熱を放散させる
機構を別途に設ける必要がなく、パッケージ構造が大幅
に簡素化されるという効果も発揮される。
を有する半導体パッケージにおいては、半導体素子１の
表面側と配線基板３の表面と接続する伝熱板６，６ａ，
６ｂを配設して素子１で発生した熱を配線基板３側に伝
達する構造であるため、従来のようにリッドと素子との
間を樹脂封止して半導体素子の表面側に熱を放散させる
機構を別途に設ける必要がなく、パッケージ構造が大幅
に簡素化されるという効果も発揮される。
【００３０】また突起電極２を介して半導体素子１を配
線基板３の表面に接合する際に、同時に各伝熱板を配線
基板３表面に半田層８を介して接合することが可能であ
り、半導体素子１を搭載する半導体パッケージの組立が
大幅に簡素化される。
線基板３の表面に接合する際に、同時に各伝熱板を配線
基板３表面に半田層８を介して接合することが可能であ
り、半導体素子１を搭載する半導体パッケージの組立が
大幅に簡素化される。
【００３１】
【発明の効果】上記構成に係る半導体実装構造によれ
ば、半導体素子において発生した熱は、突起電極ととも
に伝熱板を経由して配線基板方向に効率的に伝達される
ため、放熱性が大幅に改善される。特に伝熱板の熱伝達
効果によって半導体素子の放熱が極めて容易になる。さ
らに半導体素子と配線基板との熱膨張差に起因する基板
や素子の破損および素子の動作信頼性の低下を効果的に
防止でき、耐久性，放熱性，信頼性に優れた半導体パッ
ケージを実現することができる。
ば、半導体素子において発生した熱は、突起電極ととも
に伝熱板を経由して配線基板方向に効率的に伝達される
ため、放熱性が大幅に改善される。特に伝熱板の熱伝達
効果によって半導体素子の放熱が極めて容易になる。さ
らに半導体素子と配線基板との熱膨張差に起因する基板
や素子の破損および素子の動作信頼性の低下を効果的に
防止でき、耐久性，放熱性，信頼性に優れた半導体パッ
ケージを実現することができる。
【図１】本発明に係る半導体実装構造の一実施例を示す
平面図。
平面図。
【図２】図１におけるII−II矢視断面図。
【図３】本発明に係る半導体実装構造の他の実施例を示
す平面図。
す平面図。
【図４】図３におけるIV−IV矢視断面図。
【図５】本発明に係る半導体実装構造のその他の実施例
を示す平面図。
を示す平面図。
【図６】図５におけるVI−VI矢視断面図。
【図７】従来の半導体実装構造の一例を示す平面図。
【図８】図７におけるVIII−VIII矢視断面図。
１ 半導体素子（半導体チップ，ＬＳＩ） ２ 突起電極（半田バンプ） ３ 配線基板（パッケージ本体） ４ 配線層 ５ 入出力ピン ６，６ａ，６ｂ 伝熱板 ７，７ａ，７ｂ 半導体パッケージ ８ 半田層 ９ メタライズ層（Ｗメタライズ層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小岩 馨 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内
Claims (6)
- 【請求項１】 半導体素子の電極部に形成した突起電極
を介してフリップチップ方式にて半導体素子と配線基板
とを接続する一方、上記半導体素子の電極部の反対側表
面と配線基板表面とを接続する伝熱板を配設したことを
特徴とする半導体実装構造。 - 【請求項２】 伝熱板は銅およびアルミニウムの少なく
とも一方から選択された高熱伝導性材料から成ることを
特徴とする請求項１記載の半導体実装構造。 - 【請求項３】 半田層を介して伝熱板と配線基板表面と
を接合したことを特徴とする請求項１記載の半導体実装
構造。 - 【請求項４】 半田層を介して伝熱板と半導体素子表面
とを接合したことを特徴とする請求項１記載の半導体実
装構造。 - 【請求項５】 配線基板表面に伝熱板を接合するための
メタライズ層を形成したことを特徴とする請求項１記載
の半導体実装構造。 - 【請求項６】 配線基板は、熱伝熱率の高い窒化アルミ
ニウム焼結体から成ることを特徴とする請求項１記載の
半導体実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162146A JPH1012779A (ja) | 1996-06-21 | 1996-06-21 | 半導体実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162146A JPH1012779A (ja) | 1996-06-21 | 1996-06-21 | 半導体実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012779A true JPH1012779A (ja) | 1998-01-16 |
Family
ID=15748920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8162146A Pending JPH1012779A (ja) | 1996-06-21 | 1996-06-21 | 半導体実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012779A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038543A3 (ja) * | 2004-10-04 | 2006-05-26 | Toshiba Kk | 発光装置及びそれを用いた照明器具または液晶表示装置 |
| US8053082B2 (en) | 2004-03-23 | 2011-11-08 | Ube Industries, Ltd. | Adhesion-enhanced polyimide film, process for its production, and laminated body |
-
1996
- 1996-06-21 JP JP8162146A patent/JPH1012779A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053082B2 (en) | 2004-03-23 | 2011-11-08 | Ube Industries, Ltd. | Adhesion-enhanced polyimide film, process for its production, and laminated body |
| WO2006038543A3 (ja) * | 2004-10-04 | 2006-05-26 | Toshiba Kk | 発光装置及びそれを用いた照明器具または液晶表示装置 |
| JPWO2006038543A1 (ja) * | 2004-10-04 | 2008-05-15 | 株式会社東芝 | 発光装置及びそれを用いた照明器具または液晶表示装置 |
| US7812360B2 (en) | 2004-10-04 | 2010-10-12 | Kabushiki Kaisha Toshiba | Light emitting device, lighting equipment or liquid crystal display device using such light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US5291064A (en) | Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing | |
| JPH0548000A (ja) | 半導体装置 | |
| CN100562999C (zh) | 电路模块 | |
| JPH0883818A (ja) | 電子部品組立体 | |
| JP7768897B2 (ja) | 半導体装置 | |
| CN113474884A (zh) | 布线基板、电子装置以及电子模块 | |
| CN115023804A (zh) | 电子器件和电子器件的制造方法 | |
| JP2526515B2 (ja) | 半導体装置 | |
| JP4544724B2 (ja) | 半導体装置 | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPH0574985A (ja) | 半導体素子の実装構造 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPS6220701B2 (ja) | ||
| JP2501279B2 (ja) | 半導体パッケ―ジ | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPH08139267A (ja) | マルチチップモジュール | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH09266265A (ja) | 半導体パッケージ | |
| JPH05275578A (ja) | 半導体装置 | |
| JP2000269405A (ja) | ハイブリッドモジュール | |
| JP2002043469A (ja) | 半導体装置 | |
| JPS60258932A (ja) | 半導体装置及びその回路装置 |