JPH1012833A

JPH1012833A - 強誘電体膜被覆基体及びその用途

Info

Publication number: JPH1012833A
Application number: JP8185548A
Authority: JP
Inventors: Sakiko Sato; 咲子佐藤; Hironori Matsunaga; 宏典松永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-06-25
Filing date: 1996-06-25
Publication date: 1998-01-16

Abstract

(57)【要約】【課題】ヒステリシスループが非対称になることを防
ぐことを課題とする。【解決手段】第１強誘電体膜、中間緩衝層及び前記第
１強誘電体膜と同種の第２強誘電体膜をこの順で基体上
に備えてなることを特徴とする強誘電体膜被覆基体及
び、第１強誘電体膜下に下部電極及び第２誘電体膜上に
前記下部電極と同種の上部電極を備えたキャパシタによ
り上記課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体膜被覆基
体及びその用途に関する。更に詳しくは、本発明は、強
誘電体メモリ素子、焦電センサ素子、圧電素子等に使用
できる強誘電体膜被覆基体に関する。

【０００２】

【従来の技術】強誘電体は自発分極、高誘電率、電気光
学効果、圧電効果及び焦電効果等の多くの機能をもつこ
とから、コンデンサ、発振器、光変調器又は赤外線セン
サー等の広範なデバイス開発に応用されている。しか
し、従来これらの用途には、単結晶かセラミックスのも
のが使用されてきた。

【０００３】一方、薄膜形成技術の進展に伴って、高品
質の強誘電体膜が得られるようになり、従来なかった応
用が期待されている。特に、最近ＤＲＡＭ等の半導体メ
モリと組み合わせることで、高密度でかつ高速に動作に
する強誘電体メモリ（ＦＲＡＭ）の開発が行われてい
る。強誘電体メモリは、強誘電体の強誘電特性（自発分
極効果）を利用したバックアップ電源不要な不揮発性メ
モリである。このようなメモリの開発には残留分極（Ｐ
ｒ）が大きく、かつ抗電界（Ｅｃ）が小さく、低リーク
電流であり、分極反転の繰り返し耐性に優れる等の特性
を持つ強誘電体材料が必要である。更には動作電圧の低
減と半導体微細加工プロセスに適合させるため、膜厚２
００ｎｍ以下の薄膜で上記の特性を実現することが望ま
れている。

【０００４】現在ＦＲＡＭ等への応用を目的としてＰｂ
ＴｉＯ₃、ＰＺＴ、ＰＬＺＴ等のペロブスカイト構造を
有する酸化物強誘電体の薄膜化が、スパッタリング法、
蒸着法、ゾル−ゲル法、有機金属分解（ＭＯＤ）法、有
機金属化学気相成長（ＭＯＣＶＤ）法等の薄膜形成方法
により試みられている。上記の強誘電体材料のうち、Ｐ
ＺＴは現在もっとも集中的に研究されているのであり、
例えば残留分極Ｐｒが１０μＣ／ｃｍ²から２６μＣ／
ｃｍ²と大きな値を持つものも得られている。しかしな
がら、蒸気圧の高いＰｂを含むため成膜時や熱処理等で
の膜組成変化が起こりやすいことや、ピンホールの発
生、耐酸化性の下地電極ＰｔとＰｂの反応による低誘電
率層の発生等の結果、膜厚の低減に伴いリーク電流や分
極反転繰り返し耐性の劣化が起こるという問題点があ
る。このため、強誘電特性、分極反転耐性に優れた材料
の開発が望まれている。また、集積デバイスへの応用を
考えた場合、微細加工に対応できるような薄膜の緻密
性、平面平滑性も必要となる。

【０００５】他方、リーク電流や分極反転耐性に悪影響
を及ぼすＰｂを含まない酸化物強誘電体として、層状ペ
ロブスカイト構造を有するチタン酸ビスマスＢｉ₄Ｔｉ
₃Ｏ₁₂がある。その強誘電性は、ａ軸方向に残留自発分
極Ｐｒ＝５０μＣ／ｃｍ²、抗電界Ｅｃ＝５０ｋＶ／ｃ
ｍ、ｃ軸方向に残留自発分極Ｐｒ＝４μＣ／ｃｍ²、抗
電界Ｅｃ＝４ｋＶ／ｃｍと、優れた特性を示すものであ
る。

【０００６】従って、このＢｉ₄Ｔｉ₃Ｏ₁₂のもつ大き
な自発分極を強誘電体不揮発性メモリ等に応用するため
には、基体に垂直方向に結晶のａ軸成分を多く持つよう
にすることが望ましい。Ｂｉ₄Ｔｉ₃Ｏ₁₂の薄膜化は、
これまでもＭＯＣＶＤ法やゾル−ゲル法により試みられ
ているが、それらのほとんどが自発分極が小さいｃ軸配
向膜であり、ａ軸配向膜は、ほとんど得られていないの
が現状であるまた、従来のゾル−ゲル法では、良好な強誘電特性を得
るために６５０℃以上の熱処理が必要であり、更に膜表
面モフォロジーは０．５μｍ程度の結晶粒からなるので
微細加工を必要とする高集積デバイスに適用するのは困
難である。一方、ＭＯＣＶＤ法によりｃ軸配向のＢｉ₄
Ｔｉ₃Ｏ₁₂薄膜が基板温度６００℃以上でＰｔ／ＳｉＯ
₂／Ｓｉ基体上に作製されているが、これらの基体は、
そのまま実際のデバイス構造に適用できるものではな
い。すなわち、Ｐｔ／Ｔｉ／ＳｉＯ₂／Ｓｉ基体のよう
に、Ｐｔ電極層とその下のＳｉＯ₂との接着強度を確保
するためのＴｉ膜等の接着層が必要である。ところが、
このような接着層を設けた基体上にＢｉ₄Ｔｉ₃Ｏ₁₂薄
膜をＭＯＣＶＤ法により作製した場合、その表面モフォ
ロジーは０．５μｍ程度の粗大結晶粒からなるととも
に、常誘電性のパイロクロア相（Ｂｉ₂Ｔｉ₂Ｏ₇）が
発生しやすくなることが報告されている（Ｊｐｎ．Ｊ．
Ａｐｐｌ．Ｐｈｙｓ．，３２，１９９３，ｐｐ．４０８
６及びＪ．ＣｅｒａｍｉｃＳｏｃ．Ｊａｐａｎ，１０
２，１９９４，ｐｐ．５１２参照）。膜表面モフォロジ
ーが、粗大結晶粒からなると、微細加工を必要とする高
集積デバイスには応用できないばかりか薄い膜厚ではピ
ンホールの原因となり、リーク電流の発生をもたらすこ
とになる。そこで、薄い膜厚で良好な強誘電特性を有す
る強誘電体膜を実現するため、基体と強誘電体膜の間に
バッファ層を挿入することにより、強誘電体膜の緻密化
と表面平滑化が可能となることが報告されている（Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，１９９３，ｐ
ｐ．４０８６）。

【０００７】

【発明が解決しようとする課題】しかし、上記の強誘電
体薄膜の上下を同種の電極で挟んだキャパシタにおい
て、下部電極と強誘電体薄膜層との間にバッファ層を挿
入することにより、上下の電極と接する材料が異なるこ
とに起因するヒステリシスループの非対称性が発生しや
すくなる。このような現象はバッファ層を用いない場合
にも上下の電極材料が異なると発生する。

【０００８】以上のように、従来のバッファ層を用いた
技術では強誘電体薄膜の緻密化、表面平滑化は可能であ
るが、膜の多層構造に起因する強誘電性ヒステリシスル
ープの非対称性の問題を有している。

【０００９】

【課題を解決するための手段】かくして本発明によれ
ば、第１強誘電体膜、中間緩衝層及び前記第１強誘電体
膜と同種の第２強誘電体膜をこの順で基体上に備えてな
ることを特徴とする強誘電体膜被覆基体が提供される。
また、本発明によれば、下部電極、第１強誘電体膜、中
間緩衝層、前記第１強誘電体膜と同種の第２強誘電体膜
及び前記同種の上部電極をこの順で基体上に備えてなる
ことを特徴とするキャパシタが提供される。

【００１０】

【発明の実施の形態】まず、本発明に使用できる基体に
は、シリコン基板、ＧａＡｓ基板等や、それら基板上に
トランジスタ、層間絶縁膜等のように何らかの下地層が
形成されたものも含まれる。次に、基体上には、第１強
誘電体膜が形成される。第１強誘電体膜に使用できる材
料としては、Ｐｂを含まないものであればいずれでもよ
い。具体的には、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＳｒＢｉ₂Ｔａ₂
Ｏ₉、ＳｒＢｉ₂Ｎｂ₂Ｏ₉、ＳｒＢｉ₄Ｔｉ₄Ｏ₁₅、
ＢａＢｉ₂Ｔａ₂Ｏ₉、ＢａＢｉ₂Ｎｂ₂Ｏ₉、ＢａＢ
ｉ₄Ｔｉ₄Ｏ₁₅、Ｎａ_0.5Ｂｉ_4.5Ｔｉ₄Ｏ₁₅、Ｋ_0.5
Ｂｉ_4.5Ｔｉ₄Ｏ₁₅、Ｓｒ₂Ｂｉ₄Ｔｉ₅Ｏ₁₈、Ｂａ₂
Ｂｉ₄Ｔｉ₅Ｏ₁₈等のＢｉ系の層状化合物、硫酸グリシ
ン（ＴＧＳ）、ＬｉＮｂＯ₃、ＬｉＴａＯ₃、ＢａＴｉ
Ｏ₃、ＳｒＴｉＯ₃等が挙げられる。この内、Ｂｉ₄Ｔ
ｉ₃Ｏ₁₂が好ましい。また、膜厚は１０〜２００ｎｍで
あることが好ましい。この第１強誘電体膜の形成方法
は、特に限定されず公知の方法をいずれも使用すること
ができる。例えばスパッタリング、蒸着、ＣＶＤ、ＭＯ
ＣＶＤ、ゾル−ゲル法等が挙げられる。この内、ＭＯＣ
ＶＤ法が好ましい。

【００１１】ＭＯＣＶＤ法により成膜する場合、基板温
度は４５０〜６５０℃であることが好ましい。４５０℃
より低くすると、強誘電体膜が十分な結晶性を得られな
いので好ましくなく、６５０℃より高くすると強誘電体
膜を構成する結晶が粗大化するので好ましくない。例え
ば、Ｂｉ₄Ｔｉ₃Ｏ₁₂を形成する場合のＭＯＣＶＤ法に
使用できるビスマス原料としては、トリオルトトリルビ
スマス、トリフェニルビスマス等が挙げられ、一方、チ
タン原料としては、チタンイソプロポキサイド、チタン
テトラブトキシド等が挙げられる。実際には、ビスマス
原料、チタン原料及び酸素ガスを、不活性ガス（例え
ば、アルゴン、窒素等）をキャリアガスとして成膜装置
内に供給することにより成膜が行われる。なお、成膜装
置内の圧力は、２〜１０Ｔｏｒｒであることが好まし
い。１０Ｔｏｒｒより高い場合、気相反応が起こりやす
くなるので好ましくなく、２Ｔｏｒｒより低い場合、成
膜速度が遅くなるので好ましくない。

【００１２】次いで、第１強誘電体膜上には、中間緩衝
層が形成される。中間緩衝層に使用できる材料として
は、酸化チタン、酸化タンタル、酸化ニオブ、チタン酸
ストロンチウム、チタン酸バリウム、酸化ジルコン、酸
化アルミニウム、酸化ビスマス、酸化イットリウム、酸
化ハフニウム等の金属酸化物が挙げられる。この内、酸
化チタンが好ましい。また、膜厚は２〜７ｎｍの範囲が
好ましい。膜厚が２ｎｍより薄いと第１強誘電体膜の全
面を覆うことができないので好ましくなく、７ｎｍより
厚いと印加された電圧が第１強誘電体膜にかかりにくい
ので好ましくない。中間緩衝層の形成方法は、特に限定
されず公知の方法をいずれも使用することができる。例
えばスパッタリング、蒸着、ＣＶＤ、ＭＯＣＶＤ法等が
挙げられる。この内、ＭＯＣＶＤ法が好ましく、例えば
上記第１強誘電体膜の製法と同様の条件下で、ビスマス
原料を供給しないことを除いて同じように操作すること
により形成することができる。

【００１３】上記中間緩衝層上に更に第２強誘電体膜を
形成することにより本発明の強誘電体膜被覆基体を形成
することができる。ここで第２強誘電体膜は、第１強誘
電体膜と同種の材料からなる。また、膜厚は５０〜３０
０ｎｍであることが好ましい。また、基体と第１強誘電
体膜との間に以下で説明する下部電極、基体と下部電極
との間に絶縁膜、絶縁膜と下部電極との間に密着層を設
けてもよい。絶縁膜は、膜厚５０〜３００ｎｍの酸化シ
リコン、窒化シリコン又はそれらの積層膜からなり、熱
酸化法、ＣＶＤ法、スパッタリング法等で形成すること
ができる。密着層としては、Ｔｉ、Ｔａ等が挙げられ
る。

【００１４】本発明の強誘電体膜被覆基体は、強誘電効
果、圧電効果、焦電効果、電気光学効果等を利用するも
のであればどのような装置にも利用することができる。
そのような装置として、半導体装置、光変調器、超音波
センサー、赤外線リニアアレイセンサー等が挙げられ
る。更に本発明によれば、下部電極、第１強誘電体膜、
中間緩衝層、前記第１強誘電体膜と同種の第２強誘電体
膜及び前記同種の上部電極をこの順で基体上に備えてな
ることを特徴とするキャパシタが提供される。

【００１５】基体には、上記強誘電体膜被覆基体と同じ
基体が使用できる。下部電極に使用できる材料として
は、Ｐｔ、Ａｌ、Ｃｕ、ＲｕＯ₂、Ｉｒ、ＩｒＯ₂等が
挙げられる。この内、Ｐｔが好ましい。また、膜厚は５
０〜３００ｎｍであることが好ましい。この下部電極の
形成方法は、特に限定されず公知の方法をいずれも使用
することができる。例えばスパッタリング、蒸着、ＭＯ
ＣＶＤ法等が挙げられる。

【００１６】次に、第１強誘電体膜、中間緩衝層及び第
２強誘電体膜が下部電極上にこの順で形成される。使用
しうる原料、膜厚及び形成方法等は上記強誘電体膜被覆
基体で説明した内容と同様である。更に、第２強誘電体
膜上に上部電極を形成することにより本発明のキャパシ
タを形成することができる。ここで上部電極は、下部電
極と同種の材料からなる。また、膜厚は５０〜３００ｎ
ｍであることが好ましい。なお、形成方法は、下部電極
と同様の方法を使用できる。

【００１７】なお、基体と下部電極の間に、それらの密
着性を向上させるためのＴｉ、Ｔａ等からなる密着層を
設けてもよい。上記キャパシタの使用例としては、例え
ば図１の如き不揮発性メモリが挙げられる。このメモリ
は、基板の表面層に設けられたビットライン１間の基板
上にワードライン２からなるトランジスタ３が設けら
れ、ワードライン２上に絶縁膜４を介して下部電極５、
強誘電体膜６及び上部電極７からなるキャパシタ８が配
置されている（この図では中間緩衝層は省略されてい
る）。キャパシタは、配線層９によって一方のビットラ
イン１と接続されてなる構造を有している。なお、この
図において、基体とは下部電極５より下に位置する絶縁
膜４、トランジスタ３及び基板１から構成されることと
なる。

【００１８】上記のように、強誘電体膜の間に中間緩衝
層を配置することにより、従来の基体と強誘電体膜の間
にバッファ層を配置した場合の構造の非対称性に起因す
るヒステリシスループの非対称性を防ぐことができる。
更に、強誘電体膜の表面を緻密化、平坦化でき、強誘電
体膜のモフォロジーに起因するリーク電流の発生を防ぐ
ことができる。

【００１９】

【実施例】

実施例１以下の工程により図２に示す如きキャパシタを製造し
た。まず、シリコン単結晶ウエハ（基板）１１の表面に
膜厚２００ｎｍの熱酸化膜（酸化シリコン層）１２を形
成し、その上に膜厚３０ｎｍのＴａ層（接着層）１３と
２００ｎｍのＰｔ電極（下部電極）１４をこの順でスパ
ッタリング法により形成し、Ｐｔ／Ｔａ／ＳｉＯ₂／Ｓ
ｉからなる基体を作製した。

【００２０】次に、Ｐｔ電極１４上に、２０ｎｍのＢｉ
₄Ｔｉ₃Ｏ₁₂膜（第１強誘電体膜）１５をＭＯＣＶＤ法
により成膜した。成膜条件は、基板温度６００℃、成膜
時間１０分とした。続いて、上記Ｂｉ₄Ｔｉ₃Ｏ₁₂膜１
５上に、基板温度４００℃、成膜時間２分で５ｎｍの酸
化チタン（中間緩衝層）１６を成膜した。

【００２１】更に、上記酸化チタン１６上に、基板温度
６００℃、成膜時間４０分で、８０ｎｍのＢｉ₄Ｔｉ₃
Ｏ₁₂膜（第２強誘電体膜）１７を形成することにより、
全厚１０５ｎｍの３層膜からなる強誘電体膜被覆基体を
形成した。なお、Ｂｉ₄Ｔｉ₃Ｏ₁₂膜及び酸化チタンの
他の成膜条件は、表１に示した。

【００２２】

【表１】Ｂｉ₄Ｔｉ₃Ｏ₁₂膜の成膜は、上記表１に示すように、
ビスマス原料としてトリオルトトリルビスマス（Ｂｉ
（ｏ−Ｃ₇Ｈ₇）₃）を、チタン原料としてチタンイソ
プロポキサイド（Ｔｉ（ｉ−ＯＣ₃Ｈ₇）₄）をそれぞ
れ用いた。更に、これら原料を表１に示す温度でそれぞ
れ加熱気化し（ビスマス原料１６０℃、チタン原料５０
℃）、キャリアガスとしてアルゴン（Ａｒ）ガスと反応
ガスである酸素（Ｏ₂）ガスと共に加熱保持した基板上
に供給した。ここで、アルゴンガス流量は、ビスマス原
料に対して２００ｓｃｃｍ、チタン原料に対して５０ｓ
ｃｃｍとし、酸素ガス流量は１０００ｓｃｃｍとした。
なお、上記成膜工程において成膜室内圧力は、１０Ｔｏ
ｒｒ以上であると気相反応が起こりやすくなるので５Ｔ
ｏｒｒとした。

【００２３】なお、酸化チタンについては、チタン原料
と酸素ガスのみを供給した。上記のように形成したＢｉ
₄Ｔｉ₃Ｏ₁₂膜（第２強誘電体膜）の表面モフォロジー
について、ＳＥＭ（走査型電子顕微鏡）により観察した
結果を図３に示した。図３から判るように、本実施例の
膜は、粒径約０．１５μｍのグレインからなり、緻密で
表面が平滑であることが判った。これは、Ｂｉ₄Ｔｉ₃
Ｏ₁₂膜（第１強誘電体膜）は、下部電極との間にバッフ
ァ層がないため粒径が大きくなるが、酸化チタン（中間
緩衝層）を形成することにより、Ｂｉ₄Ｔｉ₃Ｏ₁₂膜
（第２強誘電体膜）の粒径が小さくなり、その結果とし
て、Ｂｉ₄Ｔｉ₃Ｏ₁₂膜（第２強誘電体膜）の表面の緻
密化及び平坦化が実現できたものと考えられる。

【００２４】また、このＢｉ₄Ｔｉ₃Ｏ₁₂膜（第２強誘
電体膜）の結晶性をＸ線回折法により評価した結果を図
４に示した。得られた膜は、ランダム配向のＢｉ₄Ｔｉ
₃Ｏ₁₂であることが示されている。次に、上記Ｂｉ₄Ｔ
ｉ₃Ｏ₁₂膜（第２強誘電体膜）１７上に上部電極として
Ｐｔ電極（１００μｍφ）１８を真空蒸着により積層し
キャパシタを形成した。図５に、このキャパシタの電流
電圧特性を示す。図５では、印加電圧５Ｖのとき、Ｉｌ
（リーク電流密度）＝１×１０^-8Ａ／ｃｍ²の値を得る
ことができた。更に、図６に、このキャパシタのヒステ
リシスループを示した。上下対称性の良好なヒステリシ
スループを得ることができ、かつ従来のｃ軸配向膜と比
較してａ軸成分を多く含むため、印加電圧５Ｖのとき、
残留分極Ｐｒ＝１４μＣ／ｃｍ²、抗電界Ｅｃ＝１３０
ｋＶ／ｃｍとｃ軸配向の強誘電体膜より大きい値を得る
ことができた。

【００２５】比較例１中間緩衝層を形成せず、強誘電体膜を２層に分けること
なく１０５ｎｍの強誘電体膜を６００℃、６０分間かけ
て形成すること以外は、実施例１と同様にしてキャパシ
タを形成した。このキャパシタはリーク電流値が大きす
ぎて、ヒステリシスループを測定することができなかっ
た。また、上部電極形成前の強誘電体膜の表面をＳＥＭ
により観察した結果を図７に示した。図７からわかるよ
うに、この比較例の膜は粗大粒子からなる表面凹凸の激
しい膜であり、リーク電流の増加は、この表面のモフォ
ロジーに起因していることが判った。

【００２６】比較例２強誘電体膜と下部電極間にバッファ層を設けること以外
は、比較例１と同様にしてキャパシタを形成した。但
し、強誘電体膜の厚さは１００ｎｍとした。また、バッ
ファ層は、膜厚５ｎｍの酸化チタンとし、４００℃、２
分間ＭＯＣＶＤ法により形成した。

【００２７】また、上部電極形成前の強誘電体膜の表面
をＳＥＭにより観察した結果を図８に示した。図８から
わかるように、この比較例の膜は粒径約０．１μｍのグ
レインからなり、表面が緻密で平滑なものであることが
判った。更に、この強誘電体膜の結晶性をＸ線回折法に
より評価した結果を図９に示した。得られた膜は、ラン
ダム配向のＢｉ₄Ｔｉ₃Ｏ₁₂であることが示されてい
る。

【００２８】図１０に、このキャパシタの電流電圧特性
を示す。図１０では、印加電圧５Ｖのとき、Ｉｌ＝１×
１０^-7Ａ／ｃｍ²の値を得ることができた。更に、図１
１に、このキャパシタのヒステリシスループを示した。
上下に非対称なヒステリシスループが得られた。これら
の結果より、この比較例の強誘電体膜被覆基体は表面モ
フォロジーが緻密及び平滑であるため、表面モフォロジ
ーに起因するリーク電流は小さい。しかしながら、上部
及び下部電極を接する材料が異なることに起因するヒス
テリシスループの非対称性が発生していることがわか
る。

【００２９】

【発明の効果】本発明によれば、強誘電体膜の間に中間
緩衝層を配置することにより、従来の基体と強誘電体膜
の間にバッファ層を配置した場合の構造の非対称性に起
因するヒステリシスループの非対称性を防ぐことができ
る。更に、強誘電体膜を緻密化、表面平坦化でき、強誘
電体膜のモフォロジーに起因するリーク電流の発生を防
ぐことができる。

【図面の簡単な説明】

【図１】本発明のキャパシタの適用例の概略断面図であ
る。

【図２】実施例１のキャパシタの概略断面図である。

【図３】実施例１の第２強誘電体膜の表面のＳＥＭ写真
である。

【図４】実施例１の第２強誘電体膜のＸ線回折パターン
である。

【図５】実施例１のキャパシタのリーク電流密度の印加
電圧依存性を示す図である。

【図６】実施例１のキャパシタのヒステリシス曲線を示
す図である。

【図７】比較例１の第２強誘電体膜の表面のＳＥＭ写真
である。

【図８】比較例２の第２強誘電体膜の表面のＳＥＭ写真
である。

【図９】比較例２の第２強誘電体膜のＸ線回折パターン
である。

【図１０】比較例２のキャパシタのリーク電流密度の印
加電圧依存性を示す図である。

【図１１】比較例２のキャパシタのヒステリシス曲線を
示す図である。

【符号の説明】

１ビットライン２ワードライン３トランジスタ４絶縁膜５下部電極６強誘電体膜７上部電極８キャパシタ９配線層１１シリコン基板１２酸化シリコン層１３接着層１４下部電極１５第１強誘電体膜１６中間緩衝層１７第２強誘電体膜１８上部電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/8247 29/788 29/792

Claims

【特許請求の範囲】

【請求項１】第１強誘電体膜、中間緩衝層及び前記第
１強誘電体膜と同種の第２強誘電体膜をこの順で基体上
に備えてなることを特徴とする強誘電体膜被覆基体。
【請求項２】中間緩衝層が、金属酸化物である請求項
１の基体。
【請求項３】中間緩衝層が酸化チタンであり、第１及
び第２強誘電体膜がＢｉ₄Ｔｉ₃Ｏ₁₂である請求項１又
は２の基体。
【請求項４】下部電極、第１強誘電体膜、中間緩衝
層、前記第１強誘電体膜と同種の第２強誘電体膜及び前
記同種の上部電極をこの順で基体上に備えてなることを
特徴とするキャパシタ。