JPH1013168A - 電圧−電流変換定電流回路 - Google Patents
電圧−電流変換定電流回路Info
- Publication number
- JPH1013168A JPH1013168A JP16140596A JP16140596A JPH1013168A JP H1013168 A JPH1013168 A JP H1013168A JP 16140596 A JP16140596 A JP 16140596A JP 16140596 A JP16140596 A JP 16140596A JP H1013168 A JPH1013168 A JP H1013168A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- current
- circuit
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】定電流出力回路において、負荷変動が出力定電
流精度に及ぼす影響を防止し、低価格での構成を可能と
する。 【解決手段】負荷変動が出力定電流精度に及ぼす影響を
防止するために補正用の抵抗を付加する電圧−電流変換
定電流回路。
流精度に及ぼす影響を防止し、低価格での構成を可能と
する。 【解決手段】負荷変動が出力定電流精度に及ぼす影響を
防止するために補正用の抵抗を付加する電圧−電流変換
定電流回路。
Description
【０００１】
【発明の属する技術分野】本発明は電圧−電流変換定電
流回路手段に関する。
流回路手段に関する。
【０００２】
【従来の技術】従来、広く一般に用いられている定電流
出力回路を図２に示す。
出力回路を図２に示す。
【０００３】ここでオペアンプ２は基準抵抗ＲS ６で生
じる電圧降下をＲ1 １０を介してオペアンプ１の入力に
対してバイアスの帰還を行っている。これにより、本回
路はＥi＝Ｅsとなるように制御され、Ｅi／ＲSで示され
る定電流出力を得る。
じる電圧降下をＲ1 １０を介してオペアンプ１の入力に
対してバイアスの帰還を行っている。これにより、本回
路はＥi＝Ｅsとなるように制御され、Ｅi／ＲSで示され
る定電流出力を得る。
【０００４】本回路の特徴は、ａ点から帰還抵抗Ｒ1 に
電流が流れるのを防止することにより、ＲL の変動に伴
いＥL が変動した場合でも、ＲL 上を流れる電流を一定
に保つことにより、オペアンプ２への帰還バイアスの変
動を防ぎ、負荷変動により出力電流に変動が発生するこ
とを防止することを可能としていることである。
電流が流れるのを防止することにより、ＲL の変動に伴
いＥL が変動した場合でも、ＲL 上を流れる電流を一定
に保つことにより、オペアンプ２への帰還バイアスの変
動を防ぎ、負荷変動により出力電流に変動が発生するこ
とを防止することを可能としていることである。
【０００５】また、同じ構成の回路により、ＲS 上で発
生する電位差を、ＲL の変動によりＥL が変動した場合
でも、ＲS 上で発生する電圧降下をノード２から負荷変
動影響を受けずに出力することにより、ノード１とノー
ド２の電圧比較により、容易で信頼性の高い出力自己診
断を可能としている。
生する電位差を、ＲL の変動によりＥL が変動した場合
でも、ＲS 上で発生する電圧降下をノード２から負荷変
動影響を受けずに出力することにより、ノード１とノー
ド２の電圧比較により、容易で信頼性の高い出力自己診
断を可能としている。
【０００６】
【発明が解決しようとする課題】従来までの診断用電圧
出力付き定電流出力回路を図２に示す。計装システムに
おいては、製造原価の提言及び信頼性の向上を図るため
に、内部回路構成も可能な限り簡略化し、かつ低価格な
部品で構成するように配慮することが、一般的に行われ
ている。従来の回路構成では負荷抵抗ＲL ７の変動によ
りＲ1 １１，Ｒ2 １２を流れる電流が変化し、オペアン
プ１，オペアンプ４に対する帰還電圧が変動することを
避けるために、オペアンプ２，オペアンプ３を使用した
回路構成になっているが、この方式では１点の出力にお
いて診断用出力も含めると四つのオペアンプが必要とな
る。近年はハードウエアの高集積化により、多点数の出
力を行う装置が常識となりつつあることから、比較的高
価となりがちなオペアンプの数が増加するのは製造原価
の低減，信頼性の向上並びに省スペース化を図る上にお
いて問題がある。
出力付き定電流出力回路を図２に示す。計装システムに
おいては、製造原価の提言及び信頼性の向上を図るため
に、内部回路構成も可能な限り簡略化し、かつ低価格な
部品で構成するように配慮することが、一般的に行われ
ている。従来の回路構成では負荷抵抗ＲL ７の変動によ
りＲ1 １１，Ｒ2 １２を流れる電流が変化し、オペアン
プ１，オペアンプ４に対する帰還電圧が変動することを
避けるために、オペアンプ２，オペアンプ３を使用した
回路構成になっているが、この方式では１点の出力にお
いて診断用出力も含めると四つのオペアンプが必要とな
る。近年はハードウエアの高集積化により、多点数の出
力を行う装置が常識となりつつあることから、比較的高
価となりがちなオペアンプの数が増加するのは製造原価
の低減，信頼性の向上並びに省スペース化を図る上にお
いて問題がある。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、帰還バイアスを与えるためのオペアンプを使用せ
ずに、帰還抵抗の値の補正によりＲL の変動が帰還バイ
アスに与える影響を排除する回路構成を考案した。その
回路構成を図１に示す。この時補正を行う対象をＲ1 ，
Ｒ2 とし、それぞれの補正係数を（１＋ｅ′）とおく
と、出力電流ＩOはキルヒホッフの法則により数１で示
される。
めに、帰還バイアスを与えるためのオペアンプを使用せ
ずに、帰還抵抗の値の補正によりＲL の変動が帰還バイ
アスに与える影響を排除する回路構成を考案した。その
回路構成を図１に示す。この時補正を行う対象をＲ1 ，
Ｒ2 とし、それぞれの補正係数を（１＋ｅ′）とおく
と、出力電流ＩOはキルヒホッフの法則により数１で示
される。
【０００８】
【数１】
【０００９】このとき出力電流ＩO に対して負荷抵抗Ｒ
L の変動による影響を防止するためにはＲL を含む数１
のＡ部を０にすればよい。よって数２が成立する条件の
ときのｅ′が求める補正係数となる。
L の変動による影響を防止するためにはＲL を含む数１
のＡ部を０にすればよい。よって数２が成立する条件の
ときのｅ′が求める補正係数となる。
【００１０】
【数２】
【００１１】
【数３】
【００１２】
【数４】
【００１３】ここで数２をｅ′について解いた結果が数
３である。これらの結果により、帰還バイアス抵抗
Ｒ1 ，Ｒ2 をそれぞれ数４に示した値に設定することに
よりオペアンプを使用することなく、出力電流値及び出
力自己診断結果に対する負荷変動影響を防止することが
可能となる。
３である。これらの結果により、帰還バイアス抵抗
Ｒ1 ，Ｒ2 をそれぞれ数４に示した値に設定することに
よりオペアンプを使用することなく、出力電流値及び出
力自己診断結果に対する負荷変動影響を防止することが
可能となる。
【００１４】図１の回路構成において負荷変動の電流出
力ならびに診断用出力に及ぼす影響を防止するために帰
還バイアス抵抗Ｒ1 ，Ｒ2 の値はそれぞれ数４に示す式
により与えられる。これにより、外部負荷ＲL ９の変動
による図１のＢ点の電位の変動により、Ｒ1 上を流れる
電流が変動することによるＣ点での帰還バイアスの影響
を防ぎ、これに伴い発生する出力電流の誤差を防止する
ことができ、出力電流ＩO は一定に保たれる。これはま
た診断用電圧出力値６も負荷変動からの影響を除外さ
れ、入力電圧Ｅi ５との比較により、容易かつ信頼性の
高い出力自己診断を行えることが可能となることがわか
る。
力ならびに診断用出力に及ぼす影響を防止するために帰
還バイアス抵抗Ｒ1 ，Ｒ2 の値はそれぞれ数４に示す式
により与えられる。これにより、外部負荷ＲL ９の変動
による図１のＢ点の電位の変動により、Ｒ1 上を流れる
電流が変動することによるＣ点での帰還バイアスの影響
を防ぎ、これに伴い発生する出力電流の誤差を防止する
ことができ、出力電流ＩO は一定に保たれる。これはま
た診断用電圧出力値６も負荷変動からの影響を除外さ
れ、入力電圧Ｅi ５との比較により、容易かつ信頼性の
高い出力自己診断を行えることが可能となることがわか
る。
【００１５】
【発明の実施の形態】以下、本発明の一実施例を図３に
より説明する。図３は入力端子Ｖｉｎに対して印加され
る１−５Ｖの入力電圧に対して４−２０ｍＡの電流出力
を行わせることを目的とした定電流出力回路である。図
内の抵抗の横の数値はそれぞれの抵抗の抵抗値を示して
いる。
より説明する。図３は入力端子Ｖｉｎに対して印加され
る１−５Ｖの入力電圧に対して４−２０ｍＡの電流出力
を行わせることを目的とした定電流出力回路である。図
内の抵抗の横の数値はそれぞれの抵抗の抵抗値を示して
いる。
【００１６】本回路においてバイアス抵抗の値を３３Ｋ
オームとすると、補正抵抗２，３の抵抗値はそれぞれ数
４により 補正抵抗値＝（１＋４／（１＋２＊３３ｅ３／２５０））＊３３ｅ３ ＝３３４９８オーム ＝３３.５ｅ３オーム となる。
オームとすると、補正抵抗２，３の抵抗値はそれぞれ数
４により 補正抵抗値＝（１＋４／（１＋２＊３３ｅ３／２５０））＊３３ｅ３ ＝３３４９８オーム ＝３３.５ｅ３オーム となる。
【００１７】このとき、本回路のノード１に与えられた
入力電圧Ｅi により、オペアンプ６のＶｉｎ（＋）端子
の入力電位Ｅ1 は、１／２（Ｅi＋Ｅ4）となり、Ｖｉｎ
(−)端子の入力電位Ｅ2 は、１／２Ｅ3 が与えられる。
このときオペアンプの負帰還増幅によりＥ1＝Ｅ2となる
ようなバイアスがＥ3に出力され、常にＥi＝Ｅ3−Ｅ4と
なる回路特性が得られることがわかる。これにより、Ｒ
L の変動によりＥ4 の電位が変動しても、常時Ｅi ／Ｒ
S ８により決定される出力電流ＩO が、負荷ＲL に対し
て供給されるように動作する。
入力電圧Ｅi により、オペアンプ６のＶｉｎ（＋）端子
の入力電位Ｅ1 は、１／２（Ｅi＋Ｅ4）となり、Ｖｉｎ
(−)端子の入力電位Ｅ2 は、１／２Ｅ3 が与えられる。
このときオペアンプの負帰還増幅によりＥ1＝Ｅ2となる
ようなバイアスがＥ3に出力され、常にＥi＝Ｅ3−Ｅ4と
なる回路特性が得られることがわかる。これにより、Ｒ
L の変動によりＥ4 の電位が変動しても、常時Ｅi ／Ｒ
S ８により決定される出力電流ＩO が、負荷ＲL に対し
て供給されるように動作する。
【００１８】このとき同様に、入力電位Ｅi と同電位の
電圧がノード２の１２に出力され、Ｅi との比較による
容易な出力自己診断を可能としている。
電圧がノード２の１２に出力され、Ｅi との比較による
容易な出力自己診断を可能としている。
【００１９】このような動作により、負荷変動影響のな
い診断回路付き電圧−電流変換回路を構成する上で必要
とされるオペアンプの数を従来オペアンプ４個から２個
に低減でき、製造原価の低減，信頼性の向上，省スペー
ス化を実現している。
い診断回路付き電圧−電流変換回路を構成する上で必要
とされるオペアンプの数を従来オペアンプ４個から２個
に低減でき、製造原価の低減，信頼性の向上，省スペー
ス化を実現している。
【００２０】
【発明の効果】本発明によれば、診断用電圧出力を持つ
電圧−電流変換回路において、使用するオペアンプの個
数を減らすことができるので、製造原価の低減，信頼性
の向上，省スペース化に効果がある。
電圧−電流変換回路において、使用するオペアンプの個
数を減らすことができるので、製造原価の低減，信頼性
の向上，省スペース化に効果がある。
【図１】本発明の診断用電圧出力回路付き電圧−電流変
換回路図。
換回路図。
【図２】従来の技術による診断用電圧出力回路付き電圧
−電流変換回路図。
−電流変換回路図。
【図３】本発明の診断用電圧出力回路付き電圧−電流変
換回路図。
換回路図。
１，２，３，４…オペアンプ。
Claims (1)
- 【請求項１】差動入力電圧の増幅を行うオペアンプと、
前記オペアンプの入力にバイアス電圧を与える帰還抵抗
と、電流増幅を行うトランジスタにより成る、計装シス
テムのプロセス制御に用いられ、出力自己診断用の出力
を有する定電流出力回路において、負荷変動が出力定電
流精度に及ぼす影響を防止するために、補正用の抵抗を
付加することを特徴とする電圧−電流変換定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16140596A JPH1013168A (ja) | 1996-06-21 | 1996-06-21 | 電圧−電流変換定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16140596A JPH1013168A (ja) | 1996-06-21 | 1996-06-21 | 電圧−電流変換定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013168A true JPH1013168A (ja) | 1998-01-16 |
Family
ID=15734474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16140596A Pending JPH1013168A (ja) | 1996-06-21 | 1996-06-21 | 電圧−電流変換定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167118A (ja) * | 2006-12-28 | 2008-07-17 | Yokogawa Electric Corp | 電流電圧増幅回路および半導体試験装置 |
-
1996
- 1996-06-21 JP JP16140596A patent/JPH1013168A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008167118A (ja) * | 2006-12-28 | 2008-07-17 | Yokogawa Electric Corp | 電流電圧増幅回路および半導体試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2845316B1 (en) | Electronic circuit for adjusting an offset of a differential amplifier | |
| JP5827759B2 (ja) | 増幅回路及び増幅回路ｉｃチップ | |
| JP2009100120A (ja) | 差動増幅回路およびその製造方法 | |
| US6198296B1 (en) | Bridge sensor linearization circuit and method | |
| JP4725441B2 (ja) | 差動増幅器 | |
| EP0502056B1 (en) | Difference amplifier apparatus employing an input attenuator network | |
| US5204679A (en) | Differential analog-digital converter | |
| JPH10281897A (ja) | 半導体圧力検出装置 | |
| TW202303165A (zh) | 電流感測電路 | |
| US6710603B2 (en) | Overload protection circuit for line drivers | |
| JPH1013168A (ja) | 電圧−電流変換定電流回路 | |
| JP3858209B2 (ja) | 電圧−電流変換回路 | |
| US20060028366A1 (en) | Fixed offset digital-to-analog conversion device and method | |
| JPH06294664A (ja) | 非線形回路 | |
| US6734737B2 (en) | Output distortion correction amplifier system | |
| RU2065591C1 (ru) | Измерительный преобразователь | |
| KR100438979B1 (ko) | 아날로그 전류 출력 회로 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP5003176B2 (ja) | 差動増幅回路 | |
| JP2025135200A (ja) | 電圧変換回路 | |
| JP7262090B2 (ja) | 合成抵抗回路および可変利得増幅回路 | |
| JPH04328905A (ja) | 差動増幅回路 | |
| JP3029733B2 (ja) | パルスアナログ変換回路 | |
| WO2022209719A1 (ja) | センサー出力補償回路 | |
| JP3107699B2 (ja) | アナログ／デジタル変換器 |