JPH1013224A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH1013224A JPH1013224A JP8162635A JP16263596A JPH1013224A JP H1013224 A JPH1013224 A JP H1013224A JP 8162635 A JP8162635 A JP 8162635A JP 16263596 A JP16263596 A JP 16263596A JP H1013224 A JPH1013224 A JP H1013224A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- output
- control voltage
- pll
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＰＬＬ回路が起動する際、ＶＣＯが発振停止
するのを防止する。 【解決手段】 入力信号とＶＣＯ３０の出力信号との位
相差に対応した電圧を発生する位相比較器１０の出力を
受け、位相比較器１０の高調波成分の除去を行うループ
フィルタ２０と、起動信号の制御によってループフィル
タ２０の出力と制御電圧ＶC６０とを切り換える切換器
５０と、前記切換器５０の出力を周波数制御電圧として
入力するＶＣＯ３０とを備えた構成。これにより、ＰＬ
Ｌの起動時のＶＣＯの発振停止を防ぎ、発振安定性の向
上を図ることができる。
するのを防止する。 【解決手段】 入力信号とＶＣＯ３０の出力信号との位
相差に対応した電圧を発生する位相比較器１０の出力を
受け、位相比較器１０の高調波成分の除去を行うループ
フィルタ２０と、起動信号の制御によってループフィル
タ２０の出力と制御電圧ＶC６０とを切り換える切換器
５０と、前記切換器５０の出力を周波数制御電圧として
入力するＶＣＯ３０とを備えた構成。これにより、ＰＬ
Ｌの起動時のＶＣＯの発振停止を防ぎ、発振安定性の向
上を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器における
ＰＬＬ回路に関する。
ＰＬＬ回路に関する。
【０００２】
【従来の技術】従来、ＰＬＬ回路としては、例えば、特
開昭６３−３０５６１９号公報などが提案されている。
開昭６３−３０５６１９号公報などが提案されている。
【０００３】図６に従来のＰＬＬ回路のブロック構成図
を示す。図６において、位相比較器１０は、２つの入力
信号、すなわちＰＬＬの入力信号と出力信号の位相差を
検出して電圧に変換する。この電圧はループフィルタ２
０へ通され、位相比較器１０で生じる高調波成分の除去
をはじめ、ＰＬＬの安定性、応答特性、同期特性を決定
する。また、ＶＣＯ３０はループフィルタ１０の出力電
圧で発振制御される。
を示す。図６において、位相比較器１０は、２つの入力
信号、すなわちＰＬＬの入力信号と出力信号の位相差を
検出して電圧に変換する。この電圧はループフィルタ２
０へ通され、位相比較器１０で生じる高調波成分の除去
をはじめ、ＰＬＬの安定性、応答特性、同期特性を決定
する。また、ＶＣＯ３０はループフィルタ１０の出力電
圧で発振制御される。
【０００４】
【発明が解決しようとする課題】しかし、上記従来のＰ
ＬＬ回路においては、位相比較器の出力電圧範囲がＶＣ
Ｏの発振開始可能制御電圧範囲よりも広い場合、以下に
示す問題が発生する。
ＬＬ回路においては、位相比較器の出力電圧範囲がＶＣ
Ｏの発振開始可能制御電圧範囲よりも広い場合、以下に
示す問題が発生する。
【０００５】位相比較器の出力電圧をｘ、ｘの範囲をＶ
ＰＣＬ≦ｘ≦ＶＰＣＨとし、ＶＣＯの発振開始可能制御
電圧をｙ、ｙの範囲をＶＶＣＯＬ≦ｙ≦ＶＶＣＯＨとす
る。
ＰＣＬ≦ｘ≦ＶＰＣＨとし、ＶＣＯの発振開始可能制御
電圧をｙ、ｙの範囲をＶＶＣＯＬ≦ｙ≦ＶＶＣＯＨとす
る。
【０００６】位相比較器の出力電圧範囲とＶＣＯの発振
開始可能制御電圧範囲との間に、位相比較器の出力電圧
範囲がＶＣＯの発振開始可能制御電圧範囲よりも広い場
合、すなわち、ＶＰＣＬ＜ＶＶＣＯＬ≦ｙ≦ＶＶＣＯＨ
＜ＶＰＣＨなる関係がある場合、ＶＣＯの発振が安定に
なる前に、位相比較器の出力がＶＰＣＨまたは、ＶＰＣ
Ｌ一定となると、ＶＣＯの発振開始可能制御電圧範囲を
越えた制御電圧がＶＣＯに加わり、ＶＣＯは発振開始不
可能となる。
開始可能制御電圧範囲との間に、位相比較器の出力電圧
範囲がＶＣＯの発振開始可能制御電圧範囲よりも広い場
合、すなわち、ＶＰＣＬ＜ＶＶＣＯＬ≦ｙ≦ＶＶＣＯＨ
＜ＶＰＣＨなる関係がある場合、ＶＣＯの発振が安定に
なる前に、位相比較器の出力がＶＰＣＨまたは、ＶＰＣ
Ｌ一定となると、ＶＣＯの発振開始可能制御電圧範囲を
越えた制御電圧がＶＣＯに加わり、ＶＣＯは発振開始不
可能となる。
【０００７】ＶＣＯの発振が停止しているため、位相比
較器の出力は依然としてＶＰＣＨまたはＶＰＣＬ一定と
なり、発振停止状態が続く。
較器の出力は依然としてＶＰＣＨまたはＶＰＣＬ一定と
なり、発振停止状態が続く。
【０００８】
【課題を解決するための手段】この課題を解決するため
に、本発明におけるＰＬＬ回路は、ＰＬＬの起動時にお
けるＶＣＯの制御電圧を起動信号入力によって発振開始
可能制御電圧範囲内に設定する。
に、本発明におけるＰＬＬ回路は、ＰＬＬの起動時にお
けるＶＣＯの制御電圧を起動信号入力によって発振開始
可能制御電圧範囲内に設定する。
【０００９】これにより、ＰＬＬの起動時にＶＣＯの発
振停止を回避することができ、ＰＬＬの起動時の安定性
を向上することができる。
振停止を回避することができ、ＰＬＬの起動時の安定性
を向上することができる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載のＰＬＬ
は、ループフィルタと電圧制御発振器（ＶＣＯ）の周波
数制御電圧入力との間にフェーズ・ロックド・ループ
（ＰＬＬ）の起動時のＶＣＯの制御電圧を発振可能制御
電圧範囲に設定する回路を有するＰＬＬであり、位相比
較器の出力電圧範囲がＶＣＯの発振開始可能電圧範囲よ
りも広い場合においてもＰＬＬの起動時にＶＣＯの発振
停止を回避することができ、ＰＬＬの起動時の安定性を
向上することができるものである。
は、ループフィルタと電圧制御発振器（ＶＣＯ）の周波
数制御電圧入力との間にフェーズ・ロックド・ループ
（ＰＬＬ）の起動時のＶＣＯの制御電圧を発振可能制御
電圧範囲に設定する回路を有するＰＬＬであり、位相比
較器の出力電圧範囲がＶＣＯの発振開始可能電圧範囲よ
りも広い場合においてもＰＬＬの起動時にＶＣＯの発振
停止を回避することができ、ＰＬＬの起動時の安定性を
向上することができるものである。
【００１１】つぎに、本発明の請求項２に記載のＰＬＬ
は、ＰＬＬへの入力信号とＶＣＯの出力信号との位相を
検出し、検出した位相に対応する電圧を出力する位相比
較器と前記位相比較器の出力を受け、前記位相比較器で
生じる高調波成分の除去をはじめ、ＰＬＬの安定性、応
答特性、同期特性を決定するループフィルタと、起動信
号の制御によって、ＶＣＯの周波数制御電圧を前記ルー
プフィルタの出力と、ＶＣＯの発振開始可能制御電圧範
囲内でＰＬＬの入力周波数とほぼ等しいＶＣＯの出力周
波数が得られる制御電圧とを切り換える制御電圧切換器
と、前記制御電圧切換器の出力を周波数制御電圧として
入力するＶＣＯを設けたＰＬＬ回路であり、位相比較器
の出力電圧範囲がＶＣＯの発振開始可能電圧範囲よりも
広い場合においてもＰＬＬの起動時にＶＣＯの発振停止
を回避することができ、ＰＬＬの起動時の安定性を向上
することができるものである。
は、ＰＬＬへの入力信号とＶＣＯの出力信号との位相を
検出し、検出した位相に対応する電圧を出力する位相比
較器と前記位相比較器の出力を受け、前記位相比較器で
生じる高調波成分の除去をはじめ、ＰＬＬの安定性、応
答特性、同期特性を決定するループフィルタと、起動信
号の制御によって、ＶＣＯの周波数制御電圧を前記ルー
プフィルタの出力と、ＶＣＯの発振開始可能制御電圧範
囲内でＰＬＬの入力周波数とほぼ等しいＶＣＯの出力周
波数が得られる制御電圧とを切り換える制御電圧切換器
と、前記制御電圧切換器の出力を周波数制御電圧として
入力するＶＣＯを設けたＰＬＬ回路であり、位相比較器
の出力電圧範囲がＶＣＯの発振開始可能電圧範囲よりも
広い場合においてもＰＬＬの起動時にＶＣＯの発振停止
を回避することができ、ＰＬＬの起動時の安定性を向上
することができるものである。
【００１２】つぎに、本発明の請求項３に記載のＰＬＬ
は、ＰＬＬへの入力信号とＶＣＯの出力信号との位相差
を検出し、検出した位相差に対応する電圧を出力する位
相比較器と、前記位相比較器の出力を受け、前記位相比
較器で生じる高調波成分の除去をはじめ、ＰＬＬの安定
性、応答特性、同期特性を決定し、起動信号の変化をパ
ルスに変換する微分回路の出力を受け、ＰＬＬの起動時
に後述のＶＣＯの制御電圧を発振可能制御電圧範囲に制
御するループフィルタと、前記ループフィルタの出力を
周波数制御電圧として入力するＶＣＯを設けたＰＬＬ回
路であり、位相比較器の出力電圧範囲がＶＣＯの発振開
始可能電圧範囲よりも広い場合においてもＰＬＬの起動
時にＶＣＯの発振停止を回避することができ、ＰＬＬの
起動時の安定性を向上することができるものである。
は、ＰＬＬへの入力信号とＶＣＯの出力信号との位相差
を検出し、検出した位相差に対応する電圧を出力する位
相比較器と、前記位相比較器の出力を受け、前記位相比
較器で生じる高調波成分の除去をはじめ、ＰＬＬの安定
性、応答特性、同期特性を決定し、起動信号の変化をパ
ルスに変換する微分回路の出力を受け、ＰＬＬの起動時
に後述のＶＣＯの制御電圧を発振可能制御電圧範囲に制
御するループフィルタと、前記ループフィルタの出力を
周波数制御電圧として入力するＶＣＯを設けたＰＬＬ回
路であり、位相比較器の出力電圧範囲がＶＣＯの発振開
始可能電圧範囲よりも広い場合においてもＰＬＬの起動
時にＶＣＯの発振停止を回避することができ、ＰＬＬの
起動時の安定性を向上することができるものである。
【００１３】（実施の形態１）以下に、本発明の請求項
１及び請求項２に記載された発明の実施の形態につい
て、図１から図２を用いて説明する。
１及び請求項２に記載された発明の実施の形態につい
て、図１から図２を用いて説明する。
【００１４】本発明の実施の形態１におけるＰＬＬ回路
のブロック構成図を図１に示す。図１において位相比較
器１０は、入力信号とＰＬＬの出力信号との位相差を検
出して電圧に変換する。ループフィルタ２０は、抵抗器
２１、２２、コンデンサ２３から構成されるラグリード
フィルタである。
のブロック構成図を図１に示す。図１において位相比較
器１０は、入力信号とＰＬＬの出力信号との位相差を検
出して電圧に変換する。ループフィルタ２０は、抵抗器
２１、２２、コンデンサ２３から構成されるラグリード
フィルタである。
【００１５】ＶＣＯ３０は、後述の切換器５０の出力で
発振周波数を制御される電圧制御発振器である。
発振周波数を制御される電圧制御発振器である。
【００１６】切換器５０はループフィルタ２０の出力と
ＶＣＯ３０の発振開始可能制御電圧範囲内の一定電圧Ｖ
Ｃとを切り換える。切換器５０の制御は図２ａに示す起
動信号によってなされ、起動信号がロウレベルの時入力
ａの信号を出力し、起動信号がハイレベルの時入力ｂの
信号を出力する。
ＶＣＯ３０の発振開始可能制御電圧範囲内の一定電圧Ｖ
Ｃとを切り換える。切換器５０の制御は図２ａに示す起
動信号によってなされ、起動信号がロウレベルの時入力
ａの信号を出力し、起動信号がハイレベルの時入力ｂの
信号を出力する。
【００１７】また、電圧ＶＣ６０はＶＣＯ３０の発振開
始可能制御電圧範囲内で、かつ、ＶＣＯ３０の出力周波
数が入力周波数とほぼ等しくなる様な制御電圧である。
始可能制御電圧範囲内で、かつ、ＶＣＯ３０の出力周波
数が入力周波数とほぼ等しくなる様な制御電圧である。
【００１８】いま、ＰＬＬの電源投入直後において、Ｖ
ＣＯの発振が安定する前に位相比較器１０の出力がＶＰ
ＣＨ一定となっているとする。
ＣＯの発振が安定する前に位相比較器１０の出力がＶＰ
ＣＨ一定となっているとする。
【００１９】位相比較器１０の出力は、ループフィルタ
２０へ入力され、位相比較器１０で生じる高調波成分の
除去をはじめ、ＰＬＬの安定性、応答特性、同期特性を
決定する。
２０へ入力され、位相比較器１０で生じる高調波成分の
除去をはじめ、ＰＬＬの安定性、応答特性、同期特性を
決定する。
【００２０】図２において、時間ｔ１でループフィルタ
２０を経た位相比較器１０の出力は切換器５０の入力端
子ａへ入力され、ＶＣＯ３０に入力されるが、位相比較
器１０の出力はＶＰＣＨ一定となっており、ＶＣＯ３０
の発振開始可能制御電圧範囲を越えている。従って、Ｖ
ＣＯ３０は発振開始できない状態にある。
２０を経た位相比較器１０の出力は切換器５０の入力端
子ａへ入力され、ＶＣＯ３０に入力されるが、位相比較
器１０の出力はＶＰＣＨ一定となっており、ＶＣＯ３０
の発振開始可能制御電圧範囲を越えている。従って、Ｖ
ＣＯ３０は発振開始できない状態にある。
【００２１】次に、図２で示す時間ｔ２における起動信
号のロウレベルからハイレベルへの変化によって、切換
器５０は入力端子ｂへ切り替わり、ＶＣＯ３０への制御
電圧は発振開始可能制御電圧範囲内でかつ、ＶＣＯ３０
の出力周波数が入力周波数に等しくなる電圧ＶＣ６０一
定値となる。これによりＶＣＯ３０は発振開始する。
号のロウレベルからハイレベルへの変化によって、切換
器５０は入力端子ｂへ切り替わり、ＶＣＯ３０への制御
電圧は発振開始可能制御電圧範囲内でかつ、ＶＣＯ３０
の出力周波数が入力周波数に等しくなる電圧ＶＣ６０一
定値となる。これによりＶＣＯ３０は発振開始する。
【００２２】一方、図２で示す時間ｔ２からｔ３の起動
信号がハイレベルの期間、位相比較器１０の出力は、Ｖ
ＣＯ３０の出力周波数が位相比較器１０の入力周波数と
ほぼ等しいことから、図２ｃに示す制御電圧値Ｖ１に落
ちつく。
信号がハイレベルの期間、位相比較器１０の出力は、Ｖ
ＣＯ３０の出力周波数が位相比較器１０の入力周波数と
ほぼ等しいことから、図２ｃに示す制御電圧値Ｖ１に落
ちつく。
【００２３】ついで、ＶＣＯ３０の出力が安定した時間
ｔ３において、起動信号が再びロウレベルに戻ると、切
換器５０の出力は入力ａに加えられた信号、すなわち、
ループフィルタ２０の出力となり、位相比較器１０、ル
ープフィルタ２０、ＶＣＯ３０の一連のループを形成し
ＰＬＬとして機能を開始し、正規の制御電圧Ｖ２に収束
する。
ｔ３において、起動信号が再びロウレベルに戻ると、切
換器５０の出力は入力ａに加えられた信号、すなわち、
ループフィルタ２０の出力となり、位相比較器１０、ル
ープフィルタ２０、ＶＣＯ３０の一連のループを形成し
ＰＬＬとして機能を開始し、正規の制御電圧Ｖ２に収束
する。
【００２４】上記の構成により、位相比較器の出力電圧
範囲がＶＣＯの発振開始可能制御電圧範囲よりも広いＶ
ＣＯを使用する場合においても、ＰＬＬ起動時のＶＣＯ
の発振開始を確実に行わせることができ、ＰＬＬの起動
時の安定性の向上を図ることができる。
範囲がＶＣＯの発振開始可能制御電圧範囲よりも広いＶ
ＣＯを使用する場合においても、ＰＬＬ起動時のＶＣＯ
の発振開始を確実に行わせることができ、ＰＬＬの起動
時の安定性の向上を図ることができる。
【００２５】なお、上記実施形態の動作の説明におい
て、起動信号入力の極性を逆にし、切換器の制御内容を
ハイ、ロウレベル逆にしても全く同様の効果が得られ
る。さらに、上記の実施形態においては、ＰＬＬへの電
源投入直後、ＶＣＯの発振が安定する前に位相比較器１
０の出力がＶＰＣＨ一定となっている場合について、そ
の動作を説明した。
て、起動信号入力の極性を逆にし、切換器の制御内容を
ハイ、ロウレベル逆にしても全く同様の効果が得られ
る。さらに、上記の実施形態においては、ＰＬＬへの電
源投入直後、ＶＣＯの発振が安定する前に位相比較器１
０の出力がＶＰＣＨ一定となっている場合について、そ
の動作を説明した。
【００２６】これとは逆に、ＶＣＯの発振が安定する前
に位相比較器１０の出力がＶＰＣＬ一定となっている場
合にも、図２における時間ｔ２からｔ３にかけてＶＣＯ
の発振開始可能制御電圧範囲内の制御電圧がＶＣＯに入
力される為、ＶＣＯは発振開始し、前記と同様の効果が
得られる。
に位相比較器１０の出力がＶＰＣＬ一定となっている場
合にも、図２における時間ｔ２からｔ３にかけてＶＣＯ
の発振開始可能制御電圧範囲内の制御電圧がＶＣＯに入
力される為、ＶＣＯは発振開始し、前記と同様の効果が
得られる。
【００２７】（実施の形態２）つぎに、本発明の請求項
３に記載された発明の実施の形態について、図３から図
５を用いて説明する。
３に記載された発明の実施の形態について、図３から図
５を用いて説明する。
【００２８】前記の実施形態１においては、ＶＣＯの制
御電圧を切換器によって制御し起動時の発振開始を確実
に行わせた。これと同様の作用を微分回路を用いても行
うことができる。
御電圧を切換器によって制御し起動時の発振開始を確実
に行わせた。これと同様の作用を微分回路を用いても行
うことができる。
【００２９】なお、図３において、図１と対応する部分
については同一の記号を付し、その詳細な説明は省略す
る。
については同一の記号を付し、その詳細な説明は省略す
る。
【００３０】いま、ＰＬＬの電源投入直後、ＶＣＯが安
定発振する前に位相比較器１０の出力がＶＰＣＨ一定と
なっているとする。
定発振する前に位相比較器１０の出力がＶＰＣＨ一定と
なっているとする。
【００３１】図３において、微分回路４０は、コンデン
サ４１、抵抗器４２で構成され、図４ａに示す起動信号
は、この微分回路４０を経て図４ｂに示す波形となり、
ループフィルタ２０の抵抗器２２とコンデンサ２３の間
に入力されることにより、起動信号の立ち下がり時にコ
ンデンサ４１と抵抗器４２およびループフィルタ２０の
各定数で定まる一定時間、ループフィルタ２０の出力電
圧を低下させる。
サ４１、抵抗器４２で構成され、図４ａに示す起動信号
は、この微分回路４０を経て図４ｂに示す波形となり、
ループフィルタ２０の抵抗器２２とコンデンサ２３の間
に入力されることにより、起動信号の立ち下がり時にコ
ンデンサ４１と抵抗器４２およびループフィルタ２０の
各定数で定まる一定時間、ループフィルタ２０の出力電
圧を低下させる。
【００３２】これにより、ＶＣＯ３０の発振可能制御電
圧範囲内に制御電圧を設定する事ができ、ＶＣＯは発振
を開始する。この様子を図４ｃに示す。
圧範囲内に制御電圧を設定する事ができ、ＶＣＯは発振
を開始する。この様子を図４ｃに示す。
【００３３】なお、上記実施の形態においては、ＰＬＬ
への電源投入直後、ＶＣＯの発振が安定する前に位相比
較器１０の出力がＶＰＣＨ一定となっている場合につい
て、その動作を説明した。これとは逆に、ＶＣＯの発振
が安定する前に位相比較器１０の出力がＶＰＣＬ一定と
なっている場合には、図５ａに示す様な起動信号の立ち
上がり時の変化を用い、図５ｂに示す微分波形を微分回
路４０にて作成し、ループフィルタ２０へ上記と同様に
入力することにより、ループフィルタ２０の出力電圧を
上昇させることができる。
への電源投入直後、ＶＣＯの発振が安定する前に位相比
較器１０の出力がＶＰＣＨ一定となっている場合につい
て、その動作を説明した。これとは逆に、ＶＣＯの発振
が安定する前に位相比較器１０の出力がＶＰＣＬ一定と
なっている場合には、図５ａに示す様な起動信号の立ち
上がり時の変化を用い、図５ｂに示す微分波形を微分回
路４０にて作成し、ループフィルタ２０へ上記と同様に
入力することにより、ループフィルタ２０の出力電圧を
上昇させることができる。
【００３４】以上によって、ＶＣＯ３０の制御電圧範囲
内に制御電圧を設定することができる。この様子を図５
ｃに示す。
内に制御電圧を設定することができる。この様子を図５
ｃに示す。
【００３５】上記の構成により、位相比較器の出力電圧
範囲がＶＣＯの制御電圧範囲よりも広いＶＣＯを使用す
る場合においても、ＰＬＬ起動時のＶＣＯの制御が可能
となり、ＰＬＬの安定性の向上を図ることができる。
範囲がＶＣＯの制御電圧範囲よりも広いＶＣＯを使用す
る場合においても、ＰＬＬ起動時のＶＣＯの制御が可能
となり、ＰＬＬの安定性の向上を図ることができる。
【００３６】なお、以上の説明では、ループフィルタを
抵抗器とコンデサによるラグリードフィルタで構成した
例で説明したが、その他のループフィルタについても同
様に実施可能である。
抵抗器とコンデサによるラグリードフィルタで構成した
例で説明したが、その他のループフィルタについても同
様に実施可能である。
【００３７】
【発明の効果】以上のように本発明によれば、ＰＬＬの
起動時にＶＣＯの発振開始可能制御電圧範囲を越える制
御電圧が加わりＶＣＯの発振が開始できない場合におい
ても、ＰＬＬの起動時にＶＣＯの発振停止を回避するこ
とができ、ＰＬＬの起動時の安定性を向上することがで
きるという有利な効果が得られる。
起動時にＶＣＯの発振開始可能制御電圧範囲を越える制
御電圧が加わりＶＣＯの発振が開始できない場合におい
ても、ＰＬＬの起動時にＶＣＯの発振停止を回避するこ
とができ、ＰＬＬの起動時の安定性を向上することがで
きるという有利な効果が得られる。
【図１】本発明の実施の形態１におけるＰＬＬ回路のブ
ロック構成図
ロック構成図
【図２】本発明の実施の形態１におけるＰＬＬ回路の動
作波形図
作波形図
【図３】本発明の実施の形態２におけるＰＬＬ回路のブ
ロック構成図
ロック構成図
【図４】本発明の実施の形態２におけるＰＬＬ回路の動
作波形図
作波形図
【図５】本発明の実施の形態２におけるＰＬＬ回路の動
作波形図
作波形図
【図６】従来のＰＬＬ回路のブロック構成図
１０ 位相比較器 ２０ ループフィルタ ２１、２２、４２ 抵抗器 ２３ コンデンサ ３０ ＶＣＯ（電圧制御発振器） ４０ 積分回路 ４１ コンデンサ ５０ 切換器 ６０ 一定制御電圧
Claims (3)
- 【請求項１】 ループフィルタと電圧制御発振器（ＶＣ
Ｏ）の周波数制御電圧入力との間に、フェーズ・ロック
ド・ループ（ＰＬＬ）起動時のＶＣＯの制御電圧を発振
可能制御電圧範囲に設定する回路を備えたことを特徴と
するＰＬＬ回路。 - 【請求項２】 ＰＬＬへの入力信号とＶＣＯの出力信号
との位相差を検出し、検出した位相差に対応する電圧を
出力する位相比較器と、前記位相比較器の出力を受ける
ループフィルタと、ループフィルタの出力と一定制御電
圧とを切り換える制御電圧切換器と、前記制御電圧切換
器の出力を周波数制御電圧として入力するＶＣＯとを備
えたことを特徴とするＰＬＬ回路。 - 【請求項３】 ＰＬＬへの入力信号とＶＣＯの出力信号
との位相差を検出し、検出した位相差に対応する電圧を
出力する位相比較器と、前記位相比較器の出力と，起動
信号の変化をパルスに変換する微分回路の出力とを受け
るループフィルタと、前記ループフィルタの出力を周波
数制御電圧として入力するＶＣＯとを備えたことを特徴
とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162635A JPH1013224A (ja) | 1996-06-24 | 1996-06-24 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8162635A JPH1013224A (ja) | 1996-06-24 | 1996-06-24 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1013224A true JPH1013224A (ja) | 1998-01-16 |
Family
ID=15758369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8162635A Pending JPH1013224A (ja) | 1996-06-24 | 1996-06-24 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1013224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05214789A (ja) * | 1992-02-03 | 1993-08-24 | Gantan Beauty Kogyo Kk | 建築物の屋根 |
| GB2399240A (en) * | 2003-01-31 | 2004-09-08 | Hewlett Packard Development Co | Start up circuit for a phase locked loop |
-
1996
- 1996-06-24 JP JP8162635A patent/JPH1013224A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05214789A (ja) * | 1992-02-03 | 1993-08-24 | Gantan Beauty Kogyo Kk | 建築物の屋根 |
| GB2399240A (en) * | 2003-01-31 | 2004-09-08 | Hewlett Packard Development Co | Start up circuit for a phase locked loop |
| GB2399240B (en) * | 2003-01-31 | 2005-11-16 | Hewlett Packard Development Co | Phase-locked loop control circuit |
| US7317778B2 (en) | 2003-01-31 | 2008-01-08 | Hewlett-Packard Development Company, L.P. | Phase-locked loop control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581398B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR950026124A (ko) | 단축된 로크 시간을 갖는 피엘엘(pll) 회로 | |
| JP2924773B2 (ja) | 位相同期システム | |
| EP0376847B1 (en) | PLL synthesizer | |
| JPH1013224A (ja) | Ｐｌｌ回路 | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| WO2001022593A1 (en) | Phase-locked loop | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JPH0584682B2 (ja) | ||
| KR20020046482A (ko) | 차지 펌프형 아날로그 위상고정루프 | |
| JP3296139B2 (ja) | Ｆｓｋ検波回路 | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JP2000022529A (ja) | 位相同期回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| KR910008999Y1 (ko) | Pll을 이용한 모드 판별회로 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPH08223038A (ja) | Ｐｌｌ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP2000059211A (ja) | Ｐｌｌ回路 | |
| JPH08125526A (ja) | 位相同期回路 | |
| JPH08242167A (ja) | 位相同期ループ回路 | |
| JP2001094415A (ja) | Ｐｌｌ回路の自走周波数安定化回路 | |
| JPH09153797A (ja) | Ｐｌｌ回路 | |
| JPH0653824A (ja) | 位相同期発振器 | |
| JPH10285024A (ja) | 高速ロックアップ機能付ｐｌｌ回路 |